JP6594000B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6594000B2 JP6594000B2 JP2015037225A JP2015037225A JP6594000B2 JP 6594000 B2 JP6594000 B2 JP 6594000B2 JP 2015037225 A JP2015037225 A JP 2015037225A JP 2015037225 A JP2015037225 A JP 2015037225A JP 6594000 B2 JP6594000 B2 JP 6594000B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- conductor layer
- supply terminal
- wiring connection
- connection portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
そこで、SiC(炭化シリコン)半導体を用いたパワーデバイスをスイッチング素子として用いたパワーモジュールが提案されている。SiCパワーデバイスは、スイッチング速度が高速であるため、高速なオン/オフ動作が可能である。したがって、オフ時に電流が速やかに減少するので、スイッチング損失を低減することができる。
サージ電圧Vは、次式(A)に示すとおり、パワーモジュール内部の配線が有する自己インダクタンスLと、電流iの時間tによる微分(di/dt)(時間当たりの電流変化率)との積で与えられる。
スイッチング速度が速いほど、電流iの変化率(di/dt)が大きくなるから、サージ電圧Vが大きくなる。このサージ電圧によって、デバイスに耐圧以上の電圧が負荷されると、デバイスが破壊されるおそれがある。また、サージ電圧が大きいと、EMI(電磁気妨害)ノイズの増大や信頼性の低下の懸念もある。
このような過渡期には、第1電源端子の第1連結部の板状対向部分に流れる電流の方向と、第2電源端子の第2連結部の板状対向部分に流れる電流の方向は、互いに逆方向になる。電流が互いに逆方向に流れる第1連結部の板状対向部分および第2連結部の板状対向部分は、所定の間隔を開けて互いに対向している。これにより、前記過渡期において、第1電源端子の自己インダクタンスと第2電源端子の自己インダクタンスとを相殺させることができるので、内部配線の自己インダクタンスの低い半導体装置を提供できる。
この発明の一実施形態では、前記第1接続金属部材および前記第2接続金属部材は、それぞれ銅板または銅板にニッケルめっきを施したものからなる。
この発明の一実施形態では、放熱板と、前記放熱板に接合された基板とをさらに含み、前記第1素子接合用導体層、前記第2素子接合用導体層および前記第2電源端子用導体層が、前記基板の前記放熱板側とは反対側の表面に形成されている。
この発明の一実施形態では、前記第1回路および前記第2回路が前記基板に組み付けられた後に、前記放熱板における前記基板が接合されている表面とは反対側の表面(以下、裏面という場合がある。)が研削されて平坦化されている。
図1は、この発明の一実施形態に係るパワーモジュールの内部構造を示す図解的な平面図であり、天板を取り除いた状態が示されている。図2は、図1の右側面図である。図3は、図1の背面図である。図4は、図1のIV−IV線に沿う図解的な断面図である。図5は、図1のV−V線に沿う図解的な断面図である。図6は、図1のVI−VI線に沿う図解的な拡大断面図である。図7は、ケース内に収容されたパワーモジュール回路の構成を説明するための図解的な斜視図である。図8は、図7のVIII−VIII線に沿う図解的な拡大断面図である。図7では、明確化のために、ワイヤ59,60;69,70;99,100;109,110に関しては、一部のみ(それぞれ1組のみ)図示している。
ケース3は、略直方体形状に形成されており、樹脂材料で構成されている。特に、PPS(ポリフェニレンサルファイド)等の耐熱性樹脂を用いることが好ましい。ケース3は、平面視において放熱板2とほぼ同じ大きさの矩形をなしており、放熱板2の一表面(+Z方向側表面)に固定された枠部4と、この枠部4に固定された天板(図示略)とを備えている。天板は、枠部4の一方側(+Z方向側)を閉鎖し、枠部4の他方側(−Z方向側)を閉鎖する放熱板2の一表面と対向している。これにより、放熱板2、枠部4および天板によって、回路収容空間がケース3の内部に区画されている。この実施形態では、枠部4と前記複数の端子とは、同時成形により作られている。
第1電源端子P、第2電源端子N、第1出力端子OUT1および第2出力端子OUT2は、それぞれ、導電性の板状体(たとえば、銅板または銅板にニッケルめっきを施したもの)を所定形状に切り出し、曲げ加工を施して作成されたものであり、ケース3の内部の回路に電気的に接続されている。第1電源端子P、第2電源端子N、第1出力端子OUT1および第2出力端子OUT2の各先端部は、それぞれ端子台21,22,23,24上に引き出されている。第1電源端子P、第2電源端子N、第1出力端子OUT1および第2出力端子OUT2の各先端部は、それぞれ端子台21,22,23,24の表面に沿うように形成されている。
第1ソースセンス端子SS1は、X方向から見てクランク状であり、それらの中間部分は側壁7に埋め込まれている。第1ソースセンス端子SS1の基端部は、ケース3内に配置されている。第1ソースセンス端子SS1の先端部は、側壁7の表面から+Z方向に突出している。
各サーミスタ端子T1,T2は、X方向から見てクランク状であり、それらの中間部分は側壁7に埋め込まれている。各サーミスタ端子T1,T2の基端部は、ケース3内に配置されている。各サーミスタ端子T1,T2の先端部は、側壁7の表面から+Z方向に突出している。
第2ゲート端子G2は、X方向から見てクランク状であり、それらの中間部分は側壁6に埋め込まれている。第2ゲート端子G2の基端部は、ケース3内に配置されている。第2ゲート端子G2の先端部は、側壁6の表面から+Z方向に突出している。
第1絶縁基板41は、平面視で略矩形であり、4辺が放熱板2の4辺とそれぞれ平行な姿勢で、放熱板2の表面に接合されている。第1絶縁基板41の放熱板2側の表面(−Z方向側表面)には、第1接合用導体層42(図4参照)が形成されている。この第1接合用導体層42が半田層52を介して放熱板2に接合されている。
第1素子接合用導体層43は、第1絶縁基板41の表面における+Y方向側の辺寄りに配置され、平面視でX方向に長い矩形状である。第1素子接合用導体層43は、その+X方向側端部に、−Y方向に延びた突出部を有する。N端子用導体層47は、第1絶縁基板41の表面における−Y方向側の辺寄りに配置され、平面視でX方向に長い矩形状である。N端子用導体層47は、その+X方向側端部に、第1素子接合用導体層43の突出部に向かって延びた突出部を有する。第2素子接合用導体層46は、平面視で、第1素子接合用導体層43とN端子用導体層47と第1絶縁基板41の−X方向側の辺とによって囲まれた領域に配置され、平面視でX方向に長い矩形状である。
第1サーミスタ端子用導体層50は、第1素子接合用導体層43と第1絶縁基板41の+Y方向側の辺との間において、第1ゲート端子用導体層44の+X方向側に配置されている。第2サーミスタ端子用導体層51は、第1素子接合用導体層43と第1絶縁基板41の+Y方向側の辺との間において、第1ソースセンス端子用導体層45の+X方向側に配置されている。
第1電源端子Pの櫛歯状端子31Abは、第1素子接合用導体層43の表面の+X方向側端部に接合されている。第2電源端子Nの櫛歯状端子32Abは、N端子用導体層47の表面の+X方向側端部に接合されている。第1電源端子Pの内部配線接続部31Aは櫛歯状端子31Abを有しているので、第1電源端子Pを第1素子接合用導体層43に接合するにあたり、例えば超音波接合用のヘッドを櫛歯状端子31Abの先端に押し当てて、容易に櫛歯状端子31Abを第1素子接合用導体層43に超音波接合できる。また、第2電源端子Nの内部配線接続部32Aは櫛歯状端子32Abを有しているので、第2電源端子NをN端子用導体層47に接合するにあたり、例えば超音波接合用のヘッドを櫛歯状端子32Abの先端に押し当てて、容易に櫛歯状端子32AbをN端子用導体層47に超音波接合できる。
第1素子接合用導体層43の表面には、複数の第1スイッチング素子Tr1のドレイン電極が半田層53(図4参照)を介して接合されているとともに複数の第1ダイオード素子Di1のカソード電極が半田層54を介して接合されている。この実施形態では、これらの半田層53,54の材料は、SnAgCu系の半田である。この実施形態では、これらの半田層53,54の厚さは、一般的な厚さ(例えば、0.12mm)よりも薄く(例えば、0.08mm)されている。各第1スイッチング素子Tr1は、第1素子接合用導体層43に接合されている面とは反対側の表面にソース電極とゲート電極とを有している。各第1ダイオード素子Di1は、第1素子接合用導体層43に接合されている面とは反対側の表面にアノード電極を有している。
第2素子接合用導体層46の表面には、複数の第2スイッチング素子Tr2のドレイン電極が半田層61(図4参照)を介して接合されているとともに複数の第2ダイオード素子Di2のカソード電極が半田層62を介して接合されている。この実施形態では、これらの半田層61,62の材料は、SnAgCu系の半田である。この実施形態では、これらの半田層61,62の厚さは、一般的な厚さ(例えば、0.12mm)よりも薄く(例えば、0.08mm)されている。各第2スイッチング素子Tr2は、第2素子接合用導体層46に接合されている面とは反対側の表面にソース電極とゲート電極とを有している。各第2ダイオード素子Di2は、第2素子接合用導体層46に接合されている面とは反対側の表面にアノード電極を有している。
第2アッセンブリ80は、第2絶縁基板81と、複数の第3スイッチング素子Tr3と、複数の第3ダイオード素子Di3と、複数の第4スイッチング素子Tr4と、複数の第4ダイオード素子Di4とを含む。
第2絶縁基板81の放熱板2とは反対側の表面(+Z方向側表面)には、上アーム回路用の複数の導体層と、下アーム回路用の複数の導体層とが形成されている。上アーム回路用の複数の導体層は、第3素子接合用導体層83と、第3ゲート端子用導体層84と、第3ソースセンス端子用導体層85とを含む。下アーム回路用の複数の導体層は、第4素子接合用導体層86と、ソース用導体層87と、第4ゲート端子用導体層88と、第4ソースセンス端子用導体層89とを含む。
第3素子接合用導体層83は、第2絶縁基板81の表面における+Y方向側の辺寄りに配置され、平面視でX方向に長い矩形状である。第3素子接合用導体層83は、その−X方向側端部に、+Y方向に延びた突出部を有する。この突出部に、ドレインセンス端子DSの基端部が接合されている。
第4ゲート端子用導体層88は、ソース用導体層87と第2絶縁基板81の−Y方向側の辺との間に配置され、平面視でX方向に細長い矩形である。第4ソースセンス端子用導体層89は、第4ゲート端子用導体層88と第2絶縁基板81の−Y方向側の辺との間に配置され、平面視でX方向に細長い矩形である。
第3素子接合用導体層83の表面には、複数の第3スイッチング素子Tr3のドレイン電極が半田層91(図5参照)を介して接合されているとともに複数の第3ダイオード素子Di3のカソード電極が半田層92を介して接合されている。前述した半田層53および/または半田層91は、本願発明の「第1半田層」を構成している。前述した半田層54および/または半田層92は、本願発明の「第3半田層」を構成している。この実施形態では、これらの半田層91,92の材料は、SnAgCu系の半田である。この実施形態では、これらの半田層91,92の厚さは、一般的な厚さ(例えば、0.12mm)よりも薄く(例えば、0.08mm)されている。各第3スイッチング素子Tr3は、第3素子接合用導体層83に接合されている面とは反対側の表面にソース電極とゲート電極とを有している。各第3ダイオード素子Di3は、第3素子接合用導体層83に接合されている面とは反対側の表面にアノード電極を有している。
第4素子接合用導体層86の表面には、複数の第4スイッチング素子Tr4のドレイン電極が半田層101(図5参照)を介して接合されているとともに複数の第4ダイオード素子Di4のカソード電極が半田層102を介して接合されている。前述した半田層61および/または半田層101は、本願発明の「第2半田層」を構成している。前述した半田層62および/または半田層102は、本願発明の「第4半田層」を構成している。この実施形態では、これらの半田層101,102の材料は、SnAgCu系の半田である。この実施形態では、これらの半田層101,102の厚さは、一般的な厚さ(例えば、0.12mm)よりも薄く(例えば、0.08mm)されている。各第4スイッチング素子Tr4は、第4素子接合用導体層86に接合されている面とは反対側の表面にソース電極とゲート電極とを有している。各第4ダイオード素子Di4は、第4素子接合用導体層86に接合されている面とは反対側の表面にアノード電極を有している。
第2アッセンブリ80の第3素子接合用導体層83は、第1アッセンブリ40の第1素子接合用導体層43に、第1導体層接続部材111によって接続されている。第1導体層接続部材111は、平面視でH形の導電性の板状体からなる。第1導体層接続部材111は、第3素子接合用導体層83と第1素子接合用導体層43とに跨る一対の矩形部と、これらの矩形部の長さ中央部を連結する連結部とから構成されている。一対の矩形部の一端部および他端部は、それぞれ櫛歯状端子を構成している。第1素子接合用導体層43と第3素子接合用導体層83とを板状体からなる第1導体層接続部材111で接続するので、これらをワイヤで接続する場合と比べて、低インダクタンス化を図ることができる。
第2アッセンブリ80の第4素子接合用導体層86は、第1アッセンブリ40の第2素子接合用導体層46に、第2導体層接続部材112によって接続されている。第2導体層接続部材112は、平面視でH形の導電性の板状体からなる。第2導体層接続部材112は、第4素子接合用導体層86と第2素子接合用導体層46とに跨る一対の矩形部と、これらの矩形部の長さ中央部を連結する連結部とから構成されている。一対の矩形部の一端部および他端部は、それぞれ櫛歯状端子を構成している。第2素子接合用導体層46と第4素子接合用導体層86を板状体からなる第2導体層接続部材112で接続するので、これらをワイヤで接続する場合と比べて、低インダクタンス化を図ることができる。
第2アッセンブリ80のソース用導体層87は、第1アッセンブリ40のN端子用導体層47に、第3導体層接続部材113によって接続されている。第3導体層接続部材113は、平面視でH形の導電性の板状体からなる。第3導体層接続部材113は、ソース用導体層87とN端子用導体層47とに跨る一対の矩形部と、これらの矩形部の長さ中央部を連結する連結部とから構成されている。一対の矩形部の一端部および他端部は、それぞれ櫛歯状端子を構成している。N端子用導体層47とソース用導体層87を板状体からなる第3導体層接続部材113で接続するので、これらをワイヤで接続する場合と比べて、低インダクタンス化を図ることができる。また、第3導体層接続部材113が、櫛歯状端子を有しているので、例えば第3導体層接続部材113をN端子用導体層47に接合するにあたり、超音波接合用のヘッドを第3導体層接続部材113の+X方向側の櫛歯状端子に押し当てて、容易に第3導体層接続部材113をN端子用導体層47に超音波接合できる。
第2アッセンブリ80の第4ゲート端子用導体層88は、第1アッセンブリ40の第2ゲート端子用導体層48に、ワイヤ116を介して接続されている。第2アッセンブリ80の第4ソースセンス端子用導体層89は、第1アッセンブリ40の第2ソースセンス端子用導体層49に、ワイヤ117を介して接続されている。
第1アッセンブリ40に備えられた複数の第1スイッチング素子Tr1および複数の第1ダイオード素子Di1ならびに第2アッセンブリ80に備えられた複数の第3スイッチング素子Tr3および複数の第3ダイオード素子Di3は、第1電源端子Pと出力端子OUTとの間に並列に接続されて、上アーム回路(ハイサイド回路)301を形成している。第1アッセンブリ40に備えられた複数の第2スイッチング素子Tr2および複数の第2ダイオード素子Di2ならびに第2アッセンブリ80に備えられた複数の第4スイッチング素子Tr4および複数の第4ダイオード素子Di4は、出力端子OUTと第2電源端子Nとの間に接続されて、下アーム回路(ローサイド回路)302を形成している。
各第1スイッチング素子Tr1には、第1ダイオード素子Di1が並列に接続されている。各第3スイッチング素子Tr3には、第3ダイオード素子Di3が並列に接続されている。各第1スイッチング素子Tr1および各第3スイッチング素子Tr3のドレインならびに各第1ダイオード素子Di1および各第3ダイオード素子Di3のカソードは、第1電源端子Pに接続されている。
図11は、このパワーモジュール1がHブリッジ回路に利用された場合の電気回路を示している。Hブリッジ回路では、2個のパワーモジュール1が電源201に並列接続される。一方のパワーモジュール1を第1のパワーモジュール1A、他方のパワーモジュール1を第2のパワーモジュール1Bということにする。図11においては、説明の便宜上、上アーム回路を構成している複数の第1および第3トランジスタ素子Tr1,Tr3ならびに複数の第1および第3ダイオード素子Di1,Di3を、それぞれ1個の第1トランジスタ素子Tr1および1個の第1ダイオード素子Di1で表している。同様に、下アーム回路を構成する複数の第2および第4トランジスタ素子Tr2,Tr4ならびに複数の第2および第4ダイオード素子Di2,Di4を、それぞれ1個の第2トランジスタ素子Tr2および1個の第2ダイオード素子Di2で表している。2個のパワーモジュール1A,1Bの出力端子OUTの間に、モータ等の誘導性の負荷202が接続されている。
図13は、放熱板2の裏面を研削しなかった場合のパワーモジュールの熱抵抗に対する、放熱板2の裏面を研削した場合のパワーモジュールの熱抵抗の比を熱抵抗比として示すグラフである。図13では、横軸に放熱板2の周縁部の厚さ(Z方向の長さ)がとられ、縦軸に熱抵抗比がとられている。図13では、放熱板2の裏面を研削しなかった場合の放熱板2の厚さを4mmとしている。
図14は、半田層53,61,91,101の厚さが基準値である場合のパワーモジュールの熱抵抗に対する、半田層53,61,91,101の厚さを基準値よりも薄くした場合のパワーモジュールの熱抵抗の比を熱抵抗比として示すグラフである。図14では、横軸に半田層53,61,91,101の厚さがとられ、縦軸に熱抵抗比がとられている。図14では、半田層53,61,91,101の厚さの基準値を0.12mmとしている。
2 放熱板
21〜24 端子台
31A 内部配線接続部
31Aa 基部
31Ab 櫛歯状端子
31B 立上部
31C 傾斜部
31D 外部配線接続部
32A 内部配線接続部
32Aa 基部
32Ab 櫛歯状端子
32B 立上部
32C 傾斜部
32D 外部配線接続部
40 第1アッセンブリ
41 第1絶縁基板
42 第1接合用導体層
43 第1素子接合用導体層
46 第2素子接合用導体層
47 N端子用導体層
55 第1接続金属部材
65 第2接続金属部材
80 第2アッセンブリ
81 第2絶縁基板
82 第2接合用導体層
83 第3素子接合用導体層
84 第3ゲート端子用導体層
85 第3ソースセンス端子用導体層
86 第4素子接合用導体層
87 ソース用導体層
95 第3接続金属部材
105 第4接続金属部材
P 第1電源端子
N 第2電源端子
OUT1 第1出力端子
OUT2 第2出力端子
Tr1〜Tr4 スイッチング素子
Di1〜Di4 ダイオード素子
Claims (13)
- 平面視において、所定の一方向に隣接して配置された第1および第2電源端子と、平面視において、前記第1および第2電源端子に対して、前記一方向とは直交する方向に間隔をおいて配置された出力端子と、前記第1電源端子と前記出力端子との間に電気的に接続された第1スイッチング素子を含む第1回路と、前記出力端子と前記第2電源端子との間に電気的に接続された第2スイッチング素子を含む第2回路とを含む半導体装置であって、
前記第1電源端子は、上下方向に間隔をおいて対向配置された平板状の第1内部配線接続部および第1外部配線接続部と、前記第1内部配線接続部および前記第1外部配線接続部における前記第2電源端子側の縁部どうしを連結する第1連結部とを含み
前記第2電源端子は、上下方向に間隔をおいて対向配置された平板状の第2内部配線接続部および第2外部配線接続部と、前記第2内部配線接続部および前記第2外部配線接続部における前記第1電源端子側の縁部どうしを連結する第2連結部とを含み、
前記第1連結部および前記第2連結部は、所定の間隔を開けて互いに対向する板状対向部分をそれぞれ含んでおり、
前記第1回路は、前記第1電源端子が電気的に接続されるとともに前記第1スイッチング素子が第1半田層を介して接合された第1素子接合用導体層を含み、
前記第2回路は、前記出力端子が電気的に接続されるとともに前記第2スイッチング素子が第2半田層を介して接合された第2素子接合用導体層と、前記第2電源端子が電気的に接続された第2電源端子用導体層とを含み、
前記第1スイッチング素子における前記第1素子接合用導体層に接合された表面とは反対側の表面を前記第2素子接合用導体層に電気的に接続する第1接続金属部材と、
前記第2スイッチング素子における前記第2素子接合用導体層に接合された表面とは反対側の表面を前記第2電源端子用導体層に電気的に接続する第2接続金属部材とをさらに含み、
前記第1接続金属部材および前記第2接続金属部材は、それぞれ導電性の板状体からなり、
放熱板と、
前記放熱板に接合された基板とをさらに含み、
前記第1素子接合用導体層、前記第2素子接合用導体層および前記第2電源端子用導体層が、前記基板の前記放熱板側とは反対側の表面に形成されている、半導体装置。 - 前記第1外部配線接続部は、前記第1内部配線接続部の上側に配置されており、
前記第1連結部は、前記第1内部配線接続部における前記第2電源端子側の縁部から立ち上がる平板状の第1立上部と、前記第1立上部の上縁部から、上方に行くほど前記第2電源端子から遠ざかるように斜め上方に延び、前記第1外部配線接続部の前記第2電源端子側の縁部に連結された平板状の第1傾斜部とを含み、
前記第2外部配線接続部は、前記第2内部配線接続部の上側に配置されており、
前記第2連結部は、前記第2内部配線接続部における前記第1電源端子側の縁部から立ち上がる平板状の第2立上部と、前記第2立上部の上縁部から、上方に行くほど前記第1電源端子から遠ざかるように斜め上方に延び、前記第2外部配線接続部の前記第1電源端子側の縁部に連結された平板状の第2傾斜部とを含み、
前記第1立上部および前記第2立上部が、互いに対向する前記板状対向部分を構成している、請求項1に記載の半導体装置。 - 互いに対向する前記板状対向部分は、前記一方向から見て矩形であり、
互いに対向する前記板状対向部分の間隔が2mm以下であり、
前記板状対向部分の高さが5mm以上であり、
前記板状対向部分の幅が14mm以上である、請求項1または2に記載の半導体装置。 - 前記第1回路は、前記第1素子接合用導体層に第3半田層を介して接合された第1ダイオード素子をさらに含み、
前記第2回路は、前記第2素子接合用導体層に第4半田層を介して接合された第2ダイオード素子をさらに含み、
前記第1接続金属部材は、前記第1スイッチング素子および前記第1ダイオード素子における前記第1素子接合用導体層に接合された表面とは反対側の表面を、前記第2素子接合用導体層に電気的に接続するように構成されており、
前記第2接続金属部材は、前記第2スイッチング素子および前記第2ダイオード素子における前記第2素子接合用導体層に接合された表面とは反対側の表面を、前記第2電源端子用導体層に電気的に接続するように構成されている、請求項1〜3のいずれか一項に記載の半導体装置。 - 前記第1接続金属部材および前記第2接続金属部材は、それぞれ銅板または銅板にニッケルめっきを施したものからなる、請求項1〜4のいずれか一項に記載の半導体装置。
- 前記第1接続金属部材および前記第2接続金属部材の厚さは、0.8mm以上2.0mm以下である、請求項1〜5のいずれか一項に記載の半導体装置。
- 前記第1半田層および前記第2半田層の厚さは、0.08mm以上0.10mm以下である、請求項1〜6のいずれか一項に記載の半導体装置。
- 前記第1半田層および前記第2半田層は、SnAgCu系の半田からなる、請求項7に記載の半導体装置。
- 前記第1回路および前記第2回路が前記基板に組み付けられた後に、前記放熱板における前記基板が接合されている表面とは反対側の表面が研削されて平坦化されている、請求項1〜8のいずれか一項に記載の半導体装置。
- 平面視において、所定の一方向に隣接して配置された第1および第2電源端子と、平面視において、前記第1および第2電源端子に対して、前記一方向とは直交する方向に間隔をおいて配置された出力端子と、前記第1電源端子と前記出力端子との間に電気的に接続された第1スイッチング素子を含む第1回路と、前記出力端子と前記第2電源端子との間に電気的に接続された第2スイッチング素子を含む第2回路とを含む半導体装置であって、
前記第1電源端子は、上下方向に間隔をおいて対向配置された平板状の第1内部配線接続部および第1外部配線接続部と、前記第1内部配線接続部および前記第1外部配線接続部における前記第2電源端子側の縁部どうしを連結する第1連結部とを含み
前記第2電源端子は、上下方向に間隔をおいて対向配置された平板状の第2内部配線接続部および第2外部配線接続部と、前記第2内部配線接続部および前記第2外部配線接続部における前記第1電源端子側の縁部どうしを連結する第2連結部とを含み、
前記第1連結部および前記第2連結部は、所定の間隔を開けて互いに対向する板状対向部分をそれぞれ含んでおり、
前記第1回路は、前記第1電源端子が電気的に接続されるとともに前記第1スイッチング素子が第1半田層を介して接合された第1素子接合用導体層を含み、
前記第2回路は、前記出力端子が電気的に接続されるとともに前記第2スイッチング素子が第2半田層を介して接合された第2素子接合用導体層と、前記第2電源端子が電気的に接続された第2電源端子用導体層とを含み、
前記第1スイッチング素子における前記第1素子接合用導体層に接合された表面とは反対側の表面を前記第2素子接合用導体層に電気的に接続する第1接続金属部材と、
前記第2スイッチング素子における前記第2素子接合用導体層に接合された表面とは反対側の表面を前記第2電源端子用導体層に電気的に接続する第2接続金属部材とをさらに含み、
前記第1電源端子の前記第1内部配線接続部は、第1基部と、前記第1基部から前記出力端子側に突出した第1櫛歯状端子とを有し、
前記第2電源端子の前記第2内部配線接続部は、第2基部と、前記第2基部から前記出力端子側に突出した第2櫛歯状端子とを有し、
前記第1素子接合用導体層に前記第1櫛歯状端子が超音波接合されることにより、前記第1電源端子が前記第1素子接合用導体層に電気的に接続されており、
前記第2電源端子用導体層に前記第2櫛歯状端子が超音波接合されることにより、前記第2電源端子が前記第2電源端子用導体層に電気的に接続されている、半導体装置。 - 前記第1外部配線接続部は、前記第1内部配線接続部の上側に配置されており、
前記第1連結部は、前記第1内部配線接続部における前記第2電源端子側の縁部から立ち上がる平板状の第1立上部と、前記第1立上部の上縁部から、上方に行くほど前記第2電源端子から遠ざかるように斜め上方に延び、前記第1外部配線接続部の前記第2電源端子側の縁部に連結された平板状の第1傾斜部とを含み、
前記第2外部配線接続部は、前記第2内部配線接続部の上側に配置されており、
前記第2連結部は、前記第2内部配線接続部における前記第1電源端子側の縁部から立ち上がる平板状の第2立上部と、前記第2立上部の上縁部から、上方に行くほど前記第1電源端子から遠ざかるように斜め上方に延び、前記第2外部配線接続部の前記第1電源端子側の縁部に連結された平板状の第2傾斜部とを含み、
前記第1立上部および前記第2立上部が、互いに対向する前記板状対向部分を構成している、請求項10に記載の半導体装置。 - 表面に複数の導体層が形成された絶縁基板と、前記絶縁基板の一端側に取り付けられ、平面視において、所定の一方向に隣接して配置された第1および第2電源端子と、前記第1電源端子および第2電源端子の間に電気的に接続された回路素子とを含む半導体装置であって、
前記第1電源端子は、上下方向に間隔をおいて対向配置された平板状の第1内部配線接続部および第1外部配線接続部と、前記第1内部配線接続部および前記第1外部配線接続部における前記第2電源端子側の縁部どうしを連結する第1連結部とを含み、
前記第2電源端子は、上下方向に間隔をおいて対向配置された平板状の第2内部配線接続部および第2外部配線接続部と、前記第2内部配線接続部および前記第2外部配線接続部における前記第1電源端子側の縁部どうしを連結する第2連結部とを含み、
前記第1連結部および前記第2連結部は、所定の間隔を開けて互いに対向する板状対向部分をそれぞれ含み、
前記第1内部配線接続部、前記第2内部配線接続部および前記各回路素子は、前記絶縁基板のいずれかの導体層に直接接合されている、半導体装置。 - 前記板状対向部分の間に、耐熱性樹脂が充填されている、請求項12に記載の半導体装置。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015037225A JP6594000B2 (ja) | 2015-02-26 | 2015-02-26 | 半導体装置 |
US15/553,792 US10192820B2 (en) | 2015-02-26 | 2016-02-04 | Semiconductor device |
CN202111150574.3A CN113871370A (zh) | 2015-02-26 | 2016-02-04 | 半导体装置 |
EP16755167.0A EP3264461B1 (en) | 2015-02-26 | 2016-02-04 | Semiconductor device |
PCT/JP2016/053403 WO2016136418A1 (ja) | 2015-02-26 | 2016-02-04 | 半導体装置 |
CN201680012180.2A CN107251221B (zh) | 2015-02-26 | 2016-02-04 | 半导体装置 |
US16/218,017 US10490494B2 (en) | 2015-02-26 | 2018-12-12 | Semiconductor device |
US16/597,149 US10892218B2 (en) | 2015-02-26 | 2019-10-09 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015037225A JP6594000B2 (ja) | 2015-02-26 | 2015-02-26 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019173356A Division JP7050732B2 (ja) | 2019-09-24 | 2019-09-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016162773A JP2016162773A (ja) | 2016-09-05 |
JP6594000B2 true JP6594000B2 (ja) | 2019-10-23 |
Family
ID=56788504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015037225A Active JP6594000B2 (ja) | 2015-02-26 | 2015-02-26 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (3) | US10192820B2 (ja) |
EP (1) | EP3264461B1 (ja) |
JP (1) | JP6594000B2 (ja) |
CN (2) | CN107251221B (ja) |
WO (1) | WO2016136418A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6594000B2 (ja) | 2015-02-26 | 2019-10-23 | ローム株式会社 | 半導体装置 |
US11127662B2 (en) | 2017-03-14 | 2021-09-21 | Rohm Co., Ltd. | Semiconductor device |
CN109429530B (zh) | 2017-06-19 | 2022-03-15 | 新电元工业株式会社 | 半导体装置 |
DE112017007982B4 (de) * | 2017-08-25 | 2023-07-06 | Mitsubishi Electric Corporation | Leistungs-Halbleitervorrichtung und Herstellungsverfahren einer Leistungs-Halbleitervorrichtung |
JP7183551B2 (ja) * | 2018-03-15 | 2022-12-06 | 富士電機株式会社 | 半導体装置 |
JP7119666B2 (ja) * | 2018-07-09 | 2022-08-17 | 株式会社アイシン | スイッチング素子ユニット及びスイッチング素子モジュール |
EP3930170B1 (en) * | 2019-02-21 | 2023-02-15 | NISSAN MOTOR Co., Ltd. | Power converting device |
JP7050732B2 (ja) * | 2019-09-24 | 2022-04-08 | ローム株式会社 | 半導体装置 |
DE102019215724A1 (de) * | 2019-10-14 | 2021-04-15 | Zf Friedrichshafen Ag | Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit erhöhter Störfestigkeit |
JP7363587B2 (ja) * | 2020-03-04 | 2023-10-18 | 株式会社デンソー | 半導体装置 |
US20230326864A1 (en) * | 2020-03-12 | 2023-10-12 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
JP6939932B1 (ja) * | 2020-03-12 | 2021-09-22 | 住友電気工業株式会社 | 半導体装置 |
JPWO2022059288A1 (ja) * | 2020-09-18 | 2022-03-24 | ||
CN116018683A (zh) * | 2020-10-06 | 2023-04-25 | 罗姆股份有限公司 | 半导体装置 |
JPWO2022259809A1 (ja) | 2021-06-07 | 2022-12-15 | ||
CN117529808A (zh) | 2021-06-11 | 2024-02-06 | 罗姆股份有限公司 | 半导体装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07231071A (ja) | 1994-02-16 | 1995-08-29 | Toshiba Corp | 半導体モジュール |
US6054765A (en) * | 1998-04-27 | 2000-04-25 | Delco Electronics Corporation | Parallel dual switch module |
JP3851138B2 (ja) | 2001-10-29 | 2006-11-29 | 三菱電機株式会社 | 電力用半導体装置 |
JP3958156B2 (ja) | 2002-08-30 | 2007-08-15 | 三菱電機株式会社 | 電力用半導体装置 |
JP2005094842A (ja) * | 2003-09-12 | 2005-04-07 | Toshiba Corp | インバータ装置及びその製造方法 |
JP4640213B2 (ja) * | 2006-02-28 | 2011-03-02 | 三菱電機株式会社 | 電力半導体装置及びそれを使用したインバータブリッジモジュール |
JP4434181B2 (ja) * | 2006-07-21 | 2010-03-17 | 株式会社日立製作所 | 電力変換装置 |
JP4751810B2 (ja) * | 2006-11-02 | 2011-08-17 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
JP4573843B2 (ja) * | 2007-01-18 | 2010-11-04 | 株式会社豊田中央研究所 | 電力用半導体素子の駆動回路 |
US8076696B2 (en) | 2009-10-30 | 2011-12-13 | General Electric Company | Power module assembly with reduced inductance |
FR2974969B1 (fr) * | 2011-05-03 | 2014-03-14 | Alstom Transport Sa | Dispositif d'interconnexion electrique d'au moins un composant electronique avec une alimentation electrique comprenant des moyens de diminution d'une inductance de boucle entre des premiere et deuxieme bornes |
JP5555206B2 (ja) | 2011-07-11 | 2014-07-23 | 株式会社 日立パワーデバイス | 半導体パワーモジュール |
JP5707302B2 (ja) * | 2011-11-02 | 2015-04-30 | 株式会社 日立パワーデバイス | パワー半導体モジュール |
JP2013222885A (ja) | 2012-04-18 | 2013-10-28 | Toshiba Corp | インバータモジュール |
EP2858110B1 (en) * | 2012-06-01 | 2020-04-08 | Panasonic Intellectual Property Management Co., Ltd. | Power semiconductor device |
WO2014002442A1 (ja) * | 2012-06-29 | 2014-01-03 | 株式会社デンソー | 半導体装置および半導体装置の接続構造 |
JP5655846B2 (ja) * | 2012-12-04 | 2015-01-21 | 株式会社デンソー | 電力変換装置 |
JP2014179547A (ja) * | 2013-03-15 | 2014-09-25 | Toshiba Corp | 半導体モジュール及びその製造方法 |
CN203562425U (zh) * | 2013-11-01 | 2014-04-23 | 徐员娉 | 一种功率模块 |
WO2015121899A1 (ja) * | 2014-02-11 | 2015-08-20 | 三菱電機株式会社 | 電力用半導体モジュール |
JP6594000B2 (ja) | 2015-02-26 | 2019-10-23 | ローム株式会社 | 半導体装置 |
-
2015
- 2015-02-26 JP JP2015037225A patent/JP6594000B2/ja active Active
-
2016
- 2016-02-04 CN CN201680012180.2A patent/CN107251221B/zh active Active
- 2016-02-04 US US15/553,792 patent/US10192820B2/en active Active
- 2016-02-04 EP EP16755167.0A patent/EP3264461B1/en active Active
- 2016-02-04 WO PCT/JP2016/053403 patent/WO2016136418A1/ja active Application Filing
- 2016-02-04 CN CN202111150574.3A patent/CN113871370A/zh active Pending
-
2018
- 2018-12-12 US US16/218,017 patent/US10490494B2/en active Active
-
2019
- 2019-10-09 US US16/597,149 patent/US10892218B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3264461A1 (en) | 2018-01-03 |
EP3264461A4 (en) | 2018-11-14 |
US10490494B2 (en) | 2019-11-26 |
US20200043843A1 (en) | 2020-02-06 |
EP3264461B1 (en) | 2021-04-07 |
CN107251221A (zh) | 2017-10-13 |
CN107251221B (zh) | 2021-09-24 |
CN113871370A (zh) | 2021-12-31 |
US20180033720A1 (en) | 2018-02-01 |
US10892218B2 (en) | 2021-01-12 |
US20190115296A1 (en) | 2019-04-18 |
WO2016136418A1 (ja) | 2016-09-01 |
US10192820B2 (en) | 2019-01-29 |
JP2016162773A (ja) | 2016-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6594000B2 (ja) | 半導体装置 | |
JP6923769B2 (ja) | スイッチングデバイス | |
JP6763998B2 (ja) | 半導体モジュール | |
JP6086863B2 (ja) | 半導体モジュール | |
JP5893369B2 (ja) | 半導体装置 | |
US11127662B2 (en) | Semiconductor device | |
US8970020B2 (en) | Semiconductor device | |
TW201816973A (zh) | 模壓智慧電源模組 | |
JP7050732B2 (ja) | 半導体装置 | |
JP7240541B2 (ja) | 半導体装置 | |
WO2019150870A1 (ja) | 半導体モジュール | |
KR20230095546A (ko) | 전력반도체모듈 및 그 제조방법 | |
CN116018683A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180919 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6594000 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |