JP4062191B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4062191B2 JP4062191B2 JP2003191350A JP2003191350A JP4062191B2 JP 4062191 B2 JP4062191 B2 JP 4062191B2 JP 2003191350 A JP2003191350 A JP 2003191350A JP 2003191350 A JP2003191350 A JP 2003191350A JP 4062191 B2 JP4062191 B2 JP 4062191B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- power semiconductor
- conductor pattern
- semiconductor element
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体素子を用いたモジュールを対象とした半導体装置に関する。
【０００２】
【従来の技術】
図５は、従来のモジュール構造を有する半導体装置３００の構成を示す図である。図５において、３１は絶縁基板であって、セラミックなどの絶縁層３１ｂの両面に例えば銅などの導電層３１ａ，３１ｃが形成されたものである。導電層３１ｃには回路パターンが形成されている（以下回路パターン３１ｃという）。
ＩＧＢＴなどのパワー半導体素子３３の裏面電極は、ハンダ付けによって回路パターン３１ｃに固定・接続されている。また、パワー半導体素子３３の上面電極（制御電極を含む）はワイヤ３８によって、後の工程で外部導出端子３６や端子３６’が固定される回路パターン３１ｃに接続されている。
【０００３】
外部導出端子３６や端子３６’はワイヤ３８のボンディング工程の障害となるため、前述のハンダより低融点のハンダによって、ワイヤボンディング工程の後で回路パターン３１ｃに固定される。
第２の絶縁基板３２は、端子３６’によって支持され、端子３６’に接続する回路パターン（図示せず）や、パワー半導体素子３３を制御する回路素子３５が接続される回路パターン３２ｃが形成されている。
そして、上記の如く構成したものを樹脂ケース３９に収容し、蓋３９ａを被せてモジュールを構成する。（例えば、特許文献１参照）。
【０００４】
端子３６’と第２の絶縁基板３２との接続は、第２の絶縁基板３２の両面に回路パターンを形成して両パターン間をスルーホール（図示せず）で接続してもよいし、端子３６’が第２の絶縁基板３２を貫通し、回路素子３５が搭載される面の回路パターンに接続してもよい。
あるいは、パワー半導体素子が搭載された基板とその上部に設けられ、パワー半導体の制御回路素子を搭載した第２の絶縁基板を樹脂ケース３９にて支持し、第２の絶縁基板の回路パターンとパワー半導体素子が搭載された絶縁基板の回路パターンとの間をワイヤボンディングで接続することが知られている（例えば、特許文献２参照）。
【０００５】
このように、パワー半導体素子の上部にこれを制御する素子を搭載した別基板を配置することにより、基板の設置スペースが縮小でき半導体モジュールのサイズを小型化することができる。
また、パワー半導体素子の上面電極と外部導出端子とを接続するに当たり、ワイヤボンディングに替えて、導電性の放熱部材で接続することが知られている（例えば、特許文献３参照）。
このように、パワー半導体素子の上面に放熱性部材を接続することによって、素子の上面からも放熱を図ることができる。
【０００６】
【特許文献１】
特開平５−２５９３７３号公報（第１図など）
【特許文献２】
特開平１１−７４４３３号公報（図１など）
【特許文献３】
特開２０００−１５６４３９号公報（図１など）
【０００７】
【発明が解決しようとする課題】
図５に示す構成では、パワー半導体素子３３の上面の電極と回路パターン３１ｃとの接続にワイヤボンディングを用いているため、外部導出端子３６や端子３６’がボンディング工程の障害となってしまう。そのため、外部導出端子３６や端子３６’はボンディング工程の後に固定しなければならない。パワー半導体素子３３を回路パターン３１ｃに固定するためのハンダ付け工程と、外部導出端子３６や端子３６’を回路パターン３１ｃにハンダ付けする工程とを別けるため、工程数が増えるだけでなく、融点の異なる複数種類のハンダを用いなければならなかった。
【０００８】
また、パワー半導体素子の場合、主電極と回路パターンとの間には例えば数１００Ａ程度の電流が流れるため、電流容量に応じてワイヤの本数を増やす必要がある。ワイヤの本数が増加するとボンディング工程に要する時間が増加するため、ボンディング工程の時間を短縮するのが難しく、ボンディング工程の時間を短縮し生産性を向上させるにはボンディング機を追加する必要があるなど、コストを上昇させる要因となっていた。
図５の構成に対して、特許文献２に記載の構成によれば、第２の絶縁基板は樹脂ケースにて支持されるので、図５の端子３６’は不要となり、パワー半導体素子とこれを搭載する絶縁基板上の回路パターンとの間をワイヤボンディングによって接続する際のワイヤの取りまわしは容易になる。
【０００９】
しかしながら、２つの絶縁基板間の接続をワイヤボンディングによって行っているため、パワー半導体素子とこれを搭載する絶縁基板上の回路パターンとの間を接続するボンディング工程と、２つの絶縁基板間を接続するボンディング工程が必要となる。特に、後者のボンディング工程は、第２の絶縁基板を樹脂ケースに組み付け後に行わなければならないため、ボンディング工程を２度に分けなければならない。
また、第２の絶縁基板には、ボンディング時の衝撃に耐え得る強度が求められるだけでなく、高低差のある２つの絶縁基板（パワー半導体素子を搭載した絶縁基板３１と回路素子３５を搭載した絶縁基板３２）の間でボンディングを行わなければならず、ボンディング位置の検出など作業が難しくなる。
【００１０】
また、パワー半導体素子の主端子相互間あるいはパワー半導体素子の主端子と外部導出端子間をワイヤボンディングによって接続すると、パワー半導体素子の上部にワイヤ取りまわしの空間が必要となるため、半導体装置が大型化する。
本発明は、上記問題点に鑑みてなされたものであって、パワー半導体素子の主電極と絶縁基板の回路パターンあるいは、複数のパワー半導体素子の主電極間をワイヤを用いずに接続し、製造工数を削減すると共に、小型化した半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、両面に導体パターンを有する第１絶縁基板と、一方の面に第１主電極，他方の面に第２主電極が形成され、前記第１絶縁基板の一方の面の導体パターンに第１主電極が接続された複数のパワー半導体素子と、該パワー半導体素子の電極に接続される外部導出端子とを備えた半導体装置において、少なくとも一方の面に露出した導体パターンを有する第２絶縁基板の該導体パターンによって前記複数のパワー半導体素子の第２主電極間ならびに外部導出端子を接続し、前記第２絶縁基板は他方の面に前記パワー半導体素子を制御する集積回路を搭載し、前記第２絶縁基板はプリント基板からなり、前記パワー半導体素子の制御電極と前記集積回路とを接続する回路パターンと、複数層を複数箇所で接続して並列接続した主電流が流れる配線層とを有するものとする。
【００１２】
あるいは、両面に導体パターンを有する第１絶縁基板と、一方の面に第１主電極，他方の面に第２主電極が形成され、前記第１絶縁基板の一方の面の導体パターンに第１主電極が接続された複数のパワー半導体素子と、該パワー半導体素子の電極に接続される外部導出端子とを備えた半導体装置において、少なくとも一方の面に露出した導体パターンを有する第２絶縁基板の該導体パターンによって前記複数のパワー半導体素子の第２主電極間ならびに外部導出端子を接続し、前記第２絶縁基板は他方の面に前記パワー半導体素子を制御する集積回路を搭載するとともに、その一部が直接接合法によって接合された信号端子を有するものとする。
【００１３】
また、上記の構成において、前記第２絶縁基板に、前記導体パターンに熱的に結合した放熱部を備えるものとする。
また、前記第２絶縁基板は熱伝導性の高いセラミック基板を用いるものとする。
また、両面に導体パターンを有する第１絶縁基板の一方の面の導体パターンの所定位置に、複数のパワー半導体素子の第１面に形成された第１主電極を対向させハンダ層を介して載置するとともに、外部導出端子を前記導体パターンの所定位置に載置し、少なくとも一方の面に露出した導体パターンを有し、他方の面に前記パワー半導体素子を制御する集積回路を搭載し、前記パワー半導体素子の制御電極と前記集積回路とを接続する回路パターンと、複数層を複数箇所で接続して並列接続した主電流が流れる配線層とを有する、プリント基板からなる第２絶縁基板を用意し、前記第２絶縁基板の一方の面に露出した導体パターンを、ハンダ層を介して前記パワー半導体素子の第２面に形成された第２主電極ならびに前記外部導出端子の所定位置に対向させて載置し、前記第１絶縁基板、前記パワー半導体素子、前記外部導出端子、前記第２絶縁基板からなる積層体を加熱炉に投入して前記ハンダ層を溶融させ、前記各ハンダ層の溶融の後、前記積層体を冷却することによって、対向各部を接続・固定することによって半導体装置を製造するものとする。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明を詳細に説明する。
図１は、第１の実施の形態を示す図であって、図１（ａ）は要部正面図であり、図１（ｂ）は図１（ａ）のＸ−Ｘ断面図である。１は、回路パターン１ａ,１ｃ,１ｄおよび絶縁層１ｂからなる絶縁基板、２は回路パターン２ａ,２ｃおよび絶縁層２ｂからなる絶縁基板である。３はパワー半導体素子としてのＩＧＢＴ、４は同じくパワー半導体素子としてのＦＷＤ（Free Wheeling Diode）である。ＩＧＢＴ３とＦＷＤ４は、それぞれ裏面の主電極を絶縁基板１上の回路パターン１ｃに接続し、おもて面の主電極を絶縁基板２の回路パターン２ａに接続することにより、逆並列回路を構成している。
【００１５】
回路パターン１ｃには外部導出端子６ａが接続されている。また、回路パターン１ｄには外部導出端子６ｂがそれぞれ接続され、外部導出端子６ｂには絶縁基板２の回路パターン２ａが接続されている。したがって、ＩＧＢＴ３とＦＷＤ４との逆並列回路は外部導出端子６ａ，６ｂを介して外部に接続されている。
５はＩＧＢＴ３を制御するＩＣであって、絶縁基板２の回路パターン２ｃ上に搭載されている。また、７は絶縁基板２上に設けられた信号端子である。ＩＣ５と信号端子との間、ならびにＩＣ５とＩＧＢＴ３との間はワイヤ８によって接続されている。
【００１６】
９は上記の構成を格納する樹脂ケースであり、樹脂ケース９内に封止樹脂１０を充填して半導体装置１００を構成している。
ここで、半導体装置１００の製造方法について説明する。
まず、絶縁基板１および絶縁基板２を用意する。絶縁基板は窒化アルミなどを材料とするセラミック基板を絶縁層１ｂおよび絶縁層２ｂとして用い、直接接合法などで回路パターンとなる銅などの金属層を接合した後、所望の回路パターンを形成したものである。
絶縁基板１の回路パターン１ｃ上の所定位置にクリームハンダを塗布し、外部導出端子６，ＩＧＢＴ３，ＦＷＤ４を載置し、ＩＧＢＴ３，ＦＷＤ４上の所定位置にクリームを塗布して絶縁基板２を所定位置に載置する。絶縁基板２の回路パターン２ｃ上には予めクリームハンダを塗布してＩＣ５を予め載置しておくとよい。あるいは、クリームハンダに替えてハンダシートを用いてもよい。
【００１７】
上述のように積層したものを加熱炉内に投入しハンダを溶融させた後、冷却する。絶縁基板１，ＩＧＢＴ３，ＦＷＤ４，外部導出端子６，絶縁基板２，ＩＣ５の固定・接続を同時に行う。絶縁基板，外部導出端子，各素子の固定・接続を同時に行うことにより、工程の大幅な簡素化ができ、ハンダ付け部分に複数の熱履歴を残すことがない。
続いて、ＩＣ５と信号端子との間ならびにＩＣ５とＩＧＢＴ３との間をワイヤ８によって接続した後、樹脂ケース９に格納して絶縁基板１と樹脂ケース９との間を気密に固定し、樹脂ケースの開口部より封止樹脂１０を注入して硬化させる。
【００１８】
なお、信号端子７は、予め直接接合法によってその一部を絶縁基板２に接合しておき、ワイヤ８による接続工程の後に、未接合部を起立させればよい。信号端子７を絶縁基板２の回路パターン上にハンダ付け等で接続してもよいが、ハンダ付け工程の抑制、ボンディング工程の妨げとしないために、絶縁基板１，ＩＧＢＴ３，ＦＷＤ４，外部導出端子６，絶縁基板２，ＩＣ５のハンダ付け工程で信号端子の一部のみハンダ付けした後、未ハンダ付け部を起立させる。
ＩＣ５とＩＧＢＴ３との間，およびＩＣ５と信号端子７との間をワイヤ８によって接続しているが、絶縁基板２はＩＧＢＴ３，ＦＷＤ４などの上に直接固定されているため、ボンディング時に撓むことがない。ボンディング時に絶縁基板が撓まないので、確実にワイヤを接続することができる。また、ＩＣ５とＩＧＢＴ３との高低差は１ｍｍ程度であるので、ボンディング作業も容易に行うことができる。
【００１９】
ここで、図１の例では、３本の信号端子が設けられているが、例えば、ＩＣ５の電源，接地，ＩＧＢＴ３へのＯＮ／ＯＦＦ指令信号が供給されるのであり、信号端子の本数や供給される信号・電位はこれに限るものではない。また、ＩＣ５とＩＧＢＴ３との間には４本のワイヤが接続されていて、例えば、ＩＧＢＴ３のゲート信号、電流検出信号、ＩＧＢＴ３のチップ内に作りこまれたダイオードのアノード・カソードが供給されるが、接続の本数や供給される信号・電位はこれに限るものではない。後述の各実施の形態においても同様である。
なお、図１の半導体装置１００はＩＧＢＴ３の制御回路であるＩＣ５を備えたＩＰＭ（Intelligent Power Module）として構成されているが、ＩＣ５を備えずに、ＩＧＢＴ３とＦＷＤ４との逆並列回路のみを備えたパワーモジュールとして構成してもよい。即ち、絶縁基板２にＩＣ５は搭載せず、信号端子７とＩＧＢＴ３の各信号端子との間をワイヤで接続するか、絶縁基板２の回路パターン２ｃを経由して信号端子７とＩＧＢＴ３の各信号端子との間をワイヤで接続すれば、その他の構成は変えずにＩＣ５非搭載のパワーモジュールが構成される。外部導出端子などの配置が同一であれば、同一の工程で製造が可能である。
【００２０】
図１の構成では、絶縁基板１、ＩＧＢＴ３，ＦＷＤ４，外部導出端子６、絶縁基板２の積層体を１回のハンダ付け（加熱・冷却）工程で、接続・固定がなされる。端子類を別のハンダ付け工程で接続・固定する必要がないため、製造時の作業効率がよい。融点の異なる複数のハンダを用いる必要がないので、コストも抑制することができる。
（実施例）
図２は第１の実施の形態における実施例を示す図であり、絶縁基板１’上にＩＧＢＴ３とＦＷＤ４を複数配置し、絶縁基板１’の回路パターン１ｅ，１ｆ，１ｇおよび絶縁基板２’の回路パターン２ｄ，２ｅによって接続することにより、ＩＧＢＴ３とＦＷＤ４の逆並列回路の直列接続が構成される。この直列接続回路の両端及び接続中点をそれぞれ外部導出端子６ｅ，６ｆ，６ｇに接続している。図２において、樹脂ケース，絶縁基板２’上の信号端子，ＩＣ等は図示を省略した。図１では、ＩＧＢＴとＦＷＤを１つずつ組み込み、ＩＧＢＴ３とＦＷＤ４との逆並列回路を１モジュールとした構成を例示したが、図２では複数のＩＧＢＴおよびＦＷＤを組み込んでいる。
【００２１】
なお、図２の例では、ＩＧＢＴ３とＦＷＤ４の逆並列回路を２組直列接続した１アーム分の素子が組み込まれたモジュールを構成しているが、前記直列接続回路を３組用いて３アーム分の素子が組み込まれたモジュールを構成してもよい。このような大型のモジュールを構成する場合は、絶縁基板１’や絶縁基板２’を例えば各アームごとに分割して構成すれば、各絶縁基板の平坦性などの精度を得やすく、組立工程や使用時における絶縁基板の割れや欠け等が生じにくい。
図２に示す構成では、発熱部品であるパワー半導体素子（ＩＧＢＴ３，ＦＷＤ４）の真上を避けてＩＣ５を搭載することができ、パワー半導体素子（ＩＧＢＴ３，ＦＷＤ４）の発熱のＩＣ５への影響を回避することができる。また、ＩＧＢＴ３，ＦＷＤ４の上部からも放熱が図られ良好な放熱特性を得ることができる。図１の場合と同様に、絶縁基板１’、ＩＧＢＴ３，ＦＷＤ４，外部導出端子６、絶縁基板２’の積層体を１回のハンダ付け（加熱・冷却）工程で接続・固定がなされるため、製造時の作業効率がよく、融点の異なる複数のハンダを用いる必要もない。 本実施例においても、ＩＣを搭載しないモジュールとして構成してもよい。
【００２２】
図３は第２の実施の形態を示す図であって、図３（ａ）は要部正面図であり、図３（ｂ）は図３（ａ）のＸ−Ｘ断面図である。図１と同様の構成には同じ符号を付して説明を省略する。
図３において、２ｆ，２ｇは放熱部であり、回路パターン２ａと熱的に接続されている。放熱部２ｆ，２ｇには、回路パターン２を介してＩＧＢＴ３やＦＷＤ４が発する熱が伝達される。図１の構成では、ＩＧＢＴ３やＦＷＤ４が発する熱は絶縁基板１を介して放出される他は、絶縁基板２，封止樹脂１０を介して放出されているが、図３に示す例では、放熱部２ｆ，２ｇからも封止樹脂に放熱される。絶縁基板２を介さないので放熱の効率を高めることができる。
【００２３】
放熱部２ｆ，２ｇは図３の如く、ＩＧＢＴ，ＦＷＤに対応させて２対設けてもよいが、連続して設けてもよい。
放熱部２ｆ，２ｇは、回路パターン２と一体のパターンとして銅箔など打ち抜き、回路パターン２となる部分のみを絶縁基板に直接接合し、その余の未接合部分を起立させればよい。
なお、第２の実施の形態においても、ＩＧＢＴ３，ＦＷＤ４の逆並列回路を複数組み込んだモジュールに対応することが可能であり、例えば、図２の絶縁基板２’の回路パターン２ｄ，２ｅを外部導出端子に影響しない方向に延長して形成し、未接合部を起立させれば放熱効率を向上させることができる。
【００２４】
ここで、第１，第２の実施の形態において、絶縁基板１，２の絶縁層には窒化アルミやアルミナを材料とする熱伝導率のよいセラミックを用いるとよい。
絶縁基板２にも、熱伝導率の良好な絶縁層を採用することにより、パワー半導体素子の上面からも放熱を図ることができる。
図３の構成においてもＩＣ５を備えずにＩＧＢＴ３とＦＷＤ４との逆並列回路のみを備えたパワーモジュールとして構成してもよい。
図４は第３の実施の形態を示す図であって、図４（ａ）は要部正面図、図４（ｂ）は図４（ａ）のＸ−Ｘ断面概略図、図４（ｃ）は図４（ａ）のＹ−Ｙ要部断面図である。図１と同様の構成には同じ符号を付して説明を省略する。
【００２５】
図４において、２０は絶縁基板としての多層のプリント基板である。図４（ｂ）では詳細な図示を省略したが、図４（ｃ）において、２１〜２４はプリント基板２０内の配線層である。配線層２１によってＩＧＢＴ３の制御端子とＩＣ５との間、配線層２２によってＩＣ５と信号端子７との間、配線層２４によってＩＧＢＴ３，ＦＷＤ４，外部導出端子６間をそれぞれ接続している。ＩＣ５はハンダバンプや導電性接着剤などによって、プリント基板２０上（配線層２１，２２が露出している部分）に直接接続される。
９は上記の構成を格納する樹脂ケースであり、上記の構成を樹脂ケース９内に組み込んだ後、封止樹脂１０を充填して半導体装置２００を構成している。配線層２３はワイヤ８によって接地されているが、信号端子に接地電位がある場合には個々に接続してもよく、信号線である配線層２１，２２と主電流が流れる配線層２４との間に、接地電位を介在させることにより、主電流のスイッチングノイズの信号線やＩＣへの影響を回避することができる。
【００２６】
また、配線層２４には主電流が流れるため、数１００Ａ程度の電流容量が必要である。配線層１層の厚さを厚くしてもよいが、図４に示すように、複数層を複数箇所で接続して並列接続すれば、１層が他の配線層と同じ厚さであっても必要な電流容量を確保でき、配線インダクタンスを低減することができる。
ここで、半導体装置２００の製造方法について説明する。
まず、絶縁基板１およびプリント基板２０を用意する。絶縁基板１は窒化アルミなどを材料とするセラミック基板を絶縁層１ｂとして用い、直接接合法などで回路パターンとなる銅などの金属層を接合した後、所望の回路パターンを形成したものである。プリント基板は、エポキシなど樹脂に多層の配線層２１〜２４が形成したものであり、プリント基板の両面の所定位置には各配線層が露出している。
【００２７】
絶縁基板１の回路パターン１ｃ上の所定位置にクリームハンダを塗布し、外部導出端子６，ＩＧＢＴ３，ＦＷＤ４を載置し、ＩＧＢＴ３，ＦＷＤ４上の所定位置にクリームハンダを塗布してプリント基板２０の配線層２１，２４の露出部が対向するように所定位置に載置する。プリント基板２０の配線層２１，２２の露出部にＩＣ５のハンダバンプが対向するように所定位置に載置し、信号端子７も配線層２２の露出部にクリームハンダを介して載置する。あるいは、クリームハンダに替えてハンダシートを用いてもよい。
上述のように積層したものを加熱炉内に投入しハンダを溶融させた後、冷却する。絶縁基板１，ＩＧＢＴ３，ＦＷＤ４，外部導出端子６，プリント基板２０，ＩＣ５の固定・接続を同時に行う。絶縁基板，外部導出端子，各素子の固定・接続を同時に行うことにより、工程の大幅な簡素化ができ、ハンダ付け部分に複数の熱履歴を残すことがない。ＩＣ５とＩＧＢＴ３の制御電極との間もプリント基板２０の配線層によって同時に接続される。
【００２８】
なお、プリント基板２０の配線層２３が、接地電位の信号端子あるいは接地電位の外部導出端子が接続される回路パターンに直接接続されるようにすれば、ワイヤボンディング工程は不要となる。
つづいて、上記の積層体を樹脂ケース９に格納して絶縁基板１と樹脂ケース９との間を気密に固定し、樹脂ケースの開口部より封止樹脂１０を注入して硬化させる。
第３の実施の形態においても、ＩＧＢＴ３とＦＷＤ４の逆並列回路を２組直列接続した１アーム分のモジュールや、直列接続回路を３組用いて３アーム分のモジュールを構成してもよい。このような大型のモジュールを構成する場合は、絶縁基板１’やプリント基板２０を例えば各アームごとに分割して構成すれば、各絶縁基板の平坦性などの精度を得やすく、組立工程や使用時における絶縁基板の割れや欠け等が生じにくい。プリント基板２０はセラミックを絶縁層とする絶縁基板に比して可撓性があり、また配線層のパターンも自在に形成できるため、多アームのモジュールに対して１枚のプリント基板で対応することができる。
【００２９】
図１の場合と同様に、絶縁基板１、ＩＧＢＴ３，ＦＷＤ４，外部導出端子６、プリント基板２０の積層体を１回のハンダ付け（加熱・冷却）工程で接続・固定できるため、製造時の作業効率がよく、融点の異なる複数のハンダを用いる必要もない。
図４の半導体装置２００はＩＧＢＴ３の制御回路であるＩＣ５を備えたＩＰＭとして構成されているが、ＩＣ５を備えずに、ＩＧＢＴ３とＦＷＤ４との逆並列回路のみを備えたパワーモジュールとして構成してもよい。即ち、プリント基板２０にＩＣ５は搭載せず、配線層２１と配線層２２を１つの配線層として信号端子７とＩＧＢＴ３の各信号端子との間を接続すれば、その他の構成は変えずにＩＣ５非搭載のパワーモジュールが構成される。外部導出端子などの配置が同一であれば、同一の工程で製造できる。
【００３０】
【発明の効果】
本発明によれば、パワー半導体素子の主端子相互間あるいはパワー半導体素子の主端子と外部導出端子間の接続に絶縁基板の回路パターンを用いることにより、多数本のワイヤによる接続が不要となり、作業時間を大幅に短縮し、ボンディング機を削減あるいは不要とすることができる。
また、パワー半導体素子の主端子相互間あるいはパワー半導体素子の主端子と外部導出端子間の接続にワイヤによる接続を行わないため、ワイヤの引き回しに必要な素子上方の空間が不要となり、半導体装置の小型が図れ、パワー半導体素子の上面から封止樹脂の端面までの距離が短くなって、放熱の効率が向上する。
【００３１】
また、第１の絶縁基板、パワー半導体素子、外部導出端子、第２の絶縁基板の積層体を１回のハンダ付け（加熱・冷却）工程で接続固定できるため、従来別工程で行っていた端子類のハンダ付け工程が不要となり、融点の異なる複数のハンダが不要となるとともに、作業時間を大幅に短縮でき、コストも抑制することができる。
さらに、第２の絶縁基板を変更するだけで、ＩＣを非搭載とすることができ、ＩＰＭとＩＣ非搭載のモジュールとの端子配置が同一であれば、同一の工程で製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す図である。
【図２】本発明の第１の実施の形態の実施例を示す図である。
【図３】本発明の第２の実施の形態を示す図である。
【図４】本発明の第３の実施の形態を示す図である。
【図５】従来例を示す図である。
【符号の説明】
１，２ 絶縁基板
１ａ，１ｃ，１ｅ，１ｆ，１ｇ，２ａ，２ｃ 回路パターン
１ｂ，２ｂ 絶縁層
３ ＩＧＢＴ
４ ＦＷＤ
５ ＩＣ
６ａ，６ｂ，６ｅ，６ｆ，６ｇ 外部導出端子
７ 信号端子
８ ワイヤ
９ 樹脂ケース
１０ 封止樹脂
２０ プリント基板
【発明の属する技術分野】
本発明は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体素子を用いたモジュールを対象とした半導体装置に関する。
【０００２】
【従来の技術】
図５は、従来のモジュール構造を有する半導体装置３００の構成を示す図である。図５において、３１は絶縁基板であって、セラミックなどの絶縁層３１ｂの両面に例えば銅などの導電層３１ａ，３１ｃが形成されたものである。導電層３１ｃには回路パターンが形成されている（以下回路パターン３１ｃという）。
ＩＧＢＴなどのパワー半導体素子３３の裏面電極は、ハンダ付けによって回路パターン３１ｃに固定・接続されている。また、パワー半導体素子３３の上面電極（制御電極を含む）はワイヤ３８によって、後の工程で外部導出端子３６や端子３６’が固定される回路パターン３１ｃに接続されている。
【０００３】
外部導出端子３６や端子３６’はワイヤ３８のボンディング工程の障害となるため、前述のハンダより低融点のハンダによって、ワイヤボンディング工程の後で回路パターン３１ｃに固定される。
第２の絶縁基板３２は、端子３６’によって支持され、端子３６’に接続する回路パターン（図示せず）や、パワー半導体素子３３を制御する回路素子３５が接続される回路パターン３２ｃが形成されている。
そして、上記の如く構成したものを樹脂ケース３９に収容し、蓋３９ａを被せてモジュールを構成する。（例えば、特許文献１参照）。
【０００４】
端子３６’と第２の絶縁基板３２との接続は、第２の絶縁基板３２の両面に回路パターンを形成して両パターン間をスルーホール（図示せず）で接続してもよいし、端子３６’が第２の絶縁基板３２を貫通し、回路素子３５が搭載される面の回路パターンに接続してもよい。
あるいは、パワー半導体素子が搭載された基板とその上部に設けられ、パワー半導体の制御回路素子を搭載した第２の絶縁基板を樹脂ケース３９にて支持し、第２の絶縁基板の回路パターンとパワー半導体素子が搭載された絶縁基板の回路パターンとの間をワイヤボンディングで接続することが知られている（例えば、特許文献２参照）。
【０００５】
このように、パワー半導体素子の上部にこれを制御する素子を搭載した別基板を配置することにより、基板の設置スペースが縮小でき半導体モジュールのサイズを小型化することができる。
また、パワー半導体素子の上面電極と外部導出端子とを接続するに当たり、ワイヤボンディングに替えて、導電性の放熱部材で接続することが知られている（例えば、特許文献３参照）。
このように、パワー半導体素子の上面に放熱性部材を接続することによって、素子の上面からも放熱を図ることができる。
【０００６】
【特許文献１】
特開平５−２５９３７３号公報（第１図など）
【特許文献２】
特開平１１−７４４３３号公報（図１など）
【特許文献３】
特開２０００−１５６４３９号公報（図１など）
【０００７】
【発明が解決しようとする課題】
図５に示す構成では、パワー半導体素子３３の上面の電極と回路パターン３１ｃとの接続にワイヤボンディングを用いているため、外部導出端子３６や端子３６’がボンディング工程の障害となってしまう。そのため、外部導出端子３６や端子３６’はボンディング工程の後に固定しなければならない。パワー半導体素子３３を回路パターン３１ｃに固定するためのハンダ付け工程と、外部導出端子３６や端子３６’を回路パターン３１ｃにハンダ付けする工程とを別けるため、工程数が増えるだけでなく、融点の異なる複数種類のハンダを用いなければならなかった。
【０００８】
また、パワー半導体素子の場合、主電極と回路パターンとの間には例えば数１００Ａ程度の電流が流れるため、電流容量に応じてワイヤの本数を増やす必要がある。ワイヤの本数が増加するとボンディング工程に要する時間が増加するため、ボンディング工程の時間を短縮するのが難しく、ボンディング工程の時間を短縮し生産性を向上させるにはボンディング機を追加する必要があるなど、コストを上昇させる要因となっていた。
図５の構成に対して、特許文献２に記載の構成によれば、第２の絶縁基板は樹脂ケースにて支持されるので、図５の端子３６’は不要となり、パワー半導体素子とこれを搭載する絶縁基板上の回路パターンとの間をワイヤボンディングによって接続する際のワイヤの取りまわしは容易になる。
【０００９】
しかしながら、２つの絶縁基板間の接続をワイヤボンディングによって行っているため、パワー半導体素子とこれを搭載する絶縁基板上の回路パターンとの間を接続するボンディング工程と、２つの絶縁基板間を接続するボンディング工程が必要となる。特に、後者のボンディング工程は、第２の絶縁基板を樹脂ケースに組み付け後に行わなければならないため、ボンディング工程を２度に分けなければならない。
また、第２の絶縁基板には、ボンディング時の衝撃に耐え得る強度が求められるだけでなく、高低差のある２つの絶縁基板（パワー半導体素子を搭載した絶縁基板３１と回路素子３５を搭載した絶縁基板３２）の間でボンディングを行わなければならず、ボンディング位置の検出など作業が難しくなる。
【００１０】
また、パワー半導体素子の主端子相互間あるいはパワー半導体素子の主端子と外部導出端子間をワイヤボンディングによって接続すると、パワー半導体素子の上部にワイヤ取りまわしの空間が必要となるため、半導体装置が大型化する。
本発明は、上記問題点に鑑みてなされたものであって、パワー半導体素子の主電極と絶縁基板の回路パターンあるいは、複数のパワー半導体素子の主電極間をワイヤを用いずに接続し、製造工数を削減すると共に、小型化した半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、両面に導体パターンを有する第１絶縁基板と、一方の面に第１主電極，他方の面に第２主電極が形成され、前記第１絶縁基板の一方の面の導体パターンに第１主電極が接続された複数のパワー半導体素子と、該パワー半導体素子の電極に接続される外部導出端子とを備えた半導体装置において、少なくとも一方の面に露出した導体パターンを有する第２絶縁基板の該導体パターンによって前記複数のパワー半導体素子の第２主電極間ならびに外部導出端子を接続し、前記第２絶縁基板は他方の面に前記パワー半導体素子を制御する集積回路を搭載し、前記第２絶縁基板はプリント基板からなり、前記パワー半導体素子の制御電極と前記集積回路とを接続する回路パターンと、複数層を複数箇所で接続して並列接続した主電流が流れる配線層とを有するものとする。
【００１２】
あるいは、両面に導体パターンを有する第１絶縁基板と、一方の面に第１主電極，他方の面に第２主電極が形成され、前記第１絶縁基板の一方の面の導体パターンに第１主電極が接続された複数のパワー半導体素子と、該パワー半導体素子の電極に接続される外部導出端子とを備えた半導体装置において、少なくとも一方の面に露出した導体パターンを有する第２絶縁基板の該導体パターンによって前記複数のパワー半導体素子の第２主電極間ならびに外部導出端子を接続し、前記第２絶縁基板は他方の面に前記パワー半導体素子を制御する集積回路を搭載するとともに、その一部が直接接合法によって接合された信号端子を有するものとする。
【００１３】
また、上記の構成において、前記第２絶縁基板に、前記導体パターンに熱的に結合した放熱部を備えるものとする。
また、前記第２絶縁基板は熱伝導性の高いセラミック基板を用いるものとする。
また、両面に導体パターンを有する第１絶縁基板の一方の面の導体パターンの所定位置に、複数のパワー半導体素子の第１面に形成された第１主電極を対向させハンダ層を介して載置するとともに、外部導出端子を前記導体パターンの所定位置に載置し、少なくとも一方の面に露出した導体パターンを有し、他方の面に前記パワー半導体素子を制御する集積回路を搭載し、前記パワー半導体素子の制御電極と前記集積回路とを接続する回路パターンと、複数層を複数箇所で接続して並列接続した主電流が流れる配線層とを有する、プリント基板からなる第２絶縁基板を用意し、前記第２絶縁基板の一方の面に露出した導体パターンを、ハンダ層を介して前記パワー半導体素子の第２面に形成された第２主電極ならびに前記外部導出端子の所定位置に対向させて載置し、前記第１絶縁基板、前記パワー半導体素子、前記外部導出端子、前記第２絶縁基板からなる積層体を加熱炉に投入して前記ハンダ層を溶融させ、前記各ハンダ層の溶融の後、前記積層体を冷却することによって、対向各部を接続・固定することによって半導体装置を製造するものとする。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明を詳細に説明する。
図１は、第１の実施の形態を示す図であって、図１（ａ）は要部正面図であり、図１（ｂ）は図１（ａ）のＸ−Ｘ断面図である。１は、回路パターン１ａ,１ｃ,１ｄおよび絶縁層１ｂからなる絶縁基板、２は回路パターン２ａ,２ｃおよび絶縁層２ｂからなる絶縁基板である。３はパワー半導体素子としてのＩＧＢＴ、４は同じくパワー半導体素子としてのＦＷＤ（Free Wheeling Diode）である。ＩＧＢＴ３とＦＷＤ４は、それぞれ裏面の主電極を絶縁基板１上の回路パターン１ｃに接続し、おもて面の主電極を絶縁基板２の回路パターン２ａに接続することにより、逆並列回路を構成している。
【００１５】
回路パターン１ｃには外部導出端子６ａが接続されている。また、回路パターン１ｄには外部導出端子６ｂがそれぞれ接続され、外部導出端子６ｂには絶縁基板２の回路パターン２ａが接続されている。したがって、ＩＧＢＴ３とＦＷＤ４との逆並列回路は外部導出端子６ａ，６ｂを介して外部に接続されている。
５はＩＧＢＴ３を制御するＩＣであって、絶縁基板２の回路パターン２ｃ上に搭載されている。また、７は絶縁基板２上に設けられた信号端子である。ＩＣ５と信号端子との間、ならびにＩＣ５とＩＧＢＴ３との間はワイヤ８によって接続されている。
【００１６】
９は上記の構成を格納する樹脂ケースであり、樹脂ケース９内に封止樹脂１０を充填して半導体装置１００を構成している。
ここで、半導体装置１００の製造方法について説明する。
まず、絶縁基板１および絶縁基板２を用意する。絶縁基板は窒化アルミなどを材料とするセラミック基板を絶縁層１ｂおよび絶縁層２ｂとして用い、直接接合法などで回路パターンとなる銅などの金属層を接合した後、所望の回路パターンを形成したものである。
絶縁基板１の回路パターン１ｃ上の所定位置にクリームハンダを塗布し、外部導出端子６，ＩＧＢＴ３，ＦＷＤ４を載置し、ＩＧＢＴ３，ＦＷＤ４上の所定位置にクリームを塗布して絶縁基板２を所定位置に載置する。絶縁基板２の回路パターン２ｃ上には予めクリームハンダを塗布してＩＣ５を予め載置しておくとよい。あるいは、クリームハンダに替えてハンダシートを用いてもよい。
【００１７】
上述のように積層したものを加熱炉内に投入しハンダを溶融させた後、冷却する。絶縁基板１，ＩＧＢＴ３，ＦＷＤ４，外部導出端子６，絶縁基板２，ＩＣ５の固定・接続を同時に行う。絶縁基板，外部導出端子，各素子の固定・接続を同時に行うことにより、工程の大幅な簡素化ができ、ハンダ付け部分に複数の熱履歴を残すことがない。
続いて、ＩＣ５と信号端子との間ならびにＩＣ５とＩＧＢＴ３との間をワイヤ８によって接続した後、樹脂ケース９に格納して絶縁基板１と樹脂ケース９との間を気密に固定し、樹脂ケースの開口部より封止樹脂１０を注入して硬化させる。
【００１８】
なお、信号端子７は、予め直接接合法によってその一部を絶縁基板２に接合しておき、ワイヤ８による接続工程の後に、未接合部を起立させればよい。信号端子７を絶縁基板２の回路パターン上にハンダ付け等で接続してもよいが、ハンダ付け工程の抑制、ボンディング工程の妨げとしないために、絶縁基板１，ＩＧＢＴ３，ＦＷＤ４，外部導出端子６，絶縁基板２，ＩＣ５のハンダ付け工程で信号端子の一部のみハンダ付けした後、未ハンダ付け部を起立させる。
ＩＣ５とＩＧＢＴ３との間，およびＩＣ５と信号端子７との間をワイヤ８によって接続しているが、絶縁基板２はＩＧＢＴ３，ＦＷＤ４などの上に直接固定されているため、ボンディング時に撓むことがない。ボンディング時に絶縁基板が撓まないので、確実にワイヤを接続することができる。また、ＩＣ５とＩＧＢＴ３との高低差は１ｍｍ程度であるので、ボンディング作業も容易に行うことができる。
【００１９】
ここで、図１の例では、３本の信号端子が設けられているが、例えば、ＩＣ５の電源，接地，ＩＧＢＴ３へのＯＮ／ＯＦＦ指令信号が供給されるのであり、信号端子の本数や供給される信号・電位はこれに限るものではない。また、ＩＣ５とＩＧＢＴ３との間には４本のワイヤが接続されていて、例えば、ＩＧＢＴ３のゲート信号、電流検出信号、ＩＧＢＴ３のチップ内に作りこまれたダイオードのアノード・カソードが供給されるが、接続の本数や供給される信号・電位はこれに限るものではない。後述の各実施の形態においても同様である。
なお、図１の半導体装置１００はＩＧＢＴ３の制御回路であるＩＣ５を備えたＩＰＭ（Intelligent Power Module）として構成されているが、ＩＣ５を備えずに、ＩＧＢＴ３とＦＷＤ４との逆並列回路のみを備えたパワーモジュールとして構成してもよい。即ち、絶縁基板２にＩＣ５は搭載せず、信号端子７とＩＧＢＴ３の各信号端子との間をワイヤで接続するか、絶縁基板２の回路パターン２ｃを経由して信号端子７とＩＧＢＴ３の各信号端子との間をワイヤで接続すれば、その他の構成は変えずにＩＣ５非搭載のパワーモジュールが構成される。外部導出端子などの配置が同一であれば、同一の工程で製造が可能である。
【００２０】
図１の構成では、絶縁基板１、ＩＧＢＴ３，ＦＷＤ４，外部導出端子６、絶縁基板２の積層体を１回のハンダ付け（加熱・冷却）工程で、接続・固定がなされる。端子類を別のハンダ付け工程で接続・固定する必要がないため、製造時の作業効率がよい。融点の異なる複数のハンダを用いる必要がないので、コストも抑制することができる。
（実施例）
図２は第１の実施の形態における実施例を示す図であり、絶縁基板１’上にＩＧＢＴ３とＦＷＤ４を複数配置し、絶縁基板１’の回路パターン１ｅ，１ｆ，１ｇおよび絶縁基板２’の回路パターン２ｄ，２ｅによって接続することにより、ＩＧＢＴ３とＦＷＤ４の逆並列回路の直列接続が構成される。この直列接続回路の両端及び接続中点をそれぞれ外部導出端子６ｅ，６ｆ，６ｇに接続している。図２において、樹脂ケース，絶縁基板２’上の信号端子，ＩＣ等は図示を省略した。図１では、ＩＧＢＴとＦＷＤを１つずつ組み込み、ＩＧＢＴ３とＦＷＤ４との逆並列回路を１モジュールとした構成を例示したが、図２では複数のＩＧＢＴおよびＦＷＤを組み込んでいる。
【００２１】
なお、図２の例では、ＩＧＢＴ３とＦＷＤ４の逆並列回路を２組直列接続した１アーム分の素子が組み込まれたモジュールを構成しているが、前記直列接続回路を３組用いて３アーム分の素子が組み込まれたモジュールを構成してもよい。このような大型のモジュールを構成する場合は、絶縁基板１’や絶縁基板２’を例えば各アームごとに分割して構成すれば、各絶縁基板の平坦性などの精度を得やすく、組立工程や使用時における絶縁基板の割れや欠け等が生じにくい。
図２に示す構成では、発熱部品であるパワー半導体素子（ＩＧＢＴ３，ＦＷＤ４）の真上を避けてＩＣ５を搭載することができ、パワー半導体素子（ＩＧＢＴ３，ＦＷＤ４）の発熱のＩＣ５への影響を回避することができる。また、ＩＧＢＴ３，ＦＷＤ４の上部からも放熱が図られ良好な放熱特性を得ることができる。図１の場合と同様に、絶縁基板１’、ＩＧＢＴ３，ＦＷＤ４，外部導出端子６、絶縁基板２’の積層体を１回のハンダ付け（加熱・冷却）工程で接続・固定がなされるため、製造時の作業効率がよく、融点の異なる複数のハンダを用いる必要もない。 本実施例においても、ＩＣを搭載しないモジュールとして構成してもよい。
【００２２】
図３は第２の実施の形態を示す図であって、図３（ａ）は要部正面図であり、図３（ｂ）は図３（ａ）のＸ−Ｘ断面図である。図１と同様の構成には同じ符号を付して説明を省略する。
図３において、２ｆ，２ｇは放熱部であり、回路パターン２ａと熱的に接続されている。放熱部２ｆ，２ｇには、回路パターン２を介してＩＧＢＴ３やＦＷＤ４が発する熱が伝達される。図１の構成では、ＩＧＢＴ３やＦＷＤ４が発する熱は絶縁基板１を介して放出される他は、絶縁基板２，封止樹脂１０を介して放出されているが、図３に示す例では、放熱部２ｆ，２ｇからも封止樹脂に放熱される。絶縁基板２を介さないので放熱の効率を高めることができる。
【００２３】
放熱部２ｆ，２ｇは図３の如く、ＩＧＢＴ，ＦＷＤに対応させて２対設けてもよいが、連続して設けてもよい。
放熱部２ｆ，２ｇは、回路パターン２と一体のパターンとして銅箔など打ち抜き、回路パターン２となる部分のみを絶縁基板に直接接合し、その余の未接合部分を起立させればよい。
なお、第２の実施の形態においても、ＩＧＢＴ３，ＦＷＤ４の逆並列回路を複数組み込んだモジュールに対応することが可能であり、例えば、図２の絶縁基板２’の回路パターン２ｄ，２ｅを外部導出端子に影響しない方向に延長して形成し、未接合部を起立させれば放熱効率を向上させることができる。
【００２４】
ここで、第１，第２の実施の形態において、絶縁基板１，２の絶縁層には窒化アルミやアルミナを材料とする熱伝導率のよいセラミックを用いるとよい。
絶縁基板２にも、熱伝導率の良好な絶縁層を採用することにより、パワー半導体素子の上面からも放熱を図ることができる。
図３の構成においてもＩＣ５を備えずにＩＧＢＴ３とＦＷＤ４との逆並列回路のみを備えたパワーモジュールとして構成してもよい。
図４は第３の実施の形態を示す図であって、図４（ａ）は要部正面図、図４（ｂ）は図４（ａ）のＸ−Ｘ断面概略図、図４（ｃ）は図４（ａ）のＹ−Ｙ要部断面図である。図１と同様の構成には同じ符号を付して説明を省略する。
【００２５】
図４において、２０は絶縁基板としての多層のプリント基板である。図４（ｂ）では詳細な図示を省略したが、図４（ｃ）において、２１〜２４はプリント基板２０内の配線層である。配線層２１によってＩＧＢＴ３の制御端子とＩＣ５との間、配線層２２によってＩＣ５と信号端子７との間、配線層２４によってＩＧＢＴ３，ＦＷＤ４，外部導出端子６間をそれぞれ接続している。ＩＣ５はハンダバンプや導電性接着剤などによって、プリント基板２０上（配線層２１，２２が露出している部分）に直接接続される。
９は上記の構成を格納する樹脂ケースであり、上記の構成を樹脂ケース９内に組み込んだ後、封止樹脂１０を充填して半導体装置２００を構成している。配線層２３はワイヤ８によって接地されているが、信号端子に接地電位がある場合には個々に接続してもよく、信号線である配線層２１，２２と主電流が流れる配線層２４との間に、接地電位を介在させることにより、主電流のスイッチングノイズの信号線やＩＣへの影響を回避することができる。
【００２６】
また、配線層２４には主電流が流れるため、数１００Ａ程度の電流容量が必要である。配線層１層の厚さを厚くしてもよいが、図４に示すように、複数層を複数箇所で接続して並列接続すれば、１層が他の配線層と同じ厚さであっても必要な電流容量を確保でき、配線インダクタンスを低減することができる。
ここで、半導体装置２００の製造方法について説明する。
まず、絶縁基板１およびプリント基板２０を用意する。絶縁基板１は窒化アルミなどを材料とするセラミック基板を絶縁層１ｂとして用い、直接接合法などで回路パターンとなる銅などの金属層を接合した後、所望の回路パターンを形成したものである。プリント基板は、エポキシなど樹脂に多層の配線層２１〜２４が形成したものであり、プリント基板の両面の所定位置には各配線層が露出している。
【００２７】
絶縁基板１の回路パターン１ｃ上の所定位置にクリームハンダを塗布し、外部導出端子６，ＩＧＢＴ３，ＦＷＤ４を載置し、ＩＧＢＴ３，ＦＷＤ４上の所定位置にクリームハンダを塗布してプリント基板２０の配線層２１，２４の露出部が対向するように所定位置に載置する。プリント基板２０の配線層２１，２２の露出部にＩＣ５のハンダバンプが対向するように所定位置に載置し、信号端子７も配線層２２の露出部にクリームハンダを介して載置する。あるいは、クリームハンダに替えてハンダシートを用いてもよい。
上述のように積層したものを加熱炉内に投入しハンダを溶融させた後、冷却する。絶縁基板１，ＩＧＢＴ３，ＦＷＤ４，外部導出端子６，プリント基板２０，ＩＣ５の固定・接続を同時に行う。絶縁基板，外部導出端子，各素子の固定・接続を同時に行うことにより、工程の大幅な簡素化ができ、ハンダ付け部分に複数の熱履歴を残すことがない。ＩＣ５とＩＧＢＴ３の制御電極との間もプリント基板２０の配線層によって同時に接続される。
【００２８】
なお、プリント基板２０の配線層２３が、接地電位の信号端子あるいは接地電位の外部導出端子が接続される回路パターンに直接接続されるようにすれば、ワイヤボンディング工程は不要となる。
つづいて、上記の積層体を樹脂ケース９に格納して絶縁基板１と樹脂ケース９との間を気密に固定し、樹脂ケースの開口部より封止樹脂１０を注入して硬化させる。
第３の実施の形態においても、ＩＧＢＴ３とＦＷＤ４の逆並列回路を２組直列接続した１アーム分のモジュールや、直列接続回路を３組用いて３アーム分のモジュールを構成してもよい。このような大型のモジュールを構成する場合は、絶縁基板１’やプリント基板２０を例えば各アームごとに分割して構成すれば、各絶縁基板の平坦性などの精度を得やすく、組立工程や使用時における絶縁基板の割れや欠け等が生じにくい。プリント基板２０はセラミックを絶縁層とする絶縁基板に比して可撓性があり、また配線層のパターンも自在に形成できるため、多アームのモジュールに対して１枚のプリント基板で対応することができる。
【００２９】
図１の場合と同様に、絶縁基板１、ＩＧＢＴ３，ＦＷＤ４，外部導出端子６、プリント基板２０の積層体を１回のハンダ付け（加熱・冷却）工程で接続・固定できるため、製造時の作業効率がよく、融点の異なる複数のハンダを用いる必要もない。
図４の半導体装置２００はＩＧＢＴ３の制御回路であるＩＣ５を備えたＩＰＭとして構成されているが、ＩＣ５を備えずに、ＩＧＢＴ３とＦＷＤ４との逆並列回路のみを備えたパワーモジュールとして構成してもよい。即ち、プリント基板２０にＩＣ５は搭載せず、配線層２１と配線層２２を１つの配線層として信号端子７とＩＧＢＴ３の各信号端子との間を接続すれば、その他の構成は変えずにＩＣ５非搭載のパワーモジュールが構成される。外部導出端子などの配置が同一であれば、同一の工程で製造できる。
【００３０】
【発明の効果】
本発明によれば、パワー半導体素子の主端子相互間あるいはパワー半導体素子の主端子と外部導出端子間の接続に絶縁基板の回路パターンを用いることにより、多数本のワイヤによる接続が不要となり、作業時間を大幅に短縮し、ボンディング機を削減あるいは不要とすることができる。
また、パワー半導体素子の主端子相互間あるいはパワー半導体素子の主端子と外部導出端子間の接続にワイヤによる接続を行わないため、ワイヤの引き回しに必要な素子上方の空間が不要となり、半導体装置の小型が図れ、パワー半導体素子の上面から封止樹脂の端面までの距離が短くなって、放熱の効率が向上する。
【００３１】
また、第１の絶縁基板、パワー半導体素子、外部導出端子、第２の絶縁基板の積層体を１回のハンダ付け（加熱・冷却）工程で接続固定できるため、従来別工程で行っていた端子類のハンダ付け工程が不要となり、融点の異なる複数のハンダが不要となるとともに、作業時間を大幅に短縮でき、コストも抑制することができる。
さらに、第２の絶縁基板を変更するだけで、ＩＣを非搭載とすることができ、ＩＰＭとＩＣ非搭載のモジュールとの端子配置が同一であれば、同一の工程で製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す図である。
【図２】本発明の第１の実施の形態の実施例を示す図である。
【図３】本発明の第２の実施の形態を示す図である。
【図４】本発明の第３の実施の形態を示す図である。
【図５】従来例を示す図である。
【符号の説明】
１，２ 絶縁基板
１ａ，１ｃ，１ｅ，１ｆ，１ｇ，２ａ，２ｃ 回路パターン
１ｂ，２ｂ 絶縁層
３ ＩＧＢＴ
４ ＦＷＤ
５ ＩＣ
６ａ，６ｂ，６ｅ，６ｆ，６ｇ 外部導出端子
７ 信号端子
８ ワイヤ
９ 樹脂ケース
１０ 封止樹脂
２０ プリント基板
Claims (5)
- 両面に導体パターンを有する第１絶縁基板と、
一方の面に第１主電極，他方の面に第２主電極が形成され、前記第１絶縁基板の一方の面の導体パターンに第１主電極が接続された複数のパワー半導体素子と、該パワー半導体素子の電極に接続される外部導出端子とを備えた半導体装置において、
少なくとも一方の面に露出した導体パターンを有する第２絶縁基板の該導体パターンによって前記複数のパワー半導体素子の第２主電極間ならびに外部導出端子を接続し、
前記第２絶縁基板は他方の面に前記パワー半導体素子を制御する集積回路を搭載し、
前記第２絶縁基板はプリント基板からなり、前記パワー半導体素子の制御電極と前記集積回路とを接続する回路パターンと、複数層を複数箇所で接続して並列接続した主電流が流れる配線層とを有することを特徴とする半導体装置。 - 両面に導体パターンを有する第１絶縁基板と、
一方の面に第１主電極，他方の面に第２主電極が形成され、前記第１絶縁基板の一方の面の導体パターンに第１主電極が接続された複数のパワー半導体素子と、該パワー半導体素子の電極に接続される外部導出端子とを備えた半導体装置において、
少なくとも一方の面に露出した導体パターンを有する第２絶縁基板の該導体パターンによって前記複数のパワー半導体素子の第２主電極間ならびに外部導出端子を接続し、
前記第２絶縁基板は他方の面に前記パワー半導体素子を制御する集積回路を搭載するとともに、その一部が直接接合法によって接合された信号端子を有することを特徴とする半導体装置。 - 前記第２絶縁基板は、前記導体パターンに熱的に結合した放熱部を有することを特徴とする請求項２に記載の半導体装置。
- 前記第２絶縁基板は熱伝導性の高いセラミック基板であることを特徴とする請求項２に記載の半導体装置。
- 両面に導体パターンを有する第１絶縁基板の一方の面の導体パターンの所定位置に、複数のパワー半導体素子の第１面に形成された第１主電極を対向させハンダ層を介して載置するとともに、外部導出端子を前記導体パターンの所定位置に載置し、
少なくとも一方の面に露出した導体パターンを有し、他方の面に前記パワー半導体素子を制御する集積回路を搭載し、前記パワー半導体素子の制御電極と前記集積回路とを接続する回路パターンと、複数層を複数箇所で接続して並列接続した主電流が流れる配線層とを有する、プリント基板からなる第２絶縁基板を用意し、
前記第２絶縁基板の一方の面に露出した導体パターンを、ハンダ層を介して前記パワー半導体素子の第２面に形成された第２主電極ならびに前記外部導出端子の所定位置に対向させて載置し、
前記第１絶縁基板、前記パワー半導体素子、前記外部導出端子、前記第２絶縁基板からなる積層体を加熱炉に投入して前記ハンダ層を溶融させ、
前記各ハンダ層の溶融の後、前記積層体を冷却することによって、対向各部を接続・固定することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003191350A JP4062191B2 (ja) | 2003-07-03 | 2003-07-03 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003191350A JP4062191B2 (ja) | 2003-07-03 | 2003-07-03 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005026524A JP2005026524A (ja) | 2005-01-27 |
| JP4062191B2 true JP4062191B2 (ja) | 2008-03-19 |
Family
ID=34188991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003191350A Expired - Fee Related JP4062191B2 (ja) | 2003-07-03 | 2003-07-03 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4062191B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4936466B2 (ja) * | 2007-10-23 | 2012-05-23 | ニチコン株式会社 | パワー半導体ユニット |
| FR2974969B1 (fr) * | 2011-05-03 | 2014-03-14 | Alstom Transport Sa | Dispositif d'interconnexion electrique d'au moins un composant electronique avec une alimentation electrique comprenant des moyens de diminution d'une inductance de boucle entre des premiere et deuxieme bornes |
| CN104040715B (zh) * | 2012-02-09 | 2017-02-22 | 富士电机株式会社 | 半导体器件 |
| JP6274019B2 (ja) * | 2014-06-03 | 2018-02-07 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| EP3442020B1 (en) * | 2016-03-24 | 2020-10-07 | Hitachi, Ltd. | Power semiconductor module |
| JP6747304B2 (ja) * | 2017-01-16 | 2020-08-26 | 三菱電機株式会社 | 電力用半導体装置 |
| JP6946698B2 (ja) * | 2017-03-31 | 2021-10-06 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2003
- 2003-07-03 JP JP2003191350A patent/JP4062191B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005026524A (ja) | 2005-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10297522B2 (en) | Semiconductor package structure and manufacturing method thereof | |
| US9496205B2 (en) | Power semiconductor package | |
| JP4438489B2 (ja) | 半導体装置 | |
| JP4613077B2 (ja) | 半導体装置、電極用部材および電極用部材の製造方法 | |
| JP4861382B2 (ja) | 半導体モジュール、パワー半導体モジュール、パワー半導体構造および多層基板 | |
| JP4635564B2 (ja) | 半導体装置 | |
| JP4270095B2 (ja) | 電子装置 | |
| JP2002110905A (ja) | 半導体装置 | |
| JP2011114176A (ja) | パワー半導体装置 | |
| JP2003017658A (ja) | 電力用半導体装置 | |
| JP4062191B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11163045A (ja) | 半導体装置及びその製造方法 | |
| JP2001250890A (ja) | 半導体装置及びその製造方法 | |
| JP5619232B2 (ja) | 半導体装置および電極用部材の製造方法 | |
| JP3994381B2 (ja) | パワーモジュール | |
| US20170288564A1 (en) | Power conversion apparatus and method for manufacturing the same | |
| JP5485833B2 (ja) | 半導体装置、電極用部材および電極用部材の製造方法 | |
| JPH09213877A (ja) | マルチチップモジュール半導体装置 | |
| JP2004048084A (ja) | 半導体パワーモジュール | |
| JP2013084809A (ja) | 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法 | |
| US7601560B2 (en) | Method for producing an electronic circuit | |
| KR20040075683A (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JP3444840B2 (ja) | 半導体素子用基板およびこれを用いた半導体装置 | |
| JP5494590B2 (ja) | 半導体モジュールおよびその製造方法 | |
| JP2004111431A (ja) | パワーモジュールとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4062191 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |