JP6946698B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6946698B2
JP6946698B2 JP2017071556A JP2017071556A JP6946698B2 JP 6946698 B2 JP6946698 B2 JP 6946698B2 JP 2017071556 A JP2017071556 A JP 2017071556A JP 2017071556 A JP2017071556 A JP 2017071556A JP 6946698 B2 JP6946698 B2 JP 6946698B2
Authority
JP
Japan
Prior art keywords
package
space
frame portion
metal base
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017071556A
Other languages
English (en)
Other versions
JP2018174228A (ja
Inventor
岩本　進
進 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017071556A priority Critical patent/JP6946698B2/ja
Priority to US15/885,830 priority patent/US10431520B2/en
Publication of JP2018174228A publication Critical patent/JP2018174228A/ja
Application granted granted Critical
Publication of JP6946698B2 publication Critical patent/JP6946698B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、樹脂ケース内に半導体チップを収容した半導体装置が知られている（例えば、特許文献１および２参照）。半導体チップは、銅プレート等の金属ベースにより直接または間接に支持される。金属ベースは、樹脂ケースの下面に露出して、放熱用のフィン等に接触する。
特許文献１ 特開２０１４−１７９３７６号公報
特許文献２ 特開平１０−１２８１３号公報
金属ベースと放熱用のフィン等との間には、熱伝導性を向上させるための放熱グリス等を設けるための、所定の厚みの空間が存在することが好ましい。
本発明の第１の態様においては、パッケージ部を備える半導体装置を提供する。半導体装置は、パッケージ部に収容された金属ベースを備えてよい。金属ベースは、パッケージ部の下面において露出してよい。半導体装置は、パッケージ部に収容された半導体チップを備えてよい。半導体チップは、金属ベースの上方に載置されてよい。半導体装置は、パッケージ部を貫通する貫通空間を囲んで設けられた枠部を備えてよい。枠部の下端は、パッケージ部の下面および金属ベースの下面よりも下側に突出していてよい。
枠部は、パッケージ部の外側において、パッケージ部の貫通空間に挿入される部分よりも幅の大きい幅広部を有してよい。幅広部は、パッケージ部の上面の上方に設けられていてよい。幅広部は、パッケージ部の下面に接して設けられていてもよい。
金属ベースの下面の下方に設けられた放熱部を更に備えてよい。枠部の下端は、放熱部に接していてよい。金属ベースの下面に設けられた放熱グリスを更に備えてよい。金属ベースの下面の下方に設けられた放熱用フィンを更に備えてよい。枠部の下端は、放熱用フィンに接していてよい。金属ベースの下面と放熱用フィンとの間には、枠部の下端が金属ベースの下面よりも下側に突出する長さに応じた厚みの空間が設けられてよい。空間には、放熱グリスが充填されていてよい。
枠部の上端は、パッケージ部の上面よりも上側に突出していてよい。枠部の下端が、金属ベースの下面よりも下側に突出する長さは、５０μｍ以上、１００μｍ以下であってよい。
貫通空間は、パッケージ部の上面と平行な面において、パッケージ部の端辺から、パッケージ部の内側に向かって設けられた開放空間であってよい。貫通空間は、パッケージ部の上面と平行な面において、パッケージ部の端辺から最も離れた先端部分が曲線形状を有してよい。
枠部はバネ性を有してよい。枠部は、貫通空間の内壁に沿って挿入された状態で貫通空間の内壁を押圧する方向に復元力が生じていてよい。
枠部が、パッケージ部の下面から下側に突出する長さは、パッケージ部の上面と平行な面においてパッケージ部の端辺から最も離れた内側部分よりも、パッケージ部の端辺に最も近い外側部分のほうが大きくてよい。
本発明の第２の態様においては、半導体装置の製造方法を提供する。製造方法は、金属ベースおよび金属ベースの上方に載置されるべき半導体チップを準備する段階を備えてよい。製造方法は、金属ベースおよび半導体チップを収容し、下面において金属ベースが露出し、上面から下面まで貫通する貫通空間が設けられたパッケージ部を形成するパッケージ形成段階を備えてよい。製造方法は、パッケージ部の貫通空間に枠部を挿入する枠部挿入段階を備えてよい。枠部挿入段階において、枠部の下端が、パッケージ部の下面および金属ベースの下面よりも下側に突出するように、枠部を貫通空間に挿入してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の上面１２および下面１４を示す図である。 図１に示したＡ−Ａ断面の一例を示す図である。 枠部２２の形状の一例を示す斜視図である。 半導体装置１００を、放熱用フィン２００に載置した例を示す断面図である。 半導体装置１００の製造方法における一部の工程を説明するフローチャートである。 Ａ−Ａ断面における枠部２２の近傍を拡大した拡大図である。 図１のＢ−Ｂ断面における枠部２２の近傍を拡大した拡大図である。 Ｂ−Ｂ断面における枠部２２の他の例を示す図である。 Ｂ−Ｂ断面における枠部２２の他の例を示す図である。 ＸＹ面における枠部２２および貫通空間２４の形状の一例を示す図である。 枠部２２の下端５０の形状の他の例を示す図である。 枠部２２の下端５０の近傍を拡大した図である。 半導体装置１００の他の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体装置の高さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と−Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および−Ｚ軸に平行な方向を意味する。
図１は、本発明の一つの実施形態に係る半導体装置１００の上面１２および下面１４を示す図である。半導体装置１００は、例えば電力変換用の半導体モジュールである。半導体装置１００は、インバータ装置、無停電電源装置、パワーコンディショナー、鉄道等の車両、工作機械、および、産業用ロボット等に用いることができるが、半導体装置１００の用途は上記に限定されない。
半導体装置１００は、パッケージ部１０を備える。パッケージ部１０は、樹脂等の絶縁材料で形成されている。パッケージ部１０は、上面１２および下面１４を有する。上面１２および下面１４は、パッケージ部１０の各面のうち、他の面よりも面積の大きい２つの主面を指す。本例の上面１２および下面１４は、長手方向および短手方向を有する。
上面１２および下面１４の長手方向とは、上面１２および下面１４の外形に沿った辺のうち最も長い辺と平行な方向を指し、短手方向とは長手方向とは垂直な方向を指す。図１の例では、長手方向をＸ軸方向とし、短手方向をＹ軸方向としている。また、後述する図においては、Ｘ軸およびＹ軸の双方に垂直な高さ方向をＺ軸方向とする。
パッケージ部１０は、１つ以上の半導体チップを収容する。また、パッケージ部１０は、半導体チップを支持する金属ベース２６を収容する。金属ベース２６は、銅等の金属材料で形成されている。金属ベース２６は、ＸＹ面に平行な主面を有する板形状であってよい。金属ベース２６は、パッケージ部１０の下面１４において露出している。
パッケージ部１０の上面１２には、半導体チップと電気的に接続される複数の接続ピン１８が配置されている。接続ピン１８は、下端がパッケージ部１０の内部に設けられ、半導体チップと電気的に接続される。接続ピン１８の上端は、パッケージ部１０の上面１２において露出して、外部の回路と電気的に接続される。パッケージ部１０の上面１２には、接続ピン１８の外周に沿って形成され、接続ピン１８を支持する支持部１６が設けられてよい。支持部１６は、パッケージ部１０と同一の材料で形成されてよい。
パッケージ部１０には、１つ以上の貫通空間２４が設けられている。本例のパッケージ部１０は、長手方向における２つの端部に、それぞれ貫通空間２４を有する。貫通空間２４は、パッケージ部１０の上面１２から下面１４まで貫通した空間である。貫通空間２４は、ＸＹ面において、パッケージ部１０に囲まれた閉じた閉空間であってよく、図１に示すように、一部の領域がパッケージ部１０に囲まれていない開放空間であってもよい。
一例として、貫通空間２４は、ＸＹ面においてパッケージ部１０の端辺から、パッケージ部１０の内側に向けて伸びて設けられた開放空間である。開放空間とは、ＸＹ面においてパッケージ部１０の外側の空間とつながっている空間を指す。
貫通空間２４は、パッケージ部１０の上面１２側から、下面１４側まで、ＸＹ面と平行な断面における面積が一定の空間であってよく、断面積が変化するテーパー形状を有してもよい。貫通空間２４は、上面１２における断面積が、下面１４における断面積よりも大きくてよく、小さくてもよい。
半導体装置１００は、貫通空間２４を囲んで設けられた枠部２２を更に備える。ＸＹ面において枠部２２は、貫通空間２４の外周の全体に沿って設けられた閉じた枠であってよく、貫通空間２４の外周のうちの一部には設けられていない開いた枠であってもよい。本例の枠部２２は、ＸＹ面における貫通空間２４の外周のうち、パッケージ部１０の端辺１１を延長した部分には設けられていない。つまり、ＸＹ面において枠部２２が囲む領域は、パッケージ部１０の端辺１１を延長した部分において、パッケージ部１０の外側の空間とつながっている。
枠部２２は、パッケージ部１０よりも硬度の高い材料で形成される。枠部２２は、銅またはアルミニウム等の金属で形成されてよい。枠部２２は、貫通空間２４に露出するパッケージ部１０の壁に沿って配置されてよい。枠部２２は、パッケージ部１０の上面１２から、下面１４まで配置されてよい。
貫通空間２４および枠部２２は、パッケージ部１０の上面１２に設けられた窪み部２８に配置されてよい。窪み部２８は、パッケージ部１０の上面１２において、下面１４の方向に窪んだ形状を有する。窪み部２８においては、上面１２と下面１４との距離が、他の領域における上面１２と下面１４との距離よりも短い。つまり、貫通空間２４および枠部２２は、他の領域よりもパッケージ部１０が薄い領域に設けられてよい。本明細書では、パッケージ部１０の上側から見た場合に観察される面を、上面１２と称する。上面１２は、Ｚ軸方向における高さが異なる面を含んでよい。
パッケージ部１０は、突出部２０を有してよい。突出部２０は、パッケージ部１０の上面１２において、貫通空間２４および枠部２２を囲み、且つ、上面１２よりも上側に突出して設けられる。突出部２０が囲む領域内には、接続ピン１８が配置されないことが好ましい。突出部２０を設けることで、接続ピン１８と、貫通空間２４に挿入されるネジ等の締結部材および枠部２２との沿面距離を大きくすることができる。
図２は、図１に示したＡ−Ａ断面の一例を示す図である。Ａ−Ａ断面は、貫通空間２４を通過するＸＺ面である。なお、図２においては、Ａ−Ａ断面上に配置されていない部材の一部（例えば、接続ピン１８および支持部１６）を、Ａ−Ａ断面に投影して表示している。
半導体装置１００は、１つ以上の半導体チップ４０を搭載している。図２に示した半導体装置１００は、複数の半導体チップ４０を搭載している。半導体装置１００は、インバータ回路の上アーム部および下アーム部を搭載していてよい。それぞれのアーム部に、複数の半導体チップ４０が含まれてよい。半導体チップ４０は、ＭＯＳＦＥＴ、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のパワー半導体スイッチング素子を含む。
半導体チップ４０に含まれる半導体素子は、シリコン等の半導体で形成されてよく、炭化珪素および窒化ガリウム等のワイドバンドギャップの化合物半導体で形成されていてもよい。半導体素子は、ＳｉＣ−ＭＯＳＦＥＴ、ＳｉＣ−ＪＦＥＴ、ＧａＮ−ＨＥＭＴ等であってもよい。
それぞれの半導体チップ４０は、樹脂等の絶縁材料で形成されたパッケージ部１０に収容されている。パッケージ部１０は、半導体チップ４０が露出しないように封止している。
本例の半導体チップ４０は、銅等の導電材料で形成された板状の第１の金属ベース３２上に配置される。第１の金属ベース３２は、半導体チップ４０のいずれかの端子と電気的に接続されてよい。本例の第１の金属ベース３２は、半導体チップ４０の主端子に接続されている。主端子とは、例えばＭＯＳＦＥＴのソースまたはドレインに接続される端子を指す。
第１の金属ベース３２は、セラミック等の絶縁基板３０を挟んで板状の第２の金属ベース２６上に配置される。第１の金属ベース３２、絶縁基板３０および第２の金属ベース２６は、パッケージ部１０に収容されている。ただし、第２の金属ベース２６の下面２７がパッケージ部１０の下面１４に露出している。第２の金属ベース２６の下面２７は、パッケージ部１０の下面１４と面一に配置されていてよく、下面１４よりも下側に突出していてもよい。
図２の例では、２つの金属ベースの間に絶縁基板３０が設けられる例を説明したが、金属ベースの構造は、図２の例に限定されない。パッケージ部１０の下面１４に露出する金属ベース２６の上方に半導体チップ４０が載置されており、半導体チップ４０および金属ベース２６が、樹脂よりも熱伝導率の高い金属またはセラミック等により熱的に接続されていればよい。
本例の半導体装置１００は、パッケージ部１０に収容され、半導体チップ４０と対向して配置された配線基板４１を備える。配線基板４１は、一例としてプリント基板である。配線基板４１には、半導体装置１００の外部に設けられた回路と、半導体チップ４０の端子とを電気的に接続する配線が形成されている。本例の配線基板４１と、それぞれの半導体チップ４０とは、１つ以上の接続ピン４２により電気的に接続される。また、配線基板４１には、接続ピン１８の下端が接続されている。配線基板４１は、第１の金属ベース３２と接続ピン１８等により接続されてよい。
貫通空間２４および枠部２２は、第２の金属ベース２６および半導体チップ４０よりも、パッケージ部１０の端辺１１寄りに配置されている。枠部２２の下端５０は、第２の金属ベース２６の下面２７およびパッケージ部１０の下面１４の両方よりも下側（Ｚ軸方向負側）に突出している。枠部２２の下端５０が下側に突出することで、第２の金属ベース２６の下面２７を放熱用フィン等の外部装置に接続する場合に、下面２７と外部装置との間に一定の厚みの空間を設けることができる。当該空間に、放熱グリス等を設けることで、放熱グリス等の厚みのバラツキを低減して、放熱効率等のバラツキを低減できる。
図３は、枠部２２の形状の一例を示す斜視図である。枠部２２は、ＸＹ面において貫通空間２４の内壁に沿った形状を有する。本例の枠部２２は、ＸＹ面においてＵ字形状を有する。本例の枠部２２は、Ｚ軸に沿って連続して形成されている。本例の枠部２２は、ＸＹ断面における形状が、Ｚ軸におけるいずれの位置においても同一である。
図４は、半導体装置１００を、放熱用フィン２００に載置した例を示す模式図である。図４は、図２に示した断面と同一の断面であるが、パッケージ部１０に設けられている部材のうち、枠部２２および金属ベース２６以外の部材を省略している。放熱用フィン２００は放熱部の一例である。放熱用フィン２００は半導体装置１００の構成要素に含まれていてもよい。放熱用フィン２００の上面には、枠部２２の下端５０が接触する。
枠部２２の下端５０は、金属ベース２６の下面２７よりも下側に突出しているので、金属ベース２６の下面２７と、放熱用フィン２００との間には、所定の厚みＴの空間が設けられる。また、パッケージ部１０の下面と放熱用フィン２００との間にも、空間が設けられる。これらの空間には、放熱グリス２０２が充填されている。空間の厚みＴは、枠部２２の下端５０が金属ベース２６の下端よりも下側に突出する長さと概ね等しい。このような構造により、放熱グリス２０２の厚みＴのバラツキを低減できる。このため、金属ベース２６と、放熱用フィン２００との間の熱伝導のバラツキを低減できる。
枠部２２の下端５０が金属ベース２６の下端よりも下側に突出する長さ（すなわち、厚みＴ）は、５０μｍ以上、１００μｍ以下であってよい。厚みＴが大きくなりすぎると、金属ベース２６と放熱用フィン２００との間の熱伝導性が低下してしまう。また、厚みＴが小さすぎると、金属ベース２６と放熱用フィン２００との間に放熱グリス２０２を充填することが難しくなる。厚みＴは、６０μｍ以上であってよく、７０μｍ以上であってもよい。厚みＴは、９０μｍ以下であってよく、８０μｍ以下であってもよい。
図５は、半導体装置１００の製造方法における一部の工程を説明するフローチャートである。まずステップＳ４００において、金属ベース２６および半導体チップ４０等の、パッケージ部１０の内部に収容する部材を準備する。
ステップＳ４０２において、パッケージ部１０を射出成形するための金型に対して、金属ベース２６および半導体チップ４０等の部材を所定の位置に配置する。また、貫通空間２４の形成用の治具を、貫通空間２４を形成すべき位置に配置する。当該治具の少なくとも一部の外形は、貫通空間２４と同一の形状である。当該治具は、銅等の金属で形成されてよい。これらの部材および治具を配置した状態で、金型内に樹脂を射出する。樹脂を射出した後、紫外線等を照射して樹脂を硬化させてもよい。これによりパッケージ部１０を形成する。
ステップＳ４０４において、パッケージ部１０から、貫通空間２４の形成用の治具を除去する。例えば、治具を押し出し、または、引っ張り出すことで、治具をパッケージ部１０から抜き出す。これにより、パッケージ部１０には貫通空間２４が形成される。
ステップＳ４０６において、貫通空間２４に枠部２２を挿入する。このとき、枠部２２の下端５０が、金属ベース２６の下面２７およびパッケージ部１０の下面１４よりも下側に突出するように、枠部２２を挿入する。ステップＳ４０６においては、パッケージ部１０の下面１４側に、枠部２２の突出量に応じた深さの凹部を有する受け治具を配置した状態で、枠部２２をパッケージ部１０の上面側から貫通空間２４に挿入してよい。
枠部２２の外形は、図１から図３に示したように、貫通空間２４の形状と同一であってよい。また、枠部２２はバネ性を有しており、貫通空間２４に挿入されることで、枠部２２の外形が貫通空間２４の形状と同一になってもよい。
このような工程により、半導体装置１００を製造できる。パッケージ部１０を形成した後に、貫通空間２４に枠部２２を挿入するので、枠部２２の内側の貫通空間２４に樹脂が残留しない。このため、枠部２２の内側から樹脂を除去する工程を省略でき、また、樹脂を除去するときに枠部２２の内面にキズが発生することも抑制できる。
また、パッケージ部１０を形成した後に枠部２２を挿入するので、枠部２２の下端５０を、金属ベース２６の下面２７およびパッケージ部１０の下面１４に対して容易に突出させることができ、且つ、突出する長さも容易に調整できる。また、枠部２２の上端側も、パッケージ部１０の上面１２から突出させることが容易になる。
図６は、Ａ−Ａ断面における枠部２２の近傍を拡大した拡大図である。図６においては、枠部２２のうち、Ａ−Ａ断面に存在する断面だけを示している。図６においては、枠部２２に囲まれる貫通空間２４に挿入される締結部材２１０を合わせて示している。締結部材２１０は例えばネジである。
本例の枠部２２は、下端５０がパッケージ部１０の下面１４よりも下側に突出し、且つ、上端５２がパッケージ部１０の上面１２（図６の例では、窪み部２８の底面）よりも上側に突出する。下端５０が下面１４から突出する長さと、上端５２が上面１２（本例では、窪み部２８の底面）から突出する長さは、同一であってよく異なっていてもよい。
枠部２２の上端５２は、締結部材２１０と接触する。これにより、締結部材２１０は、パッケージ部１０の上面１２（本例では窪み部２８の底面）とは接触しない。また、枠部２２の下端５０は、放熱用フィン２００等の外部装置と接触する。締結部材２１０の下端は、放熱用フィン２００等の外部装置に設けられたネジ穴等に挿入される。このため、締結部材２１０を締めた場合に、枠部２２にはＺ軸方向に圧縮される力が印加され得るが、パッケージ部１０には圧縮力が印加されない。このため、パッケージ部１０を保護できる。
図７は、図１のＢ−Ｂ断面における枠部２２の近傍を拡大した拡大図である。Ｂ−Ｂ断面は、Ａ−Ａ断面とは垂直なＹＺ面に平行な断面である。図７に示すように、Ｂ−Ｂ断面においては、締結部材２１０の両側に枠部２２が配置され、それぞれの枠部２２の上端が締結部材２１０と接触している。
図８は、Ｂ−Ｂ断面における枠部２２の他の例を示す図である。本例の枠部２２は、幅広部５３を有する。幅広部５３は、パッケージ部１０の外側において、パッケージ部１０の貫通空間２４に挿入される部分５５の幅Ｗ１よりも、大きい幅Ｗ２を有する。当該幅は、ＸＹ面における少なくとも一つの方向における幅を指す。本例の幅広部５３は、Ｂ−Ｂ断面において、Ｙ軸方向における幅Ｗ２が部分５５の幅Ｗ１よりも大きい。
本例の幅広部５３は、パッケージ部１０の上面１２（図８では窪み部２８の底面）の上方に配置されている。幅広部５３は、枠部２２の上端５２に配置されてよい。幅広部５３の上面は、締結部材２１０と接触する。幅広部５３の下面は、パッケージ部１０の上面（本例では、窪み部２８の底面）と接触しないことが好ましい。これにより、枠部２２が貫通空間２４から抜け落ちることを防ぎつつ、パッケージ部１０を保護できる。
図９は、Ｂ−Ｂ断面における枠部２２の他の例を示す図である。本例における枠部２２は、下端５０に幅広部５３を有する。幅広部５３は、パッケージ部１０の下面に沿って形成されることが好ましい。つまり、幅広部５３の上面は、パッケージ部１０の下面と接触している。幅広部５３の厚みは、枠部２２の下端５０がパッケージ部１０の下面よりも下側に突出する長さと同一であることが好ましい。
このような構造により、半導体装置１００と、放熱用フィン２００等の外部装置との間の空間の厚みを、より精度よく制御できる。また、放熱用フィン２００等の外部装置に接触する枠部２２の面積を増大できるので、外部装置に印加される応力を分散できる。図８または図９に示した幅広部５３の幅Ｗ２は、部分５５の幅Ｗ１の１．５倍以上であってよく、２倍以上であってもよい。
図１０は、ＸＹ面における枠部２２および貫通空間２４の形状の一例を示す図である。上述したように、本例の貫通空間２４は、ＸＹ面においてパッケージ部１０の端辺１１から、パッケージ部１０の内部に向かって設けられたＵ字状の開放空間である。
貫通空間２４は、ＸＹ面において、パッケージ部１０の端辺１１から最も離れた先端部分２５が曲線形状を有してよい。ＸＹ面において貫通空間２４は、先端部分２５と端辺１１とを接続する２つの接続部２９を有する。接続部２９は、ＸＹ面において平行に直線状に設けられてよい。２つの接続部２９の距離をＷ３とする。
枠部２２は、先端部分２３と、２つの接続部２１とを有する。枠部２２の先端部分２３は、貫通空間２４の先端部分２５と同様の曲線形状を有する。接続部２１は、先端部分２３の両端からそれぞれＸ軸方向に延伸して設けられる。２つの接続部２１は、ＸＹ面において平行に設けられてよく、非平行に設けられてもよい。
本例の枠部２２は、バネ性を有する。つまり、枠部２２は、印加される力に応じて弾性変形し、元の形状に戻ろうとする復元力を発生させる。枠部２２は、貫通空間２４の内壁に沿って挿入された状態で、貫通空間２４の内壁を押圧する方向に復元力が生じていることが好ましい。これにより、貫通空間２４から枠部２２が抜け落ちるのを抑制できる。
本例の枠部２２は、貫通空間２４に挿入されていない状態（すなわち、力が印加されていない状態）で、２つの接続部２１の先端部分２３とは逆側の端部の幅Ｗ４が、貫通空間２４の２つの接続部２９の幅Ｗ３よりも大きい。２つの接続部２１の先端部分２３と接続されている部分の幅は、接続部２９の幅Ｗ３と同一であってよい。図１０に示す枠部２２は、貫通空間２４に挿入されていない状態で、２つの接続部２１の幅が、先端部分２３から離れるに従って広がる形状を有する。
このような枠部２２を貫通空間２４に挿入することで、２つの接続部２１が、互いに近づくように押圧される。これにより、枠部２２の接続部２１が、貫通空間２４の接続部２９を外側に押圧する復元力が生じる。
図１１Ａは、枠部２２の下端５０の形状の他の例を示す図である。枠部２２の下端５０の形状以外の構造は、図１から図１０において説明したいずれかの形態の半導体装置１００と同一である。図１１Ａでは、図２に示した構造において、枠部２２の下端５０の形状を変更した例を示している。本例の枠部２２の下端５０は、図１１Ａに示すように、ＸＺ面において傾斜した形状を有する。
図１１Ｂは、図１１Ａに示した枠部２２の下端５０の近傍を拡大した図である。ただし、図１１Ｂにおいては、図１０に示した枠部２２の先端部分２３および接続部２１の両方を、同一のＸＺ面に投影して示している。本例では、枠部２２が、パッケージ部１０の下面１４から下側に突出する長さは、ＸＹ面においてパッケージ部１０の端辺１１から最も離れた内側部分１３（すなわち、先端部分２３）よりも、パッケージ部１０の端辺１１に最も近い外側部分１５（すなわち、接続部２１の先端部分２３とは逆側の端部）のほうが大きい。本例では、内側部分１３の突出長さをＴ１とし、外側部分１５の突出長さをＴ２とした場合に、Ｔ１＜Ｔ２である。なお、ＸＺ面において内側部分１３と外側部分１５との間の下端５０は直線形状を有しているが、下端５０は曲線形状を有してもよい。下端５０の突出長さは、内側部分１３から外側部分１５に近づくほど大きくなってよい。
半導体装置１００は、温度変動により反りが生じる場合がある。特に、半導体装置１００の長手方向（本例ではＸ軸方向）において、比較的に大きい反りが生じる。半導体装置１００に反りが生じた場合、パッケージ部１０の両端が上方向に変位する。枠部２２の下端５０が傾斜した形状を有することで、半導体装置１００の反りを相殺することができる。
図１２は、半導体装置１００の他の例を示す図である。本例の半導体装置１００は、貫通空間２４および枠部２２の形状が、図１から図１１Ｂの例とは異なる。他の構造は、図１から図１１Ｂにおいて説明したいずれかの態様の半導体装置１００と同一である。
本例の貫通空間２４は、ＸＹ面においてパッケージ部１０の外側の空間とつながっていない閉空間である。なお、Ｚ軸方向においては、貫通空間２４はパッケージ部１０の外側の空間とつながっている。一例としてＸＹ面における貫通空間２４の形状は円であるが、貫通空間２４の形状はこれに限定されない。
枠部２２は、貫通空間２４に露出するパッケージ部１０の内壁に沿って設けられる。ＸＹ面における枠部２２の外形は、貫通空間２４の外形と同一である。一例としてＸＹ面における枠部２２の形状は円環状であるが、枠部２２の形状はこれに限定されない。
本例においても、枠部２２の下端５０は、金属ベース２６の下面２７およびパッケージ部１０の下面１４よりも下側に突出している。本例においても、半導体装置１００と放熱用フィン２００等の外部装置との空間の厚みのバラツキを低減できる。また、枠部２２の上端５２も、パッケージ部１０の上面１２よりも上側に突出してよい。
なお、貫通空間２４および枠部２２を閉じた形状とした場合、枠部２２とパッケージ部１０の端辺１１との間には、Ｘ軸方向における厚みが比較的に小さい残存部１７が設けられる。残存部１７は、厚みが小さいため他の部分よりも強度が弱くなる。これに対して、図１から図１１Ｂの例における半導体装置１００では、残存部１７が存在しないので、パッケージ部１０の強度を向上させることができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
１０・・・パッケージ部、１１・・・端辺、１２・・・上面、１３・・・内側部分、１４・・・下面、１５・・・外側部分、１６・・・支持部、１７・・・残存部、１８・・・接続ピン、２０・・・突出部、２１・・・接続部、２２・・・枠部、２３・・・先端部分、２４・・・貫通空間、２５・・・先端部分、２６・・・金属ベース、２７・・・下面、２８・・・窪み部、２９・・・接続部、３０・・・絶縁基板、３２・・・金属ベース、４０・・・半導体チップ、４１・・・配線基板、４２・・・接続ピン、５０・・・下端、５２・・・上端、５３・・・幅広部、５５・・・部分、１００・・・半導体装置、２００・・・放熱用フィン、２０２・・・放熱グリス、２１０・・・締結部材

Claims (10)

  1. パッケージ部と、
    前記パッケージ部に収容され、且つ、前記パッケージ部の下面において露出する金属ベースと、
    前記パッケージ部に収容され、且つ、前記金属ベースの上方に載置された半導体チップと、
    前記パッケージ部を貫通する貫通空間を囲んで設けられた枠部と、
    前記金属ベースの下面の下方に設けられた放熱用フィンと、
    前記金属ベースの下面に設けられた放熱グリスと
    を備え、
    前記枠部の下端は、前記パッケージ部の下面および前記金属ベースの下面よりも下側に突出していて、
    前記枠部の下端は、前記放熱用フィンに接していて、
    前記金属ベースの下面と前記放熱用フィンとの間には、前記枠部の下端が前記金属ベースの下面よりも下側に突出する長さに応じた厚みの空間が設けられ、
    前記空間には、前記放熱グリスが充填されている半導体装置。
  2. 前記枠部は、前記パッケージ部の外側において、前記パッケージ部の前記貫通空間に挿入される部分よりも幅の大きい幅広部を有する
    請求項１に記載の半導体装置。
  3. 前記幅広部は、前記パッケージ部の上面の上方に設けられている
    請求項２に記載の半導体装置。
  4. 前記幅広部は、前記パッケージ部の下面に接して設けられている
    請求項２に記載の半導体装置。
  5. 前記枠部の上端は、前記パッケージ部の上面よりも上側に突出している
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記枠部の下端が、前記金属ベースの下面よりも下側に突出する長さは、５０μｍ以上、１００μｍ以下である
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記貫通空間は、前記パッケージ部の上面と平行な面において、前記パッケージ部の端辺から、前記パッケージ部の内側に向かって設けられた開放空間である
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記貫通空間は、前記パッケージ部の上面と平行な面において、前記パッケージ部の端辺から最も離れた先端部分が曲線形状を有する
    請求項７に記載の半導体装置。
  9. 前記枠部はバネ性を有しており、前記貫通空間の内壁に沿って挿入された状態で前記貫通空間の内壁を押圧する方向に復元力が生じている
    請求項７または８に記載の半導体装置。
  10. 前記枠部が、前記パッケージ部の下面から下側に突出する長さは、前記パッケージ部の上面と平行な面において前記パッケージ部の端辺から最も離れた内側部分よりも、前記パッケージ部の端辺に最も近い外側部分のほうが大きい
    請求項１から９のいずれか一項に記載の半導体装置。
JP2017071556A 2017-03-31 2017-03-31 半導体装置および半導体装置の製造方法 Active JP6946698B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017071556A JP6946698B2 (ja) 2017-03-31 2017-03-31 半導体装置および半導体装置の製造方法
US15/885,830 US10431520B2 (en) 2017-03-31 2018-02-01 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017071556A JP6946698B2 (ja) 2017-03-31 2017-03-31 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018174228A JP2018174228A (ja) 2018-11-08
JP6946698B2 true JP6946698B2 (ja) 2021-10-06

Family

ID=63669838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017071556A Active JP6946698B2 (ja) 2017-03-31 2017-03-31 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10431520B2 (ja)
JP (1) JP6946698B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7067255B2 (ja) * 2018-05-16 2022-05-16 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0724292B2 (ja) * 1988-05-20 1995-03-15 三菱電機株式会社 半導体装置
JP3409591B2 (ja) 1996-06-25 2003-05-26 富士電機株式会社 半導体装置
JP2000208682A (ja) * 1999-01-12 2000-07-28 Mitsubishi Materials Corp パワ―モジュ―ル用基板及びこの基板を用いた半導体装置
JP4062191B2 (ja) * 2003-07-03 2008-03-19 富士電機デバイステクノロジー株式会社 半導体装置及びその製造方法
JP4367376B2 (ja) * 2005-05-30 2009-11-18 株式会社日立製作所 電力半導体装置
JP5061717B2 (ja) 2007-05-18 2012-10-31 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP6010942B2 (ja) 2012-03-15 2016-10-19 富士電機株式会社 半導体装置およびその製造方法
WO2013145619A1 (ja) 2012-03-28 2013-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5881860B2 (ja) * 2012-11-28 2016-03-09 三菱電機株式会社 パワーモジュール
CN103888559A (zh) * 2012-12-24 2014-06-25 鸿富锦精密工业(武汉)有限公司 手机保护壳及具有该保护壳的手机
JP5836298B2 (ja) * 2013-03-13 2015-12-24 三菱電機株式会社 半導体装置
JP6356550B2 (ja) * 2014-09-10 2018-07-11 三菱電機株式会社 半導体装置およびその製造方法
JP2016154210A (ja) * 2015-02-16 2016-08-25 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US10431520B2 (en) 2019-10-01
JP2018174228A (ja) 2018-11-08
US20180286779A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
USRE49912E1 (en) Semiconductor device
US10461010B2 (en) Power module, power semiconductor device and power module manufacturing method
JP6356550B2 (ja) 半導体装置およびその製造方法
US10978371B2 (en) Semiconductor device and method for manufacturing semiconductor device
US8258622B2 (en) Power device package and semiconductor package mold for fabricating the same
JP7334464B2 (ja) 半導体モジュール、半導体モジュールの製造方法および段差冶具
JPWO2015166696A1 (ja) 半導体モジュールおよびその製造方法
JP7040032B2 (ja) 半導体装置
JP2008153432A (ja) 半導体装置およびその製造方法
KR102030825B1 (ko) 양면 냉각 파워 모듈 제조 방법
JP6946698B2 (ja) 半導体装置および半導体装置の製造方法
KR101474614B1 (ko) 히트 싱크가 결합된 반도체 모듈
JP2011171656A (ja) 半導体パッケージおよびその製造方法
JP7367418B2 (ja) 半導体モジュールおよび車両
US11996355B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2009164511A (ja) 半導体装置およびその製造方法
KR20150078319A (ko) 반도체 패키지 제조용 금형장치
US11239127B2 (en) Topside-cooled semiconductor package with molded standoff
JP7019957B2 (ja) 半導体装置および製造方法
US20240194558A1 (en) Heatsink pedestals for thermal interface material fill
US12033916B2 (en) Semiconductor device and semiconductor module with improved heat dissipation
US20230067725A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20210225731A1 (en) Semiconductor device and semiconductor module
US20230069967A1 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
JP2023124230A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210830

R150 Certificate of patent or registration of utility model

Ref document number: 6946698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150