KR20150078319A - 반도체 패키지 제조용 금형장치 - Google Patents

반도체 패키지 제조용 금형장치 Download PDF

Info

Publication number
KR20150078319A
KR20150078319A KR1020130167574A KR20130167574A KR20150078319A KR 20150078319 A KR20150078319 A KR 20150078319A KR 1020130167574 A KR1020130167574 A KR 1020130167574A KR 20130167574 A KR20130167574 A KR 20130167574A KR 20150078319 A KR20150078319 A KR 20150078319A
Authority
KR
South Korea
Prior art keywords
substrate
lower mold
mold
support pin
support
Prior art date
Application number
KR1020130167574A
Other languages
English (en)
Inventor
명준우
한경호
이석호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130167574A priority Critical patent/KR20150078319A/ko
Publication of KR20150078319A publication Critical patent/KR20150078319A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

본 발명은 반도체 패키지 제조용 몰드 금형장치에 관한 것이다.
본 발명의 일 실시 예에 따른 반도체 패키지 제조용 몰드 금형장치는, 반도체 소자가 실장된 기판을 상부금형 및 하부금형 사이에 위치시켜, 용융된 몰딩 수지를 공급하여 몰딩하는 금형장치에 있어서, 상부금형은 기판이 하부금형에 잘 안착되도록 기판을 가압하는 복수의 가압핀을 포함하며, 하부금형은, 기판의 저면에 닿도록 형성된 복수의 관통홀 및 관통홀에 삽입되며, 기판에 밀착되어 기판을 가압 및 지지하는 복수의 지지핀을 포함한다.

Description

반도체 패키지 제조용 금형장치{MOLDING APPARATUS FOR MANUFACTURING SEMI-CONDUCTOR PACKAGE}
본 발명은 반도체 패키지 제조용 금형장치에 관한 것이다.
반도체 패키지 제조 공정에 있어서 몰딩 공정은 리드프레임(leadframe), 또는 인쇄회로기판(PCB, printedcircuit board)과 같은 기판에 반도체 칩(chip)이 실장되어 와이어 본딩에 의해 전기적인 연결이 완료된 상태의 패키지 반제품을 물리적 또는 화학적인 외부 환경으로부터의 보호를 위하여 반도체 칩과 전기적인 연결부분들을 밀봉하는 공정이다.
몰딩 공정은 대부분 경제성과 양산성이 뛰어나고 내흡수성이 우수한 성형 수지인 에폭시 몰딩 컴파운드(EMC, epoxy molding compound)를 사용하며, 트랜스퍼 몰딩(transfer molding) 방식으로 사용되고 있다.
몰딩공정의 목적은 외부의 물리적, 기계적, 전기적 충격으로부터 내부에 있는 반도체 소자들을 보호하는 것이며, 또한 반도체 소자의 동작 시 발생하는 열을 효과적으로 방출시키기 위함이다.
대한민국 공개특허 2001-0075957공보
본 발명의 일 실시 예에 따르면, 반도체 소자가 실장된 리드프레임 또는 기판의 휨을 개선할 수 있는 반도체 패키지 제조용 금형장치를 제공하는 데 있다.
본 발명의 일 실시 예에 따른 반도체 패키지 제조용 몰드 금형장치는, 반도체 소자가 실장된 기판을 상부금형 및 하부금형 사이에 위치시켜 용융된 몰딩 수지를 공급하여 몰딩하는 금형장치에 있어서, 상기 상부금형은 상기 기판이 상기 하부금형에 잘 안착 되도록 상기 기판을 가압하는 복수의 가압핀을 포함하며, 상기 하부금형은 상기 기판의 저면에 닿도록 형성된 복수의 관통홀 및 상기 관통홀에 삽입되며, 상기 기판에 밀착되어 상기 기판을 가압 및 지지하는 복수의 지지핀을 포함한다.
여기서, 상기 기판이 상기 하부금형에 안착될 때 상기 지지핀을 상승시키고, 상기 기판과 상기 하부금형이 이격될 때 상기 지지핀을 하강시키는 핀 승강부를 더 포함할 수 있다.
또한, 상기 지지핀의 하부에 배치되어 탄성력을 제공하는 탄성부재를 더 포함할 수 있다.
또한, 상기 탄성부재는 내열용 코일 스프링일 수 있다.
또한, 상기 지지핀의 상면 형상이 볼록할 수 있다.
또한, 상기 지지핀의 상면 형상이 평편할 수 있다.
또한, 상기 지지핀의 높이는 상기 하부금형의 상부 외주면의 높이와 같거나 높을 수 있다.
또한, 상기 하부금형은 상기 지지핀과 상기 기판의 접촉 유무를 파악하는 센서를 더 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 일 실시 예에 따른 반도체 패키지 제조용 금형장치는 몰딩 공정 시 기판에 생길 수 있는 휘어짐이나 뒤틀어짐을 개선 할 수 있는 구성부를 가져 기판의 형상이 변형되지 않고 몰딩이 진행 될 수 있다.
도 1 내지 도 2는 본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰드 금형장치의 구조를 개략적으로 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰드 금형장치의 구조에서 일부를 확대한 사시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
반도체 패키지 제조용 몰드 금형장치
도 1 내지 도 3은 본 발명의 일 실시예에 따른 반도체 패키지 제조용 몰드 금형장치의 구조를 개략적으로 나타낸 도면이다.
우선, 도 1 및 도 2를 참조하면,
반도체 소자(310)가 실장된 기판(300)을 상부금형(100) 및 하부금형(200) 사이에 위치시켜, 용융된 몰딩 수지를 공급하여 몰딩하는 금형장치에 있어서,
상기 상부금형(100)은 상기 기판(300)이 상기 하부금형(200)에 잘 안착되도록 상기 기판(300)을 가압하는 복수의 가압핀(110)을 포함한다.
또한, 상기 하부금형(200)은 상기 기판(300)의 저면에 닿도록 형성된 복수의 관통홀(220) 및 상기 관통홀(220)에 삽입되며, 상기 기판(300)에 밀착되어 상기 기판(300)을 가압 및 지지하는 복수의 지지핀(230)을 포함한다.
여기서, 상기 기판(300)은 인쇄회로기판, 세라믹 기판, 양극 산화층을 갖는 금속기판 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 기판(300)은 절연층에 접속 패드를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 기판(300)으로서 절연층에 1층 이상의 회로가 형성된 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
상기 절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 접속 패드를 포함하는 회로는 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
상기 세라믹 기판은 금속계 질화물 또는 세라믹 재료로 이루어질 수 있으며, 금속계 질화물로서, 예를 들어, 알루미늄 질화물(AlN) 또는 실리콘 질화물(SiN)을 포함할 수 있으며, 세라믹 재료로서, 알루미늄 산화물(Al2O3) 또는 베릴륨 산화물(BeO)을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
한편, 금속기판으로는 예를 들어, 비교적 저가로 손쉽게 얻을 수 있는 금속 재료일 뿐 아니라, 열전달 특성이 매우 우수한 알루미늄(Al) 또는 알루미늄 합금이 사용될 수 있다.
또한, 양극산화층은 예를 들어, 알루미늄 또는 알루미늄 합금으로 된 금속기판을 붕산, 인산, 황산, 크롬산 등의 전해액에 담근 후, 상기 금속기판에 양극을 인가하고 전해액에 음극을 인가함으로써 생성되는 것으로, 절연 성능을 갖되, 약 10 내지 30 W/mk의 비교적 높은 열 전달 특성이 있다.
상술한 바와 같이, 알루미늄 또는 알루미늄 합금을 사용하여 생성된 양극산화층은 알루미늄 양극산화막(Al2O3)일 수 있다.
상기 양극산화층은 절연성을 갖기 때문에, 기판에 회로층 형성을 가능하게 하며, 일반적인 절연층보다 얇은 두께로 형성가능하기 때문에, 방열 성능은 더욱 향상시키는 동시에 박형화를 가능하게 한다.
상기 기판(300)에 실장된 반도체 소자(310)는 기판(300)과 전기적으로 연결되어 일정한 기능을 담당할 수 있는 부품으로 예를 들면, 직접 회로 칩(IC)과 같이 인쇄 회로 기판에 내장될 수 있는 반도체 소자(310)를 말한다.
반도체 소자(310)는 전력 소자와 제어 소자를 포함할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 전력 소자는 실리콘 제어 정류기(Silicon Controlled Rectifier:SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터, 또는 이들이 조합된 고전력 반도체칩 또는 다이오드(diode)등과 같이 발열량이 큰 소자이며, 제어 소자는 제어 IC(Control Integrated Circuit)와 같이 발열량이 작은 소자이다.
상기 도면에서는 반도체 소자(310)의 기타 상세한 구성요소를 생략하고 개략적으로 나타내었으나, 당업계에 공지된 모든 구조의 반도체 소자(310)가 특별히 한정되지 않고 본 발명에 적용될 수 있음을 당업자라면 충분히 인식할 수 있을 것이다.
반도체 소자(310)는 솔더링 접합으로 기판(300)에 실장 될 수 있으며, 다수개의 반도체 소자(310)를 연결하는 와이어를 더 포함할 수 있다.
또한, 금형장치에 의해 몰딩부가 형성되는 과정에서 일부 외부로 노출되고 일부는 반도체 패키지 내부에 속하는 리드프레임이 더 포함된다.
또한, 금형장치에 의해 형성되는 몰딩부는 반도체 패키지의 구성부를 보호, 반도체 소자(310)의 방열 목적으로 형성된다.
이와 같은 내용은, 당업계에 이미 공지된 기술로 반도체 패키지의 구성부는 간략히 설명하도록 한다.
반도체 소자(310)가 실장된 기판(300)을 상부금형(100) 및 하부금형(200) 사이에 위치시켜, 용융된 몰딩 수지를 공급하여 몰딩하는 금형장치에 있어서, 상부금형(100)은 상기 기판(300)이 상기 하부금형(200)에 잘 안착되도록 상기 기판(300)을 가압하는 복수의 가압핀(110)을 포함한다.
도 2를 참조하면, 상부금형(100)과 하부금형(200)이 이격된 상태 일 때, 상부금형(100)에 형성된 지지핀(230)은 상부금형(100)과 함께 상면으로 올라간 것을 확인 할 수 있다.
이때, 상부금형(100)에 형성된 가압핀(110)은 상부금형(100)과 하부금형(200)의 간격이 가까워질수록 기판(300)을 하측으로 가압하는 가압력이 높아지며, 기판(300)에 휨 없이 하부금형(200)에 안착 되도록 다수개의 가압핀(110)이 기판(300)의 가운데 및 양 옆 부분을 가압하여 하부금형(200)에 안착 된다.
상기 하부금형(200)은 상기 기판(300)의 저면에 닿도록 형성된 복수의 관통홀(220) 및 상기 관통홀(220)에 삽입되며, 상기 기판(300)에 밀착되어 상기 기판(300)을 가압 및 지지하는 복수의 지지핀(230)을 포함한다.
도 3을 참조하면 하부금형(200)의 관통홀(220), 상기 관통홀(220)에 삽입되는 지지핀(230)을 확대한 사시도를 확인할 수 있다.
기판(300)이 상기 하부금형(200)에 안착될 때 상기 지지핀(230)을 상승시키고, 상기 기판(300)과 상기 하부금형(200)이 이격될 때 상기 지지핀(230)을 하강 시키는 핀 승강부(210)를 더 포함한다.
핀 승강부(210)는 하부금형(200)의 복수의 관통홀(220)을 연결된다.
핀 승강부(210)의 상승 높이에 따라 지지핀(230)은 동일한 높이로 상승하며, 운동방향은 수직방향으로 진행된다.
여기서, 하부금형(200)의 관통홀(220)에 삽입되는 지지핀(230)은 다수 개일 수 있다.
기판(300)의 종류 및 반도체 소자(310)의 종류에 따라 용이하게 변경할 수 있으며, 하부금형(200)의 관통홀(220) 및 지지핀(230) 개수에 따라서 기판(300)을 고정해 주는 힘이 달라질 수 있다.
지지핀(230)의 상면 형상은 기판(300)을 향해서 볼록하거나 기판(300)과 맞닿는 부분이 평편할 수 있다. 지지핀(230)의 높이는 기판(300)이 안착되는 하부금형(200)의 상부 외주면의 높이와 같거나 더 높을 수 있다.
또한, 지지핀(230)은 기판(300)의 중앙 또는 외곽에 밀착될 수 있으며, 지지핀(230)의 하부에 배치되어 탄성력을 제공하는 탄성부재를 포함하는 더 포함할 수 있다.
이때, 탄성부재는 내열용 코일 스프링(240)으로, 하부금형(200)에서 발생되는 고온의 열에 의한 변형을 최소화할 수 있다
상기 탄성부재는 지지핀(230)과 하부금형(200)에 안착된 기판(300)을 안정적으로 지지할 수 있도록 구비된 것으로 기판(300)에 무리한 힘을 주지 않고 하부금형(200)에 안착시킬 수 있다.
하부금형(200)의 상부 외주면에 기판(300)이 접촉했을 때 기판(300)의 접촉 유무를 파악하는 센서(250)를 더 포함할 수 있으며, 이 센서(250)는 기판(300)이 안착 된 것을 감지 후 핀 승강부(210)를 상승하도록 전달하는 역할을 한다.
이때, 센서(250)는 접촉을 감지하는 방식 또는 비접촉 감지 방식의 센서(250)를 이용할 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지 제조용 금형장치를 통해서 몰딩 공정 시 기판(300)에 생길 수 있는 휘어짐이나 뒤틀어짐을 개선할 수 있다.
기판(300)의 안착 위치를 안정적으로 함으로써 반도체 소자(310)의 파손 또한 방지할 수 있다.
상부금형(100)의 가압핀(110)과 하부금형(200)의 지지핀(230)이 기판(300)의 형상이 변형시키지 않고 몰딩이 진행될 수 있다.
또한, 하부금형(200)이 기판(300)에 접촉하는지 유무를 파악하는 센서(250) 및 탄성부재(240)를 포함함으로써 반도체 패키지에 무리한 힘을 가하지 않고 고정할 수 있으며 변형을 개선할 수 있다.
이상 본 발명을 구체적인 일 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 상부금형
110: 가압핀
200: 하부금형
210: 핀 승강부
220: 관통홀
230: 지지핀
240: 탄성부재
250: 센서
300: 기판
310: 반도체 소자

Claims (8)

  1. 반도체 소자가 실장된 기판을 상부금형 및 하부금형 사이에 위치시켜, 용융된 몰딩 수지를 공급하여 몰딩하는 금형장치에 있어서,
    상기 상부금형은 상기 기판이 상기 하부금형에 잘 안착되도록 상기 기판을 가압하는 복수의 가압핀을 포함하며,
    상기 하부금형은 상기 기판의 저면에 닿도록 형성된 복수의 관통홀; 및
    상기 관통홀에 삽입되며, 상기 기판에 밀착되어 상기 기판을 가압 및 지지하는 복수의 지지핀;
    을 포함하는 반도체 패키지 제조용 몰드 금형장치.
  2. 청구항 1에 있어서,
    상기 기판이 상기 하부금형에 안착될 때 상기 지지핀을 상승시키고, 상기 기판과 상기 하부금형이 이격될 때 상기 지지핀을 하강 시키는 핀 승강부를 더 포함하는 반도체 패키지 제조용 몰드 금형장치.
  3. 청구항 1에 있어서,
    상기 지지핀의 하부에 배치되어 탄성력을 제공하는 탄성부재를 포함하는 더 포함하는 반도체 패키지 제조용 몰드 금형장치.
  4. 청구항 1에 있어서,
    상기 탄성부재는 내열용 코일 스프링인 반도체 패키지 제조용 몰드 금형장치.
  5. 청구항 1에 있어서,
    상기 지지핀의 상면 형상이 볼록한 반도체 패키지 제조용 몰드 금형장치.
  6. 청구항 1에 있어서,
    상기 지지핀의 상면 형상이 평편한 반도체 패키지 제조용 몰드 금형장치.
  7. 청구항 1에 있어서,
    상기 지지핀의 높이는 상기 하부금형의 상부 외주면의 높이와 같거나 높은 반도체 패키지 제조용 몰드 금형장치.
  8. 청구항 1에 있어서,
    상기 하부금형은 상기 지지핀과 상기 기판의 접촉 유무를 파악하는 센서를 더 포함하는 반도체 패키지 제조용 몰드 금형장치.
KR1020130167574A 2013-12-30 2013-12-30 반도체 패키지 제조용 금형장치 KR20150078319A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130167574A KR20150078319A (ko) 2013-12-30 2013-12-30 반도체 패키지 제조용 금형장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130167574A KR20150078319A (ko) 2013-12-30 2013-12-30 반도체 패키지 제조용 금형장치

Publications (1)

Publication Number Publication Date
KR20150078319A true KR20150078319A (ko) 2015-07-08

Family

ID=53790874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130167574A KR20150078319A (ko) 2013-12-30 2013-12-30 반도체 패키지 제조용 금형장치

Country Status (1)

Country Link
KR (1) KR20150078319A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102087318B1 (ko) * 2019-03-29 2020-04-23 박오희 반도체 패키지의 몰딩성형 방법 및 그 장치
KR102554393B1 (ko) * 2022-12-12 2023-07-12 에스피반도체통신 주식회사 반도체 칩의 처짐을 방지하는 반도체 패키지용 몰딩 금형

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102087318B1 (ko) * 2019-03-29 2020-04-23 박오희 반도체 패키지의 몰딩성형 방법 및 그 장치
WO2020204266A1 (ko) * 2019-03-29 2020-10-08 박오희 반도체 패키지의 몰딩성형 방법 및 그 장치
KR102554393B1 (ko) * 2022-12-12 2023-07-12 에스피반도체통신 주식회사 반도체 칩의 처짐을 방지하는 반도체 패키지용 몰딩 금형

Similar Documents

Publication Publication Date Title
KR101321282B1 (ko) 전력 모듈 패키지 및 이를 구비한 시스템 모듈
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
US20100295172A1 (en) Power semiconductor module
US8575756B2 (en) Power package module with low and high power chips and method for fabricating the same
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
US9728484B2 (en) Power module package and method for manufacturing the same
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
JP2016181536A (ja) パワー半導体装置
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
US9161479B2 (en) Power module package and method for manufacturing the same
CN104600038B (zh) 半导体装置
KR20150078319A (ko) 반도체 패키지 제조용 금형장치
JP5195282B2 (ja) 半導体装置およびその製造方法
US9397053B2 (en) Molded device with anti-delamination structure providing multi-layered compression forces
KR101474641B1 (ko) 반도체 모듈
KR101443970B1 (ko) 전력 모듈 패키지
JP2017135144A (ja) 半導体モジュール
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
KR20150048459A (ko) 전력 모듈 패키지
KR102410257B1 (ko) 양면냉각형 전력반도체 디스크리트 패키지
KR20150061441A (ko) 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지
KR101216777B1 (ko) 전력 모듈 패키지 및 그 제조방법
US20230069967A1 (en) Semiconductor apparatus and semiconductor apparatus manufacturing method
KR101067190B1 (ko) 파워 패키지 모듈 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid