JP2011171656A - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2011171656A
JP2011171656A JP2010036197A JP2010036197A JP2011171656A JP 2011171656 A JP2011171656 A JP 2011171656A JP 2010036197 A JP2010036197 A JP 2010036197A JP 2010036197 A JP2010036197 A JP 2010036197A JP 2011171656 A JP2011171656 A JP 2011171656A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor package
heat
semiconductor
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010036197A
Other languages
English (en)
Inventor
Atsuhisa Fukuoka
厚久 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010036197A priority Critical patent/JP2011171656A/ja
Publication of JP2011171656A publication Critical patent/JP2011171656A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】簡単に放熱効果の高い半導体パッケージを得ることができるとともに、モールド成型と、ヒートスプレッダ取り付けが同時に行えるので、製造工程を減らし、コストを低減することができる半導体パッケージを提供する。
【解決手段】半導体チップ２が搭載された基板と、前記基板の両側面に当接した側面部と、前記基板の上方を囲うとともに一部に開口部を有する上面部と、前記側面部の下端部から実装基板の長手方向に延び実装基板に接続された底面部を有する放熱板３と、前記基板と、前記放熱板に囲まれた空間に充填されたモールド樹脂とを備える。
【選択図】図４

Description

本発明は、モールド樹脂成型とヒートシーリングの成型を簡単に行うことのできる半導体パッケージに関し、特に、放熱性に優れる半導体のパッケージおよびその製造方法に関する。
半導体チップは、その半導体チップが動作することで生じる熱エネルギーを、半導体チップが搭載された半導体パッケージの表面から装置内の雰囲気中に自然放熱する方法が広く用いられてきた。
しかし、半導体チップに求められる性能が向上するに従い、半導体チップに搭載する回路規模や回路の動作周波数が向上してきており、半導体チップでの消費電力が増加する傾向にある。
このため、半導体パッケージ表面から装置の筐体内へ自然放熱で熱エネルギーを逃がすことには限界が生じてきており、半導体パッケージでの放熱性向上のために、半導体パッケージ表面に放熱フィンを装着する方法、装置内への送風により放熱効果を高める方法等が広く用いられるようになってきた。
近年、半導体装置の小型化の進展により、半導体パッケージが搭載された実装基板が、半導体装置に実装される場合、半導体パッケージ上に放熱フィンを装着することのできる空間の確保や、送風ファンで生成される風を装置筐体内へ送風し、半導体パッケージを効果的に冷却するための空間の確保が困難になってきた。
また、最近では、半導体パッケージが小型化してきたことに伴い、半導体チップで発生する熱エネルギーを半導体パッケージ表面から装置内への自然放熱により逃がす方法よりも、半導体パッケージの端子部から実装基板の配線パターンへ放熱する方法が用いられるようになってきている。
このような背景のもと、半導体パッケージが搭載される実装基板の配線パターン経由で放熱する冷却構造が種々検討されている（特許文献１、２参照）。
例えば、特許文献１には、フリップチップ方式により半導体素子と配線基板とを接合する場合において、半導体素子の発熱を効果的に放散することが可能な半導体実装構造が記載されている。
図１２に、特許文献１に係る半導体実装構造を示す。
図１２には、半導体素子２２の電極部に形成した突起電極２５を介してフリップチップ方式にて半導体素子２２と配線基板とを接続する一方、半導体素子２２の電極部の反対側表面と配線基板表面とを接続する伝熱板２３を配設した半導体実装構造が示されている。
このように、半導体パッケージを配線基板に実装する際に放熱板が半導体パッケージを覆うような構成により、半導体パッケージからの熱エネルギーを放熱板を介して、配線基板に逃がすことが可能となる。
一方、特許文献２には、半導体チップがモールド樹脂で封止された半導体パッケージにおいて、半導体パッケージと冷却構造が一体となった放熱効果の高い半導体チップ冷却構造が記載されている。
図１３に、特許文献２に係る半導体チップ冷却構造を示す。
図１３には、半導体チップ２８をモールド樹脂３１で封止した半導体パッケージにおいて、熱伝導性のよい材質で形成した２枚の放熱板２９、３０で半導体チップ２８を挟み込むようにモールド樹脂内部に配置し、放熱板２９、３０とプリント配線基板３７を接続する半導体パケージ構造が記載されている。
このように、図１３に係る半導体チップ冷却構造は、図１２に係る半導体実装構造と同様に、半導体パッケージの熱エネルギーを放熱板を介して配線基板に逃がすことが可能である。
図１２に係る半導体実装構造は、放熱板の装着が半導体パッケージを配線基板に実装する際に、半導体パッケージと放熱板を同時に実装する方法であるのに対して、図１３に係る半導体チップ冷却構造は、半導体パッケージを製造する際に、放熱板をモールド樹脂にあらかじめ一体化させ、配線基板への実装をより容易にするという特徴を有する。
上述したように、半導体パッケージで生じる熱エネルギーを逃がす方法としては、自然放熱や放熱フィン、筐体内への送風などの放熱方法があるが、近年、半導体技術の向上により回路の大規模や高速動作により、半導体チップでの消費電力が増加したこと、装置筐体が小型化したことにより半導体パッケージからの熱エネルギーを十分に放熱させることが困難になってきている。ここで、その解決手段として、狭い筐体内で効率的に放熱する方法として、半導体パッケージで生じる熱エネルギーを配線基板に逃がす方法が提案されている。
配線基板に放熱する方法を用いる場合、半導体パッケージの端子から放熱するため、放熱する熱エネルギーが大きい場合には、多くの端子が必要となるという問題点がある。
しかしながら、半導体装置は、近年、小型化が進展したことで、半導体パッケージも小型化してきており、放熱に必要な端子数が必ずしも確保できる状況にはない。
このため、図１２に係る半導体実装構造のように、半導体パッケージ上に放熱板を装着し、配線基板へ放熱する方法があるが、上記方法に用いる放熱板は、半導体パッケージを配線基板へ実装する際に、放熱板を半導体パッケージ上面と接触するように、実装時に半導体パッケージと放熱板とのずれが生じないように実装することが求められる。
万一、配線基板への実装時に半導体パッケージと放熱板にずれが生じた場合、放熱板から配線基板への放熱性能が低下し、所望の放熱性能が必ずしも得られる状況とはならないからである。
一方、半導体パッケージに搭載された半導体チップは、通常、半導体パッケージの中央付近に搭載されるため、放熱板が半導体パッケージの中央付近に装着されないので、十分な放熱効果が得られないという問題点がある。
上記問題点を解決する方法として、図１３に係る半導体チップ冷却構造がある。
図１３に係る半導体チップ冷却構造は、配線基板への実装時に放熱板とパッケージを一体化する方法を採用することにより、半導体パッケージ製造時に放熱板をパッケージに装着することで放熱板とパッケージとのずれが生じることを防止することが可能となる。
しかしながら、図１３の半導体パッケージは、放熱板側面と半導体パッケージ側面に空隙を設ける構造のため、半導体パッケージの製造方法として、放熱板以外の半導体パッケージを一旦、モールド成型をした後に放熱板を装着するか、または、半導体パッケージの成型時に特殊な金型を用いて放熱板の側面と半導体パッケージ側面に空間が設けられるような製造方法をとることが必要であり、製造工程が複雑になるという問題がある。
他方、半導体パッケージに装着する放熱板において、放熱板にモールド樹脂注入用の穴を設け、このモールド樹脂注入穴からモールド樹脂を注入し、放熱板を搭載した半導体パッケージが種々検討されている（特許文献３、４参照）。
例えば、特許文献３には、基板に搭載された電子部品からの放熱が良好で、小型化が可能なモジュールの放熱構造が記載されている。
図１４に、特許文献３に係るモジュールの放熱構造を示す。
図１４に係るモジュールの放熱構造は、基板上に電子部品が搭載されたモジュールにおいて、電子部品を取り囲む形に基板に設けられた絶縁材による内枠と、内枠内部を覆うように、内枠上部に設けられた放熱板と、放熱板に設けられた樹脂注入孔と、内枠内部に注入された封止用樹脂からなる。
しかしながら、特許文献３に係るモジュールの放熱構造は、そもそも半導体チップと放熱板との側壁とが接しておらず、また半導体パッケージが搭載される実装基板に接続される放熱板の底面がない構造を有している。
また、特許文献４には、半導体素子に接合する放熱部材の放熱性と接続信頼性を向上させる半導体集積回路装置が記載されている。
図１５に、特許文献４に係る半導体集積回路装置の断面図を示す。
図１５に係る半導体集積回路装置は、半導体集積回路が形成された半導体素子を支持する素子搭載基板であるＢＧＡ基板と、半導体素子とＢＧＡ基板との接合部を封止する封止樹脂と、半導体素子の背面に接合する素子接合部が形成された凹部を備えるとともに、一端を凹部の素子接合部の近傍に開口しかつ他端を外部に開口する貫通孔が設けられた放熱体とからなり、半導体素子とＢＧＡ基板との接合部に封止樹脂を供給する際に、貫通孔を介して封止樹脂の供給が行われる。
しかしながら、特許文献４に係る半導体集積回路装置は、ＢＧＡ基板を実装基板と捉えると、半導体チップと放熱板との側壁とが接しておらず、また、ＢＧＡ基板まで半導体パッケージと捉えると、半導体パッケージが搭載される実装基板に接続される放熱板の底面がない構造を有している。
すなわち、上記特許文献３、４に係る装置は、基板に放熱する半導体パッケージであって、モールド成型と、ヒートスプレッダの取り付けを同時に行うことはなく、それぞれ別々に行わなければならず、その結果、製造工程が複雑となり、工数が増加しコスト高となるという問題点を有している。
特開平１０−１２７７９号公報 特開２００８−１７１９６３号公報 特開平９−２４６４３３号公報 特開平１０−２０００１８号公報
上述のように、背景技術にかかる半導体パッケージは、基板に放熱する構造を有しており、モールド成型と、ヒートスプレッダの取り付けを同時に行うものではなく、実装時に半導体パッケージと放熱板とのずれが生じ、所望の放熱性能を得ることができず、さらには製造工程が複雑になるという問題点があった。
本発明に係る半導体パッケージは、半導体チップが搭載された基板と、前記基板の両側面に当接した側面部と、前記基板の上方を囲うとともに一部に開口部を有する上面部と、前記側面部の下端部から実装基板の長手方向に延び実装基板に接続された底面部を有する放熱板と、前記基板と、前記放熱板に囲まれた空間に充填されたモールド樹脂とを備えている。
このような構成にすることにより、半導体パッケージに装着する放熱板において、放熱板にモールド樹脂注入用の穴を設け、上記注入穴よりモールド樹脂を注入することにより、簡単に熱を実装基板側に逃がす放熱板を搭載した半導体パッケージを製造することができる。さらに、基板に放熱する半導体パッケージのあらたな構造を提供するものであり、モールド成型と、ヒートスプレッダ取り付けが同時に行えるので、簡便に半導体パッケージを構成することができる。
本発明に係る半導体パッケージの製造方法は、半導体チップを基板に搭載し、前記基板の両側面に当接して、前記基板を囲うとともに、前記基板の両側面に当接した側面部の下端部から実装基板の長手方向に延び実装基板に接続される底面を有する放熱板を装着し、前記放熱板の一部を開口した開口部から、モールド樹脂を注入するものである。
このような構成にすることにより、簡単に熱を実装基板側に逃がす放熱板を搭載した半導体パッケージを製造することができるとともに、モールド成型と、ヒートスプレッダ取り付けが同時に行えるので、簡便に半導体パッケージを構成することができる。
本発明によれば、簡単に放熱効果の高い半導体パッケージ得ることができるとともに、モールド成型と、ヒートスプレッダ取り付けが同時に行えるので、製造工程を減らし、コストを低減することができる。
本発明の実施の形態１に係る半導体パッケージの上面図である。 本発明の実施の形態１に係る半導体パッケージの下面図である。 図１におけるＡ−Ａ´における断面図である。 図２におけるＢ−Ｂ´における断面図である。 本発明の実施の形態１に係る放熱板の内面の外観図である。 本発明の実施の形態１に係る放熱板にモールド樹脂を充填する前の半導体チップが搭載されている状態を示す図である。 本発明の実施の形態１に係る放熱板にモールド樹脂を充填する前の半導体チップが搭載されている状態を示す図である。 本発明の実施の形態１に係る半導体チップの製造工程の概略フローである。 本発明の実施の形態１に係る半導体チップの製造工程の概略フローである。 本発明の実施の形態１に係る半導体チップの製造工程の概略フローである。 本発明の実施の形態１に係る半導体チップの製造工程の概略フローである。 関連する技術（特許文献１）に係る半導体実装構造を示す図である。 関連する技術（特許文献２）に係る半導体チップ冷却構造を示す図である。 関連する技術（特許文献３）に係るモジュールの放熱構造を示す図である。 関連する技術（特許文献４）に係る半導体集積回路の断面図である。
以下、図面を参照して本発明の実施の形態について説明する。以下の記載及び図面は、明確化のため、適宜、省略及び簡略化がなされている。
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体パッケージの上面図を示し、図２は、本発明の実施の形態１に係る半導体パッケージの下面図を示す。
図３は、図１におけるＡ−Ａ´における断面図であり、図４は、図２におけるＢ−Ｂ´における断面図である。
図３、図４に示されるように、半導体チップ２はパッケージ基板１０に搭載される。こ
のパッケージ基板１０は、一部にスルーホール９を有するとともに、端部に端子ランド１２を備えている。そして、パッケージ基板１０を取り囲むように、放熱板３が設置される。この時、パッケージ基板１０の両側面が、放熱板３の側面部と当接するように装着される。このパッケージ基板１０の両側面が放熱板３と接することにより、放熱板３とパッケージ基板１３に囲まれた閉空間を構成することができる。
ここで、パッケージ基板１０の側面と放熱板３の側面部が当接するとは、密接続な状態をいい、接着剤により、放熱板３とパッケージ基板１０が固定されている場合も含む。
上記放熱板３は、上面部、側面部および底面部より構成され、上面部と側面部がパッケージ基板１０を囲うように設置され、側面部の下方端部において、実装基板１５の長手方向に沿って延びた底面部が、半田等を用いて実装基板１５に実装されている。このように、放熱板３に底面部を設けることにより、放熱板３の面積が大きくなり、熱が逃げやすくなる。
また、放熱板３の上面部、側面部および底面部を一体成形することにより、製造工程を簡易化することができるとともに、放熱効率の優れた半導体パッケージを製造することができる。
パッケージ基板１０の４辺隅に設けられた固定部材としてのパッケージ基板支持棒１１を装着し、放熱板３に設けられたパッケージ基板支持棒穴１８に、上記パッケージ基板支持棒１１を装着する。これにより、パッケージ基板１０と放熱板３とが固定され、位置ずれを防止することができる。
図に示されるように、放熱板３とパッケージ基板１０によって囲まれた空間には、放熱板３の一部を開口した開口部としてのモールド樹脂注入穴３から、モールド樹脂が充填される。また、パッケージ基板１０の下面には、パッケージ基板配線８を介して、端子ランド１２に半田ボール１３が固定されている。
本実施の形態に係る半導体パッケージは、パッケージ基板１０の両側面を放熱板３に接触させ、放熱板３の面積を大きくすることで、熱を端子ランド１２から逃げやすくし、放熱効率を向上させることができる。
ここで、放熱板３の材質は、アルミニウム、銅などの金属材料が用いられる。また、放熱板３に設けた開口部としてのモールド樹脂注入穴３の位置は、特に限定されないが、モールド樹脂が放熱板３とパッケージ基板１０に囲まれた空間に均等に注入される点において放熱板３の４隅のコーナー部のうち少なくても２つのコーナー部近傍となる位置が好ましい。さらに、放熱板３の側面部と底面部は、垂直に形成されるのが好ましいが、特に限定されるものではない。
次に、本実施の形態に係る半導体チップの製造工程について、図面を参照しつつ説明する。
図８〜図１１に、本実施の形態に係る半導体チップの製造工程の概略フローを示す。
図８に示すように、半導体チップ２は、パッケージ基板１０に接着剤により貼り付けられ、半導体チップ２内のボンディングパッド等の外部接続端子（図示せず）に、ボンディングワイヤー６によりボンディングパッド７にワイヤー６接続し、半導体チップ２がパッケージ基板１０に実装される。
次いで、図９、図１０に示すように、放熱板３は、パッケージ基板１０を囲むように、パッケージ基板１０の両側面に当接して装着されるように設置される。
また、図３および図７に示されるように、パッケージ基板１０の４辺隅に設けられた固定部材としてのパッケージ基板支持棒１１を装着し、この状態で放熱板３にあらかじめ設けられたパッケージ基板支持棒穴１８に、パッケージ基板８に取り付けられたパッケージ基板支持棒１１を装着する。
その後、放熱板３に空けられたモールド樹脂注入穴５から、モールド樹脂４を流し込み、パッケージ基板８と放熱板３の内側領域がモールド樹脂４で充填される。この時、放熱板３を装着すると同時に、放熱板３のモールド樹脂注入穴５からモールド樹脂を注入することもできる。
次いで、図１１に示すように、半田ボール１３を端子ランド１２に取り付けることで半導体パッケージ１が完成する。
放熱板３により実装基板５へ放熱する方法を用いる放熱効果の高い、本実施の形態に係る半導体パッケージ２においては、放熱板３にモールド樹脂注入穴５を設け、モールド樹脂４をモールド樹脂注入穴５より注入する方法を用いることで、簡単に放熱効果の高い半導体パッケージ１を製造することが可能になる。
さらに、モールド成型と、ヒートスプレッダ取り付けが同時に行われるので、半導体パッケージを簡便且つ安易に製造することができる。
１ 半導体パッケージ
２ 半導体チップ
３ 放熱板
４ モールド樹脂
５ モールド樹脂注入穴
６ ボンディングワイヤー
７ ボンディングパッド
８ パッケージ基板配線
９ スルーホール
１０ パッケージ基板
１１ パッケージ基板支持棒
１２ 端子ランド
１３ 半田ボール
１４ 基板配線
１５ 実装基板
１６ 半導体パッケージ上面部
１７ 基板実装面
１８ パッケージ基板支持棒穴
２１ 半導体パッケージ
２２ 半導体素子
２３ 銅製伝熱板
２４ 半田層
２５ 突出電極
２６ 入出力ピン
２７ 基板
２８ 半導体チップ
２９ 放熱板
３０ 放熱板
３１ モールド樹脂
３２ ダイアタッチ材
３３ リードフレーム
３４ ワイヤーボンディング
３５ パット
３６ はんだ材
３７ プリント配線基板
３８ 絶縁シート
４０ 基板
４１ 電子部品
４２ リード端子
４３ 内枠（絶縁材）
４４ 放熱板
４５ 樹脂注入孔
４６ 封止用樹脂
５０ 半導体素子
５１ ＢＧＡ基板（素子搭載基板）
５２ 封止樹脂
５３ 放熱体（放熱部材）
５４ 素子接合部
５５ 貫通孔
５６ 接着剤（接合材）

Claims (5)

  1. 半導体チップが搭載された基板と、
    前記基板の両側面に当接した側面部と、前記基板の上方を囲うとともに一部に開口部を有する上面部と、前記側面部の下端部から実装基板の長手方向に延び実装基板に接続された底面部を有する放熱板と、
    前記基板と、前記放熱板に囲まれた空間に充填されたモールド樹脂とを備える半導体パッケージ。
  2. 前記側面部と、前記上面部と、前記底面部が一体成形されたことを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記基板と前記放熱板とを固定する固定部材を備えることを特徴とする請求項１または２に記載の半導体パッケージ。
  4. 半導体チップを基板に搭載し、前記基板の両側面に当接して、前記基板を囲うとともに、前記基板の両側面に当接した側面部の下端部から実装基板の長手方向に延び実装基板に接続される底面を有する放熱板を装着し、前記放熱板の一部を開口した開口部から、モールド樹脂を注入する半導体パッケージの製造方法。
  5. 前記放熱板を装着すると同時に、前記放熱板の前記開口部からモールド樹脂を注入することを特徴とする請求項４に記載の半導体パッケージの製造方法。
JP2010036197A 2010-02-22 2010-02-22 半導体パッケージおよびその製造方法 Pending JP2011171656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010036197A JP2011171656A (ja) 2010-02-22 2010-02-22 半導体パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010036197A JP2011171656A (ja) 2010-02-22 2010-02-22 半導体パッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2011171656A true JP2011171656A (ja) 2011-09-01

Family

ID=44685428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010036197A Pending JP2011171656A (ja) 2010-02-22 2010-02-22 半導体パッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2011171656A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347539A (zh) * 2013-08-05 2015-02-11 联发科技（新加坡）私人有限公司 芯片封装
US9433076B2 (en) 2014-05-23 2016-08-30 New Japan Radio Co., Ltd Mounting structure of electronic components provided with heat sink
CN112018056A (zh) * 2019-05-31 2020-12-01 矽品精密工业股份有限公司 电子封装件及其制法
WO2022132274A1 (en) * 2020-12-14 2022-06-23 Intel Corporation Hermetic sealing structures in microelectronic assemblies having direct bonding

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158316A (ja) * 2000-11-16 2002-05-31 Towa Corp 半導体装置及びその製造方法
JP2003100924A (ja) * 2001-09-21 2003-04-04 Kyocera Corp 半導体装置
JP2005101365A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 電子装置
JP2008147572A (ja) * 2006-12-13 2008-06-26 Shinko Electric Ind Co Ltd シールドケース付パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158316A (ja) * 2000-11-16 2002-05-31 Towa Corp 半導体装置及びその製造方法
JP2003100924A (ja) * 2001-09-21 2003-04-04 Kyocera Corp 半導体装置
JP2005101365A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 電子装置
JP2008147572A (ja) * 2006-12-13 2008-06-26 Shinko Electric Ind Co Ltd シールドケース付パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347539A (zh) * 2013-08-05 2015-02-11 联发科技（新加坡）私人有限公司 芯片封装
US9433076B2 (en) 2014-05-23 2016-08-30 New Japan Radio Co., Ltd Mounting structure of electronic components provided with heat sink
CN112018056A (zh) * 2019-05-31 2020-12-01 矽品精密工业股份有限公司 电子封装件及其制法
CN112018056B (zh) * 2019-05-31 2022-12-09 矽品精密工业股份有限公司 电子封装件及其制法
WO2022132274A1 (en) * 2020-12-14 2022-06-23 Intel Corporation Hermetic sealing structures in microelectronic assemblies having direct bonding

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
US6882041B1 (en) Thermally enhanced metal capped BGA package
US7759170B2 (en) Fabrication method of semiconductor package having heat dissipation device
KR100632459B1 (ko) 열방출형 반도체 패키지 및 그 제조방법
JP6027945B2 (ja) 電子制御装置
JP2008060172A (ja) 半導体装置
US6700783B1 (en) Three-dimensional stacked heat spreader assembly for electronic package and method for assembling
JPWO2011042982A1 (ja) 半導体装置の製造方法
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
JP2006086536A (ja) 電子制御装置
JP4232770B2 (ja) 電子制御装置
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
JP2011171656A (ja) 半導体パッケージおよびその製造方法
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
JP5408320B2 (ja) 電子制御装置
JP2008085002A (ja) 半導体装置およびその製造方法
KR20160038440A (ko) 전력 모듈 패키지와 이의 제작방법
JP2010108955A (ja) 半導体装置およびその製造方法
JP2007036035A (ja) 半導体装置
JPH10247702A (ja) ボールグリッドアレイパッケージ及びプリントボード
JP2009231296A (ja) 放熱型多穿孔半導体パッケージ
JPH09232473A (ja) 半導体パッケージとその製造方法およびプリント基板
JP2004289059A (ja) 半導体装置
JP2009253206A (ja) 樹脂封止型半導体装置およびその実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130910