JP2010108955A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010108955A
JP2010108955A JP2008276257A JP2008276257A JP2010108955A JP 2010108955 A JP2010108955 A JP 2010108955A JP 2008276257 A JP2008276257 A JP 2008276257A JP 2008276257 A JP2008276257 A JP 2008276257A JP 2010108955 A JP2010108955 A JP 2010108955A
Authority
JP
Japan
Prior art keywords
resin
insulating substrate
metal base
semiconductor device
fixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008276257A
Other languages
English (en)
Other versions
JP5195282B2 (ja
Inventor
Shuhei Shibata
修平 柴田
Pasan Fernando
パサン フェルナンド
Yoshinari Ikeda
良成 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2008276257A priority Critical patent/JP5195282B2/ja
Publication of JP2010108955A publication Critical patent/JP2010108955A/ja
Application granted granted Critical
Publication of JP5195282B2 publication Critical patent/JP5195282B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子で発生した熱を絶縁基板を介して効果的に放熱でき、高熱伝導樹脂の未充填やボイド発生を防ぐことができる半導体装置およびその製造方法を提供する。
【解決手段】絶縁基板1の両主面に固着された複数の導電体3a、3bにおいて、第1主面の第1導電体3a上に半導体素子7を固着し、その周囲を囲むケース10の内側を封止材4,5により封止する。絶縁基板の第2主面に固着され、第1導電体に対向して配置された複数の第2導電体と、第2導電体同士の隙間に第2導電体の側壁と接するように充填された第1樹脂4と、ケースの内側に充填された封止材である第2樹脂5とを有し、第1樹脂の熱伝導率が前記第2樹脂の熱伝導率より大きくする。また、第1樹脂を充填した後、半硬化させ、前記ケース内部に前記第2樹脂を充填した後、第2樹脂と、半硬化させた第1樹脂とを同時に硬化させる。
【選択図】図1

Description

この発明は、半導体装置およびその製造方法に関し、特にパワー半導体素子を搭載した樹脂封止型半導体装置とその製造方法に関する。
インバータ装置、無停電電源装置、工作機械および産業用ロボット等には、半導体装置(汎用モジュール)が多用されている。
この半導体装置としては、絶縁基板上に所定の厚みを有した金属ベース板を固着し、この金属ベース板上に半導体素子を固着し、それを樹脂ケースに収納したパッケージ型タイプのものが開示されている(例えば、特許文献1参照)。
ここで、半導体素子は、例えばIGBT(絶縁ゲート型バイポーラトランジスタ)やフリーホイールダイオード等である。この金属ベース板上にはIGBTとダイオードなど複数個の半導体素子が搭載される場合が多い。
また、近年のIGBTにおいては、高パワー化がさらに進み、動作時において、IGBTの主電極側に大電流を流すことが多く、その場合、大電流によって半導体素子から相当量の熱が発生する。
この発熱により、金属ベース板が熱膨張し半導体素子を搭載した絶縁基板が変形して、半導体装置の信頼性を低下させる場合が生じる。
近年、このような課題を解決した上に、さらに優れた動作特性を有し、且つ高い生産性を有する半導体装置が製作されている。例えば、絶縁基板とこの絶縁基板に対向させたプリント基板とがアンダーフィル材の封止により一体になった構造をなし、絶縁基板上には複数の半導体素子が実装され、全体が樹脂ケースでパッケージングされた半導体装置などであり、汎用IGBTモジュールとして機能する。
この絶縁基板は、例えば、セラミックス基板などの絶縁板と、絶縁板の裏面(下面)に直接接合により固着された金属箔と、絶縁板の上面に同じく直接接合により固着された複数の金属箔と、さらに同じく直接接合で固着された金属ベース板と、を備え、高い生産性を有している。
また、放熱の問題に対しては、必要な箇所の放熱効果を向上させるとともに、高価な熱伝導性樹脂の使用量を抑えるため、部分的に熱伝導性樹脂が充填された熱伝導性樹脂部と、熱伝導性樹脂部を除く部分に第2樹脂が充填された樹脂封止部と、を備える半導体装置が開示されている(例えば、特許文献2参照)。
これは、複数の絶縁基板または半導体素子の間を接続する接続線(ボンディングワイヤ)を覆うと共に、絶縁基板と制御基板との間にわたって部分的に熱伝導性樹脂が充填された半導体装置である。
DCB(ダイレクト・カッパー・ボンディング)法などにより金属板を固着した絶縁基板(セラミックス基板)は、小型高実装化が可能である点や、製造工程の短縮化を図ることができる点などの利点がある。しかし、半導体素子等からの発熱に伴い、絶縁基板と金属板との熱膨張率の差に起因するバイメタル効果による熱応力が発生し、絶縁基板を反らせたり、クラックを生じさせたり、あるいは金属板剥離を発生させたりする。
このような課題に対して、絶縁基板であるセラミックス基板に固着された複数の金属板のうち、少なくとも1つの金属板において、接合面と反対の金属板の表面側の外周部に複数の孔を形成して外周部での熱応力を緩和したセラミックス基板が開示されている(特許文献3参照)
特開2003−289130号公報 特開2003−243609号公報 特開平8−250823号公報
放熱性を向上させるために、絶縁基板の裏側に一枚の金属ベース板を銅箔を介して固着することが行なわれているが、その場合、金属ベース板の肉厚が厚い場合にはバイメタル効果により絶縁基板が反ったり、割れたりする不具合を生じる。
それを防止するために、特許文献3の図1(b)に示されるように、絶縁基板の裏側の金属ベース板を分割することが行なわれている。しかし、つぎのようなデメリットが生じる。半導体素子で発生した熱は、絶縁基板の裏面の金属ベース板を介して冷却体に伝達されるが、裏面の金属ベース板が一枚の金属板であれば熱は絶縁基板内を45°の角度で広がって行き、熱抵抗は小さくなる。ところが、金属ベース板が分割されていると、この効果が発揮できず、冷却性が悪くなる。
特に、絶縁基板の裏面に複数の金属ベース板が固着された場合においては、裏面の金属ベース板の数が増えるほど、個々の金属ベース板の面積は小さくなる。半導体素子は裏面の金属板と対向する上側の金属ベース板上に実装されているため、裏面の金属ベース板の面積が小さくなれば、十分な放熱性が得られなくなり、大きな電流を流す半導体素子を上側の金属ベース板上に搭載できなくなる。
一方、放熱性を向上させるために、分割された裏面の複数の金属ベース板間の隙間に樹脂を充填してこの樹脂を利用して放熱性を向上させることが考えられる。
裏面に複数の金属ベース板が固着された絶縁基板を用いた半導体装置においては、裏面の金属ベース板間の隙間の幅の寸法が小さい場合、金型内において、単一の樹脂を用いて樹脂ケース内を一度に封止する際には、流路の狭い前記の裏面に形成された金属ベース板間の隙間に樹脂が充填されにくく、樹脂の未充填箇所又はボイドが発生する。樹脂にボイドが発生すると当然その箇所での放熱性が阻害されてしまう。
尚、前記の特許文献1〜3においては、高熱伝導樹脂を絶縁基板の裏側の金属ベース板の隙間に充填することは記載されていない。
この発明の目的は、前記の課題を解決して、半導体素子で発生した熱を絶縁基板を介して効果的に放熱できる半導体装置およびその製造方法を提供することにある。
前記の目的を達成するために、絶縁基板の両主面に固着された複数の導電体を備え、前記絶縁基板の第1主面の第1導電体上に半導体素子を固着し、前記半導体素子の周囲を囲むケースの内側を封止材により封止した半導体装置であって、前記絶縁基板の第2主面に固着され、前記第1導電体に対向して配置された複数の第2導電体と、該第2導電体同士の隙間に該第2導電体の側壁と接するように充填された第1樹脂と、前記ケースの内側に充填された前記封止材である第2樹脂とを有し、前記第1樹脂の熱伝導率が前記第2樹脂の熱伝導率より大きい構成とする。
また、前記第1導電体および前記第2導電体が、それぞれ金属箔を介して前記絶縁基板に固着されるとよい。
また、前記第2導電体が、前記第2主面に垂直投影された第1導電体の投影領域の少なくとも全領域に配置されるとよい。
また、前記第2導電体同士の隙間が、1mm以上であるとよい。
また、前記ケースが樹脂ケースであり、前記導電体が金属ベース板であり、前記第1樹脂が高熱伝導樹脂であり、前記金属箔が前記絶縁基板に形成された導電パターンであるとよい。
また、絶縁基板の両主面に固着された複数の金属ベース板を備え、前記絶縁基板の第1主面の第1金属ベース板上に半導体素子を固着し、前記半導体素子の周囲を囲むケースの内側を封止材により封止した半導体装置の製造方法であって、前記絶縁基板の第1主面に複数の前記第1金属ベース板と、前記絶縁基板の第2主面に複数の第2金属ベース板とをそれぞれ金属箔を介して固着する工程と、前記絶縁基板下の第2主面に固着された複数の前記第2金属ベース板間の隙間に第2樹脂より熱伝導率が大きい高熱伝導樹脂である第1樹脂を充填した後、半硬化させる工程と、前記ケース内部に前記第2樹脂を充填した後、該第2樹脂と前記の半硬化させた第1樹脂とを同時に硬化させる工程とを有する製造方法とする。
また、前記高熱伝導樹脂が金属粒子入り樹脂であり、前記第2樹脂がエポキシ樹脂であるとよい。
この発明によれば、絶縁基板の裏面に固着した金属ベース板間の隙間に高熱伝導樹脂を充填することにより、高熱伝導樹脂の占める面積も放熱に寄与することになり、半導体素子から発生した熱をより効率よく放熱することができる。
また、絶縁基板の裏面に固着された複数の金属ベース板間の隙間に予め高熱伝導樹脂を充填し、半硬化させた後、樹脂ケース内部を第2樹脂で充填し、高熱伝導樹脂と第2樹脂を同時に硬化させることより、高熱伝導樹脂の未充填やボイド発生を防ぐことができる。
実施の形態を以下の実施例で説明する。
図1は、この発明の第1実施例の半導体装置の構成図であり、同図(a)は要部断面図、同図(b)は同図(a)のA部拡大図である。セラミックス基板である絶縁基板1の両面には金属箔2を介して金属ベース板3が固着している。図2は、図1に示す半導体装置の裏面の要部平面図である。これは、絶縁基板1と、この絶縁基板1の裏面に配置される第2金属ベース板3bと、第2金属ベース板3b同士の間の隙間14をこの第2金属ベース板3bの側壁に接するように埋められる高熱伝導樹脂4と、樹脂ケース10内を充填する第2樹脂5および樹脂ケース10の裏面の平面図である。
図1に示す半導体装置は、複数の第1、第2金属箔2a、2bを介して複数の第1、第2金属ベース板3a、3bが表面および裏面にそれぞれ固着された絶縁基板1と、前記第1金属ベース板3a上にはんだ8により固着された複数の半導体素子7とで構成される。
さらに、前記絶縁基板1に対向して平行に配置された制御基板であるプリント基板6と、前記半導体素子7上にはんだ8により固着された複数の金属ピン9と、周囲を囲う樹脂ケース10と、前記第1金属箔2aに接続された複数の外部導出端子11と、複数の第2金属ベース板3b同士の間の隙間14に充填された高熱伝導樹脂4と、樹脂ケース10の内部を充填した封止材である第2樹脂5とで構成される。尚、図1および図2に記した符号12は半導体装置を取り付けるための取り付け用貫通孔である。
本発明の半導体装置においては、第2金属ベース板3bは第1金属ベース板3aと同じ大きさで、第1金属ベース板3aの直下に配置されている。この第2金属ベース板3bを第1金属ベース板3aより大きくすれば熱抵抗が小さくなり放熱性が向上するのでよい。
しかし、第2金属ベース板3bが大きすぎるとバイメタル効果で絶縁基板1が曲がり、割れやクラックが発生して好ましくない。さらに、第2金属ベース板3b同士の隙間14が狭くなりすぎて隙間14を充填する高熱伝導樹脂4内にボイドが発生するため好ましくない。
そのため、隙間14の大きさ(第2金属ベース板3b同士の間の間隔)は、その間隔を1mm以上とするとよい。それは、高熱伝導樹脂4を一旦半硬化させ、その後硬化させた場合も間隔が1mm未満になるとボイドの発生が見られるからである。
高熱伝導樹脂4としては、放熱性を良くするために、例えば、第2樹脂5として用いるエポキシ樹脂(熱伝導率=0.7W/m・K程度)よりも大きな熱伝導率の樹脂を用いる。この高熱伝導樹脂4としては、例えば金属粒子が混入された樹脂(フィラー入り樹脂)などがあり、第2樹脂5に比べて絶縁性が低くコスト高である。そのため第2樹脂5を高熱伝導樹脂4に換えることは絶縁性とコスト性の点で好ましくない。
前記のことから本発明のポイントはつぎのようになる。高熱伝導樹脂4の熱伝導率を第2樹脂5の熱伝導率より大きくする。また、第2金属ベース板3bの大きさを第1金属ベース板3aの大きさ以上にして、第2金属ベース板3bを第1金属ベース板3aの直下に配置するようにする。つまり、第1金属ベース板3aの絶縁基板1の裏面への垂直投影領域に第2金属ベース板3bを配置し、第2金属ベース板3bの大きさをその投影領域(第1金属ベース板3aの大きさ)以上の大きさにする。また、第2金属ベース板3b同士の隙間14はボイド発生を防止するために1mm以上とする。
図3〜図6は、図1に示す半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。ここで半導体素子としてはIGBTを例に挙げる。
図3において、絶縁基板1の表側に第1金属箔2aを固着し、裏側に第2金属箔2bを固着し、第1金属箔2aには第1金属ベース板3aと外部導出端子11を固着し、第2金属箔2bには第2金属ベース板3bを固着する。第1金属ベース板3aにはんだ8を介して半導体素子7を固着し、半導体素子7の図示しないゲート電極とエミッタ電極に金属ピン9をはんだ8を介して固着する。絶縁基板1と平行に半導体素子7から離して制御基板であるプリント基板6を金属ピン9と外部導出端子11に固着する。外部導出端子11はコレクタ端子となる。
つぎに、図4において、絶縁基板1の裏側を上に向けて、高熱伝導樹脂4を充填する充填領域(6個の第2金属ベース板3bを一括して囲んだ領域)の周囲を図示しないシリコーンパテなどで囲う。これは高熱伝導樹脂4が充填領域の外に漏れでないようにするためである。真空装置内で高熱伝導樹脂4を真空脱泡し、絶縁基板1の裏面の充填領域に脱泡した高熱伝導樹脂4を充填し、真空装置内を大気圧に開放し、硬化炉内にて高熱伝導樹脂4を半硬化させる。この段階では高熱伝導樹脂4の厚さは、部分的に第2金属ベース板3bの厚さよりも厚くなり第2金属ベース板上の一部を覆っている。続いて、硬化炉から取り出しシリコーンパテを外し、絶縁基板1の裏面の金属ベース板3bと半硬化した高熱伝導樹脂4の面が平坦となるように裏面の研磨を行う。この研磨は、第2金属ベース板3bが完全に露出するまで行なわれる。
つぎに、図5において、第2金属ベース板3bと高熱伝導樹脂4を平坦化したものを第2樹脂封止用の金型13に設置し、上部から樹脂ケース10を被せる。
つぎに、図6において、樹脂ケース10で覆われた金型13と充填前の第2樹脂5を真空装置内に入れ、第2樹脂5を真空脱泡する。なお、樹脂温度と金型温度は、第2樹脂5が流動性を保持できる時間に関係するため、使用する第2樹脂5によって温度設定値を変更する必要がある。例えば第2樹脂5として、2液型熱硬化性樹脂であるエポキシ樹脂を使用する場合、金型温度、樹脂温度を80℃に設定すると、第2樹脂5は、封止に必要な流動性を主剤と硬化剤の混合開始から約20分間保持することができる。
第2樹脂5を真空脱泡したのち、真空中にて前記樹脂ケース10に設けられた図示しない穴より樹脂ケース10内部に第2樹脂5を充填する。充填後、真空装置内を大気圧に開放し、硬化炉内にて高熱伝導樹脂4と第2樹脂5を同時に硬化させる。上述のエポキシ樹脂の場合、100℃で1時間硬化させた後、180℃で2時間でさらに硬化させる。このとき高熱伝導樹脂4も同時に硬化させる。
本発明の半導体装置によれば、前記絶縁基板1の裏面に固着された複数の第2金属ベース板3b間の隙間14に、高熱伝導樹脂4が充填されている。これによって、前記第2金属ベース板3bに加え、第2金属ベース板3bに接する前記高熱伝導樹脂4も半導体素子より生じた熱の放熱に寄与することになり、より効率よく放熱することができる。
また、本発明の樹脂封止方法によれば、樹脂を封止する際、前記絶縁基板1の裏面に固着された複数の第2金属ベース板3b間の隙間14において、予め高熱伝導樹脂4を充填し、半硬化させた後、樹脂ケース10内の前記高熱伝導樹脂4が充填されていない箇所に第2樹脂5を充填し、硬化させる。このとき、高熱伝導樹脂4も同時に硬化させる。これによって、金型13内において、半導体装置全体を単一の第2樹脂5で樹脂封止する場合に生じ易い樹脂の未充填やボイドの発生を防ぐことができる。
この発明の第1実施例の半導体装置の構成図であり、(a)は要部断面図、(b)は同図(a)のA部拡大図である。 図1に示す半導体装置の裏面の要部平面図である。 図1に示す半導体装置の要部製造工程断面である。 図3に続く、図1に示す半導体装置の要部製造工程断面である。 図4に続く、図1に示す半導体装置の要部製造工程断面である。 図5に続く、図1に示す半導体装置の要部製造工程断面である。
符号の説明
1 絶縁基板
2 金属箔
2a 第1金属箔
2b 第2金属箔
3 金属ベース板
3a 第1金属ベース板
3b 第2金属ベース板
4 高熱伝導樹脂
5 第2樹脂
6 プリント基板
7 半導体素子
8 はんだ
9 金属ピン
10 樹脂ケース
11 外部導出端子
12 取り付け用貫通孔
13 樹脂封止用金型
14 隙間

Claims (7)

  1. 絶縁基板の両主面に固着された複数の導電体を備え、前記絶縁基板の第1主面の第1導電体上に半導体素子を固着し、前記半導体素子の周囲を囲むケースの内側を封止材により封止した半導体装置であって、
    前記絶縁基板の第2主面に固着され、前記第1導電体に対向して配置された複数の第2導電体と、該第2導電体同士の隙間に該第2導電体の側壁と接するように充填された第1樹脂と、前記ケースの内側に充填された前記封止材である第2樹脂とを有し、前記第1樹脂の熱伝導率が前記第2樹脂の熱伝導率より大きいことを特徴とする半導体装置。
  2. 前記第1導電体および前記第2導電体が、それぞれ金属箔を介して前記絶縁基板に固着されることを特徴とする請求項1に記載の半導体装置。
  3. 前記第2導電体が、前記第2主面に垂直投影された第1導電体の投影領域の少なくとも全領域に配置されることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記第2導電体同士の隙間が、1mm以上であることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
  5. 前記ケースが樹脂ケースであり、前記導電体が金属ベース板であり、前記第1樹脂が高熱伝導樹脂であり、前記金属箔が前記絶縁基板に形成された導電パターンであることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置。
  6. 絶縁基板の両主面に固着された複数の金属ベース板を備え、前記絶縁基板の第1主面の第1金属ベース板上に半導体素子を固着し、前記半導体素子の周囲を囲むケースの内側を封止材により封止した半導体装置の製造方法であって、
    前記絶縁基板の第1主面に複数の前記第1金属ベース板と、前記絶縁基板の第2主面に複数の第2金属ベース板とをそれぞれ金属箔を介して固着する工程と、
    前記絶縁基板下の第2主面に固着された複数の前記第2金属ベース板間の隙間に第2樹脂より熱伝導率が大きい高熱伝導樹脂である第1樹脂を充填した後、半硬化させる工程と、
    前記ケース内部に前記第2樹脂を充填した後、該第2樹脂と前記の半硬化させた第1樹脂とを同時に硬化させる工程と、を有することを特徴とする半導体装置の製造方法。
  7. 前記高熱伝導樹脂が金属粒子入り樹脂であり、前記第2樹脂がエポキシ樹脂であることを特徴とする請求項6に記載の半導体装置の製造方法。
JP2008276257A 2008-10-28 2008-10-28 半導体装置およびその製造方法 Expired - Fee Related JP5195282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008276257A JP5195282B2 (ja) 2008-10-28 2008-10-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008276257A JP5195282B2 (ja) 2008-10-28 2008-10-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010108955A true JP2010108955A (ja) 2010-05-13
JP5195282B2 JP5195282B2 (ja) 2013-05-08

Family

ID=42298139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008276257A Expired - Fee Related JP5195282B2 (ja) 2008-10-28 2008-10-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5195282B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119618A (ja) * 2010-12-03 2012-06-21 Fuji Electric Co Ltd パワー半導体モジュール
JP2012191010A (ja) * 2011-03-10 2012-10-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2013143511A (ja) * 2012-01-11 2013-07-22 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JPWO2013118478A1 (ja) * 2012-02-09 2015-05-11 富士電機株式会社 半導体装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653279A (ja) * 1992-07-31 1994-02-25 Fujitsu Ltd 導電性接着剤を用いた基板とチップの接続方法
JPH0794637A (ja) * 1993-09-21 1995-04-07 Fuji Electric Co Ltd 樹脂封止形半導体装置
JPH10154774A (ja) * 1996-11-26 1998-06-09 Hitachi Ltd 半導体モジュール
JP2000031357A (ja) * 1998-07-08 2000-01-28 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2000340721A (ja) * 1999-05-26 2000-12-08 Matsushita Electric Ind Co Ltd 混成集積回路
JP2001118987A (ja) * 1999-10-20 2001-04-27 Nissan Motor Co Ltd 電力用半導体モジュール
JP2002043510A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
JP2004096034A (ja) * 2002-09-04 2004-03-25 Denki Kagaku Kogyo Kk モジュール構造体の製造方法並びに回路基板の固定方法及び回路基板
JP2005142323A (ja) * 2003-11-06 2005-06-02 Mitsubishi Electric Corp 半導体モジュール
JP2008166358A (ja) * 2006-12-27 2008-07-17 Aisin Aw Co Ltd 電子回路装置とその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653279A (ja) * 1992-07-31 1994-02-25 Fujitsu Ltd 導電性接着剤を用いた基板とチップの接続方法
JPH0794637A (ja) * 1993-09-21 1995-04-07 Fuji Electric Co Ltd 樹脂封止形半導体装置
JPH10154774A (ja) * 1996-11-26 1998-06-09 Hitachi Ltd 半導体モジュール
JP2000031357A (ja) * 1998-07-08 2000-01-28 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2000340721A (ja) * 1999-05-26 2000-12-08 Matsushita Electric Ind Co Ltd 混成集積回路
JP2001118987A (ja) * 1999-10-20 2001-04-27 Nissan Motor Co Ltd 電力用半導体モジュール
JP2002043510A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
JP2004096034A (ja) * 2002-09-04 2004-03-25 Denki Kagaku Kogyo Kk モジュール構造体の製造方法並びに回路基板の固定方法及び回路基板
JP2005142323A (ja) * 2003-11-06 2005-06-02 Mitsubishi Electric Corp 半導体モジュール
JP2008166358A (ja) * 2006-12-27 2008-07-17 Aisin Aw Co Ltd 電子回路装置とその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119618A (ja) * 2010-12-03 2012-06-21 Fuji Electric Co Ltd パワー半導体モジュール
JP2012191010A (ja) * 2011-03-10 2012-10-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2013143511A (ja) * 2012-01-11 2013-07-22 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JPWO2013118478A1 (ja) * 2012-02-09 2015-05-11 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP5195282B2 (ja) 2013-05-08

Similar Documents

Publication Publication Date Title
JP5807348B2 (ja) 半導体装置およびその製造方法
US9613888B2 (en) Semiconductor device and semiconductor module
WO2017175612A1 (ja) パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
US7902653B2 (en) Semiconductor module
US20100134979A1 (en) Power semiconductor apparatus
US20140332951A1 (en) Semiconductor device
JP2010251408A (ja) 半導体装置及びその製造方法並びに電子装置
KR101354894B1 (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
CN106847781A (zh) 功率模块封装及其制造方法
KR101237566B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP2003124400A (ja) 半導体パワーモジュールおよびその製造方法
JP6350364B2 (ja) 接続構造体
JP2016181536A (ja) パワー半導体装置
CN104658987A (zh) 半导体器件及其制造方法
JP5195282B2 (ja) 半導体装置およびその製造方法
KR20150108685A (ko) 반도체모듈 패키지 및 그 제조 방법
JP6360035B2 (ja) 半導体装置
JP2015095561A (ja) 半導体装置及びその製造方法
KR20160038440A (ko) 전력 모듈 패키지와 이의 제작방법
US9252090B2 (en) Resin package
JP6472568B2 (ja) 半導体装置の製造方法
JP2011171656A (ja) 半導体パッケージおよびその製造方法
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
JP6769556B2 (ja) 半導体装置及び半導体モジュール
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5195282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees