JP2000340721A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JP2000340721A JP2000340721A JP14649999A JP14649999A JP2000340721A JP 2000340721 A JP2000340721 A JP 2000340721A JP 14649999 A JP14649999 A JP 14649999A JP 14649999 A JP14649999 A JP 14649999A JP 2000340721 A JP2000340721 A JP 2000340721A
- Authority
- JP
- Japan
- Prior art keywords
- power transistor
- wiring pattern
- integrated circuit
- hybrid integrated
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
ールドパターンを形成することにより、高周波信号によ
ってスイッチングを行うパワートランジスタから発生す
る不要輻射成分をシールドして外部の機器に影響を及ぼ
さないようにすることができる混成集積回路を得る。 【解決手段】 基板2上に絶縁層3を介して形成された
配線パターン4上に、高熱伝導絶縁物5aとして窒化ア
ルミニウム(AlN)を使用した窒化アルミ基板5を介
してパワートランジスタ9を実装し、配線パターン4と
パワートランジスタ9のエミッタ又はソースとを接続す
るようにした。
Description
実装した混成集積回路に関し、特に高周波信号によって
スイッチングを行うパワーデバイスを実装した混成集積
回路に関する。
した概略図であり、図5(a)は平面図であり、図5(b)
は正面図である。なお、図5では、パワートランジスタ
の実装状態を示しており、その他の部分は省略してい
る。また、パワートランジスタにバイポーラトランジス
タを使用した場合を例にして説明する。
は、アルミニウムからなる接地された基板102上に絶
縁層103を介して配線パターンが形成されてなる。絶
縁層103上に形成された配線パターン104上には、
ヒートシンクをなす銅プレート105が高熱伝導絶縁物
接続用の半田106で接続されており、銅プレート10
5上にニッケルメッキされてニッケルプレート107が
形成されている。更に、ニッケルプレート107上には
ダイボンド用の半田108でパワートランジスタ109
が接続されている。
ス電極109aは、絶縁層103上に形成された配線パ
ターン110に接続された電極111にボンディングワ
イヤ112で接続され、エミッタ電極109bは、絶縁
層103上に形成された配線パターン113に接続され
た電極114にボンディングワイヤ115で接続されて
いる。パワートランジスタ109のコレクタ電極109
cは、半田108、ニッケルプレート107、銅プレー
ト105及び半田106を介して配線パターン104に
接続されている。
ーン104との間は、絶縁層103で絶縁しているが、
該絶縁層103は誘電率を有している。また、図6で示
すように、パワートランジスタ109は、ベースに高周
波信号が入力されてスイッチングを行う。これらのこと
から、高周波信号に対してパワートランジスタ109の
コレクタと基板が容量結合しており、パワートランジス
タ109がスイッチングを行った際に発生する不要なス
イッチングパルスが、絶縁層103を介して基板102
にスイッチングパルス電流として流れる。このため、接
地された筐体を通じて該スイッチングパルスが高周波の
不要輻射成分として輻射され、外部の機器に影響を及ぼ
すという問題があった。
めになされたものであり、パワートランジスタとアルミ
基板との間にシールドパターンを形成することにより、
高周波信号によってスイッチングを行うパワートランジ
スタから発生する不要輻射成分をシールドして外部の機
器に影響を及ぼさないようにすることができる混成集積
回路を得ることを目的とする。
回路は、高周波信号によってスイッチングを行うパワー
トランジスタが金属基板上に実装される混成集積回路に
おいて、パワートランジスタは、プレート状の高熱伝導
絶縁物を介して、金属基板上に形成された配線パターン
上に実装されると共に、該配線パターンとパワートラン
ジスタにおけるキャリアを供給する端子とを電気的に接
続するものである。
イポーラトランジスタであり、パワートランジスタにお
けるキャリアを供給する端子は該バイポーラトランジス
タのエミッタである。
タはMOSトランジスタであり、パワートランジスタに
おけるキャリアを供給する端子は該MOSトランジスタ
のソースである。
面を導体で狭着され、パワートランジスタが固着される
導体の表面にはニッケルメッキが施されている。
ートシンクをなすプレート状の熱伝導物を介してパワー
トランジスタが高熱伝導絶縁物に固着されてなるもので
ある。
づいて、本発明を詳細に説明する。 実施の形態1.図1は、本発明の実施の形態1における
混成集積回路の構造例を示した概略図であり、図1(a)
は平面図であり、図1(b)は正面図である。なお、図1
では、パワートランジスタの実装状態を示しており、そ
の他の部分は省略している。また、パワートランジスタ
にバイポーラトランジスタを使用した場合を例にして説
明する。
アルミニウムからなる接地された基板2上に絶縁層3を
介して配線パターンが形成されてなる。絶縁層3上に形
成された配線パターン4上には、窒化アルミ基板5が高
熱伝導絶縁物接続用の半田6で接続されている。窒化ア
ルミ基板5は、窒化アルミニウム(AlN)からなる高
熱伝導絶縁物5aを銅プレート5b及び5cで、例えば
活性金属法、DBC法又はCo‐fine焼成法等のメ
タライズ法により挟着して形成されており、銅プレート
5bが配線パターン4上に接続されている。一方、銅プ
レート5c上には、ニッケルメッキされてニッケルプレ
ート7が形成されており、該ニッケルプレート7上にダ
イボンド用の半田8でパワートランジスタ9が接続され
ている。
及び12が形成されており、配線パーン11にはワイヤ
ボンディング用の電極13が、配線パーン12にはワイ
ヤボンディング用の電極14がそれぞれ形成され、配線
パターン4上には、ワイヤボンディング用の電極15が
形成されている。パワートランジスタ9において、ベー
ス電極9aは電極13とボンディングワイヤ16で接続
され、エミッタ電極9bは電極15とボンディングワイ
ヤ17で接続され、コレクタ電極9cはニッケルプレー
ト7を介して電極14とボンディングワイヤ18で接続
されている。
ーン上に形成された各電極とを接続するボンディングワ
イヤにはアルミ線を使用するのが一般的であり、各配線
パターン上に形成されたそれぞれの電極は、通常ニッケ
ルメッキやアルミクラッド材等が使用されている。
示した混成集積回路におけるシールド構造を示した概略
の回路図である。図1及び図2において、パワートラン
ジスタ9のコレクタと配線パターン4との間は高熱伝導
絶縁物5aで絶縁しているが、該高熱伝導絶縁物5aは
誘電率を有している。パワートランジスタ9は、ベース
に配線パターン11を介して高周波信号が入力されてス
イッチングを行うことから、高周波信号に対してパワー
トランジスタ9のコレクタと配線パターン4が容量結合
している。
チングを行った際に発生する不要なスイッチングパルス
は、高熱伝導絶縁物5aを介して配線パターン4に、更
にボンディングワイヤ17を介してエミッタ電極9bに
スイッチングパルス電流として流れる。このようにし
て、パワートランジスタ9のスイッチングノイズは配線
パターン4でシールドされ、該スイッチングノイズが基
板2に貫通することを防止する。
スタとしてバイポーラトランジスタ使用した場合を例に
して説明したが、パワートランジスタとしてMOSトラ
ンジスタを使用してもよく、このようにした場合、図3
で示すようにパワートランジスタのソースを配線パター
ン4に接続する。
集積回路は、基板2上に絶縁層3を介して形成された配
線パターン4上に、高熱伝導絶縁物5aとして窒化アル
ミを使用した窒化アルミ基板5を介してパワートランジ
スタ9を実装し、配線パターン4とパワートランジスタ
9のソース又はエミッタとを接続するようにした。この
ことから、パワートランジスタ9と基板2との間に形成
された配線パターン4がシールド層をなすため、パワー
トランジスタ9のスイッチングによって発生するスイッ
チングノイズの基板2への貫通を防止することができ、
外部の機器に影響を及ぼさないようにすることができ
る。また、窒化アルミ基板5をパワートランジスタ9の
実装部分のみに使用することによって、コストの増加を
最小限にすることができる。
ワートランジスタ9を窒化アルミ基板5に接続したが、
パワートランジスタ9をヒートシンクをなす銅プレート
を介して窒化アルミ基板5に接続するようにしてもよ
く、このようにしたものを本発明の実施の形態2とす
る。図4は、本発明の実施の形態2における混成集積回
路の構造例を示した概略図であり、図4(a)は平面図で
あり、図4(b)は正面図である。なお、図4において
も、パワートランジスタをなすバイポーラトランジスタ
の実装状態を示しており、その他の部分は省略してい
る。また、図4では、図1と同じものは同じ符号で示し
ており、ここではその説明を省略すると共に図1との相
違点のみ説明する。
ランジスタ9が、ヒートシンクをなす銅プレート21を
介して窒化アルミ基板5に接続されたことにある。図4
において、窒化アルミ基板5の銅プレート5c上には、
ヒートシンクをなす銅プレート21が高熱伝導絶縁物接
続用の半田6で接続されている。該接続部と相対する側
の銅プレート21上にはニッケルメッキされてニッケル
プレート7が形成されており、該ニッケルプレート7上
にダイボンド用の半田8でパワートランジスタ9が接続
されている。
シールド構造を示した概略図は、図2と同じであるので
省略する。また、図4においても、パワートランジスタ
としてバイポーラトランジスタ使用した場合を例にして
説明したが、パワートランジスタとしてMOSトランジ
スタを使用してもよく、このようにした場合、図3で示
したようにパワートランジスタのソースを配線パターン
4に接続する。
集積回路は、基板2上に絶縁層3を介して形成された配
線パターン4上に、高熱伝導絶縁物5aとして窒化アル
ミを使用した窒化アルミ基板5を接続し、該窒化アルミ
基板5上にヒートシンクをなす銅プレート21を介して
パワートランジスタ9を実装し、配線パターン4とパワ
ートランジスタ9のソース又はエミッタとを接続するよ
うにした。このことから、実施の形態1と同様の効果を
得ることができると共に、ヒートシンクをなす銅プレー
ト21上にパワートランジスタ9を半田付けする製造設
備が標準設備として存在することから、製造工程を変更
する必要がなく製造効率を向上させることができる。
では、高熱伝導絶縁物5aとして窒化アルミニウムを使
用した場合を例にして説明したが、本発明はこれに限定
するものではなく、高熱伝導絶縁物5aとして、アルミ
ナ(Al2O3)、シリカ(SiO2)、ジルコニア(Z
rO2)、窒化ケイ素(Si3N4)、窒化ホウ素(B
N)又は炭化ケイ素(SiC)等の誘電率を有する材料
を使用してもよい。
の混成集積回路によれば、金属基板上に形成された配線
パターン上に高熱伝導絶縁物を介してパワートランジス
タを実装し、該配線パターンとパワートランジスタのキ
ャリアを供給する端子、具体的にはバイポーラトランジ
スタの場合はエミッタ、MOSトランジスタの場合には
ソースとを接続するようにした。この際、高熱伝導絶縁
物は、両面を導体で狭着され、パワートランジスタが固
着される導体の表面にはワイヤをボンディングするため
にニッケルメッキが施されている。このことから、パワ
ートランジスタと金属基板との間に形成された配線パタ
ーンがシールド層をなすため、パワートランジスタのス
イッチングによって発生するスイッチングノイズの金属
基板への貫通を防止することができ、外部の機器に影響
を及ぼさないようにすることができる。
クをなすプレート状の熱伝導物を介して高熱伝導絶縁物
に固着されるようにした。このことから、ヒートシンク
をなす熱伝導物上にパワートランジスタを固着する製造
設備が標準設備として存在することから、製造工程を変
更する必要がなく製造効率を向上させることができる。
の構造例を示した概略図である。
構造を示した概略の回路図である。
の他の例を示した概略の回路図である。
の構造例を示した概略図である。
ある。
路図である。
Claims (5)
- 【請求項1】 高周波信号によってスイッチングを行う
パワートランジスタが金属基板上に実装される混成集積
回路において、 上記パワートランジスタは、プレート状の高熱伝導絶縁
物を介して、金属基板上に形成された配線パターン上に
実装されると共に、該配線パターンとパワートランジス
タにおけるキャリアを供給する端子とを電気的に接続す
ることを特徴とする混成集積回路。 - 【請求項2】 上記パワートランジスタはバイポーラト
ランジスタであり、上記パワートランジスタにおけるキ
ャリアを供給する端子は該バイポーラトランジスタのエ
ミッタであることを特徴とする請求項1に記載の混成集
積回路。 - 【請求項3】 上記パワートランジスタはMOSトラン
ジスタであり、上記パワートランジスタにおけるキャリ
アを供給する端子は該MOSトランジスタのソースであ
ることを特徴とする請求項1に記載の混成集積回路。 - 【請求項4】 上記高熱伝導絶縁物は、両面を導体で狭
着され、パワートランジスタが固着される導体の表面に
はニッケルメッキが施されていることを特徴とする請求
項1から請求項3のいずれかに記載の混成集積回路。 - 【請求項5】 上記パワートランジスタは、ヒートシン
クをなすプレート状の熱伝導物を介して高熱伝導絶縁物
に固着されることを特徴とする請求項1から請求項4の
いずれかに記載の混成集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14649999A JP2000340721A (ja) | 1999-05-26 | 1999-05-26 | 混成集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14649999A JP2000340721A (ja) | 1999-05-26 | 1999-05-26 | 混成集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000340721A true JP2000340721A (ja) | 2000-12-08 |
Family
ID=15409018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14649999A Pending JP2000340721A (ja) | 1999-05-26 | 1999-05-26 | 混成集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000340721A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004128451A (ja) * | 2002-07-30 | 2004-04-22 | Toyota Industries Corp | 低膨張材料の製造方法及び低膨張材料を用いた半導体装置 |
KR100437765B1 (ko) * | 2001-06-15 | 2004-06-26 | 엘지전자 주식회사 | 고온용 기판을 이용한 박막트랜지스터 제조방법과 이를 이용한 표시장치의 제조방법 |
JP2010108955A (ja) * | 2008-10-28 | 2010-05-13 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
-
1999
- 1999-05-26 JP JP14649999A patent/JP2000340721A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100437765B1 (ko) * | 2001-06-15 | 2004-06-26 | 엘지전자 주식회사 | 고온용 기판을 이용한 박막트랜지스터 제조방법과 이를 이용한 표시장치의 제조방법 |
US7098473B2 (en) | 2001-06-15 | 2006-08-29 | Lg Electronics Inc. | Thin film transistor, and organic EL display thereof |
JP2004128451A (ja) * | 2002-07-30 | 2004-04-22 | Toyota Industries Corp | 低膨張材料の製造方法及び低膨張材料を用いた半導体装置 |
JP2010108955A (ja) * | 2008-10-28 | 2010-05-13 | Fuji Electric Systems Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6002147A (en) | Hybrid microwave-frequency integrated circuit | |
KR20010071766A (ko) | 반도체 소자용 캡슐 | |
JPH10125830A (ja) | 高周波モジュールおよびその製造方法 | |
US11688673B2 (en) | Integrated passive device (IPD) components and a package and processes implementing the same | |
US4901203A (en) | Hybrid integrated circuit module assembly | |
KR100338655B1 (ko) | 이중 접지를 지닌 알에프 전력 패키지 | |
JPH06283881A (ja) | 高周波モジュール装置及びその製造方法 | |
EP0878025B1 (en) | Semiconductor device with a high-frequency bipolar transistor on an insulating substrate | |
JP2000340721A (ja) | 混成集積回路 | |
EP1149419B1 (en) | Multi-chip module for use in high-power applications | |
US6292368B1 (en) | Electrical power component mounted by brazing on a support and corresponding mounting process | |
JPH0563454A (ja) | 半導体装置 | |
JPH1197818A (ja) | 実装配線基板 | |
JPH08274228A (ja) | 半導体搭載基板、電力用半導体装置及び電子回路装置 | |
JP2002118215A (ja) | 半導体装置 | |
JP2758321B2 (ja) | 回路基板 | |
JP2867737B2 (ja) | 混成集積回路 | |
JPH0746007A (ja) | 電力用基板および高周波用電力増幅器 | |
CN117894765A (zh) | 双面散热的集成功率模块 | |
EP4352787A1 (en) | Integrated passive device (ipd) components and a package and processes implementing the same | |
JPH1056108A (ja) | 半導体チップ実装用基板とその製造方法並びに半導体装置 | |
JPH043997A (ja) | 回路基板及びその製造方法 | |
JPH06163759A (ja) | 半導体素子が搭載された装置 | |
JPH0855929A (ja) | 混成集積回路装置 | |
JPH0340452A (ja) | 半導体集積回路用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061027 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |