JPH06163759A - 半導体素子が搭載された装置 - Google Patents

Abstract

(57)【要約】 【構成】 電極パッドが設けられた基板と、該基板上に
設けられ、外周部に電気的接続リードを有する半導体素
子と、該半導体素子の近傍に配置された冷却用部材とか
らなり、前記半導体素子の電気的接続リードが前記基板
の電極パッドに電気的に接続され、前記冷却用部材が前
記電気的接続リードの一部または全体を覆い、かつ、電
位の安定したノードに接続されてなる半導体素子が搭載
された装置。 【効果】 半導体素子に付属する電気的接続リードの特
性インピーダンスおよび該リード間の電磁的結合を低減
できるとともに、半導体素子の冷却効果を向上させるこ
とができる。さらに、構造が簡単であるため、安価な製
造コストでその実装が実現できるという効果がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子機器に実装される
半導体素子が搭載された装置に関するものである。さら
に詳しくは、回路基板などの基板に他の電子部品と共に
搭載される半導体素子の接続されるリード部分の電磁相
互作用の影響を少なくし、半導体素子に信号を正確かつ
高速に入出力しうる、半導体素子が搭載された装置に関
する。

【０００２】

【従来の技術】図１３はたとえば特開平３−３６７４３
号公報に示された従来の半導体素子が搭載された装置
（以下、半導体搭載装置という）を模式的に示した図
で、（ａ）は平面図、（ｂ）はその側面図である。図１
３において、半導体素子１に、バンプとして形成された
電極２ａは、フィンガー３の電気的接続リード４ａとボ
ンディングされ、回路基板５のパターン６ａと接続され
る。電気的接続リード４ｂは、絶縁層７ａを介して電気
的接続リード４ａと接着されている。そして電気的接続
リード４ｂは、半導体素子１の電極２ｂとボンディング
され、他端は回路基板５のパターン６ｂと接続される。
電気的接続リード４ｂの外側には、さらに絶縁層７ｂが
接着されている。

【０００３】前記のような構成においては、フィンガー
３の電気的接続リード４ａ、４ｂに絶縁層７ａ、７ｂを
装着することで、該リードの特性インピーダンスおよび
リード間の電磁結合を低減している。

【０００４】また、図１４は特開平３−２８６５６８号
公報に示された従来の半導体搭載装置を模式的に示した
図である。図１４において回路基板５の表面には絶縁層
７を介して電極パッド２とその両端に遮蔽電極８が形成
されている。

【０００５】このようにすることで、電極パッド２周辺
の少なくとも一部に遮蔽電極８を形成し、該遮蔽電極８
を電極パッド２の動作電位と同等か約半分の直流電位に
保つことで、該電極パッド２を流れる信号の伝播速度を
高速化している。

【０００６】

【発明が解決しようとする課題】前記特開平３−３６７
４３号公報に開示されているような構成の半導体搭載装
置では、フィンガー周辺部の構造が複雑になる。また、
その製造プロセスが複雑になり、これに伴う製造コスト
が高価となるなどの問題がある。また、前記の半導体搭
載装置では、実装形態がワイヤボンディングのばあいに
は電気的接続リードの特性インピーダンスや該リード間
の電磁結合を低減させることができない。

【０００７】一方特開平３−２８６５６８号公報に開示
されている半導体搭載装置では、遮蔽電極は電極パッド
間の電磁結合を低減させるための遮蔽効果の機能しか果
たさない。結果的に少機能の割に製造コストが高くなる
欠点をもつ。

【０００８】本発明は上記のような問題を解消するため
になされたもので、電気的接続リードと回路基板間との
特性インピーダンスのミスマッチを低減してリードに発
生する反射ノイズを低減すると共に、回路基板上での電
極パッド間および電気的接続リード間の電磁結合および
回路基板間の電磁結合を低減でき、さらには装置の冷却
効果を向上させた、半導体素子に信号を正確かつ高速に
入出力しうる、半導体搭載装置をうることを目的とす
る。

【０００９】さらに、本発明の他の目的は、半導体素子
に給電する給電層と対向する半導体素子を設けるダイパ
ッドの相互の容量性結合を大きくして給電層のグラウン
ドに対するインピーダンスを低減させ、かつリードおよ
び回路基板間の特性インピーダンスのミスマッチによる
反射ノイズを低減し、半導体素子に信号を正確かつ高速
に入出力しうる、半導体搭載装置をうることにある。

【００１０】

【課題を解決するための手段】請求項１記載の発明の半
導体搭載装置は、電極パッドが設けられた基板と、該基
板上に設けられ、外周部に電気的接続リードを有する半
導体素子と、該半導体素子の近傍に配置された冷却用部
材とからなり、前記半導体素子の電気的接続リードが前
記基板の電極パッドに電気的に接続され、前記冷却用部
材が前記電気的接続リードの一部または全体を覆い、か
つ、電位の安定したノードに接続されたものである。

【００１１】請求項２記載の発明の半導体搭載装置は、
複数個の電極パッドが設けられた基板と、該複数個の電
極パッドの近傍にその周縁が配置するように設けられた
ダイパッドと、該ダイパッド上に設けられた半導体素子
とからなり、該半導体素子の電極端子と前記基板の電極
パッドとが電気的に接続されたものである。

【００１２】請求項３記載の発明の半導体搭載装置は、
誘電体を挟んで少なくとも２層の対向する給電パターン
が設けられた基板と、該基板の表面における前記給電パ
ターンの直上に絶縁層およびダイパッドを介して設けら
れた半導体素子とからなり、前記給電パターンが前記半
導体素子ごとまたは複数の半導体素子ごとに設けられた
ものである。

【００１３】請求項４記載の発明の半導体搭載装置は、
電極パッドが設けられた基板と、該電極パッドの近傍に
その周縁が配置するように設けられたダイパッドと、該
ダイパッド上に設けられた半導体素子と、該ダイパッド
上において前記半導体素子の周囲に設けられた冷却用部
材とからなり、前記半導体素子の電極端子と前記基板の
電極パッドとが電気的に接続されているものである。

【００１４】

【作用】本発明における半導体搭載装置について、請求
項１記載の発明では、半導体素子に設置される冷却用部
材は該半導体素子の電気的接続リードに近接しており、
電位の安定したノードに接続されている。そのため、該
リードおよび冷却用部材間の距離を調節して相互の電磁
結合を適正とすることで、該リードおよび基板間の特性
インピーダンスのミスマッチを低減でき、該リードに発
生する反射ノイズを低減できる。さらに該冷却用部材を
該半導体素子にくらべて大きく設定しているので従来の
冷却用部材にくらべ表面積を大きくとることが可能なた
め、前記半導体素子の冷却効果が向上する。

【００１５】また、請求項２記載の発明では、半導体素
子を搭載するダイパッドの面積が大きく、前記半導体素
子の外周部に設置した複数の電極パッドに近接している
ので、相互の電極パッド間を遮蔽すべく前記ダイパッド
の形状を調節することで、電極パッド間の電磁結合が低
減される。

【００１６】さらに、請求項３記載の発明では、半導体
素子に給電するための層が対向し、かつ該半導体素子の
近傍に設置されているので、対向させる層間の距離をで
きるだけ小さくして相互の容量性結合を大きくすること
によって、給電層のグラウンドに対するインピーダンス
が低減される。

【００１７】さらに、請求項４記載の発明では、ダイパ
ッドの表面積が半導体素子にくらべて大きく、かつ、前
記ダイパッド上に冷却用部材が設置されているので、装
置の冷却効果が向上し、かつ、基板間の電磁結合が低減
される。

【００１８】

【実施例】

［実施例１］本発明の一実施例である半導体搭載装置に
ついて、図面を参照しながら説明する。図１（ａ）およ
び（ｂ）は本発明の一実施例である半導体搭載装置を異
なる方向からみた側面図である。図１において、１は半
導体素子である。４は半導体素子１の外周部に付属する
電気的接続リードであり、バンプ（電極パッド）９とボ
ンディングされ、回路基板５のパターン６と接続されて
いる。１０は前記半導体素子１の上部に絶縁層７を介し
て設置された、フィンを有する冷却用部材であり、半導
体素子１にくらべて大きく、リード４直上近傍まで半導
体素子１を覆う形態で設置されている。

【００１９】本実施例１において冷却用部材１０は、電
気的接続リード４に近接して設けられており、電位の安
定したノードたとえばグラウンド層に接続されている。
前記冷却用部材１０と前記リード４とのあいだの距離を
たとえば該リード４の直径に相当する値とすべく調節し
て相互の電磁結合が該リード４と回路基板５間の電磁結
合と同程度となるようにすることにより、該リード４お
よび回路基板５間の特性インピーダンスのミスマッチに
よる反射ノイズを低減できる。また、従来の冷却用部材
に比べ表面積を大きくとることが可能なため、半導体素
子１の冷却効果が向上する。

【００２０】［実施例２］図２には前記実施例１の一部
を変更した他の実施例の半導体搭載装置が示されてい
る。図２において（ａ）、（ｂ）は異なる方向からみた
側面図である。基板５上に、半導体素子１の上部に設置
される冷却用部材１０を電気的接続リード４の側面部に
も近接させるべく、冷却用部材１０にキャビティが設け
られており、相互のリード４間を覆う形態をなしてい
る。冷却用部材１０は実施例１と同様に電位の安定した
ノードに接続されている。冷却用部材１０および前記リ
ード４間の距離を調節して相互の電磁結合を適正とする
ことにより、実施例１ と同様にリード４間の特性イン
ピーダンスのミスマッチによる反射ノイズを低減でき
る。また、冷却用部材１０で隣接するリード間を覆うこ
とでリード間の電磁結合を低減できる。さらに、冷却用
部材１０の表面積を大きくとることが可能なため、半導
体素子１の冷却効果を向上させることができる。

【００２１】［実施例３］図３には本発明の第３の実施
例である半導体搭載装置の概略図が示されている。

【００２２】図３において（ａ）は斜視図、（ｂ）は平
面図、（ｃ）はＡＡにおける断面図である。

【００２３】回路基板５上において、半導体素子１は銅
あるいは鉄ニッケル合金などからなるダイパッド１１の
直上に設置されている。半導体素子１は電気的接続リー
ド４によりダイパッド１１の外周部に配列された複数個
の電極パッド１２と接続されている。ダイパッド１１は
半導体素子１に比べ表面積を大きくとり、相互の電極パ
ッド間を含む３方向から各々の電極パッド１２を囲むよ
うに設置されている。

【００２４】本実施例３において、相互の電極パッド間
を含む３方向から各々の電極パッド１２を囲むようにダ
イパッド１１を形成することで、電極パッド１２間の電
磁結合を低減できる。このばあい、該電極パッド１２か
ら該ダイパッド１１外部へ展開する配線パターンを回路
基板上で設定することが可能なため半導体搭載装置の高
密度化が可能となる。

【００２５】［実施例４］図４は実施例３の変形した例
である。

【００２６】図４（ａ）はその平面図であり、（ｂ）は
ＡＡにおける断面図である。

【００２７】前記実施例３では各電極パッドがダイパッ
ドによって３方向から囲まれるように設けられたが、本
実施例では図４に示すように、電極パッド１２の外周が
ダイパッドによって４方向から取り囲まれるように設け
られている。ダイパッド１１の形状をこのように電極パ
ッド１２を４方向から取り囲む形とすることで実施例３
のばあいよりもさらに効果的に電極パッド１２間の電磁
結合を低減することができる。また、電極パッド１２は
たとえばバイアホールおよび基板内配線を介してダイパ
ッド１１外部の線路あるいは素子と接続することが可能
である。

【００２８】［実施例５］図５は前記実施例３のさらに
変形した例であり、（ａ）は平面図、（ｂ）はＡＡにお
ける断面図である。図５において回路基板上に形成され
たダイパッド１１の表面に凹凸を設けて表面積を大きく
し、この凹凸を電気的接続リード４に近接させて設けた
ものである。本実施例ではダイパッド１１を実施例３と
同様に相互のパッド間を含む３方向から各々のパッド１
２を囲むように形成し該ダイパッド１１の形状を調節す
ることで、相互のパッド間で発生する電磁結合が低減
し、さらにダイパッド１１、とくにその表面の凹凸をた
とえばリード４の直径程度の距離を保つように該リード
４に近接させ、相互の電磁結合、とくに誘導性結合を低
減することでリード４の特性インピーダンスが低減す
る。ダイパッド１１の形状は、たとえば実施例３に示し
た平板状のダイパッド上において半導体素子を四方から
とり囲むような形態で細長い直方体の導体を直接ダイパ
ッドに装着することにより実現できる。また、この凹凸
部の表面には絶縁層７を設けるのが、リード４との接触
を避ける点から好ましい。また該ダイパッド１１の表面
に凹凸を設けて表面積を大きくとることで、半導体素子
１の冷却効果が一層向上する。

【００２９】［実施例６］図６は本発明のさらに他の実
施例を示す半導体搭載装置の模式図であり、（ａ）は側
面図、（ｂ）は平面図である。回路基板５上には、給電
層１３ａおよび導体のダイパッド１１があり、給電層１
３ａとダイパッド１１間には酸化シリコンなどからなる
電気的絶縁層７が形成されている。半導体素子１はダイ
パッド１１の直上に設けられており、電気的接続リード
４を介しダイパッド１１の外周部に配置された複数の電
極パッド１２ａと接続されている。前記回路基板５の内
部には給電層１３ｂ、信号層１４およびグラウンド層１
５が形成されており、信号層１４は電極パッド１２ａ
に、また給電層１３ｂおよびグラウンド層１５はそれぞ
れ回路基板５上の給電層１３ａおよびダイパッド１１に
基板内配線により接続されている。

【００３０】本実施例において、ダイパッド１１を電気
的絶縁層７を介し給電層１３ａに近接させることによ
り、給電層１３ａおよびダイパッド１１間の容量性結合
が増大し、給電層１３ａのグラウンド層１５に対するイ
ンピーダンスが低減する。またダイパッド１１および電
気的接続リード４間の電磁結合が適正な値となるよう相
互の距離を調節することにより、リード４および回路基
板５間の特性インピーダンスのミスマッチによる反射ノ
イズを低減できる。

【００３１】［実施例７］図７には前記実施例６のさら
に変形した例が示されており、（ａ）は側面図、（ｂ）
は平面図である。図７においては電気的絶縁層７が給電
層１３ａおよびダイパッド１１間のみならず該ダイパッ
ド１１直上にまで形成されているものである。これによ
り実施例６と同様に、給電層１３ａのグラウンド層１５
に対するインピーダンスを低減できる。さらにダイパッ
ド１１および電気的接続リード４間の距離のみならずダ
イパッド１１直上の絶縁層７の層厚も調節することによ
り、リード４および回路基板５間の特性インピーダンス
のミスマッチによる反射ノイズをより効率よく低減でき
る。

【００３２】［実施例８］前記実施例６の一変形例とし
て、電気的絶縁層７に、たとえば酸化チタニウム、チタ
ン酸バリウム、チタン酸鉛ジルコニウムなどの強誘電体
を用いる。電気的絶縁層７の層厚を小さくし、かつ適正
な強誘電体を用いて給電層１３ａおよびダイパッド１１
間の容量性結合を大きくすることにより、給電層１３ａ
のグラウンド層に対するインピーダンスを低減できる。

【００３３】［実施例９］図８は本発明のさらに他の実
施例である半導体搭載装置を示す斜視図である。図８に
おいて、半導体素子１およびフィンを有する冷却用部材
１０が、回路基板５の上に設けられた導体のダイパッド
１１の直上に並列に配置されている。該ダイパッド１１
は前記半導体素子１に比べ表面積が大きく、外周部に複
数個配置された電極パッド１２を囲むように配置されて
いる。そして半導体素子１は電気的接続リード４により
該電極パッド１２と接続されている。

【００３４】本実施例では、ダイパッド１１の形状を電
極パッド１２を囲むように形成することにより、各電極
パッド１２間の電磁結合を低減することができ、またダ
イパッド１１の表面積を半導体素子１にくらべて大きく
し、ダイパッド１１の外周部の電極パッド１２の近傍に
まで形成することにより、回路基板間の電磁結合を低減
できる。さらにダイパッド１１の直上に、半導体素子１
と並列にフインを有する冷却用部材１０を設置すること
により、半導体素子１の冷却効果を向上させることがで
きる。

【００３５】［実施例１０］図９は前記実施例９をさら
に変形した例を示している。本実施例では、図９に示す
ように円柱状のものを冷却用部材１０として用いてい
る。このばあい、実施例９に示すフィン形状のものより
簡単な構造の冷却用部材により、実施例９と同様に半導
体素子１の冷却効果を向上させることができる。また実
施例９と同様にダイパッド１１の表面積を半導体素子１
にくらべて大きくし、ダイパッド１１の外周部の電極パ
ッド１２に近接させて形成し、かつ、その形状を調節す
ることにより回路基板上のパッド１２間および回路基板
が複数個あるばあいに該基板相互間の電磁結合を低減で
きる。

【００３６】［実施例１１］図１０は前記実施例９をさ
らに変形した例を示している。本実施例では、冷却用部
材１０としてフィン形状のものより構造が簡単な針状の
ものを用い、ダイパッド１１上に設けたものである。電
気的接続リード４の近傍にも冷却用部材１０を設け、か
つ冷却用部材１０の数および位置を調節してリード４お
よび冷却用部材１０間の電磁結合を適正とすることによ
り、リード４の特性インピーダンスのミスマッチによる
反射ノイズを低減できる。さらにリード４間にも冷却用
部材１０を設置することによりリード４間の電磁結合が
低減できる。また実施例９に示すフィン形状のものより
簡単な構造の冷却用部材により、実施例９と同様に半導
体素子１の冷却効果を向上させている。そして実施例９
と同様にダイパッド１１の表面積を半導体素子１にくら
べて大きくし、ダイパッド１１の外周部の電極パッド１
２に近接させて形成し、かつその形状を調節することに
より、回路基板上の電極パッド間および回路基板間の電
磁結合が低減する。

【００３７】［実施例１２］図１１は実施例９をさらに
変形した例を示している。図１１ａはその斜視図、同１
１ｂは断面図である。冷却用部材１０が、半導体素子１
全体を覆い、かつ、ダイパッド１１に接触する形態で半
導体素子１の外周部に設置されている。ダイパッド１１
は実施例９と同様に半導体素子１にくらべ表面積が大き
く設定されている。前記冷却用部材１０が半導体素子１
の全体を覆い、かつダイパッド１１に接触する形態で設
けられることにより、冷却用部材１０に加えダイパッド
１１からの放熱が増し、半導体素子１の冷却効果が向上
する。また実施例９と同様にダイパッド１１はその表面
積を半導体素子１にくらべ大きくし、ダイパッド１１の
外周部の電極パッド１２に近接させて形成し、かつ、そ
の形状を調節することにより回路基板５上のパッド１２
間および回路基板が複数個あるばあいの回路基板５相互
間の電磁結合を低減することができる。なお、半導体素
子１の表面および電気的接続リード４の表面には絶縁層
７が設けられ、冷却用部材１０との短絡を防止してい
る。

【００３８】［実施例１３］図１２は実施例９をさらに
変形した例の断面を示している。回路基板５上に半導体
素子１、ダイパッド１１および冷却用部材１０が設置さ
れており、半導体素子１は基板５上にフリップチップ法
で実装され、リード４を介しバンプ９と接続されてい
る。ダイパッド１１は半導体素子１にくらべ表面積が大
きく、かつバンプ９を四方から取り囲む形態で近接して
おり、冷却用部材１０はダイパッド１１の直上に、素子
１と並列に配置されている。このばあい、ダイパッド１
１、リード４およびバンプ９間の電磁結合、とくに誘導
性結合を低減すべくダイパッド１１の形状を調節するこ
とにより、相互の特性インピーダンスのミスマッチによ
る反射ノイズを低減できる。またダイパッド１１の表面
積が大きく形成されているので、実施例９と同様に回路
基板５間の電磁結合を低減できる。さらにダイパッド１
１を介し冷却用部材１０から放熱させることにより、冷
却用部材を用いた従来の半導体素子の冷却方法にくらべ
簡単な装着法で従来と同様の冷却効果がえられる。

【００３９】

【発明の効果】以上の説明から明らかなように、本発明
によれば、電気的接続リードおよび回路基板の電極パッ
ド間の電磁結合を低減でき、特性インピーダンスのミス
マッチを低減でき、リードに発生する反射ノイズを低減
できると共に、半導体素子の冷却効果を向上させるとい
う効果がある。さらに、回路基板間の電磁結合を低減で
き、その結果半導体素子への信号を正確かつ高速に入出
力しうるという効果がある。

【００４０】また、誘電体を挟んでなる少なくとも２層
の対向する給電パターンを半導体素子ごと、あるいは複
数の半導体素子ごとに設定し、かつ給電パターン直上に
前記半導体素子を設置する構成とし、対向させる層間の
距離をできるだけ小さくして相互の容量性結合を大きく
することにより、給電層のグラウンドに対するインピー
ダンスを低減でき、その結果半導体素子への信号を正確
かつ高速に入出力しうるという効果がある。

【００４１】また、直上に半導体素子を搭載するダイパ
ッドの面積を半導体素子にくらべ大きくとり、かつ、ダ
イパッド直上に半導体素子と並列に冷却用部材を設置す
ることにより、装置の冷却効果を向上させ、かつ回路基
板間の電磁結合を低減でき、その結果半導体素子への信
号を正確かつ高速に入出力しうるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例１による半導体搭載装置を示す
図であり、（ａ）および（ｂ）は各々、相異なる方向か
ら見た側面図である。

【図２】本発明の実施例２による半導体搭載装置を示す
図であり、（ａ）および（ｂ）は各々、相異なる方向か
ら見た側面図である。

【図３】本発明の実施例３による半導体搭載装置を示す
図であり、（ａ）は斜視図、（ｂ）は該装置の平面図、
（ｃ）は断面図である。

【図４】本発明の実施例４による半導体搭載装置を示す
図であり、（ａ）は該装置の平面図、（ｂ）は断面図で
ある。

【図５】本発明の実施例５による半導体搭載装置を示す
図であり、（ａ）は該装置の平面図、（ｂ）は断面図で
ある。

【図６】本発明の実施例６による半導体搭載装置を示す
図であり、（ａ）は側面図、（ｂ）は該装置の平面図で
ある。

【図７】本発明の実施例７による半導体搭載装置を示す
図であり、（ａ）は側面図、（ｂ）は該装置の平面図で
ある。

【図８】本発明の実施例９による半導体搭載装置の斜視
図である。

【図９】本発明の実施例１０による半導体搭載装置の斜
視図である。

【図１０】本発明の実施例１１による半導体搭載装置の
斜視図である。

【図１１】本発明の実施例１２による半導体搭載装置を
示す図であり、（ａ）は斜視図、（ｂ）は断面図であ
る。

【図１２】本発明の実施例１３による半導体搭載装置の
断面図である。

【図１３】従来の半導体搭載装置を模式的に示す図であ
り、（ａ）は平面図、（ｂ）は側面図である。

【図１４】従来の半導体搭載装置を模式的に示す側面図
である。

【符号の説明】

１ 半導体素子 ２、２ａ、２ｂ 電極 ４、４ａ、４ｂ 電気的接続リード ５ 回路基板 ６ パターン １０ 冷却用部材 １１ ダイパッド

フロントページの続き (72)発明者 高田 充幸 尼崎市塚口本町８丁目１番１号 三菱電機 株式会社材料デバイス研究所内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 電極パッドが設けられた基板と、該基板
   上に設けられ、外周部に電気的接続リードを有する半導
   体素子と、該半導体素子の近傍に配置された冷却用部材
   とからなり、前記半導体素子の電気的接続リードが前記
   基板の電極パッドに電気的に接続され、前記冷却用部材
   が前記電気的接続リードの一部または全体を覆い、か
   つ、電位の安定したノードに接続されてなる半導体素子
   が搭載された装置。
2. 【請求項２】 複数個の電極パッドが設けられた基板
   と、該複数個の電極パッドの近傍にその周縁が配置する
   ように設けられたダイパッドと、該ダイパッド上に設け
   られた半導体素子とからなり、該半導体素子の電極端子
   と前記基板の電極パッドとが電気的に接続されてなる半
   導体素子が搭載された装置。
3. 【請求項３】 誘電体を挟んで少なくとも２層の対向す
   る給電パターンが設けられた基板と、該基板の表面にお
   ける前記給電パターンの直上に絶縁層およびダイパッド
   を介して設けられた半導体素子とからなり、前記給電パ
   ターンが前記半導体素子ごとまたは複数の半導体素子ご
   とに設けられてなる半導体が搭載された装置。
4. 【請求項４】 電極パッドが設けられた基板と、該電極
   パッドの近傍にその周縁が配置するように設けられたダ
   イパッドと、該ダイパッド上に設けられた半導体素子
   と、該ダイパッド上において前記半導体素子の周囲に設
   けられた冷却用部材とからなり、前記半導体素子の電極
   端子と前記基板の電極パッドとが電気的に接続されてな
   る半導体素子が搭載された装置。