KR20060074829A - 적층형 반도체 장치 - Google Patents

적층형 반도체 장치 Download PDF

Info

Publication number
KR20060074829A
KR20060074829A KR1020050119309A KR20050119309A KR20060074829A KR 20060074829 A KR20060074829 A KR 20060074829A KR 1020050119309 A KR1020050119309 A KR 1020050119309A KR 20050119309 A KR20050119309 A KR 20050119309A KR 20060074829 A KR20060074829 A KR 20060074829A
Authority
KR
South Korea
Prior art keywords
ground
spacer
semiconductor element
bonding
wiring
Prior art date
Application number
KR1020050119309A
Other languages
English (en)
Inventor
게이 무라야마
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20060074829A publication Critical patent/KR20060074829A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

스페이서(spacer)를 개재하여 적층된 복수의 반도체 소자를 포함하는 적층형 반도체 장치가 개시된다. 본딩 배선에 따른 전기적 특성을 개선하고 좁은 피치를 확보한다. 적층형 반도체 장치는 배선 기판(1)상에 고착된 하단 반도체 소자(2)와, 하단 반도체 소자(2) 상에 고착된 절연 스페이서(4)와, 절연 스페이서(4) 상에 고착되고 그 상면의 일부분 또는 전체에 형성된 접지 도체막을 갖는 접지 스페이서(10)와, 하단 반도체 소자(2)와 배선 기판(1) 사이와, 상단 반도체 소자(5)와 배선 기판(1) 사이와, 접지 스페이서(1)의 접지 도체막과 배선 기판(1)의 접지용 단자 사이에 각각 전기적으로 접속하는 본딩 배선(3, 6, 12)과, 본딩 배선을 밀봉하는 밀봉 수지(7)를 포함한다.
스페이서, 적층형, 배선 기판, 접지, 반도체 소자

Description

적층형 반도체 장치{STACKED-TYPE SEMICONDUCTOR DEVICE}
도 1은 종래의 적층형 반도체 장치의 단면도.
도 2는 종래의 적층형 반도체 장치의 평면도.
도 3은 본 발명의 제 1 실시예에 따른 적층형 반도체 장치의 단면도.
도 4는 본 발명의 제 1 실시예에 따른 적층형 반도체 장치의 평면도.
도 5는 본 발명의 제 2 실시예에 따른 적층형 반도체 장치의 단면도.
도 6은 본 발명의 제 2 실시예에 따른 적층형 반도체 장치의 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1…배선 기판
2…하단 반도체 소자
3, 6, 12, 16, 18…본딩 배선
4…스페이서
5…상단 반도체 소자
7…밀봉 수지
8…접착제
10…접지 스페이서
본 발명은 복수의 반도체 소자가 적층 구조로 구성된 적층형 반도체 장치에 관한 것이며, 특히, 반도체 소자를 접속하는 본딩 배선이 길어짐으로 인한 전기적 특성이 열화되는 것을 방지하여 적층형 반도체 장치의 신뢰성을 향상시키는 데 유리한 기술에 관한 것이다.
종래 기술에서는, 배선 기판상에 적층된 복수의 반도체 소자를 포함하는 반도체 장치를 적층형 반도체 장치라고 부른다. 적층형 반도체 장치는 다른 기능들을 제공하거나 증가된 메모리 용량을 확보하기 위하여 제어 칩과 메모리 칩 등과 같은 복수의 반도체 소자가 배선 기판상에 적층된 복합형 반도체 장치이다.
적층형 반도체 장치는 모바일 전화와 디지털 카메라 등과 같은 소형의 전자 부품, 고밀도 전자 장치 및 광학 장치로써 사용가능한 응용에서 찾아볼 수 있다.
도 1 및 도 2는 종래의 적층형 반도체 장치를 나타낸다. 배선 기판(1)의 상면에는 하단 반도체 소자(2)가 탑재되고, 하단 반도체 소자(2)와 배선 기판(1)은 본딩 배선(3)에 의해 서로 전기적으로 접속된다. 하단 반도체 소자(2)의 상면에는 스페이서(4)가 배치되고, 스페이서(4) 상에는 상단 반도체 소자(5)가 탑재된다. 상단 반도체 소자(5)와 배선 기판(1)은 필요에 따라 본딩 배선(6)에 의해 서로 전기적으로 접속되고, 후에 반도체 소자(2, 5), 스페이서(4), 본딩 배선(3, 6) 등을 몰딩 수지로 밀봉함으로써 적층형 반도체 장치가 완성된다.
본 발명과 관련된 종래의 기술로써, 일본국 공개특허 제(JP-A)2002-217354호 공보에서는 본딩 배선 사이의 전기적 단락의 위험성을 줄이기 위해 배선 릴레이(relay) 부재를 사용하였다.
구체적으로는, JP-A-2002-217354에 개시된 적층형 반도체 장치에서, 배선 기판상에 하단 반도체 소자가 고착되고, 하단 반도체 소자상에 배선 릴레이 부재가 고착되고, 배선 릴레이 부재상에 상단 반도체 소자가 고착된다. 배선 기판과 하단 반도체 소자는 제 1 본딩 배선에 의해 서로 접속되고, 상단 반도체 소자와 배선 릴레이 부재는 제 2 본딩 배선에 의해 서로 접속된다. 또한, 배선 릴레이 부재와 배선 기판은 제 3 본딩 배선에 의해 서로 접속된다. 제 1 내지 재 3 본딩 배선은 수지로 밀봉된다.
다른 종래의 기술로써, 일본국 공개특허 제(JP-A)2004-158747호 공보는 복수의 반도체 소자가 적층되어 하나의 반도체 패키지로 밀봉되고, 적어도 하나의 반도체 소자가 금 배선을 사용하는 배선 본딩에 의해 다른 반도체 소자와 반도체 패키지의 외부에 접속되는 적층형 반도체 장치와 제조 방법을 개시한다. 이 종래의 기술에서, 입출력 단자와 배선 본딩 간섭 영역을 제외한 금 배선에 의해 접속된 반도체 소자의 모든 기능면은 금 배선 루프(loop)의 상면보다 큰 높이를 갖는 스페이서가 형성되어 있다.
상술한 바와 같이, 도 1 및 도 2 또는 JP-A-2002-217354 또는 JP-A-2004-158747 등과 같은 종래 기술 문서에 개시된 종래의 적층형 반도체 장치에서는, 반도체 소자 및/또는 복잡한 본딩 배선 사이의 전기적인 단락의 위험성은 스페이서의 개재 또는 적층된 상태의 복수의 반도체 소자 사이에 배선 중계 부재에 의해 회피 된다.
그러나, 도 1 및 도 2 또는 JP-A-2002-217354 또는 JP-A-2004-158747 등과 같은 종래 기술 문헌에 개시된 종래의 적층형 반도체 장치에서는, 스페이서 또는 반도체 소자 사이의 배선 중계 부재의 배치가 얽혀있는 본딩 배선으로 인한 전기적인 단락의 위험성을 경감시키지만, 반도체 소자를 접속하는 본딩 배선은 길어지고 접지 접속 단자에 대해 필요한 본딩 배선을 접속하는 배선 배치는 복잡해지며 동시에 본딩 배선의 전기적 특성을 향상시키는 것이 곤란해진다.
따라서, 복수의 반도체 소자를 반도체 소자 사이에 스페이서가 개재된 상태로 적층하여 구성한 적층형 반도체 장치를 제공하여, 본딩 배선과 관련된 전기적인 특성을 향상시킬 수 있고 좁은 피치를 실현할 수 있도록 하는 것이 본 발명의 목적이다.
이 목적을 달성하기 위해서, 본 발명에 따르면, 배선 기판과, 배선 기판에 고착된 하단 반도체 소자와, 하단 반도체 소자에 고착된 절연 스페이서와, 절연 스페이서에 고착되고 적어도 그 상면의 전체 또는 일부분에 접지 도체막을 갖는 접지 스페이서와, 접지 스페이서에 고착된 상단 반도체 소자와, 하단 반도체 소자와 배선 기판을 서로 전기적으로 접속하는 제 1 본딩 배선과, 상단 반도체 소자와 배선 기판을 서로 전기적으로 접속하는 제 2 본딩 배선과, 접지 스페이서의 접지 도체막과 배선 기판의 접지용 단자를 서로 전기적으로 접속하는 제 3 본딩 배선과, 제 1 내지 제 3 본딩 배선을 밀봉하는 밀봉 수지를 포함하는 적층형 반도체 장치가 제공된다.
본 발명에 따른 적층형 반도체 장치에 있어서, 스페이서뿐만 아니라 접지 스페이서는 배선 기판에 적측된 복수의 반도체 소자 사이에 개재되고, 접지 스페이서의 접지 도체막과 배선 기판의 접지용 단자는 제 3 본딩 배선에 의해 서로 전기적으로 접속된다. 그러므로, 하단 반도체 소자와 상단 반도체 소자 사이에 갭이 확보됨으로써 본딩 배선의 배치를 위한 공간이 확보된다. 동시에, 반도체 장치의 저면에서 상단 반도체 소자와 배선 기판을 전기적으로 접속하는 제 2 본딩 배선의 개수를 줄일 수 있다. 그러므로, 본딩 배선의 길이는 전체적으로 줄일 수 있다. 또한, 본딩 배선 사이의 단락의 위험성을 완화하는 동시에, 본딩 배선의 접속을 포함하여 전기적인 특성을 향상시킬 수 있다.
접지 스페이서는 절연판의 표면에서 서로로부터 분리된 복수의 금속면을 포함한다. 이들 금속면은 접지 도체막과 이에 더하여 전원용 도체 패턴을 포함한다. 상단 반도체 소자의 전원 단자와 접지 스페이서의 전원용 도체 패턴은 제 4 본딩 배선에 의해 서로 전기적으로 접속되고, 접지 스페이서의 전원용 도체 패턴과 배선 기판의 전원 단자는 제 5 본딩 배선에 의해 서로 전기적으로 접속된다.
상술한 바와 같이, 상단 반도체 소자의 전원 단자와 접지 스페이서의 전원용 도체 패턴이 제 4 본딩 배선에 의해 서로 전기적으로 접속되고, 접지 스페이서의 전원용 도체 패턴과 배선 기판의 전원 단자가 제 5 본딩 배선에 의해 서로 전기적으로 접속된 사실은 제 2 본딩 배선의 개수를 줄일 수 있으므로, 본딩 배선의 전체 길이를 더욱 줄일 수 있어 전기적인 특성을 향상시키는데 기여할 수 있다.
접지 스페이서는 신호용 도체 패턴을 더 포함하고, 상단 반도체 소자의 신호 단자와 접지 스페이서의 신호용 도체 패턴은 제 6 본딩 배선에 의해 서로 전기적으로 접속된다. 또한, 접지 스페이서의 신호용 도체 패턴과 배선 기판의 신호 단자는 제 7 본딩 배선에 의해 서로 전기적으로 접속된다.
상술한 바와 같이, 상단 반도체 소자의 신호 단자와 접지 스페이서의 신호용 도체 패턴 사이에 제 6 본딩 배선에 의한 전기적인 접속과, 접지 스페이서의 신호용 도체 패턴과 배선 기판의 신호 단자 사이에 제 7 본딩 배선에 의한 전기적인 접속은 제 2 본딩 배선의 개수와 본딩 배선의 길이를 더 줄일 수 있으므로, 전기적인 특성을 향상시킬 수 있다.
또한, 접지 스페이서는 금속 도체막으로 형성된 세라믹 재료로 이루어진 판상체(板狀體)를 포함한다.
본 발명의 실시예를 첨부한 도면을 참조하여 아래에 상세하게 설명한다.
도 3 및 도 4는 본 발명의 제 1 실시예에 따른 적층형 반도체 장치를 나타낸다. 하단 반도체 소자(2)는 배선 기판(1)의 상면의 소자 탑재 영역에 예를 들어, 접착제(8)를 사용하여 고착되고, 하단 반도체 소자(2)와 배선 기판(1)은 필요에 따라 본딩 배선(3)에 의해 서로 전기적으로 접속된다.
하단 반도체 소자(2)의 신호 전극과 단자는 주로 반도체 소자(2)의 상면의 주위 영역에 배치되고, 세라믹 등과 같은 절연 재료의 스페이서(4)는 반도체 소자(2)의 상면의 중앙 영역에 고착되어 본딩 배선(3) 등의 루프에 대한 갭을 확보한 다. 스페이서(4)는 하단 반도체 소자(2)의 평면 영역보다 더 작은 영역을 갖는 직사각형 판상체 부재이며 스페이서(4) 상에 탑재된 부품들이 본딩 배선(3)의 루프와 간섭하지 않는 정도의 두께를 갖는다.
스페이서(4) 상에는 판상형 접지 스페이서(10)가 고착된다. 접지 스페이서(10)는 세라믹 등과 같은 절연 재료로 이루어진 판상체 부재의 표면에 접지 도체 표면이 형성된 것이다. 본 제 1 실시예에 따르면, 접지 도체면(10a)은 접지 스페이서(10)의 전체 상면에 걸쳐서 형성된다.
상단 반도체 소자(5)는 접지 스페이서(10)의 상면에 고착된다. 상단 반도체 소자(5)의 반대 면에는, 접지 접속부가 형성되고, 상단 반도체 소자(5)는 도전성 접착제(도시 안됨)를 사용하여 접지 스페이서(10)에 탑재된다. 동시에, 상단 반도체 소자(5)는 접지 스페이서(10) 상의 접지 도체면(10a)에 전기적으로 접속됨으로써 상단 반도체 소자(5)의 접지를 확보한다.
상단 반도체 소자(5)의 신호용 전극 단자 등은 필요에 따라 본딩 배선(6)에 의해 배선 기판(1)의 신호용 패드 단자 등에 전기적으로 접속된다. 또한, 접지 스페이서(10)의 상면에서의 접지 도체면(10a)과 배선 기판(1)의 접지 단자는 본딩 배선(12)에 의해 서로 전기적으로 접속됨으로서 접지를 확보한다. 이 경우, 본딩 배선(12)은 접지 도체면(10a)의 가장자리 바로 아래의 배선 기판(1)의 부분에 접속될 수 있고 그러므로 비교적으로 짧게 될 수 있다.
그 후에, 반도체 소자(2, 5)와, 스페이서(4)와, 접지 스페이서(10)와 본딩 배선(3, 6, 12)은 몰드 수지(7)에 의해 일체적으로 밀봉됨으로써 제 1 실시예에 따 른 적층형 반도체 장치가 완성된다.
도 5 및 도 6은 본 발명의 제 2 실시예에 따른 적층형 반도체 장치를 나타낸다. 제 1 실시예와 다른 점만 설명한다. 접지 도체면(10a)이 접지 스페이서(10)의 전체 상면에 걸쳐서 형성되어 있는 제 1 실시예와는 달리, 제 2 실시예는 복수의 금속 도체막이 접지 스페이서(10)의 상면에 형성되어 있다.
구체적으로는, 도 6의 평면도에서, 접지 도체면(10a)은 상단 반도체 소자(5)의 탑재 영역(5a)을 포함하는 접지 스페이서(10)의 상면의 대부분(사선으로 표시)에 형성되고, 상단 반도체 소자(5)의 탑재 영역(5a)의 양측에 도체가 없는 영역(14)이 형성되어 있다. 이들 영역 내부에, 필요한 만큼의 신호용 도체 패턴(10b)이 형성된다.
접지 스페이서(10)의 상면에 고착된 상단 반도체 소자(5)의 신호 전극과 접지 스페이서(10)의 신호용 도체 패턴(10b)이 본딩 배선(16)에 의해 서로 전기적으로 접속된다. 또한, 접지 스페이서(10)의 신호용 도체 패턴(10b)과 배선 기판(1)의 신호 단자는 본딩 배선(18)에 의해 서로 전기적으로 접속됨으로써 신호선의 접속 회로를 확보한다. 이 경우에, 각 본딩 배선(16)이 상단 반도체 소자(5)의 주위에 형성된 신호 전극과 신호 전극 바로 아래의 접지 스페이서(10)의 신호용 도체 패턴(10b) 사이에 접속된다. 그러므로 각 본딩 배선(16)은 접지 스페이서(10)의 신호용 도체 패턴(10b)의 가장자리와 특정 가장자리 바로 아래의 배선 기판(1)의 신호 단자를 접속할 수 있고, 그러므로, 본딩 배선을 비교적 짧게할 수 있다.
제 1 실시예에서와 같이, 상단 반도체 소자(5)의 전원 전극또는 다른 신호 전극은 상단 반도체 소자(5)로부터 본딩 배선(6)을 통하여 회로 기판(1)에 전기적으로 직접 접속된다.
이들 반도체 소자(2, 5)와, 스페이서(4)와, 접지 스페이서(10)와 본딩 배선(3, 6, 12, 16, 18)은 제 1 실시예에 따른 적층형 반도체 장치에서와 같이 몰드 수지(7)에 의해 일체적으로 밀봉된다.
제 2 실시예에 따르면, 접지 스페이서(10)의 상면에, 접지 도체막(10a)에 더하여 신호용 도체 패턴(10b)가 형성되고, 신호용 도체 패턴(10b)을 통하여 상단 반도체 소자(5)의 신호 전극에 전기적으로 접속된다. 그러나, 신호용 도체 패턴(10b) 대신에 또는 더하여 전원용 도체 패턴이 접지 스페이서(10)의 상면에 형성될 수 있고, 이러한 도체 패턴을 통하여, 상단 반도체 소자(5)의 전원 단자와 전기적인 접속이 확립될 수 있다.
본 발명의 실시예를 첨부한 도면을 참조하여 상기에 설명하였다. 그러나, 본 발명은 이들 실시예로 제한되지 않으며, 그 범위와 취지를 벗어나지 않는 한 다양한 형태, 변형 또는 변경될 수 있다.
그러므로, 본 발명에 따른 상술한 설명으로부터, 스페이서 뿐만 아니라 접지 스페이서가 배선 기판상에 적층된 복수의 반도체 소자 사이에 개재되고, 접지 스페이서의 접지 도체면과 배선 기판의 접지 단자를 전용 본딩 배선에 의해 서로 전기적으로 접속되는 적층형 반도체 장치가 제공되는 것을 이해할 수 있다. 그러므로, 하단 반도체 소자와 상단 반도체 소자 사이의 스페이서에 의해 확보된 갭에 의해 본딩 배선 배치를 위한 공간을 확보할 뿐만 아니라, 본딩 배선의 길이가 전체적으로 줄어든다. 결과적으로, 본딩 배선 사이의 단락의 위험성이 완화되는 동시에, 적층형 반도체 장치의 전기적인 특성이 향상된다

Claims (4)

  1. 배선 기판과,
    상기 배선 기판에 고착된 하단 반도체 소자와,
    상기 하단 반도체 소자에 고착된 절연 스페이서(spacer)와,
    상기 절연 스페이서에 고착되고 적어도 그 상면의 일부 또는 전체에 형성된 접지 도체막을 갖는 접지 스페이서와,
    상기 접지 스페이서에 고착된 상단 반도체 소자와,
    상기 하단 반도체 소자와 상기 배선 기판을 서로 전기적으로 접속하는 제 1 본딩 배선과,
    상기 상단 반도체 소자와 상기 배선 기판을 서로 전기적으로 접속하는 제 2 본딩 배선과,
    상기 접지 스페이서의 접지 도체막과 상기 배선 기판의 상기 접지 단자를 서로 전기적으로 접속하는 제 3 본딩 배선과,
    상기 제 1 내지 제 3 본딩 배선을 밀봉하는 밀봉 수지
    를 포함하는 것을 특징으로 하는 적층형 반도체 장치.
  2. 제 1 항에 있어서,
    상기 접지 스페이서는 서로로부터 분리된 복수의 금속막이 절연판의 표면에 형성되고 상기 접지 도체막에 더하여 전원용 도체 패턴을 포함하고,
    상기 상단 반도체 소자의 상기 전원 단자와 상기 접지 스페이서의 상기 전원용 도체 패턴은 제 4 본딩 배선에 의해 서로 전기적으로 접속되고,
    상기 접지 스페이서의 상기 전원용 도체 패턴과 상기 배선 기판의 상기 전원 단자는 제 5 본딩 배선에 의해 서로 전기적으로 접속되는 것을 특징으로 하는 적층형 반도체 장치.
  3. 제 1 항에 있어서,
    상기 접지 스페이서는 신호용 도체 패턴을 더 포함하고,
    상기 상단 반도체 소자의 상기 신호 단자와 상기 접지 스페이서의 상기 신호용 도체 패턴은 제 6 본딩 배선에 의해 서로 전기적으로 접속되고,
    상기 접지 스페이서의 상기 신호용 도체 패턴과 상기 배선 기판의 상기 신호 단자는 제 7 본딩 배선에 의해 서로 전기적으로 접속되는 것을 특징으로 하는 적층형 반도체 장치.
  4. 제 1 항에 있어서,
    상기 접지 스페이서는 세라믹 재료로 이루어진 판상체(tabular member) 부재로 금속 도체막이 그 위에 형성되는 것을 특징으로 하는 적층형 반도체 장치.
KR1020050119309A 2004-12-27 2005-12-08 적층형 반도체 장치 KR20060074829A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00376996 2004-12-27
JP2004376996A JP2006186053A (ja) 2004-12-27 2004-12-27 積層型半導体装置

Publications (1)

Publication Number Publication Date
KR20060074829A true KR20060074829A (ko) 2006-07-03

Family

ID=35734988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050119309A KR20060074829A (ko) 2004-12-27 2005-12-08 적층형 반도체 장치

Country Status (4)

Country Link
US (1) US20060138623A1 (ko)
EP (1) EP1675179A1 (ko)
JP (1) JP2006186053A (ko)
KR (1) KR20060074829A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006044836B4 (de) * 2006-09-22 2012-08-30 Infineon Technologies Ag Module mit einem Abschirm- und/oder Wärmeableitungselement und Verfahren zu ihrer Herstellung
US7683460B2 (en) 2006-09-22 2010-03-23 Infineon Technologies Ag Module with a shielding and/or heat dissipating element
JP2008141059A (ja) * 2006-12-04 2008-06-19 Nec Electronics Corp 半導体装置
JP2010199286A (ja) 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4995591A (ko) * 1973-01-12 1974-09-10
TW520816U (en) * 1995-04-24 2003-02-11 Matsushita Electric Ind Co Ltd Semiconductor device
JP3602888B2 (ja) * 1995-06-14 2004-12-15 松下電器産業株式会社 半導体装置
JP2000269411A (ja) * 1999-03-17 2000-09-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6437446B1 (en) * 2000-03-16 2002-08-20 Oki Electric Industry Co., Ltd. Semiconductor device having first and second chips
FR2812453B1 (fr) * 2000-07-25 2004-08-20 3D Plus Sa Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions , dispositif ainsi obtenu et procede d'obtention de celui- ci
JP2002076250A (ja) * 2000-08-29 2002-03-15 Nec Corp 半導体装置
JP2002134685A (ja) * 2000-10-26 2002-05-10 Rohm Co Ltd 集積回路装置
JP2002217354A (ja) * 2001-01-15 2002-08-02 Shinko Electric Ind Co Ltd 半導体装置
JP2002373969A (ja) * 2001-06-15 2002-12-26 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP4343493B2 (ja) * 2002-06-19 2009-10-14 三井化学株式会社 半導体チップの積層方法
JP2004111656A (ja) * 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2004140294A (ja) * 2002-10-21 2004-05-13 Shinko Electric Ind Co Ltd スペーサの形成方法及び半導体装置の製造方法
JP2004158747A (ja) * 2002-11-08 2004-06-03 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
US7479407B2 (en) * 2002-11-22 2009-01-20 Freescale Semiconductor, Inc. Digital and RF system and method therefor
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
US20040245651A1 (en) * 2003-06-09 2004-12-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
US20060138623A1 (en) 2006-06-29
JP2006186053A (ja) 2006-07-13
EP1675179A1 (en) 2006-06-28

Similar Documents

Publication Publication Date Title
US8885356B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
US7391105B2 (en) Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same
US7763964B2 (en) Semiconductor device and semiconductor module using the same
US6534879B2 (en) Semiconductor chip and semiconductor device having the chip
US8890329B2 (en) Semiconductor device
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
US8802502B2 (en) TSOP with impedance control
KR20010041593A (ko) 다수의 반도체 칩을 포함하는 반도체 소자
KR20060074829A (ko) 적층형 반도체 장치
KR101487911B1 (ko) 오버행 접속 스택을 구비하는 집적회로 패키지 시스템
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JP4370993B2 (ja) 半導体装置
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
JP2001344587A (ja) プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法
JP3495566B2 (ja) 半導体装置
KR20010067308A (ko) 적층 다이를 갖는 집적 회로 패키지
KR102345061B1 (ko) 반도체 패키지
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
US7187065B2 (en) Semiconductor device and semiconductor device unit
KR100373149B1 (ko) 반도체 패키지
KR101088353B1 (ko) 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
KR20120068664A (ko) 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
US7732903B2 (en) High capacity memory module using flexible substrate
KR20060020761A (ko) 적층형 반도체 패키지
JPH0670243U (ja) 回路基板装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid