JP4343493B2 - 半導体チップの積層方法 - Google Patents
半導体チップの積層方法 Download PDFInfo
- Publication number
- JP4343493B2 JP4343493B2 JP2002179013A JP2002179013A JP4343493B2 JP 4343493 B2 JP4343493 B2 JP 4343493B2 JP 2002179013 A JP2002179013 A JP 2002179013A JP 2002179013 A JP2002179013 A JP 2002179013A JP 4343493 B2 JP4343493 B2 JP 4343493B2
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- chemical formula
- semiconductor
- semiconductor chip
- circuit surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路などの半導体装置における半導体チップの積層方法に関し、またその半導体チップが積層された構成を有する半導体装置に関する。
【０００２】
【従来の技術】
先行技術では、半導体チップの電気回路が形成された回路面に、ポリイミドから成る保護膜を形成し、この保護膜によって、バッファコート膜の働きであるα線を遮蔽するとともに、封止用合成樹脂と半導体チップとの温度変化に起因した応力発生を緩和する。電気信号接続部やダイシング部位を開口後、半導体ウエハは、保護膜とともにダイシングされ、保護膜付き半導体チップが得られる。この半導体チップの上に、もう１つの半導体チップを積層して固定するには、従来では、保護膜上に、ペーストもしくはフィルム状の接着剤を介在して、前記もう１つの半導体の裏面を接着する。
【０００３】
この先行技術では、保護膜上に、接着剤を用いて前記もう１つの半導体チップを接着するので、その積層のための工程が煩雑であり、生産性が悪いという問題がある。
【０００４】
近年、パッケージの厚みを小さくするために、半導体チップを薄く形成する傾向がある。半導体チップ、したがって半導体ウエハの厚みが、１５０μｍ以下になると、ポリイミドから成る保護膜が回路面に形成された構成では、その半導体ウエハの回路面と保護膜との間の温度の変化に起因した応力によって、半導体ウエハが反り、湾曲変形する。これによって半導体ウエハの真空吸着などによる運搬が困難になるという新たな問題が生じる。
【０００５】
また半導体チップ、したがって半導体ウエハの厚みが、たとえば５０μｍ程度まで小さくされた構成では、積層時における保護膜および接着剤の厚みが、半導体チップの厚みに比べて大きい値になりすぎる。したがって積層される複数の半導体チップ間の接着のための構成を、薄くする要求が高まっている。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、積層される複数の半導体チップの接着のための構成を簡略化して、生産性を向上し、接着強度を向上し、薄くすることができるようにした半導体チップの積層方法およびその積層された半導体チップを備える半導体装置を提供することである。
【０００７】
【課題を解決するための手段】
本発明は、複数の第１の半導体チップにダイシングされるべき半導体ウエハの回路面に、ガラス転移温度が１５０℃以下である接着機能を有する保護膜を形成し、
この保護膜に、各第１半導体チップの回路面の電気信号接続部用接続孔およびダイシング用長孔を、形成し、
その後、半導体ウエハを、前記保護膜とともに、複数の第１の半導体チップにダイシングし、
第２の半導体チップの裏面を、保護膜に接着し、
保護膜は、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式４の構造のジアミンをイミド化したものであることを特徴とする半導体チップの積層方法である。
また本発明は、複数の第１の半導体チップにダイシングされるべき半導体ウエハの回路面に、ガラス転移温度が１５０℃以下である接着機能を有する保護膜を形成し、
この保護膜に、各第１半導体チップの回路面の電気信号接続部用接続孔およびダイシング用長孔を、形成し、
その後、半導体ウエハを、前記保護膜とともに、複数の第１の半導体チップにダイシングし、
第２の半導体チップの裏面を、保護膜に接着し、
保護膜は、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式５の構造のジアミンをイミド化したものであることを特徴とする半導体チップの積層方法である。
【０００８】
また本発明は、電気回路が形成された回路面と、その回路面の厚み方向反対側の裏面とを有し、回路面には、電気信号接続部が形成される第１の半導体チップと、
ガラス転移温度が１５０℃以下であり、回路面に形成され、回路面の電気信号接続部を露出する接続孔が形成される接着機能を有する保護膜と、
保護膜の接続孔が形成されていない領域に接着される裏面を有する第２の半導体チップとを含み、
保護膜は、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式４の構造のジアミンをイミド化したものであることを特徴とする半導体装置である。
また本発明は、電気回路が形成された回路面と、その回路面の厚み方向反対側の裏面とを有し、回路面には、電気信号接続部が形成される第１の半導体チップと、
ガラス転移温度が１５０℃以下であり、回路面に形成され、回路面の電気信号接続部を露出する接続孔が形成される接着機能を有する保護膜と、
保護膜の接続孔が形成されていない領域に接着される裏面を有する第２の半導体チップとを含み、
保護膜は、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式５の構造のジアミンをイミド化したものであることを特徴とする半導体装置である。
【０００９】
本発明に従えば、図１〜図１０に関連して後述されるように、第１半導体チップ２の回路面４と第２の半導体チップ１２の裏面３１との間に、ガラス転移温度Ｔｇが１５０℃以下である保護膜３が介在され、この保護膜によって、第１および第２半導体チップが接着されて固定される。この保護膜は、第１半導体チップの回路面にα線が照射することを防いでα線を遮蔽する働きをするとともに、封止のための合成樹脂２１と第１半導体チップとの温度変化に起因した応力を緩和する働きを果たす。
【００１０】
保護膜は、１５０℃以下、好ましくは１００℃以下のできるだけ常温に近いガラス転移温度Ｔｇを有する。ガラス転移温度Ｔｇが前述のように低いことによって、より低温で、より低い圧力で短時間に、第１および第２半導体チップの接着を行うことができる。低温で接着が可能であることによって、接着時において、第１および第２半導体チップおよびそのほかの材料は、耐熱性が低くても、損傷を生じることはなく、また低い圧力で接着が可能となるので、第１および第２半導体チップなどが破損することが防がれる。このようにして優れたチップ接合のための特性を得ることができる。比較的低いガラス転移温度Ｔｇを有する保護膜は、たとえば（Ａ）熱可塑性樹脂と、（Ｂ）熱硬化性樹脂とから成る樹脂組成物を含む。このような樹脂組成物は、短時間低温接着性、応力緩和性および耐熱性の面で優れている。
【００１１】
第１および第２半導体チップは、たとえば１５０μｍ以下であり、その一例としてたとえば５０μｍであってもよい。このような比較的薄い第１および第２半導体チップであっても、前述のように１５０℃以下、好ましくは１００℃以下のガラス転移温度Ｔｇを有する保護膜を用いることによって、第１および第２半導体チップ、およびその第１および第２半導体チップを得るための半導体ウエハが、反りを生じる現象を抑制することができる。これによって半導体ウエハの真空吸着などによる搬送を確実に行うことができる。さらにこのような低いガラス転移温度Ｔｇを有する保護膜は、たとえば溶剤を用いるスピンコートによる手法で第１半導体チップの回路面に形成することでき、その工程において、溶剤乾燥性が優れており、そのため生産性が改善される。
【００１２】
本発明では、保護膜が、第１半導体チップの回路面を保護するための働きをするとともに、第２半導体チップとの接着の働きを兼ねており、したがって前述の先行技術における接着剤を別途必要とすることはない。このことによっても、生産性が向上され、また全体の厚みを小さくすることができる。
【００１３】
本発明に従えば、第１の半導体チップ２を得るために、半導体ウエハ２２の回路面に保護膜３を形成し、こうして製造された保護膜付き半導体ウエハ２７の前記保護膜に、第１半導体チップの回路面における電気信号接続部を露出する接続孔６およびダイシング用長孔を形成し、その後、個別の第１半導体チップにダイシングをする。こうして保護膜付き第１半導体チップ２を得る。
【００１４】
裏面にダイアタッチフィルムを貼付け、ダイシングする方法に比べ、ダイアタッチフィルムをダイシングしないため、ダイシング性に優れる。また、ピックアップ時も、ダイシングテープとダイアタッチフィルムの剥離性が問題とならないので優れる。
【００１５】
保護膜は、熱可塑性合成樹脂であるシリコーン系材料および熱硬化性合成樹脂であるエポキシ樹脂から成り、さらに他の添加剤、充填剤などの物質を含んでもよい。
【００１６】
本発明に従えば、保護膜は、不純物イオン分含有量が少ないこと、第１半導体チップのための半導体ウエハの反りが生じないことが要求され、半導体ウエハの反りを抑制するには、保護膜を構成する合成樹脂の硬化収縮率、ガラス転移温度Ｔｇ、線膨張率などの選択が重要であり、ガラス転移温度Ｔｇを、前述のように１５０℃以下、好ましくは１００℃以下に選び、常温に近づけることによって、半導体ウエハの反りの問題を改善することができる。保護膜を、熱可塑性合成樹脂層とし、耐熱性を架橋構造とすることによって付与し、好ましいチップ接合特性を達成する保護膜が得られる。このような保護膜は、各種信頼性テストに合格する合成樹脂が好ましく、熱可塑性合成樹脂および熱硬化性合成樹脂は、このような各種信頼性テストに合格する特性を有する。
【００１７】
保護膜はまた、溶剤可溶ポリイミド樹脂に、ジシクロペンタジエン型エポキシ樹脂を配合し、（１−メチル−２−ピロリドン（略称ＮＭＰ）に溶解したワニスであり、溶剤可溶ポリイミド樹脂は、前述の組成を有し、こうして保護膜は、シリコーン系材料から成り、有機ケイ素系合成樹脂であり、このシリコーン系接着剤は、Ｓｉ系材料に対する接着強度が高いので、シリコーン系接着剤の表面にある第１および第２半導体チップは、保護膜を用いることによって、またさらにスペーサを用いる構成では、そのスペーサもシリコン系材料製とし、これによって高い接着信頼性を得て接着されることができる。
【００１８】
このような第１半導体チップの厚みは、前述のように１５０μｍ以下であってもよく、たとえば５０μｍであってもよく、さらに５０μｍ以下のもっと薄い値であってもよい。
【００１９】
また本発明は、複数の第１の半導体チップにダイシングされるべき半導体ウエハの回路面に、ガラス転移温度が１５０℃以下である接着機能を有する保護膜を形成し、
この保護膜に、各第１半導体チップの回路面の電気信号接続部用接続孔およびダイシング用長孔を、形成し、
その後、半導体ウエハを、前記保護膜とともに、複数の第１の半導体チップにダイシングし、
保護膜に、スペーサの一表面を接着し、
このスペーサの他表面に、接着剤を介して、第２の半導体チップの裏面を、接着し、
保護膜と接着剤とは、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式４の構造のジアミンをイミド化したものであることを特徴とする半導体チップの積層方法である。
また本発明は、複数の第１の半導体チップにダイシングされるべき半導体ウエハの回路面に、ガラス転移温度が１５０℃以下である接着機能を有する保護膜を形成し、
この保護膜に、各第１半導体チップの回路面の電気信号接続部用接続孔およびダイシング用長孔を、形成し、
その後、半導体ウエハを、前記保護膜とともに、複数の第１の半導体チップにダイシングし、
保護膜に、スペーサの一表面を接着し、
このスペーサの他表面に、接着剤を介して、第２の半導体チップの裏面を、接着し、
保護膜と接着剤とは、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式５の構造のジアミンをイミド化したものであることを特徴とする半導体チップの積層方法である。
【００２０】
また本発明は、電気回路が形成された回路面と、その回路面の厚み方向反対側の裏面とを有し、回路面には、電気信号接続部が形成される第１の半導体チップと、
ガラス転移温度が１５０℃以下であり、回路面に形成され、回路面の電気信号接続部を露出する接続孔が形成される接着機能を有する保護膜と、
保護膜の接続孔が形成されていない領域に一表面が接着されるスペーサと、
スペーサの他表面に、接着剤を介して裏面が接着される第２の半導体チップとを含み、
保護膜と接着剤とは、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式４の構造のジアミンをイミド化したものであることを特徴とする半導体装置である。
また本発明は、電気回路が形成された回路面と、その回路面の厚み方向反対側の裏面とを有し、回路面には、電気信号接続部が形成される第１の半導体チップと、
ガラス転移温度が１５０℃以下であり、回路面に形成され、回路面の電気信号接続部を露出する接続孔が形成される接着機能を有する保護膜と、
保護膜の接続孔が形成されていない領域に一表面が接着されるスペーサと、
スペーサの他表面に、接着剤を介して裏面が接着される第２の半導体チップとを含み、
保護膜と接着剤とは、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式５の構造のジアミンをイミド化したものであることを特徴とする半導体装置である。
【００２１】
本発明に従えば、図１１に関連して後述されるように、スペーサ３９（材質としてはたとえばシリコン）を用いることによって、第１および第２半導体チップの平面形状の寸法がたとえばほぼ同一であっても、その第１および第２半導体チップの平面形状よりも小さい平面形状を有するスペーサを用いることによって、第１および第２半導体チップの積層が可能になる。スペーサ３９が第１および第２半導体チップ間に介在される。保護膜３は、第１半導体チップとスペーサ３９との接着の働きを果たす。したがって前述と同様に、生産性が向上され、優れた接着強度を得ることができ、薄く構成することができ、半導体ウエハの反りが生じることを防ぐことができる。
【００２５】
【発明の実施の形態】
図１は、本発明の実施の一形態の保護膜付き半導体チップ１の斜視図である。この保護膜付き半導体チップ１は、第１半導体チップ２と保護膜３とを含む。第１半導体チップ２は、半導体サブストレートの回路面４に、電気回路が形成され、その厚み方向の回路面４と反対側は裏面５となっている。回路面４には、前記保護膜３が形成される。保護膜３には、第１半導体チップ２の回路面４に形成された電気信号接続部を露出する１または複数の接続孔６が形成される。接続孔６は、領域７の外方に形成され、したがって領域７には、接続孔６が形成されていない。
【００２６】
図２は、図１に示される保護膜付き半導体チップ１を含む半導体装置８の断面図である。保護膜３の前記領域７には、もう１つの保護膜付き半導体チップ１１が接着されて固定され、積層される。この保護膜付き半導体チップ１１は、第２半導体チップ１２と、その第２半導体チップ１２の回路面に形成された保護膜１３とを含む。第１半導体チップ２の平面形状の寸法は、第２半導体チップ１２の平面形状よりも大きい。第２半導体チップ１２に形成される保護膜１３は、前述の第１半導体チップ２の保護膜３と同様な材料から成ってもよいが、接着機能を有するそのほかの材料から成ってもよい。
【００２７】
第１半導体チップ２の裏面５は、接着剤１４を介して電気絶縁性材料から成る基板１５に接着されて固定される。基板１５は、たとえば合成樹脂製であってもよく、またはセラミックなどから成ってもよい。保護膜３に形成された接続孔６を挿通するボンディングワイヤ１６の一端部は、その接続孔６に露出する回路面4の電気信号接続部に接続される。このワイヤ１６の他端部は、基板１５に設けられた端子１７に接続される。また同様にして第２半導体チップ１２も、ボンディングワイヤ１８を介して、端子１９に接続される。基板１５には、これらの保護膜付き半導体チップ１，１１およびボンディングワイヤ１６，１８などを被覆する合成樹脂２１によって封止される。
【００２８】
図３は、第１半導体ウエハ２２の断面図である。図３〜図９を参照して、半導体装置８の製造方法を説明する。まず図３に示されるように、半導体ウエハ２２の厚みｄ１は、１５０μｍ以下であり、たとえば５０μｍであってもよく、薄く形成される。この半導体ウエハ２２は、ほぼ円板状であり、ダイシングによって複数の第１半導体チップ２が得られる。
【００２９】
図４は、図３に示される半導体ウエハ２２の回路面４に保護膜３が形成された状態を示す断面図である。保護膜３は、たとえばスピンコートやフィルムのラミネートで形成される。保護膜３の厚みｄ２は、たとえば５μｍであってもよい。
【００３０】
図５は、図５〜図８に示されるフォトリソグラフィの手法によって、保護膜３に、接続孔６やダイシング用長孔を、形成する工程を示す断面図である。フォトレジスト膜２４は、たとえば溶媒に溶解されたフォトレジスト膜２４の材料を含むワニスを、スピンコートの手法で、塗布されて形成される。
【００３１】
図６は、図５に示されるフォトレジスト膜２４を露光する工程を示す断面図である。フォトレジスト膜２４上にフォトマスク２５を配置し、紫外線などの光２６を照射することによって、フォトレジスト膜２４を選択的に露光する。
【００３２】
図７は、図６に示される露光の後、現像を行ったフォトレジスト膜２４およびドライまたはウエットエッチングによって保護膜３の接続孔６およびダイシング用長孔などの予め定める指定場所をエッチングした状態を示す断面図である。
【００３３】
図８は、図７に示される現像後のフォトレジスト膜２４を除去してエッチングを完了した状態における半導体ウエハ２２と保護膜３とを有する保護膜付き半導体ウエハ２７を示す断面図である。保護膜３には、半導体ウエハ２２の回路面４における複数の第１半導体チップ２のための電気信号接続部にそれぞれ対応して、接続孔６が形成される。
【００３４】
図９は、図８に示される保護膜３が形成された半導体ウエハ２２をダイシングする状態を示す断面図である。半導体ウエハ２２の裏面には、ダイシングテープ２８が接着され、基台２９に固定される。ダイシングブレードなどの回転刃物によって、保護膜３が形成された半導体ウエハ２２が切断されて、またダイシングテープ２８が厚み方向に部分的に切断されて、個別の保護膜付き半導体チップ１が得られる。ダイシングされる部分もエッチング工程で保護膜３が除かれてダイシング用長孔が形成されることによって、ダイシングブレードなどの刃物で半導体ウエハ２２を半導体チップに良好にダイシングすることができる。
【００３５】
こうしてダイシングされた保護膜付き半導体チップ１は、図１に示される形状となり、領域７において、第２半導体チップ１２の裏面３１が保護膜１３上に、加熱状態で、加圧されて接着される。その後、ボンディングワイヤ１６，１８による配線が行われる。さらに封止のために合成樹脂２１によって全体が被覆され、集積回路素子などの半導体装置が完成する。
【００３６】
図１０は、本発明の実施の他の形態の断面図である。前述の図１〜図９の実施の形態では、半導体ウエハ２２の回路面４に、スピンコートの手法で保護膜３が形成されたけれども、図１０に示される実施の形態では、半導体ウエハ２２の回路面４に、フィルム状保護膜３２が接着される。フィルム状保護膜３２は、セパレータ３３の一表面に予め付着形成されて保護膜シート３４として準備される。このセパレータ３３を介して保護膜３２が半導体ウエハ２２の回路面４上に、ロール３５によって加圧されながら、ロール３５を回転して移動方向３６に移動する。ロール３５の軸線は、図１０の紙面に垂直である。ロール３５を、半導体ウエハ２２の図１０における右方の端部から左方の端部に移動方向３６に沿って移動しながら接着することによって、半導体ウエハ２２の回路面４と保護膜３２との間に空気の気泡が巻き込まれることはなく、ボイドの発生が防がれる。この加圧時、半導体ウエハ２２を支持する支持部材３７およびロール３５の少なくとも一方は、加熱され、したがって半導体ウエハ２２の回路面４と保護膜３２との接着強度が充分に得られる。
【００３７】
セパレータ３３が設けられることによって、保護膜３２がロール３５の表面に接触することはなく、したがって半導体ウエハ２２と保護膜３２との接着強度が充分に得られるための加熱温度および加圧力を選ぶことができる。
【００３８】
こうして図１０に示される半導体ウエハ２２の回路面４の全面に保護膜３２を接着した後、半導体ウエハ２２側（図１０の下方）からカッタで、半導体ウエハ２２の外周部に沿って保護膜シート３４を切断する。その後、セパレータ３３を剥離することによって、保護膜３２が回路面４に接着された半導体ウエハ２２が得られる。その後の製造工程は、前述の実施の形態における図５以降と同様である。
【００３９】
図１１は、本発明の実施の他の形態の半導体装置８ａの断面図である。この実施の形態は、前述の実施の形態に類似し、対応する部分には同一の参照符を付し、または同一の数字に添え字ａを付して示す。注目すべきはこの実施の形態では、第１半導体チップ２の平面形状の寸法と第２半導体チップ１２ａの平面形状とが、ほぼ等しく、したがって第１半導体チップ２と端子１７とのボンディングワイヤ１６による接続を可能とするために、第１半導体チップ２よりも平面形状が小さいスペーサ３９が介在される。
【００４０】
このスペーサ３９は、たとえば合成樹脂またはシリコンなどの無機物質から成ってもよい。スペーサ３９は、前述の図１に示される保護膜付き半導体チップ１の領域７に、前述と同様にして接着される。このスペーサ３９の上面には、接着剤４１を介して、第２保護膜付き半導体チップ１１ａの第２半導体チップ１２ａの裏面３１ａが接着される。接着剤４１は、保護膜３と同様な材料から成る。シリコーン樹脂から成るスペーサ３９上の接着剤４１を、回路面上の保護膜３，１３ａとして、同様に形成してもよい。
【００４１】
本件発明者の実験結果を述べる。
【実施例】
（実施例１）
次の化学式１，２の構造の酸無水物、化学式３（Ｒ１およびＲ２が −Ｃ３Ｈ６− 、Ｒ３〜Ｒ６が −ＣＨ３、ｍ＝１０）、化学式４の構造のジアミンを表１の配合で溶剤に溶解し、キシレンを還流し水を系外に排出させながら１６０〜１７０℃で８時間イミド化し、溶剤可溶イミド樹脂（Ａ）を得た。
【００４２】
【化１】
【００４３】
【化２】
【００４４】
【化３】
【００４５】
（式中、Ｒ１，Ｒ２は二価の炭素数１〜４の脂肪族基または芳香族基を、Ｒ３〜Ｒ６は一価の脂肪族基または芳香族基を、ｍは1〜２０の整数を表わす。）
【００４６】
【化４】
【００４７】
【表１】
【００４８】
溶剤可溶ポリイミド樹脂（Ａ）１００部に、エポキシ樹脂（ＨＰ７２００Ｈ：大日本インキ化学製、ジシクロペンタジエン型エポキシ樹脂（エポキシ当量２８０））２０部、硬化剤（２Ｅ４ＭＺ：四国化成製、イミダゾール硬化剤）１部を配合しＮＭＰに溶解したワニス（Ｂ）を作成した。
【００４９】
８インチウエハ２２にワニス（Ｂ）をスピンコートし、９０℃２０分で乾燥し、膜厚５μｍのウエハ保護膜兼接着膜３を図５のように形成した。
【００５０】
さらにフォトレジスト膜２４をスピンコートで形成し、パッドパターンを図６のように露光、現像し、ドライエッチングによりパッドを露出するための接続孔６を図７のように開口させ、フォトレジスト膜２４を図８のように除去した。
【００５１】
（実施例２）
ワニス（Ｂ）を離型処理したＰＥＮ（ポリエチレンナフタレート）フィルム３３上にコートし、９０℃２０分で乾燥し、膜厚５μｍのポリイミド系フィルム３２をＰＥＮフィルム３３上に形成した。
【００５２】
このポリイミド系フィルム３２をＰＥＮフィルム３３ごと８インチウエハ表面に１１０℃でロールラミネートし、ウエハ外周でフィルムシートを切断し、ＰＥＮフィルム３３をはがし、ウエハ２２にポリイミド系フィルム３２を接着した。接着を完全なものにするため、１８０℃で１分間加熱保持した。
【００５３】
さらに図５〜図８のようにフォトレジスト膜をスピンコートで形成し、パッドパターンを露光、現像し、ドライエッチングによりパッドを開口させ、フォトレジストを除去した。
実施例１，２では、いずれもパッドパターンが良好に形成された。
【００５４】
（実施例３）
前述と同様にワニス（Ｂ）を８インチウエハにスピンコートし、９０℃２０分で乾燥し、膜厚５μｍのウエハ保護膜兼接着膜を形成した。これの表面にＢＧテープ（裏面研削時の表面保護テープ Back Grinding）を貼り付け、１００μｍ厚まで薄削りした。
【００５５】
（実施例４）
前述と同様にワニス（Ｂ）を離型処理したＰＥＮフィルム上にコートし、９０℃２０分で乾燥し、膜厚５μｍのポリイミド系フィルムをＰＥＮフィルム上に形成した。
【００５６】
このポリイミド系フィルムをＰＥＮフィルムごと８インチウエハ表面に１１０℃でロールラミネートし、ウエハ外周でフィルムを切断し、ＰＥＮフィルムをはがし、ウエハにポリイミド系フィルムを接着した。接着を完全なものにするため、１８０℃で１分間加熱保持した。
【００５７】
これの表面にＢＧテープを貼り付け、１００μｍ厚まで薄削りした。
実施例３，４では、いずれもウエハ反り量が５ｍｍ以下で、ウエハカートリッジ収納に問題はなかった。
【００５８】
（実施例５）
前述と同様にワニス（Ｂ）を８インチウエハにスピンコートし、９０℃２０分で乾燥し、膜厚５μｍのウエハ保護膜兼接着膜を形成した。
【００５９】
この上に５ｍｍ角のシリコンチップを１８０℃１秒で加熱圧着後、１８０℃、３時間加熱硬化した。
【００６０】
この５ｍｍ角チップのせん断接着強度を２６０℃にて測定したところ、０．５ｋｇｆ以上あり、良好な熱時接着強度を示した。
【００６１】
（実施例６）
前述と同様にワニス（Ｂ）を離型処理したＰＥＮフィルム上にコートし、９０℃２０分で乾燥し、膜厚５μｍのポリイミド系フィルムをＰＥＮフィルム上に形成した。
【００６２】
このポリイミド系フィルムをＰＥＮフィルムごと８インチウエハ表面に１１０℃でロールラミネートし、ウエハ外周でフィルムをカットし、ＰＥＮフィルムをはがし、ウエハにポリイミド系フィルムを接着した。接着を完全なものにするため、１８０℃で１分間加熱保持した。
【００６３】
この上に５ｍｍ角のシリコンチップを１８０℃１ｓで加熱圧着後、１８０℃、３時間加熱した。
【００６４】
この５ｍｍ角チップのせん断接着強度を２６０℃にて測定したところ、０．５ｋｇｆ以上あり、良好な熱時接着強度を示した。
実施例２〜６の他の工程は、前述の実施例１と同様である。
【００６５】
以上の実施例１〜６で、本発明によれば、電気信号接続部が良好に開口でき、ウエハ反りの問題もなく、耐熱性も良好なチップ積層体を形成することができることが確認された。
【００６６】
本発明の実施の他の形態では、前述の化学式４の構造のジアミンに代えて、化学式５の構造を有するジアミンとテトラカルボン酸２無水物とを反応させて得られるガラス転移温度Ｔｇが１５０℃以下の溶剤可溶ポリイミドを、シリコーン変成ポリイミドとして用いることもできる。
【００６７】
【化５】
【００６８】
保護膜は熱可塑性樹脂と熱硬化性樹脂とから成ってもよいが、さらに充填剤などを含んでもよい。
【００６９】
【発明の効果】
本発明によれば、第１半導体チップのバッファコート膜である保護膜が、第２半導体チップまたはスペーサとの接着のためのダイボンド接着剤機能を達成するようにしたので、別途、接着剤を用いる必要がなく、これによって第１および第２半導体チップの積層のための工程が簡略化され、生産性が向上される。さらにこの保護膜は、１５０℃以下の低いガラス転移温度Ｔｇを有し、接着強度を向上することができるとともに、前述のように接着剤を別途、準備する必要はないので、薄く構成することができ、小形化が可能である。さらにガラス転移温度Ｔｇが前述のように低い保護膜を用いることによって、半導体ウエハの反りが生じることを抑制し、半導体ウエハの真空吸着などによる搬送が容易となり、半導体ウエハが障害物などに衝突して破損するおそれをなくすことができる。こうして本発明では、第１および第２半導体チップを薄くすることができ、半導体装置の小形化が可能になる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の保護膜付き半導体チップ１の斜視図である。
【図２】図１に示される保護膜付き半導体チップ１を含む半導体装置８の断面図である。
【図３】 半導体ウエハ２２の断面図である。
【図４】 図３に示される半導体ウエハ２２の回路面４に保護膜３が形成された状態を示す断面図である。
【図５】図４に示される保護膜３上にフォトレジスト膜２４を形成した状態を示す断面図である。
【図６】図５に示されるフォトレジスト膜２４を露光する工程を示す断面図である。
【図７】図６に示される露光の後、現像を行った保護膜３とフォトレジスト膜２４とを示す断面図である。
【図８】図７に示される現像後のフォトレジスト膜２４を除去してエッチングを完了した状態を示す半導体ウエハ２２と保護膜３とを示す断面図である。
【図９】図８に示される保護膜３が形成された半導体ウエハ２２をダイシングする状態を示す断面図である。
【図１０】本発明の実施の他の形態の断面図である。
【図１１】本発明の実施の他の形態の半導体装置８ａの断面図である。
【符号の説明】
１ 保護膜付き半導体チップ
２ 第１半導体チップ
３ 保護膜
４ 回路面
５ 裏面
６ 接続孔
７ 領域
８ 半導体装置
１１ 保護膜付き半導体チップ
１２ 第２半導体チップ
１３ 保護膜
１４ 接着剤
２２ 半導体ウエハ
２４ フォトレジスト膜
３２ フィルム状保護膜
３３ セパレータ
３４ 保護膜シート
３５ ロール
３９ スペーサ
【発明の属する技術分野】
本発明は、半導体集積回路などの半導体装置における半導体チップの積層方法に関し、またその半導体チップが積層された構成を有する半導体装置に関する。
【０００２】
【従来の技術】
先行技術では、半導体チップの電気回路が形成された回路面に、ポリイミドから成る保護膜を形成し、この保護膜によって、バッファコート膜の働きであるα線を遮蔽するとともに、封止用合成樹脂と半導体チップとの温度変化に起因した応力発生を緩和する。電気信号接続部やダイシング部位を開口後、半導体ウエハは、保護膜とともにダイシングされ、保護膜付き半導体チップが得られる。この半導体チップの上に、もう１つの半導体チップを積層して固定するには、従来では、保護膜上に、ペーストもしくはフィルム状の接着剤を介在して、前記もう１つの半導体の裏面を接着する。
【０００３】
この先行技術では、保護膜上に、接着剤を用いて前記もう１つの半導体チップを接着するので、その積層のための工程が煩雑であり、生産性が悪いという問題がある。
【０００４】
近年、パッケージの厚みを小さくするために、半導体チップを薄く形成する傾向がある。半導体チップ、したがって半導体ウエハの厚みが、１５０μｍ以下になると、ポリイミドから成る保護膜が回路面に形成された構成では、その半導体ウエハの回路面と保護膜との間の温度の変化に起因した応力によって、半導体ウエハが反り、湾曲変形する。これによって半導体ウエハの真空吸着などによる運搬が困難になるという新たな問題が生じる。
【０００５】
また半導体チップ、したがって半導体ウエハの厚みが、たとえば５０μｍ程度まで小さくされた構成では、積層時における保護膜および接着剤の厚みが、半導体チップの厚みに比べて大きい値になりすぎる。したがって積層される複数の半導体チップ間の接着のための構成を、薄くする要求が高まっている。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、積層される複数の半導体チップの接着のための構成を簡略化して、生産性を向上し、接着強度を向上し、薄くすることができるようにした半導体チップの積層方法およびその積層された半導体チップを備える半導体装置を提供することである。
【０００７】
【課題を解決するための手段】
本発明は、複数の第１の半導体チップにダイシングされるべき半導体ウエハの回路面に、ガラス転移温度が１５０℃以下である接着機能を有する保護膜を形成し、
この保護膜に、各第１半導体チップの回路面の電気信号接続部用接続孔およびダイシング用長孔を、形成し、
その後、半導体ウエハを、前記保護膜とともに、複数の第１の半導体チップにダイシングし、
第２の半導体チップの裏面を、保護膜に接着し、
保護膜は、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式４の構造のジアミンをイミド化したものであることを特徴とする半導体チップの積層方法である。
この保護膜に、各第１半導体チップの回路面の電気信号接続部用接続孔およびダイシング用長孔を、形成し、
その後、半導体ウエハを、前記保護膜とともに、複数の第１の半導体チップにダイシングし、
第２の半導体チップの裏面を、保護膜に接着し、
保護膜は、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式５の構造のジアミンをイミド化したものであることを特徴とする半導体チップの積層方法である。
また本発明は、電気回路が形成された回路面と、その回路面の厚み方向反対側の裏面とを有し、回路面には、電気信号接続部が形成される第１の半導体チップと、
ガラス転移温度が１５０℃以下であり、回路面に形成され、回路面の電気信号接続部を露出する接続孔が形成される接着機能を有する保護膜と、
保護膜の接続孔が形成されていない領域に接着される裏面を有する第２の半導体チップとを含み、
保護膜は、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式４の構造のジアミンをイミド化したものであることを特徴とする半導体装置である。
ガラス転移温度が１５０℃以下であり、回路面に形成され、回路面の電気信号接続部を露出する接続孔が形成される接着機能を有する保護膜と、
保護膜の接続孔が形成されていない領域に接着される裏面を有する第２の半導体チップとを含み、
保護膜は、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式５の構造のジアミンをイミド化したものであることを特徴とする半導体装置である。
本発明に従えば、図１〜図１０に関連して後述されるように、第１半導体チップ２の回路面４と第２の半導体チップ１２の裏面３１との間に、ガラス転移温度Ｔｇが１５０℃以下である保護膜３が介在され、この保護膜によって、第１および第２半導体チップが接着されて固定される。この保護膜は、第１半導体チップの回路面にα線が照射することを防いでα線を遮蔽する働きをするとともに、封止のための合成樹脂２１と第１半導体チップとの温度変化に起因した応力を緩和する働きを果たす。
【００１０】
保護膜は、１５０℃以下、好ましくは１００℃以下のできるだけ常温に近いガラス転移温度Ｔｇを有する。ガラス転移温度Ｔｇが前述のように低いことによって、より低温で、より低い圧力で短時間に、第１および第２半導体チップの接着を行うことができる。低温で接着が可能であることによって、接着時において、第１および第２半導体チップおよびそのほかの材料は、耐熱性が低くても、損傷を生じることはなく、また低い圧力で接着が可能となるので、第１および第２半導体チップなどが破損することが防がれる。このようにして優れたチップ接合のための特性を得ることができる。比較的低いガラス転移温度Ｔｇを有する保護膜は、たとえば（Ａ）熱可塑性樹脂と、（Ｂ）熱硬化性樹脂とから成る樹脂組成物を含む。このような樹脂組成物は、短時間低温接着性、応力緩和性および耐熱性の面で優れている。
【００１１】
第１および第２半導体チップは、たとえば１５０μｍ以下であり、その一例としてたとえば５０μｍであってもよい。このような比較的薄い第１および第２半導体チップであっても、前述のように１５０℃以下、好ましくは１００℃以下のガラス転移温度Ｔｇを有する保護膜を用いることによって、第１および第２半導体チップ、およびその第１および第２半導体チップを得るための半導体ウエハが、反りを生じる現象を抑制することができる。これによって半導体ウエハの真空吸着などによる搬送を確実に行うことができる。さらにこのような低いガラス転移温度Ｔｇを有する保護膜は、たとえば溶剤を用いるスピンコートによる手法で第１半導体チップの回路面に形成することでき、その工程において、溶剤乾燥性が優れており、そのため生産性が改善される。
【００１２】
本発明では、保護膜が、第１半導体チップの回路面を保護するための働きをするとともに、第２半導体チップとの接着の働きを兼ねており、したがって前述の先行技術における接着剤を別途必要とすることはない。このことによっても、生産性が向上され、また全体の厚みを小さくすることができる。
【００１３】
本発明に従えば、第１の半導体チップ２を得るために、半導体ウエハ２２の回路面に保護膜３を形成し、こうして製造された保護膜付き半導体ウエハ２７の前記保護膜に、第１半導体チップの回路面における電気信号接続部を露出する接続孔６およびダイシング用長孔を形成し、その後、個別の第１半導体チップにダイシングをする。こうして保護膜付き第１半導体チップ２を得る。
【００１４】
裏面にダイアタッチフィルムを貼付け、ダイシングする方法に比べ、ダイアタッチフィルムをダイシングしないため、ダイシング性に優れる。また、ピックアップ時も、ダイシングテープとダイアタッチフィルムの剥離性が問題とならないので優れる。
【００１５】
保護膜は、熱可塑性合成樹脂であるシリコーン系材料および熱硬化性合成樹脂であるエポキシ樹脂から成り、さらに他の添加剤、充填剤などの物質を含んでもよい。
【００１６】
本発明に従えば、保護膜は、不純物イオン分含有量が少ないこと、第１半導体チップのための半導体ウエハの反りが生じないことが要求され、半導体ウエハの反りを抑制するには、保護膜を構成する合成樹脂の硬化収縮率、ガラス転移温度Ｔｇ、線膨張率などの選択が重要であり、ガラス転移温度Ｔｇを、前述のように１５０℃以下、好ましくは１００℃以下に選び、常温に近づけることによって、半導体ウエハの反りの問題を改善することができる。保護膜を、熱可塑性合成樹脂層とし、耐熱性を架橋構造とすることによって付与し、好ましいチップ接合特性を達成する保護膜が得られる。このような保護膜は、各種信頼性テストに合格する合成樹脂が好ましく、熱可塑性合成樹脂および熱硬化性合成樹脂は、このような各種信頼性テストに合格する特性を有する。
【００１７】
保護膜はまた、溶剤可溶ポリイミド樹脂に、ジシクロペンタジエン型エポキシ樹脂を配合し、（１−メチル−２−ピロリドン（略称ＮＭＰ）に溶解したワニスであり、溶剤可溶ポリイミド樹脂は、前述の組成を有し、こうして保護膜は、シリコーン系材料から成り、有機ケイ素系合成樹脂であり、このシリコーン系接着剤は、Ｓｉ系材料に対する接着強度が高いので、シリコーン系接着剤の表面にある第１および第２半導体チップは、保護膜を用いることによって、またさらにスペーサを用いる構成では、そのスペーサもシリコン系材料製とし、これによって高い接着信頼性を得て接着されることができる。
【００１８】
このような第１半導体チップの厚みは、前述のように１５０μｍ以下であってもよく、たとえば５０μｍであってもよく、さらに５０μｍ以下のもっと薄い値であってもよい。
【００１９】
また本発明は、複数の第１の半導体チップにダイシングされるべき半導体ウエハの回路面に、ガラス転移温度が１５０℃以下である接着機能を有する保護膜を形成し、
この保護膜に、各第１半導体チップの回路面の電気信号接続部用接続孔およびダイシング用長孔を、形成し、
その後、半導体ウエハを、前記保護膜とともに、複数の第１の半導体チップにダイシングし、
保護膜に、スペーサの一表面を接着し、
このスペーサの他表面に、接着剤を介して、第２の半導体チップの裏面を、接着し、
保護膜と接着剤とは、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式４の構造のジアミンをイミド化したものであることを特徴とする半導体チップの積層方法である。
この保護膜に、各第１半導体チップの回路面の電気信号接続部用接続孔およびダイシング用長孔を、形成し、
その後、半導体ウエハを、前記保護膜とともに、複数の第１の半導体チップにダイシングし、
保護膜に、スペーサの一表面を接着し、
このスペーサの他表面に、接着剤を介して、第２の半導体チップの裏面を、接着し、
保護膜と接着剤とは、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式５の構造のジアミンをイミド化したものであることを特徴とする半導体チップの積層方法である。
また本発明は、電気回路が形成された回路面と、その回路面の厚み方向反対側の裏面とを有し、回路面には、電気信号接続部が形成される第１の半導体チップと、
ガラス転移温度が１５０℃以下であり、回路面に形成され、回路面の電気信号接続部を露出する接続孔が形成される接着機能を有する保護膜と、
保護膜の接続孔が形成されていない領域に一表面が接着されるスペーサと、
スペーサの他表面に、接着剤を介して裏面が接着される第２の半導体チップとを含み、
保護膜と接着剤とは、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式４の構造のジアミンをイミド化したものであることを特徴とする半導体装置である。
ガラス転移温度が１５０℃以下であり、回路面に形成され、回路面の電気信号接続部を露出する接続孔が形成される接着機能を有する保護膜と、
保護膜の接続孔が形成されていない領域に一表面が接着されるスペーサと、
スペーサの他表面に、接着剤を介して裏面が接着される第２の半導体チップとを含み、
保護膜と接着剤とは、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式５の構造のジアミンをイミド化したものであることを特徴とする半導体装置である。
本発明に従えば、図１１に関連して後述されるように、スペーサ３９（材質としてはたとえばシリコン）を用いることによって、第１および第２半導体チップの平面形状の寸法がたとえばほぼ同一であっても、その第１および第２半導体チップの平面形状よりも小さい平面形状を有するスペーサを用いることによって、第１および第２半導体チップの積層が可能になる。スペーサ３９が第１および第２半導体チップ間に介在される。保護膜３は、第１半導体チップとスペーサ３９との接着の働きを果たす。したがって前述と同様に、生産性が向上され、優れた接着強度を得ることができ、薄く構成することができ、半導体ウエハの反りが生じることを防ぐことができる。
【００２５】
【発明の実施の形態】
図１は、本発明の実施の一形態の保護膜付き半導体チップ１の斜視図である。この保護膜付き半導体チップ１は、第１半導体チップ２と保護膜３とを含む。第１半導体チップ２は、半導体サブストレートの回路面４に、電気回路が形成され、その厚み方向の回路面４と反対側は裏面５となっている。回路面４には、前記保護膜３が形成される。保護膜３には、第１半導体チップ２の回路面４に形成された電気信号接続部を露出する１または複数の接続孔６が形成される。接続孔６は、領域７の外方に形成され、したがって領域７には、接続孔６が形成されていない。
【００２６】
図２は、図１に示される保護膜付き半導体チップ１を含む半導体装置８の断面図である。保護膜３の前記領域７には、もう１つの保護膜付き半導体チップ１１が接着されて固定され、積層される。この保護膜付き半導体チップ１１は、第２半導体チップ１２と、その第２半導体チップ１２の回路面に形成された保護膜１３とを含む。第１半導体チップ２の平面形状の寸法は、第２半導体チップ１２の平面形状よりも大きい。第２半導体チップ１２に形成される保護膜１３は、前述の第１半導体チップ２の保護膜３と同様な材料から成ってもよいが、接着機能を有するそのほかの材料から成ってもよい。
【００２７】
第１半導体チップ２の裏面５は、接着剤１４を介して電気絶縁性材料から成る基板１５に接着されて固定される。基板１５は、たとえば合成樹脂製であってもよく、またはセラミックなどから成ってもよい。保護膜３に形成された接続孔６を挿通するボンディングワイヤ１６の一端部は、その接続孔６に露出する回路面4の電気信号接続部に接続される。このワイヤ１６の他端部は、基板１５に設けられた端子１７に接続される。また同様にして第２半導体チップ１２も、ボンディングワイヤ１８を介して、端子１９に接続される。基板１５には、これらの保護膜付き半導体チップ１，１１およびボンディングワイヤ１６，１８などを被覆する合成樹脂２１によって封止される。
【００２８】
図３は、第１半導体ウエハ２２の断面図である。図３〜図９を参照して、半導体装置８の製造方法を説明する。まず図３に示されるように、半導体ウエハ２２の厚みｄ１は、１５０μｍ以下であり、たとえば５０μｍであってもよく、薄く形成される。この半導体ウエハ２２は、ほぼ円板状であり、ダイシングによって複数の第１半導体チップ２が得られる。
【００２９】
図４は、図３に示される半導体ウエハ２２の回路面４に保護膜３が形成された状態を示す断面図である。保護膜３は、たとえばスピンコートやフィルムのラミネートで形成される。保護膜３の厚みｄ２は、たとえば５μｍであってもよい。
【００３０】
図５は、図５〜図８に示されるフォトリソグラフィの手法によって、保護膜３に、接続孔６やダイシング用長孔を、形成する工程を示す断面図である。フォトレジスト膜２４は、たとえば溶媒に溶解されたフォトレジスト膜２４の材料を含むワニスを、スピンコートの手法で、塗布されて形成される。
【００３１】
図６は、図５に示されるフォトレジスト膜２４を露光する工程を示す断面図である。フォトレジスト膜２４上にフォトマスク２５を配置し、紫外線などの光２６を照射することによって、フォトレジスト膜２４を選択的に露光する。
【００３２】
図７は、図６に示される露光の後、現像を行ったフォトレジスト膜２４およびドライまたはウエットエッチングによって保護膜３の接続孔６およびダイシング用長孔などの予め定める指定場所をエッチングした状態を示す断面図である。
【００３３】
図８は、図７に示される現像後のフォトレジスト膜２４を除去してエッチングを完了した状態における半導体ウエハ２２と保護膜３とを有する保護膜付き半導体ウエハ２７を示す断面図である。保護膜３には、半導体ウエハ２２の回路面４における複数の第１半導体チップ２のための電気信号接続部にそれぞれ対応して、接続孔６が形成される。
【００３４】
図９は、図８に示される保護膜３が形成された半導体ウエハ２２をダイシングする状態を示す断面図である。半導体ウエハ２２の裏面には、ダイシングテープ２８が接着され、基台２９に固定される。ダイシングブレードなどの回転刃物によって、保護膜３が形成された半導体ウエハ２２が切断されて、またダイシングテープ２８が厚み方向に部分的に切断されて、個別の保護膜付き半導体チップ１が得られる。ダイシングされる部分もエッチング工程で保護膜３が除かれてダイシング用長孔が形成されることによって、ダイシングブレードなどの刃物で半導体ウエハ２２を半導体チップに良好にダイシングすることができる。
【００３５】
こうしてダイシングされた保護膜付き半導体チップ１は、図１に示される形状となり、領域７において、第２半導体チップ１２の裏面３１が保護膜１３上に、加熱状態で、加圧されて接着される。その後、ボンディングワイヤ１６，１８による配線が行われる。さらに封止のために合成樹脂２１によって全体が被覆され、集積回路素子などの半導体装置が完成する。
【００３６】
図１０は、本発明の実施の他の形態の断面図である。前述の図１〜図９の実施の形態では、半導体ウエハ２２の回路面４に、スピンコートの手法で保護膜３が形成されたけれども、図１０に示される実施の形態では、半導体ウエハ２２の回路面４に、フィルム状保護膜３２が接着される。フィルム状保護膜３２は、セパレータ３３の一表面に予め付着形成されて保護膜シート３４として準備される。このセパレータ３３を介して保護膜３２が半導体ウエハ２２の回路面４上に、ロール３５によって加圧されながら、ロール３５を回転して移動方向３６に移動する。ロール３５の軸線は、図１０の紙面に垂直である。ロール３５を、半導体ウエハ２２の図１０における右方の端部から左方の端部に移動方向３６に沿って移動しながら接着することによって、半導体ウエハ２２の回路面４と保護膜３２との間に空気の気泡が巻き込まれることはなく、ボイドの発生が防がれる。この加圧時、半導体ウエハ２２を支持する支持部材３７およびロール３５の少なくとも一方は、加熱され、したがって半導体ウエハ２２の回路面４と保護膜３２との接着強度が充分に得られる。
【００３７】
セパレータ３３が設けられることによって、保護膜３２がロール３５の表面に接触することはなく、したがって半導体ウエハ２２と保護膜３２との接着強度が充分に得られるための加熱温度および加圧力を選ぶことができる。
【００３８】
こうして図１０に示される半導体ウエハ２２の回路面４の全面に保護膜３２を接着した後、半導体ウエハ２２側（図１０の下方）からカッタで、半導体ウエハ２２の外周部に沿って保護膜シート３４を切断する。その後、セパレータ３３を剥離することによって、保護膜３２が回路面４に接着された半導体ウエハ２２が得られる。その後の製造工程は、前述の実施の形態における図５以降と同様である。
【００３９】
図１１は、本発明の実施の他の形態の半導体装置８ａの断面図である。この実施の形態は、前述の実施の形態に類似し、対応する部分には同一の参照符を付し、または同一の数字に添え字ａを付して示す。注目すべきはこの実施の形態では、第１半導体チップ２の平面形状の寸法と第２半導体チップ１２ａの平面形状とが、ほぼ等しく、したがって第１半導体チップ２と端子１７とのボンディングワイヤ１６による接続を可能とするために、第１半導体チップ２よりも平面形状が小さいスペーサ３９が介在される。
【００４０】
このスペーサ３９は、たとえば合成樹脂またはシリコンなどの無機物質から成ってもよい。スペーサ３９は、前述の図１に示される保護膜付き半導体チップ１の領域７に、前述と同様にして接着される。このスペーサ３９の上面には、接着剤４１を介して、第２保護膜付き半導体チップ１１ａの第２半導体チップ１２ａの裏面３１ａが接着される。接着剤４１は、保護膜３と同様な材料から成る。シリコーン樹脂から成るスペーサ３９上の接着剤４１を、回路面上の保護膜３，１３ａとして、同様に形成してもよい。
【００４１】
本件発明者の実験結果を述べる。
【実施例】
（実施例１）
次の化学式１，２の構造の酸無水物、化学式３（Ｒ１およびＲ２が −Ｃ３Ｈ６− 、Ｒ３〜Ｒ６が −ＣＨ３、ｍ＝１０）、化学式４の構造のジアミンを表１の配合で溶剤に溶解し、キシレンを還流し水を系外に排出させながら１６０〜１７０℃で８時間イミド化し、溶剤可溶イミド樹脂（Ａ）を得た。
【００４２】
【化１】
【化２】
【化３】
（式中、Ｒ１，Ｒ２は二価の炭素数１〜４の脂肪族基または芳香族基を、Ｒ３〜Ｒ６は一価の脂肪族基または芳香族基を、ｍは1〜２０の整数を表わす。）
【００４６】
【化４】
【表１】
溶剤可溶ポリイミド樹脂（Ａ）１００部に、エポキシ樹脂（ＨＰ７２００Ｈ：大日本インキ化学製、ジシクロペンタジエン型エポキシ樹脂（エポキシ当量２８０））２０部、硬化剤（２Ｅ４ＭＺ：四国化成製、イミダゾール硬化剤）１部を配合しＮＭＰに溶解したワニス（Ｂ）を作成した。
【００４９】
８インチウエハ２２にワニス（Ｂ）をスピンコートし、９０℃２０分で乾燥し、膜厚５μｍのウエハ保護膜兼接着膜３を図５のように形成した。
【００５０】
さらにフォトレジスト膜２４をスピンコートで形成し、パッドパターンを図６のように露光、現像し、ドライエッチングによりパッドを露出するための接続孔６を図７のように開口させ、フォトレジスト膜２４を図８のように除去した。
【００５１】
（実施例２）
ワニス（Ｂ）を離型処理したＰＥＮ（ポリエチレンナフタレート）フィルム３３上にコートし、９０℃２０分で乾燥し、膜厚５μｍのポリイミド系フィルム３２をＰＥＮフィルム３３上に形成した。
【００５２】
このポリイミド系フィルム３２をＰＥＮフィルム３３ごと８インチウエハ表面に１１０℃でロールラミネートし、ウエハ外周でフィルムシートを切断し、ＰＥＮフィルム３３をはがし、ウエハ２２にポリイミド系フィルム３２を接着した。接着を完全なものにするため、１８０℃で１分間加熱保持した。
【００５３】
さらに図５〜図８のようにフォトレジスト膜をスピンコートで形成し、パッドパターンを露光、現像し、ドライエッチングによりパッドを開口させ、フォトレジストを除去した。
実施例１，２では、いずれもパッドパターンが良好に形成された。
【００５４】
（実施例３）
前述と同様にワニス（Ｂ）を８インチウエハにスピンコートし、９０℃２０分で乾燥し、膜厚５μｍのウエハ保護膜兼接着膜を形成した。これの表面にＢＧテープ（裏面研削時の表面保護テープ Back Grinding）を貼り付け、１００μｍ厚まで薄削りした。
【００５５】
（実施例４）
前述と同様にワニス（Ｂ）を離型処理したＰＥＮフィルム上にコートし、９０℃２０分で乾燥し、膜厚５μｍのポリイミド系フィルムをＰＥＮフィルム上に形成した。
【００５６】
このポリイミド系フィルムをＰＥＮフィルムごと８インチウエハ表面に１１０℃でロールラミネートし、ウエハ外周でフィルムを切断し、ＰＥＮフィルムをはがし、ウエハにポリイミド系フィルムを接着した。接着を完全なものにするため、１８０℃で１分間加熱保持した。
【００５７】
これの表面にＢＧテープを貼り付け、１００μｍ厚まで薄削りした。
実施例３，４では、いずれもウエハ反り量が５ｍｍ以下で、ウエハカートリッジ収納に問題はなかった。
【００５８】
（実施例５）
前述と同様にワニス（Ｂ）を８インチウエハにスピンコートし、９０℃２０分で乾燥し、膜厚５μｍのウエハ保護膜兼接着膜を形成した。
【００５９】
この上に５ｍｍ角のシリコンチップを１８０℃１秒で加熱圧着後、１８０℃、３時間加熱硬化した。
【００６０】
この５ｍｍ角チップのせん断接着強度を２６０℃にて測定したところ、０．５ｋｇｆ以上あり、良好な熱時接着強度を示した。
【００６１】
（実施例６）
前述と同様にワニス（Ｂ）を離型処理したＰＥＮフィルム上にコートし、９０℃２０分で乾燥し、膜厚５μｍのポリイミド系フィルムをＰＥＮフィルム上に形成した。
【００６２】
このポリイミド系フィルムをＰＥＮフィルムごと８インチウエハ表面に１１０℃でロールラミネートし、ウエハ外周でフィルムをカットし、ＰＥＮフィルムをはがし、ウエハにポリイミド系フィルムを接着した。接着を完全なものにするため、１８０℃で１分間加熱保持した。
【００６３】
この上に５ｍｍ角のシリコンチップを１８０℃１ｓで加熱圧着後、１８０℃、３時間加熱した。
【００６４】
この５ｍｍ角チップのせん断接着強度を２６０℃にて測定したところ、０．５ｋｇｆ以上あり、良好な熱時接着強度を示した。
実施例２〜６の他の工程は、前述の実施例１と同様である。
【００６５】
以上の実施例１〜６で、本発明によれば、電気信号接続部が良好に開口でき、ウエハ反りの問題もなく、耐熱性も良好なチップ積層体を形成することができることが確認された。
【００６６】
本発明の実施の他の形態では、前述の化学式４の構造のジアミンに代えて、化学式５の構造を有するジアミンとテトラカルボン酸２無水物とを反応させて得られるガラス転移温度Ｔｇが１５０℃以下の溶剤可溶ポリイミドを、シリコーン変成ポリイミドとして用いることもできる。
【００６７】
【化５】
保護膜は熱可塑性樹脂と熱硬化性樹脂とから成ってもよいが、さらに充填剤などを含んでもよい。
【００６９】
【発明の効果】
本発明によれば、第１半導体チップのバッファコート膜である保護膜が、第２半導体チップまたはスペーサとの接着のためのダイボンド接着剤機能を達成するようにしたので、別途、接着剤を用いる必要がなく、これによって第１および第２半導体チップの積層のための工程が簡略化され、生産性が向上される。さらにこの保護膜は、１５０℃以下の低いガラス転移温度Ｔｇを有し、接着強度を向上することができるとともに、前述のように接着剤を別途、準備する必要はないので、薄く構成することができ、小形化が可能である。さらにガラス転移温度Ｔｇが前述のように低い保護膜を用いることによって、半導体ウエハの反りが生じることを抑制し、半導体ウエハの真空吸着などによる搬送が容易となり、半導体ウエハが障害物などに衝突して破損するおそれをなくすことができる。こうして本発明では、第１および第２半導体チップを薄くすることができ、半導体装置の小形化が可能になる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の保護膜付き半導体チップ１の斜視図である。
【図２】図１に示される保護膜付き半導体チップ１を含む半導体装置８の断面図である。
【図３】 半導体ウエハ２２の断面図である。
【図４】 図３に示される半導体ウエハ２２の回路面４に保護膜３が形成された状態を示す断面図である。
【図５】図４に示される保護膜３上にフォトレジスト膜２４を形成した状態を示す断面図である。
【図６】図５に示されるフォトレジスト膜２４を露光する工程を示す断面図である。
【図７】図６に示される露光の後、現像を行った保護膜３とフォトレジスト膜２４とを示す断面図である。
【図８】図７に示される現像後のフォトレジスト膜２４を除去してエッチングを完了した状態を示す半導体ウエハ２２と保護膜３とを示す断面図である。
【図９】図８に示される保護膜３が形成された半導体ウエハ２２をダイシングする状態を示す断面図である。
【図１０】本発明の実施の他の形態の断面図である。
【図１１】本発明の実施の他の形態の半導体装置８ａの断面図である。
【符号の説明】
１ 保護膜付き半導体チップ
２ 第１半導体チップ
３ 保護膜
４ 回路面
５ 裏面
６ 接続孔
７ 領域
８ 半導体装置
１１ 保護膜付き半導体チップ
１２ 第２半導体チップ
１３ 保護膜
１４ 接着剤
２２ 半導体ウエハ
２４ フォトレジスト膜
３２ フィルム状保護膜
３３ セパレータ
３４ 保護膜シート
３５ ロール
３９ スペーサ
Claims (10)
- 複数の第１の半導体チップにダイシングされるべき半導体ウエハの回路面に、ガラス転移温度が１５０℃以下である接着機能を有する保護膜を形成し、
この保護膜に、各第１半導体チップの回路面の電気信号接続部用接続孔およびダイシング用長孔を、形成し、
その後、半導体ウエハを、前記保護膜とともに、複数の第１の半導体チップにダイシングし、
第２の半導体チップの裏面を、保護膜に接着し、
保護膜は、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式４の構造のジアミンをイミド化したものであることを特徴とする半導体チップの積層方法。
- 複数の第１の半導体チップにダイシングされるべき半導体ウエハの回路面に、ガラス転移温度が１５０℃以下である接着機能を有する保護膜を形成し、
この保護膜に、各第１半導体チップの回路面の電気信号接続部用接続孔およびダイシング用長孔を、形成し、
その後、半導体ウエハを、前記保護膜とともに、複数の第１の半導体チップにダイシングし、
第２の半導体チップの裏面を、保護膜に接着し、
保護膜は、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式５の構造のジアミンをイミド化したものであることを特徴とする半導体チップの積層方法。
- 複数の第１の半導体チップにダイシングされるべき半導体ウエハの回路面に、ガラス転移温度が１５０℃以下である接着機能を有する保護膜を形成し、
この保護膜に、各第１半導体チップの回路面の電気信号接続部用接続孔およびダイシング用長孔を、形成し、
その後、半導体ウエハを、前記保護膜とともに、複数の第１の半導体チップにダイシングし、
保護膜に、スペーサの一表面を接着し、
このスペーサの他表面に、接着剤を介して、第２の半導体チップの裏面を、接着し、
保護膜と接着剤とは、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式４の構造のジアミンをイミド化したものであることを特徴とする半導体チップの積層方法。
- 複数の第１の半導体チップにダイシングされるべき半導体ウエハの回路面に、ガラス転移温度が１５０℃以下である接着機能を有する保護膜を形成し、
この保護膜に、各第１半導体チップの回路面の電気信号接続部用接続孔およびダイシング用長孔を、形成し、
その後、半導体ウエハを、前記保護膜とともに、複数の第１の半導体チップにダイシングし、
保護膜に、スペーサの一表面を接着し、
このスペーサの他表面に、接着剤を介して、第２の半導体チップの裏面を、接着し、
保護膜と接着剤とは、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式５の構造のジアミンをイミド化したものであることを特徴とする半導体チップの積層方法。
- 第１半導体チップの厚みは、１５０μｍ以下であることを特徴とする請求項１〜４のうちの１つに記載の半導体チップの積層方法。
- 電気回路が形成された回路面と、その回路面の厚み方向反対側の裏面とを有し、回路面には、電気信号接続部が形成される第１の半導体チップと、
ガラス転移温度が１５０℃以下であり、回路面に形成され、回路面の電気信号接続部を露出する接続孔が形成される接着機能を有する保護膜と、
保護膜の接続孔が形成されていない領域に接着される裏面を有する第２の半導体チップとを含み、
保護膜は、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式４の構造のジアミンをイミド化したものであることを特徴とする半導体装置。
- 電気回路が形成された回路面と、その回路面の厚み方向反対側の裏面とを有し、回路面には、電気信号接続部が形成される第１の半導体チップと、
ガラス転移温度が１５０℃以下であり、回路面に形成され、回路面の電気信号接続部を露出する接続孔が形成される接着機能を有する保護膜と、
保護膜の接続孔が形成されていない領域に接着される裏面を有する第２の半導体チップとを含み、
保護膜は、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式５の構造のジアミンをイミド化したものであることを特徴とする半導体装置。
- 電気回路が形成された回路面と、その回路面の厚み方向反対側の裏面とを有し、回路面には、電気信号接続部が形成される第１の半導体チップと、
ガラス転移温度が１５０℃以下であり、回路面に形成され、回路面の電気信号接続部を露出する接続孔が形成される接着機能を有する保護膜と、
保護膜の接続孔が形成されていない領域に一表面が接着されるスペーサと、
スペーサの他表面に、接着剤を介して裏面が接着される第２の半導体チップとを含み、
保護膜と接着剤とは、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式４の構造のジアミンをイミド化したものであることを特徴とする半導体装置。
- 電気回路が形成された回路面と、その回路面の厚み方向反対側の裏面とを有し、回路面には、電気信号接続部が形成される第１の半導体チップと、
ガラス転移温度が１５０℃以下であり、回路面に形成され、回路面の電気信号接続部を露出する接続孔が形成される接着機能を有する保護膜と、
保護膜の接続孔が形成されていない領域に一表面が接着されるスペーサと、
スペーサの他表面に、接着剤を介して裏面が接着される第２の半導体チップとを含み、
保護膜と接着剤とは、溶剤可溶ポリイミド樹脂とジシクロペンタジエン型エポキシ樹脂とを含み、
溶剤可溶ポリイミド樹脂は、次の化学式１，２の構造の酸無水物、化学式３（Ｒ １ およびＲ ２ が −Ｃ ３ Ｈ ６ − 、Ｒ ３ 〜Ｒ ６ が −ＣＨ ３ 、ｍ＝１０）、化学式５の構造のジアミンをイミド化したものであることを特徴とする半導体装置。
- 第１半導体チップの厚みは、１５０μｍ以下であることを特徴とする請求項６〜９のうちの１つに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002179013A JP4343493B2 (ja) | 2002-06-19 | 2002-06-19 | 半導体チップの積層方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002179013A JP4343493B2 (ja) | 2002-06-19 | 2002-06-19 | 半導体チップの積層方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022996A JP2004022996A (ja) | 2004-01-22 |
| JP4343493B2 true JP4343493B2 (ja) | 2009-10-14 |
Family
ID=31176572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002179013A Expired - Fee Related JP4343493B2 (ja) | 2002-06-19 | 2002-06-19 | 半導体チップの積層方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4343493B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4705748B2 (ja) * | 2003-05-30 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7224075B2 (en) * | 2004-08-13 | 2007-05-29 | Intel Corporation | Methods and systems for attaching die in stacked-die packages |
| JP2006186053A (ja) * | 2004-12-27 | 2006-07-13 | Shinko Electric Ind Co Ltd | 積層型半導体装置 |
| JP2006222470A (ja) * | 2006-05-29 | 2006-08-24 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| US8349700B2 (en) | 2007-12-04 | 2013-01-08 | Hitachi Chemical Company, Ltd. | Photosensitive adhesive, semiconductor device and method for manufacturing semiconductor device |
| KR20100074296A (ko) * | 2007-12-04 | 2010-07-01 | 히다치 가세고교 가부시끼가이샤 | 감광성 접착제 |
| JP5092719B2 (ja) * | 2007-12-04 | 2012-12-05 | 日立化成工業株式会社 | 半導体装置及びその製造方法 |
| JP5297491B2 (ja) * | 2011-03-23 | 2013-09-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5537515B2 (ja) * | 2011-09-01 | 2014-07-02 | 株式会社東芝 | 積層型半導体装置の製造方法と製造装置 |
| JP2013048295A (ja) * | 2012-11-21 | 2013-03-07 | Sumitomo Bakelite Co Ltd | 樹脂封止型半導体装置 |
-
2002
- 2002-06-19 JP JP2002179013A patent/JP4343493B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004022996A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI288959B (en) | Chip package and wafer treating method for making adhesive chips | |
| KR102560487B1 (ko) | 반도체 장치의 제조 방법, 플립 칩형 반도체 장치의 제조 방법, 반도체 장치 및 플립 칩형 반도체 장치 | |
| TWI352412B (en) | Multi-chip package structure and method of fabrica | |
| KR100544088B1 (ko) | 반도체장치 및 그 제조방법 | |
| US7868445B2 (en) | Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer | |
| US7495344B2 (en) | Semiconductor apparatus | |
| US8796076B2 (en) | Stacked semiconductor devices and fabrication method/equipment for the same | |
| JP5902114B2 (ja) | 半導体装置及びその製造方法 | |
| JP4343493B2 (ja) | 半導体チップの積層方法 | |
| JP3592018B2 (ja) | ポリイミド接着シートおよびポリイミド用工程フィルム | |
| US7084006B2 (en) | Electronic parts packaging structure and method of manufacturing the same | |
| US7615408B2 (en) | Method of manufacturing semiconductor device | |
| US8058718B2 (en) | Package substrate embedded with semiconductor component | |
| JP4828515B2 (ja) | 半導体装置の製造方法 | |
| JP2004266137A (ja) | 半導体装置用ダイボンディング材及びこれを用いた半導体装置 | |
| JP3951854B2 (ja) | 半導体装置およびその製造方法 | |
| JPS59127843A (ja) | 半導体装置の製造方法 | |
| US20100112786A1 (en) | Method of manufacturing semiconductor device | |
| JP2003046054A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
| TW201011830A (en) | Self-adhesive semiconductor wafer | |
| JP2004165234A (ja) | 半導体装置およびその製造方法 | |
| JP7251167B2 (ja) | フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法 | |
| JP2003046055A (ja) | 板状体、リードフレームおよび半導体装置の製造方法 | |
| JP2005109068A (ja) | 半導体装置およびその製造方法 | |
| JP2021129052A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040708 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061030 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070314 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070404 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070608 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |