JP2004165234A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004165234A
JP2004165234A JP2002326304A JP2002326304A JP2004165234A JP 2004165234 A JP2004165234 A JP 2004165234A JP 2002326304 A JP2002326304 A JP 2002326304A JP 2002326304 A JP2002326304 A JP 2002326304A JP 2004165234 A JP2004165234 A JP 2004165234A
Authority
JP
Japan
Prior art keywords
rewiring
semiconductor device
connection pad
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2002326304A
Other languages
English (en)
Inventor
Ichiro Kono
一郎 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2002326304A priority Critical patent/JP2004165234A/ja
Priority to US10/458,920 priority patent/US6770971B2/en
Priority to TW092116041A priority patent/TWI226690B/zh
Priority to KR1020030038120A priority patent/KR100544088B1/ko
Priority to CNB031430473A priority patent/CN1277309C/zh
Publication of JP2004165234A publication Critical patent/JP2004165234A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】再配線およびオーバーコート膜を有する半導体装置において、銅からなる最上層の再配線とオーバーコート膜との密着性を向上する。
【解決手段】銅からなる第２の上層再配線１３の接続パッド部を除く表面には酸化第２銅層１４および酸化第１銅層１５がこの順で設けられている。これにより、酸化第２銅層１４および酸化第１銅層１５が無い場合と比較して、銅からなる第２の上層再配線１３とポリイミドやエポキシ系樹脂等からなる第３の絶縁膜（オーバーコート膜）１７との密着性が向上し、耐湿性を向上することができる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
この発明は半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置には、ＣＳＰ（ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）と呼ばれるもので、上面に接続パッドを有する半導体基板上に絶縁膜を介して再配線を前記接続パッドに接続させて設け、前記再配線の接続パッド部上に外部接続部（柱状電極）を設けたものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００１−３３２６４３号公報
【０００４】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、半導体基板上に外部接続部を設けているので、外部接続部の数が多くなると、外部接続部のピッチが小さくなり、短絡等の不具合が生じやすくなってしまう。その対策として、半導体基板のサイズを大きくすると、ウエハからの半導体基板の取り数が激減し、コストアップとなってしまう。そこで、半導体基板のサイズをそのままとし、半導体基板の周側面の外側に封止膜を設け、半導体基板およびその周囲の封止膜上に再配線を設け、この再配線の一部の接続パッド部を半導体基板より外側の領域の封止膜上に設け、この接続パッド部上にも外部接続部を設けることが検討されている。この場合、再配線上にオーバーコート膜を形成すると、再配線とオーバーコート膜との密着性が必ずしも十分でない場合があり、耐湿性が不十分となってしまう。
そこで、この発明は、再配線とオーバーコート膜との密着性を向上することができる半導体装置およびその製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、上面に外部接続部を有する半導体構成体の周側面の外側に周囲部が設けられ、接続パッド部を有し且つ銅からなる最上層の再配線が前記半導体構成体の外部接続部に接続されて設けられ、前記最上層の再配線の少なくとも一部の接続パッド部が前記周囲部上に配置され、前記最上層の再配線の接続パッド部を除く部分がオーバーコート膜で覆われている半導体装置であって、前記最上層の再配線の接続パッド部を除く表面に酸化銅層が形成されていることを特徴とするものである。
請求項２に記載の発明は、上面に外部接続部を有する複数の半導体構成体が互いに離間して配置され、前記各半導体構成体の周側面の外側に周囲部が設けられ、接続パッド部を有し且つ銅からなる最上層の再配線が前記半導体構成体の外部接続部に接続されて設けられ、前記最上層の再配線の少なくとも一部の接続パッド部が前記周囲部上に配置され、前記最上層の再配線の接続パッド部を除く部分がオーバーコート膜で覆われている半導体装置であって、前記最上層の再配線の接続パッド部を除く表面に酸化銅層が形成されていることを特徴とするものである。
請求項３に記載の発明は、請求項１または２に記載の発明において、前記周囲部は絶縁膜からなることを特徴とするものである。
請求項４に記載の発明は、請求項１または２に記載の発明において、前記周囲部は前記半導体構成体の側方に設けられた枠状の埋込材を含むことを特徴とするものである。
請求項５に記載の発明は、請求項４に記載の発明において、前記半導体構成体と前記埋込材との間に絶縁膜が設けられていることを特徴とするものである。
請求項６に記載の発明は、請求項１または２に記載の発明において、前記半導体構成体は、半導体基板の上面に接続パッドを有するものからなり、前記接続パッドにより前記外部接続部が形成されていることを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記最上層の再配線は前記半導体構成体の接続パッドに柱状電極を介して接続されていることを特徴とするものである。
請求項８に記載の発明は、請求項１または２に記載の発明において、前記半導体構成体は、上面に接続パッドを有する半導体基板上に絶縁膜を介して再配線が前記接続パッドに接続されて設けられたものからなり、前記再配線の接続パッド部により前記外部接続部が形成されていることを特徴とするものである。
請求項９に記載の発明は、請求項８に記載の発明において、前記最上層の再配線は前記半導体構成体の再配線の接続パッド部に柱状電極を介して接続されていることを特徴とするものである。
請求項１０に記載の発明は、請求項１または２に記載の発明において、前記半導体構成体は、上面に接続パッドを有する半導体基板上に絶縁膜を介して再配線が前記接続パッドに接続されて設けられ、前記再配線の接続パッド部上に柱状電極が設けられたものからなり、前記柱状電極により前記外部接続部が形成されていることを特徴とするものである。
請求項１１に記載の発明は、請求項１または２に記載の発明において、前記最上層の再配線の接続パッド部上に半田ボールが設けられていることを特徴とするものである。
請求項１２に記載の発明は、上面に外部接続部を有する複数の半導体構成体を相互に離間させてベース板上に配置する工程と、前記ベース板上において前記各半導体構成体の周側面の外側に周囲部を形成する工程と、少なくとも前記周囲部上に、接続パッド部を有し且ついずれかの前記半導体構成体の対応する外部接続部に接続される銅からなる最上層の再配線を、その少なくとも一部の接続パッド部が前記周囲部上に配置されるように形成する工程と、前記最上層の再配線の接続パッド部を除く表面に酸化第２銅層および酸化第１銅層をこの順で形成する工程と、前記最上層の再配線の接続パッド部を除く領域をオーバーコート膜で覆う工程と、前記各半導体構成体間における前記オーバーコート膜および前記周囲部を切断して少なくともいずれかの前記最上層の再配線の接続パッド部が前記半導体構成体より外側の領域の前記周囲部上に形成された前記半導体構成体を少なくとも１つ有する半導体装置を複数個得る工程とを有することを特徴とするものである。
請求項１３に記載の発明は、請求項１２に記載の発明において、前記酸化第２銅層および前記酸化第１銅層は処理液を用いた浸漬処理により形成することを特徴とするものである。
請求項１４に記載の発明は、請求項１３に記載の発明において、前記処理液は水酸化ナトリウムを含む第１の処理液と亜鉛素酸ナトリウムを含む第２の処理液との混合液からなることを特徴とするものである。
請求項１５に記載の発明は、請求項１４に記載の発明において、前記第１の処理液は、１０〜２０ｗｔ％程度の水酸化ナトリウムを含み、前記第２の処理液は、１５〜２５ｗｔ％程度の亜鉛素酸ナトリウムを含むことを特徴とするものである。
請求項１６に記載の発明は、請求項１５に記載の発明において、前記浸漬処理の時間は１分程度であることを特徴とするものである。
請求項１７に記載の発明は、請求項１２に記載の発明において、前記オーバーコート膜および前記周囲部を切断する工程は、前記半導体構成体が複数個含まれるように切断することを特徴とするものである。
請求項１８に記載の発明は、請求項１２に記載の発明において、前記周囲部を形成する工程は、前記半導体構成体間に埋込材を配置する工程を含むことを特徴とするものである。
請求項１９に記載の発明は、請求項１２に記載の発明において、前記オーバーコート膜および前記周囲部を切断するとともに前記ベース板を切断する工程を有することを特徴とするものである。
請求項２０に記載の発明は、請求項１９に記載の発明において、切断前の前記ベース板下に別のベース板を配置し、前記ベース板を切断した後に、前記別のベース板を取り除く工程を有することを特徴とするものである。
請求項２１に記載の発明は、請求項１２に記載の発明において、前記オーバーコート膜および前記周囲部を切断する工程の前に、前記ベース板を取り除く工程を有することを特徴とするものである。
請求項２２に記載の発明は、請求項２１に記載の発明において、前記ベース板を取り除く工程に引き続き、前記半導体構成体の半導体基板を薄くする工程を有することを特徴とするものである。
請求項２３に記載の発明は、請求項１２に記載の発明において、前記最上層の再配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とするものである。
そして、この発明によれば、銅からなる最上層の再配線の接続パッド部を除く表面に酸化銅層を形成しているので、銅からなる最上層の再配線をオーバーコート膜で直接覆う場合と比較して、最上層の再配線とオーバーコート膜との密着性を向上することができる。
【０００６】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示したものである。この半導体装置は、シリコン、ガラス、セラミックス、樹脂、金属等からなる平面正方形状のベース板１を備えている。ベース板１の上面には、接着剤、粘着シート、両面接着テープ等からなる接着層２が設けられている。接着層２の上面中央部には、ベース板１のサイズよりもやや小さいサイズの平面正方形状の半導体構成体３のシリコン基板（半導体基板）４の下面が接着されている。
【０００７】
シリコン基板４の上面中央部には集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。そして、半導体構成体３は、半導体チップと呼ばれることもあるが、接続パッド５の中央部を除くシリコン基板４の上面に酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部が絶縁膜６に設けられた開口部７を介して露出された構造となっている。
【０００８】
半導体構成体３を含む接着層２の上面にはポリイミドやエポキシ系樹脂等からなる第１の絶縁膜８が設けられている。この場合、第１の絶縁膜８の半導体構成体３の開口部７に対応する部分には開口部９が設けられている。両開口部７、９を介して露出された接続パッド５の上面から第１の絶縁膜８の上面の所定の箇所にかけて第１の下地金属層１０ａおよび該第１の下地金属層１０ａ上に設けられた第１の上層金属層１０ｂからなる第１の上層再配線１０が設けられている。この場合、第１の下地金属層１０ａは、詳細には図示していないが、下から順に、チタン層と銅層との２層構造となっている。第１の上層金属層１０ｂは銅層のみからなっている。
【０００９】
第１の上層再配線１０の接続パッド部上面には銅からなる柱状電極１１が設けられている。第１の上層再配線１０を含む第１の絶縁膜８の上面にはポリイミドやエポキシ系樹脂等からなる第２の絶縁膜１２がその上面が柱状電極１１の上面と面一となるように設けられている。したがって、柱状電極１１の上面は露出されている。
【００１０】
柱状電極１１の上面から第２の絶縁膜１２の上面の所定の箇所にかけて第２の下地金属層１３ａおよび該第２の下地金属層１３ａ上に設けられた第２の上層金属層１３ｂからなる第２の上層再配線１３が設けられている。この場合も、第２の下地金属層１３ａは、詳細には図示していないが、下から順に、チタン層と銅層との２層構造となっている。第２の上層金属層１３ｂは銅層のみからなっている。
【００１１】
第２の下地金属層１３ａのうちの銅層の側面および銅からなる第２の上層金属層１３ｂの表面には酸化第２銅層１４および酸化第１銅層１５がこの順で設けられている。この場合、酸化第２銅層１４および酸化第１銅層１５の第２の上層再配線１３の接続パッド部に対応する部分には開口部１６が設けられている。
【００１２】
第２の上層再配線１３の表面上の酸化第２銅層１４および酸化第１銅層１５を含む第２の絶縁膜１２の上面にはポリイミドやエポキシ系樹脂等からなる第３の絶縁膜（オーバーコート膜）１７が設けられている。この場合、第３の絶縁膜１７の酸化第２銅層１４および酸化第１銅層１５の開口部１６に対応する部分には開口部１８が設けられている。両開口部１６、１８内およびその上方には半田ボール１９が第２の上層再配線１３の接続パッド部に接続されて設けられている。複数の半田ボール１９は、第３の絶縁膜１７上にマトリクス状に配置されている。
【００１３】
ところで、ベース板１のサイズを半導体構成体３のサイズよりもやや大きくしているのは、シリコン基板４上の接続パッド５の数の増加に応じて、半田ボール１９の配置領域を半導体構成体３のサイズよりもやや大きくし、これにより、第２の上層再配線１３の接続パッド部（両開口部１６、１８内の部分）のサイズおよび配置間隔をシリコン基板４上の接続パッド５のサイズおよび配置間隔よりも大きくするためである。
【００１４】
このため、マトリクス状に配置された第２の上層再配線１３の接続パッド部は、半導体構成体３に対応する領域のみでなく、半導体構成体３の周側面の外側に設けられた第１の絶縁膜（周囲部）８に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール１９のうち、少なくとも最外周の半田ボール１９は半導体構成体３よりも外側に位置する周囲に配置されている。
【００１５】
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、図１に示すベース板１を複数枚採取することができる大きさのベース板１の上面全体に接着層２を形成する。次に、接着層２の上面の所定の複数箇所にそれぞれ半導体構成体３のシリコン基板４の下面を接着する。
【００１６】
次に、図３に示すように、複数の半導体構成体３を含む接着層２の上面にポリイミドやエポキシ系樹脂等からなる第１の絶縁膜８をパターン形成する。この場合、第１の絶縁膜８の上面は平坦であり、その半導体構成体３の開口部７に対応する部分には開口部９が形成されている。
【００１７】
次に、図４に示すように、両開口部７、９を介して露出された接続パッド５の上面を含む第１の絶縁膜８の上面全体に第１の下地金属層１０ａを形成する。この場合、第１の下地金属層１０ａは、詳細には図示していないが、スパッタにより形成されたチタン層上にスパッタにより銅層を形成したものである。
【００１８】
次に、第１の下地金属層１０ａの上面にメッキレジスト膜２１をパターン形成する。この場合、第１の上層再配線１０形成領域に対応する部分におけるメッキレジスト膜２１には開口部２２が形成されている。次に、第１の下地金属層１０ａをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜２１の開口部２２内の第１の下地金属層１０ａの上面に第１の上層金属層１０ｂを形成する。次に、メッキレジスト膜２１を剥離する。
【００１９】
次に、図５に示すように、第１の上層金属層１０ｂを含む第１の下地金属層１０ａの上面にメッキレジスト膜２３をパターン形成する。この場合、第１の上層金属層１０ｂの接続パッド部に対応する部分におけるメッキレジスト膜２３には開口部２４が形成されている。次に、第１の下地金属層１０ａをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜２３の開口部２４内の第１の上層金属層１０ｂの接続パッド部上面に柱状電極１１を形成する。
【００２０】
次に、メッキレジスト膜２３を剥離し、次いで、柱状電極１１および第１の上層金属層１０ｂをマスクとして第１の下地金属層１０ａの不要な部分をエッチングして除去すると、図６に示すように、第１の上層金属層１０ｂ下にのみ第１の下地金属層１０ａが残存され、この残存された第１の下地金属層１０ａおよびその上面全体に形成された第１の上層金属層１０ｂにより第１の上層再配線１０が形成される。
【００２１】
次に、図７に示すように、柱状電極１１および第１の上層再配線１０を含む第１の絶縁膜８の上面にポリイミドやエポキシ系樹脂等からなる第２の絶縁膜１２をその厚さが柱状電極１１の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極１１の上面は第２の絶縁膜１２によって覆われている。次に、第２の絶縁膜１２および柱状電極１１の上面側を適宜に研磨することにより、図８に示すように、柱状電極１１の上面を露出させる。
【００２２】
次に、図９に示すように、柱状電極１１の上面を含む第２の絶縁膜１２の上面全体に第２の下地金属層１３ａを形成する。この場合も、第２の下地金属層１３ａは、詳細には図示していないが、スパッタにより形成されたチタン層上にスパッタにより銅層を形成したものである。
【００２３】
次に、第２の下地金属層１３ａの上面にメッキレジスト膜２５をパターン形成する。この場合、第２の上層再配線１３形成領域に対応する部分におけるメッキレジスト膜２５には開口部２６が形成されている。次に、第２の下地金属層１３ａをメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜２５の開口部２６内の第２の下地金属層１３ａの上面に第２の上層金属層１３ｂを形成する。
【００２４】
次に、メッキレジスト膜２５を剥離し、次いで、第２の上層金属層１３ｂをマスクとして第２の下地金属層１３ａの不要な部分をエッチングして除去すると、図１０に示すように、第２の上層金属層１３ｂ下にのみ第２の下地金属層１３ａが残存され、この残存された第２の下地金属層１３ａおよびその上面全体に形成された第２の上層金属層１３ｂにより第２の上層再配線１３が形成される。
【００２５】
ここで、寸法の一例について説明する。第１、第２の下地金属層１０ａ、１３ａのチタン層の厚さは１００〜２００ｎｍ程度であり、銅層の厚さは３００〜６００ｎｍ程度である。第１、第２の上層金属層１０ｂ、１３ｂの厚さは１〜１０μｍ程度である。柱状電極１１の高さは１００〜１５０μｍ程度である。
【００２６】
次に、図１１に示すように、第２の上層再配線１３の接続パッド部上面にドライフィルムまたは液状フォトレジストからなるレジスト膜２７を形成する。次に、レジスト膜２７をマスクとして、後で説明するように、第２の下地金属層１３ａのうちの銅層の側面および銅からなる第２の上層金属層１３ｂの表面に酸化第２銅層１４および酸化第１銅層１５をこの順で形成する。この状態では、レジスト膜２７つまり第２の上層再配線１３の接続パッド部に対応する部分における酸化第２銅層１４および酸化第１銅層１５には開口部１６が形成されている。
【００２７】
ここで、酸化第２銅層１４および酸化第１銅層１５の形成方法について説明する。まず、レジスト膜２７を形成した後に、必要に応じ、上記製造工程つまり第２の上層金属層１３ｂをマスクとして第２の下地金属層１３ａの不要な部分をエッチングして除去する際のウェットエッチング工程後の水洗等により、第２の下地金属層１３ａのうちの銅層の側面および第２の上層金属層１３ｂの表面に不均一に発生した自然酸化銅を硫酸中への浸漬処理により除去し、次いで水洗、乾燥を行い、第２の上層再配線１３の表面を純銅面とする。
【００２８】
次に、処理液を用いて酸化銅の形成を行うが、まず、処理液について説明する。第１の処理液は、水酸化ナトリウム１０〜２０ｗｔ％程度と、純水８０〜９０ｗｔ％程度とからなる処理液である。第２の処理液は、亜鉛素酸ナトリウム１５〜２５ｗｔ％程度と、純水７０〜８０ｗｔ％程度と、安定剤１〜１０ｗｔ％程度とからなる処理液である。
【００２９】
そして、まず、第１の処理液３０〜４０ｍＬ／Ｌ程度と純水９６０〜９７０ｍＬ／Ｌ程度（但し、両液の合計が１０００ｍＬ／Ｌ）との混合液中にベース板１等を室温で１〜２分程度浸漬する。この浸漬処理は、次の浸漬処理の処理液（混合液）に第２の上層再配線１３をなじませるために行うものであり、第２の上層再配線１３の表面に酸化銅は形成されない。
【００３０】
次に、第１の処理液５０ｍＬ／Ｌ程度と第２の処理液４５０ｍＬ／Ｌ程度と純水５００ｍＬ／Ｌ程度との混合液中にベース板１等を温度５５℃程度で１分程度浸漬し、次いで水洗、温水洗、乾燥を行う。すると、第２の下地金属層１３ａのうちの銅層の側面および銅からなる第２の上層金属層１３ｂの表面に酸化第２銅層１４が厚さ５０〜５００ｎｍ程度に形成され、その表面に酸化第１銅層１５が厚さ１０〜１００ｎｍ程度に形成される。次に、レジスト膜２７を剥離する。
【００３１】
次に、図１２に示すように、第２の上層再配線１３の表面上の酸化第２銅層１４および酸化第１銅層１５を含む第２の絶縁膜１２の上面にポリイミドやエポキシ系樹脂等からなる第３の絶縁膜１７をパターン形成する。この場合、第３の絶縁膜１７の酸化第２銅層１４および酸化第１銅層１５の開口部１６に対応する部分には開口部１８が形成されている。
【００３２】
次に、両開口部１６、１８内およびその上方に半田ボール１９を第２の上層再配線１３の接続パッド部に接続させて形成する。次に、図１３に示すように、互いに隣接する半導体構成体３間において、３層の絶縁膜１７、１２、８、接着層２およびベース板１を切断すると、図１に示す半導体装置が複数個得られる。
【００３３】
このようにして得られた半導体装置では、第２の下地金属層１３ａのうちの銅層の側面および銅からなる第２の上層金属層１３ｂの表面に酸化第２銅層１４および酸化第１銅層１５がこの順で形成されているので、銅からなる第２の上層再配線１３を第３の絶縁膜（オーバーコート膜）１７で直接覆う場合と比較して、第２の上層再配線１３と第３の絶縁膜１７との密着性を向上することができる。
【００３４】
すなわち、酸化第２銅層１４および酸化第１銅層１５を形成しない場合、銅からなる第２の上層再配線１３の表面に自然酸化銅が形成されると、第２の上層再配線１３と自然酸化銅との界面の密着性が一般的に弱く、その表面に形成されたポリイミドやエポキシ系樹脂等からなる第３の絶縁膜１７が剥離する要因となり、耐湿性が不十分となってしまう。
【００３５】
これに対し、酸化第２銅層１４および酸化第１銅層１５を形成すると、第２の上層再配線１３と酸化第２銅層１４との界面の密着性が強く、また酸化第１銅層１５の表面が針状結晶となるため、アンカー効果により、酸化第１銅層１５と第３の絶縁膜１７との界面の密着性が強くなり、この結果第３の絶縁膜１７が剥離しにくくなり、耐湿性を向上することができる。
【００３６】
また、上記製造方法では、半導体構成体３の接続パッド５に接続される第１の下地金属層１０ａおよび第１の上層金属層１０ｂをスパッタおよび電解メッキにより形成し、第１の上層再配線１０の接続パッド部に接続される柱状電極１１を電解メッキにより形成し、柱状電極１１の上面に接続される第２の下地金属層１３ａおよび第２の上層金属層１３ｂをスパッタおよび電解メッキにより形成しているので、半導体構成体３の接続パッド５と第１の上層再配線１０との間の導電接続、第１の上層再配線１０と柱状電極１１との間の導電接続および柱状電極１１と第２の上層再配線１３との間の導電接続を確実とすることができる。
【００３７】
また、第１の上層再配線１０と第２の上層再配線１３との間に高さ１００〜１５０μｍ程度の柱状電極１１が形成されているため、図示しない回路基板にボンディングしたとき半導体構成体１３と回路基板との線膨張係数の差に起因して生じる集中応力を柱状電極１１が揺れることによって吸収することができる。
【００３８】
また、ベース板１上の接着層２上の所定の複数箇所にそれぞれ半導体構成体３を接着して配置し、複数の半導体構成体３に対して第１〜第３の絶縁膜８、１２、１７、第１、第２の再配線１０、１３、柱状電極１１および半田ボール１９の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。
【００３９】
また、ベース板１と共に複数の半導体構成体３を搬送することができるので、これによっても製造工程を簡略化することができる。さらに、ベース板１の外形寸法を一定にすると、製造すべき半導体装置の外形寸法に関係なく、搬送系を共有化することができる。
【００４０】
ところで、上記第２の処理液中の亜鉛素酸ナトリウムの水溶液は酸化性アルカリ溶液でｐＨ１２以上の強アルカリであり、処理温度が５５℃程度であると、シリコン基板４を溶解するため、処理時間は短い方がよく、上記の場合、１分程度である。
【００４１】
次に、図１に示す半導体装置の製造方法の他の例について説明する。まず、図１４に示すように、紫外線透過性の透明樹脂板やガラス板等からなる別のベース板３１の上面全体に紫外線硬化型の粘着シート等からなる接着層３２を接着し、接着層３２の上面に上述のベース板１および接着層２を接着したものを用意する。
【００４２】
そして、図２〜図１２にそれぞれ示す製造工程を経た後に、図１５に示すように、互いに隣接する半導体構成体３間において、３層の絶縁膜１７、１２、８、接着層２、ベース板１および接着層３２を切断し、別のベース板３１を切断しない。次に、別のベース板３１の下面側から紫外線を照射し、接着層３２を硬化させる。すると、分断されたベース板１の下面に対する接着層３２による接着性が低下する。そこで、接着層３２上に存在する個片化されたものを１つずつ剥がしてピックアップすると、図１に示す半導体装置が複数個得られる。
【００４３】
この製造方法では、図１５に示す状態において、接着層３２上に存在する個片化された半導体装置がバラバラとならないので、専用の半導体装置載置用トレーを用いることなく、そのまま、図示しない回路基板上への実装時に１つずつ剥がしてピックアップすることができる。また、別のベース板３１の上面に残存する接着性が低下した接着層３２を剥離すると、別のベース板３１を再利用することができる。さらに、別のベース板３１の外形寸法を一定にすると、製造すべき半導体装置の外形寸法に関係なく、搬送系を共有化することができる。なお、接着層３２としては、場合によっては、熱硬化型の粘着シート等を用いてもよい。
【００４４】
なおここで、別のベース板３１として、膨張させることにより半導体装置を取り外す、通常のダイシングテープ等を用いることも可能であり、その場合には、接着層は紫外線硬化型でなくてもよい。また、別のベース板３１を研磨やエッチングにより除去するようにしてもよい。
【００４５】
次に、図１に示す半導体装置の製造方法のさらに他の例について説明する。この製造方法では、図８に示す製造工程後に、図１６に示すように、柱状電極１１の上面を含む第２の絶縁膜１２の上面全体に銅の無電解メッキにより第２の下地金属層１３ａを形成する。次に、第２の下地金属層１３ａをメッキ電流路として銅の電解メッキを行うことにより、第２の下地金属層１３ａの上面全体に第２の上層金属形成用層１３ｃを形成する。
【００４６】
次に、第２の上層金属形成用層１３ｃの上面の第２の再配線形成領域に対応する部分にレジスト膜３３をパターン形成する。次に、レジスト膜３３をマスクとして第２の上層金属形成用層１３ｃおよび第２の下地金属層１３ａの不要な部分をエッチングして除去すると、図１７に示すように、レジスト膜３３下にのみ第２の上層再配線１０が残存される。この後、レジスト膜３３を剥離する。
【００４７】
ところで、図２に示すベース板１あるいは図１４に示す別のベース板３１をトレイ状とすることもできる。つまり、ベース板を、半導体構成体３を配列する領域が周囲より陥没した受け皿のような形状とする。そして、このトレイ状のベース板の半導体構成体３配列領域を囲む周囲の上面にメッキ電流路用金属層を設け、このメッキ電流路用金属層とメッキ電流路用の下地金属層（１０ａ、１３ａ）とを導電部材で接続して、電解メッキを行うようにしてもよい。この場合、トレイの外形サイズを同一としておくことにより、製造する半導体装置のサイズが異なる場合でも、同一の製造装置の使用が可能となり効率的となる。
【００４８】
（第２実施形態）
図２に示す製造工程において、接着層２を半導体構成体３のシリコン基板４の下面にそれぞれ設け、これらの接着層２をベース板１の上面の各所定の箇所に接着した場合には、図１８に示すこの発明の第２実施形態としての半導体装置が得られる。
【００４９】
このようにして得られた半導体装置では、例えば、シリコン基板４の下面が接着層２を介してベース板１の上面に接着されているほかに、シリコン基板４の側面等が第１の絶縁膜８を介してベース板１の上面に接合されているので、半導体構成体３のベース板１に対する接合強度をある程度強くすることができる。
【００５０】
（第３、第４実施形態）
図１９はこの発明の第３実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、ベース板１および接着層２を備えていないことである。
【００５１】
この第３実施形態の半導体装置を製造する場合には、例えば図１２に示すように、半田ボール１９を形成した後に、ベース板１および接着層２を研磨やエッチング等により除去し、次いで互いに隣接する半導体構成体３間において、３層の絶縁膜１７、１２、８を切断すると、図１９に示す半導体装置が複数個得られる。このようにして得られた半導体装置では、ベース板１および接着層２を備えていないので、その分だけ、薄型化することができる。
【００５２】
また、ベース板１および接着層２を研磨やエッチング等により除去した後に、シリコン基板４および第１の絶縁膜８の下面側を適宜に研磨し、次いで互いに隣接する半導体構成体３間において、３層の絶縁膜１７、１２、８を切断すると、図２０に示すこの発明の第４実施形態としての半導体装置が複数個得られる。このようにして得られた半導体装置では、さらに薄型化することができる。
【００５３】
なお、半田ボール１９を形成する前に、ベース板１および接着層２を研磨やエッチング等により除去し（必要に応じてさらにシリコン基板４および第１の絶縁膜８の下面側を適宜に研磨し）、次いで半田ボール１９を形成し、次いで互いに隣接する半導体構成体３間において、３層の絶縁膜１７、１２、８を切断するようにしてもよい。
【００５４】
（第５実施形態）
図２１はこの発明の第５実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と異なる点は、接着層２の下面に放熱用の金属層３４が接着されていることである。金属層３４は、厚さ数十μｍの銅箔等からなっている。
【００５５】
この第５実施形態の半導体装置を製造する場合には、例えば図１２に示すように、半田ボール１９を形成した後に、ベース板１を研磨やエッチング等により除去し、次いで接着層２の下面全体に金属層３４を接着し、次いで互いに隣接する半導体構成体３間において、３層の絶縁膜１７、１２、８、接着層２および金属層３４を切断すると、図２１に示す半導体装置が複数個得られる。
【００５６】
なお、接着層２も研磨やエッチング等により除去し（必要に応じてさらにシリコン基板４および第１の絶縁膜８の下面側を適宜に研磨し）、シリコン基板４および第１の絶縁膜８の下面に新たな接着層を介して金属層３４を接着するようにしてもよい。
【００５７】
（第６実施形態）
図２２はこの発明の第６実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図１に示す半導体装置と大きく異なる点は、ベース基板１上に、半導体構成体４１として、一般的にウエハレベル（ＷＬ）ＣＳＰと呼ばれるものを用いたこと、該ＷＬＣＳＰの上部側には、図１に示す柱状電極１１を備えておらず、第１の上層再配線１０の接続パッド部に第２の上層再配線１３を第２の絶縁膜１２に設けられた開口部１２ａを介して接続していることである。
【００５８】
半導体構成体４１は、ＷＬＣＳＰと呼ばれるものであり、ベース板１上に設けられた接着層２の上面中央部に接着されたシリコン基板４を備えている。シリコン基板４の上面中央部には集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。接続パッド５の中央部を除くシリコン基板４の上面には酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部が絶縁膜６に設けられた開口部７を介して露出されている。ここまでの構成は、図１に示す半導体構成体３と同じである。
【００５９】
この実施形態の半導体構成体４１の場合、さらに、絶縁膜６の上面にはポリイミドやエポキシ系樹脂等からなる保護膜（絶縁膜）４２が設けられている。この場合、保護膜４２の絶縁膜６の開口部７に対応する部分には開口部４３が設けられている。両開口部７、４３を介して露出された接続パッド５の上面から保護膜４２の上面の所定の箇所にかけて銅等からなる下地金属層４４ａおよび該下地金属層４４ａ上に設けられた銅からなる上層金属層４４ｂからなる再配線４４が設けられている。
【００６０】
再配線４４の接続パッド部上面には銅からなる柱状電極４５が設けられている。再配線４４を含む保護膜４２の上面にはポリイミドやエポキシ系樹脂等からなる封止膜（絶縁膜）４６がその上面が柱状電極４５の上面と面一となるように設けられている。このように、この実施形態の半導体構成体４１は、シリコン基板４、接続パッド５、絶縁膜６を含み、さらに、保護膜４２、再配線４４、柱状電極４５、封止膜４６を含んで構成されている。
【００６１】
半導体構成体４１の周囲における接着層２の上面にはポリイミドやエポキシ系樹脂等からなる封止膜（絶縁膜）４７がその上面が封止膜４６の上面と面一となるように設けられている。両封止膜４６、４７および柱状電極４５の上面にはポリイミドやエポキシ系樹脂等からなる第１の絶縁膜８が設けられている。第１の絶縁膜８の柱状電極４５の上面中央部に対応する部分には開口部８ａが設けられている。
【００６２】
開口部８ａを介して露出された柱状電極４５の上面から第１の絶縁膜８の上面の所定の箇所にかけて第１の上層再配線１０が設けられている。そして、第１の上層再配線１０を含む第１の絶縁膜８よりも上側の部分の構成は、図１に示す場合とほぼ同じであるので、その説明を省略する。但し、この実施形態では、上述の如く、図１に示す柱状電極１１を備えておらず、その代わりに、第１の上層再配線１０の接続パッド部に第２の上層再配線１３が第２の絶縁膜１２に設けられた開口部１２ａを介して接続されている。
【００６３】
次に、半導体構成体４１の製造方法の一例について簡単に説明する。まず、ウエハ状態の半導体基板（切断前のシリコン基板４）上に接続パッド５、絶縁膜６および保護膜４２が設けられたものを用意する。次に、両開口部７、４３を介して露出された接続パッド５の上面を含む保護膜４２の上面全体に無電解メッキまたはスパッタにより下地金属層４４ａを形成する。
【００６４】
次に、下地金属層４４ａの上面の所定の箇所に電解メッキにより上層金属層４４ｂを形成する。次に、上層金属層４４ｂの接続パッド部上面に電解メッキにより柱状電極４５を形成する。次に、柱状電極４５および上層金属層４４ｂをマスクとして下地金属層４４ａの不要な部分をエッチングにより除去し、上層金属層４４ｂ下にのみ下地金属層４４ａを残存させ、この残存された下地金属層４４ａおよび該下地金属層４４ａの上面全面に形成された上層金属層４４ｂからなる再配線４４を形成する。
【００６５】
次に、柱状電極４５および再配線４４を含む保護膜４２の上面に封止膜４６をその厚さが柱状電極４５の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極４５の上面は封止膜４６によって覆われている。次に、封止膜４６および柱状電極４５の上面側を適宜に研磨し、柱状電極４５の上面を露出させる。次に、ダンシング工程を経ると、図２２に示す半導体構成体４１が複数個得られる。ここで、柱状電極４５は、１００〜１５０μｍ程度の高さを有するものである。
【００６６】
次に、このようにして得られた半導体構成体４１を用いて、図２２に示す半導体装置を製造する場合の一例について説明する。まず、図２３に示すように、図２２に示すベース板１を複数枚採取することができる大きさのベース板１の上面全体に接着層２を形成する。次に、接着層２の上面の所定の複数箇所にそれぞれ半導体構成体４１のシリコン基板４の下面を接着する。
【００６７】
次に、複数の半導体構成体４１を含む接着層２の上面にポリイミドやエポキシ系樹脂等からなる封止膜４７をその厚さが半導体構成体４１の高さよりもやや厚くなるように形成する。したがって、この状態では、半導体構成体４１の上面は封止膜４７によって覆われている。次に、封止膜４７および半導体構成体４１の上面側を適宜に研磨することにより、図２４に示すように、半導体構成体４１の柱状電極４５の上面を露出させる。
【００６８】
ここで、図２２に示す半導体構成体４１を製造する場合も、上述の如く、柱状電極４５および再配線４４を含む保護膜４２の上面に封止膜４６をその厚さが柱状電極４５の高さよりもやや厚くなるように形成し、次いで封止膜４６および柱状電極４５の上面側を適宜に研磨することにより、柱状電極４５の上面を露出させている。したがって、研磨工程は２回となる。
【００６９】
そこで、次に、研磨工程を１回とすることができる場合について説明する。図２３に示す状態において、半導体構成体４１として封止膜４６を備えていないものを用意する。つまり、接続パッド５および絶縁膜６が形成されたウエハ状態の半導体基板上に保護膜４２、再配線４４、柱状電極４５を形成した後、封止膜４６を形成することなく、これをダイシングする。
【００７０】
そして、図２３に示す製造工程において、封止膜４６、４７を形成すべき領域に同一の封止材料によって同時に封止膜４６、４７を形成し、該封止膜４６、４７（但し、封止膜は一体化されており境界はない。）と共に柱状電極４５の上面側を研磨すればよい。つまり、封止膜形成工程を１回とすることにより、研磨工程は１回とすることができる。
【００７１】
但し、研磨工程を１回とする場合には、図２３に示す状態における半導体構成体４１の柱状電極４５の高さに電解メッキによる形成に伴うばらつきが生じるのに対し、研磨工程を２回とする場合には、図２３に示す状態における半導体構成体４１の高さが均一となり、図２３に示す状態における半導体構成体４１の高さを予め揃えておくことができる。
【００７２】
さて、図２４に示す研磨工程が終了したら、次に、図２５に示すように、面一となった両封止膜４６、４７および柱状電極４５の上面にポリイミドやエポキシ系樹脂等からなる第１の絶縁膜８をパターン形成する。この場合、第１の絶縁膜８の柱状電極４５の上面中央部に対応する部分には開口部８ａが形成されている。
【００７３】
次に、上記第１実施形態における製造方法から容易に理解し得るように、開口部８ａを介して露出された柱状電極４５の上面を含む第１の絶縁膜８の上面の所定の箇所に第１の上層再配線１０を形成し、開口部１２ａを有する第２の絶縁膜１２を形成し、開口部１２ａを介して露出された第１の上層再配線１０の接続パッド部の上面を含む第２の絶縁膜１２の上面の所定の箇所に第２の上層再配線１３を形成し、第２の上層再配線１３の接続パッド部を除く表面に酸化第２銅層１４および酸化第１銅層１５をこの順で形成し、開口部１８を有する第３の絶縁膜１７を形成し、半田ボール１９を形成する。次に、互いに隣接する半導体構成体４１間において、３層の絶縁膜１７、１２、８、封止膜４７、接着層２およびベース板１を切断すると、図２２に示す半導体装置が複数個得られる。
【００７４】
ここで、第１の上層再配線１０は柱状電極４５上にメッキにより直接接合されるものであるため、第１の絶縁膜８の開口部８ａは、１０μｍ×１０μｍの方形または同面積の円形の面積を有していれば強度的に十分である。この種の露光機は数μｍの位置合わせ精度を有しており、通常、柱状電極の直径は１００〜１５０μｍ程度（ピッチは、通常、この２倍）であるので、柱状電極と再配線との接合をボンディングによる方法と比較すると、柱状電極のサイズおよび配置間隔が遙かに小さい場合にも適用でき、且つ、プロセスも効率的である。
【００７５】
このように、この製造方法によれば、柱状電極４５に第１の上層再配線１０を接合するための第１の絶縁膜８の開口部８ａの幅を柱状電極４５の幅の１／２以下とすることが可能であり、これにより半導体構成体４１の柱状電極４５のサイズおよび配置間隔も小さいものとすることができるので、第１の上層再配線１０等の上層の再配線を有する半導体装置のサイズを一層小さいものとすることができる。
【００７６】
（第７実施形態）
図２６はこの発明の第７実施形態としての半導体装置の断面図を示したものである。この半導体装置では、半導体構成体４１として、図２２に示す半導体構成体４１と比較すると、柱状電極４５を備えておらず、封止膜４６の再配線４４の接続パッド部に対応する部分に開口部４６ａが形成されたものを用いている。
【００７７】
また、この半導体装置では、図１示す半導体装置と比較すると、第１の上層再配線１０が第１の絶縁膜８の開口部８ｂおよび封止膜４６の開口部４６ａを介して再配線４４の接続パッド部に接続され、第１の上層再配線１０の接続パッド部を除く表面に酸化第２銅層１４および酸化第１銅層１５がこの順で設けられ、その上に設けられた第２の絶縁膜１２の開口部１２ｂ内、両酸化銅層１４、１５の開口部１６内およびその上方に半田ボール１９が第１の上層再配線１０の接続パッド部に接続されて設けられている。
【００７８】
この実施形態の半導体装置の構成から明らかなように、半導体構成体４１としては柱状電極を備えていなくても再配線４４を備えていればよく、また、上層再配線としては第１の上層再配線１０のみの１層であってもよく（この場合、第２の絶縁膜１２がオーバーコート膜となる。）、逆に、図示していないが、３層以上であってもよい。上層再配線を例えば３層とする場合には、簡単に説明すると、第３の絶縁膜１７上に第３の上層再配線を形成し、第３の上層再配線の接続パッド部を除く表面に両酸化銅層１４、１５を形成し、その上にオーバーコート膜としての第４の絶縁膜を形成する。
【００７９】
（第８実施形態）
図２７はこの発明の第８実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図２６に示す半導体装置と異なる点は、半導体構成体４１として封止膜４６を有しないものを用い、半導体構成体４１の周囲における接着層２の上面に方形枠状の埋込材５１が設けられていることである。
【００８０】
この実施形態の半導体装置を製造する場合には、一例として、まず、図２８に示すように、図２７に示すベース板１を複数枚採取することができる大きさのベーン板１の上面全体に設けられた接着層２の上面の所定の箇所に格子状の埋込材５１の下面を接着する。格子状の埋込材５１は、一例として、シリコン、ガラス、セラミックス、樹脂、金属等からなるシート状の埋込材５１に型抜き加工やエッチング等により複数の方形状の開口部５１ａを形成することにより得られる。また、シート状の埋込材５１を接着層２の上面全体に接着し、座ぐり加工により、格子状の埋込材５１を形成するようにしてもよい。
【００８１】
次に、格子状の埋込材５１の各開口部５１ａ内における接着層２の上面中央部にそれぞれ半導体構成体４１のシリコン基板４の下面を接着する。この状態では、埋込材５１の上面と半導体構成体４１の保護膜４２の上面とはほぼ同一の平面上に配置されている。また、半導体構成体４１とその外側に配置された方形枠状の埋込材５１との間には比較的狭い隙間５２が形成されている。
【００８２】
この場合、埋込材５１の厚さは、シリコン基板４、絶縁膜６および保護膜４２の合計厚さとほぼ同じとしているが、シリコン基板４の厚さとほぼ同じとしてもよく、またシリコン基板４および絶縁膜６の合計厚さとほぼ同じとしてもよく、さらに再配線４４の厚さを加えた厚さとほぼ同じとしてもよい。
【００８３】
次に、図２９に示すように、隙間５２を含む半導体構成体４１および埋込材５１の上面にポリイミドやエポキシ系樹脂等からなる第１の絶縁膜８をその厚さが半導体構成体４１の再配線４４を含む高さよりもやや厚くなるように形成する。次に、必要に応じて、第１の絶縁膜８の上面側を適宜に研磨して、第１の絶縁膜８の上面を平滑化する。次に、第１の絶縁膜８の再配線４４の接続パッド部に対応する部分に、フォトリソグラフィあるいはＣＯ２レーザの照射により、開口部８ｂを形成する。
【００８４】
次に、図３０に示すように、上記第１実施形態における製造方法から容易に理解し得るように、開口部８こを介して露出された再配線４４の接続パッド部の上面を含む第１の絶縁膜８の上面の所定の箇所に第１の上層再配線１０を形成し、第１の上層再配線１０の接続パッド部を除く表面に酸化第２銅層１４および酸化第１銅層１５をこの順で形成し、開口部１２ａを有する第２の絶縁膜１２を形成し、半田ボール１９を形成する。次に、互いに隣接する半導体構成体４１間において、２層の絶縁膜１２、８、埋込材５１、接着層２およびベース板１を切断すると、図２７に示す半導体装置が複数個得られる。
【００８５】
このようにして得られた半導体装置では、図２９に示すように、半導体構成体４１とその外側に配置された方形枠状の埋込材５１との間に比較的狭い隙間５２を形成し、この隙間５２内にポリイミドやエポキシ系樹脂等からなる第１の絶縁膜８を設けているので、埋込材５１が無い場合と比較して、第１の絶縁膜８の量を埋込材５１の体積の分だけ少なくすることができる。この結果、ポリイミドやエポキシ系樹脂等からなる第１の絶縁膜８の硬化時の収縮による応力を小さくすることができ、ひいてはベース板１が反りにくいようにすることができる。
【００８６】
（第９実施形態）
図３１はこの発明の第９実施形態としての半導体装置の断面図を示したものである。この半導体装置において、図２７に示す半導体装置と大きく異なる点は、半導体構成体４１として柱状電極４５および封止膜４６を有するものを用い、絶縁性の埋込材５１の上面に中間再配線５３が設けられ、中間再配線５３を含む埋込材５１および第１の絶縁膜８の上面に中間絶縁膜５４が設けられていることである。
【００８７】
この場合、柱状電極４５は、第１の絶縁膜８に形成された開口部８ｂ内に充填された導電性樹脂等からなる導電材５５および中間絶縁膜５４に形成された開口部５４ａを介して第１の上層再配線１０に接続されている。また、中間再配線５３の両端部は、中間絶縁膜５４に形成された開口部５４ａを介して第１の上層再配線１０に接続されている。
【００８８】
次に、この実施形態の半導体装置の製造方法の一例について説明する。まず、図３１に示すベース板１を複数枚採取することができる大きさのベーン板１の上面全体に設けられた接着層２の上面の所定の箇所に格子状の埋込材５１の下面を接着する。この場合、絶縁性の埋込材５１の上面の所定の箇所には銅箔等からなる中間再配線５３が予め形成されている。
【００８９】
次に、格子状の埋込材５１の各開口部５１ａ内における接着層２の上面中央部にそれぞれ半導体構成体４１のシリコン基板４の下面を接着する。この場合、埋込材５１の上面は半導体構成体４１の封止膜４６の上面よりもやや高い位置に配置されている。また、半導体構成体４１とその外側に配置された方形枠状の埋込材５１との間には比較的狭い隙間５２が形成されている。
【００９０】
次に、隙間５２を含む半導体構成体４１の上面および隙間５２の周囲における埋込材５１の上面にポリイミドやエポキシ系樹脂等からなる第１の絶縁膜８をやや盛り上がるように形成する。この場合、第１の絶縁膜８は、メタルマスク等を用いてあるいはスクリーン印刷により形成する。次に、中間再配線５３の上面よりも上側に盛り上げられた未硬化の第１の絶縁膜８をバフ研磨により除去することにより、第１の絶縁膜８の上面を中間再配線５３の上面とほぼ面一とし、全体としての上面をほぼ平坦化する。次に、第１の絶縁膜８を硬化させる。
【００９１】
ところで、この場合の研磨は、中間再配線５３の上面よりも上側に盛り上げられた未硬化の第１の絶縁膜８を除去するものであるので、安価で低精度のバフを用いても何ら支障はない。なお、隙間５２内に設けられた未硬化の第１の絶縁膜８を研磨し過ぎないためと第１の絶縁膜８の硬化収縮を小さくするために、塗布後の第１の絶縁膜８を紫外線照射や加熱により仮硬化させるようにしてもよい。また、隙間５２内に設けられた第１の絶縁膜８の硬化収縮が大きくて平坦化が不十分な場合には、封止樹脂の塗布および研磨を繰り返すようにしてもよい。
【００９２】
なお、研磨の他の例としては、安価で低精度のエンドレス研磨ベルトの一部をフラット化し、このフラット化した部分で中間再配線５３の上面よりも上側に盛り上げられた未硬化または仮硬化の第１の絶縁膜８を中間再配線５３の上面を研磨制限面として平滑化研磨するようにしてもよい。
【００９３】
次に、第１の絶縁膜８の柱状電極４５に対応する部分に、フォトリソグラフィあるいはＣＯ２レーザの照射により、開口部８ｂを形成する。次に、開口部８ｂ内に導電性樹脂等からなる導電材５５を充填する。次に、導電材５５を含む第１の絶縁膜８の上面および中間再配線５３を含む埋込材５１の上面にポリイミドやエポキシ系樹脂等からなる中間絶縁膜５４をパターン形成する。この場合、中間再配線５３の両端部および導電材５５に対応する部分における中間絶縁膜５４には開口部５４ａが形成されている。
【００９４】
次に、上記第１実施形態における製造方法から容易に理解し得るように、開口部５４ａを介して露出された中間再配線５３の両端部および導電材５５の各上面を含む中間絶縁膜５４の上面の所定の箇所に第１の上層再配線１０を形成し、第１の上層再配線１０の接続パッド部を除く表面に酸化第２銅層１４および酸化第１銅層１５をこの順で形成し、開口部１２ａを有する第２の絶縁膜１２を形成し、半田ボール１９を形成する。次に、互いに隣接する半導体構成体４１間において、２層の絶縁膜１２、５４、埋込材５１、接着層２およびベース板１を切断すると、図３１に示す半導体装置が複数個得られる。
【００９５】
（その他の実施形態）
例えば、図１３に示す場合には、互いに隣接する半導体構成体３間において切断したが、これに限らず、２個またはそれ以上の半導体構成体３を１組として切断し、例えば３個の半導体構成体３を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、３個で１組の半導体構成体３は同種、異種のいずれであってもよい。
【００９６】
【発明の効果】
以上説明したように、この発明によれば、銅からなる最上層の再配線の接続パッド部を除く表面に酸化銅層を形成しているので、銅からなる最上層の再配線をオーバーコート膜で直接覆う場合と比較して、最上層の再配線とオーバーコート膜との密着性を向上することができ、ひいては耐湿性を向上することができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造に際し、当初の製造工程の断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】図５に続く製造工程の図。
【図７】図６に続く製造工程の図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に続く製造工程の断面図。
【図１１】図１０に続く製造工程の図。
【図１２】図１１に続く製造工程の図。
【図１３】図１２に続く製造工程の図。
【図１４】図１に示す半導体装置の製造方法の他の例において、当初用意したものの断面図。
【図１５】同他の例において、所定の製造工程の断面図。
【図１６】図１に示す半導体装置の製造方法のさらに他の例において、所定の製造工程の断面図。
【図１７】図１６に続く製造工程の断面図。
【図１８】
この発明の第２実施形態としての半導体装置の断面図。
【図１９】
この発明の第３実施形態としての半導体装置の断面図。
【図２０】
この発明の第４実施形態としての半導体装置の断面図。
【図２１】
この発明の第５実施形態としての半導体装置の断面図。
【図２２】
この発明の第６実施形態としての半導体装置の断面図。
【図２３】
図２２に示す半導体装置の製造に際し、当初の製造工程の断面図。
【図２４】
図２３に続く製造工程の断面図。
【図２５】
図２４に続く製造工程の断面図。
【図２６】
この発明の第７実施形態としての半導体装置の断面図。
【図２７】
この発明の第８実施形態としての半導体装置の断面図。
【図２８】
図２７に示す半導体装置の製造に際し、当初の製造工程の断面図。
【図２９】
図２８に続く製造工程の断面図。
【図３０】
図２９に続く製造工程の断面図。
【図３１】
この発明の第９実施形態としての半導体装置の断面図。
【符号の説明】
１ ベース板
２ 接着層
３ 半導体構成体
４ シリコン基板
５ 接続パッド
６ 絶縁膜
８ 第１の絶縁膜
１０ 第１の上層再配線
１０ａ 第１の下地金属層
１０ｂ 第１の上層金属層
１１ 柱状電極
１２ 第２の絶縁膜
１３ 第２の上層再配線
１３ａ 第２の下地金属層
１３ｂ 第２の上層金属層
１４ 酸化第２銅層
１５ 酸化第１銅層
１７ 第３の絶縁膜
１９ 半田ボール

Claims (23)

  1. 上面に外部接続部を有する半導体構成体の周側面の外側に周囲部が設けられ、接続パッド部を有し且つ銅からなる最上層の再配線が前記半導体構成体の外部接続部に接続されて設けられ、前記最上層の再配線の少なくとも一部の接続パッド部が前記周囲部上に配置され、前記最上層の再配線の接続パッド部を除く部分がオーバーコート膜で覆われている半導体装置であって、前記最上層の再配線の接続パッド部を除く表面に酸化銅層が形成されていることを特徴とする半導体装置。
  2. 上面に外部接続部を有する複数の半導体構成体が互いに離間して配置され、前記各半導体構成体の周側面の外側に周囲部が設けられ、接続パッド部を有し且つ銅からなる最上層の再配線が前記半導体構成体の外部接続部に接続されて設けられ、前記最上層の再配線の少なくとも一部の接続パッド部が前記周囲部上に配置され、前記最上層の再配線の接続パッド部を除く部分がオーバーコート膜で覆われている半導体装置であって、前記最上層の再配線の接続パッド部を除く表面に酸化銅層が形成されていることを特徴とする半導体装置。
  3. 請求項１または２に記載の発明において、前記周囲部は絶縁膜からなることを特徴とする半導体装置。
  4. 請求項１または２に記載の発明において、前記周囲部は前記半導体構成体の側方に設けられた枠状の埋込材を含むことを特徴とする半導体装置。
  5. 請求項４に記載の発明において、前記半導体構成体と前記埋込材との間に絶縁膜が設けられていることを特徴とする半導体装置。
  6. 請求項１または２に記載の発明において、前記半導体構成体は、半導体基板の上面に接続パッドを有するものからなり、前記接続パッドにより前記外部接続部が形成されていることを特徴とする半導体装置。
  7. 請求項６に記載の発明において、前記最上層の再配線は前記半導体構成体の接続パッドに柱状電極を介して接続されていることを特徴とする半導体装置。
  8. 請求項１または２に記載の発明において、前記半導体構成体は、上面に接続パッドを有する半導体基板上に絶縁膜を介して再配線が前記接続パッドに接続されて設けられたものからなり、前記再配線の接続パッド部により前記外部接続部が形成されていることを特徴とする半導体装置。
  9. 請求項８に記載の発明において、前記最上層の再配線は前記半導体構成体の再配線の接続パッド部に柱状電極を介して接続されていることを特徴とする半導体装置。
  10. 請求項１または２に記載の発明において、前記半導体構成体は、上面に接続パッドを有する半導体基板上に絶縁膜を介して再配線が前記接続パッドに接続されて設けられ、前記再配線の接続パッド部上に柱状電極が設けられたものからなり、前記柱状電極により前記外部接続部が形成されていることを特徴とする半導体装置。
  11. 請求項１または２に記載の発明において、前記最上層の再配線の接続パッド部上に半田ボールが設けられていることを特徴とする半導体装置。
  12. 上面に外部接続部を有する複数の半導体構成体を相互に離間させてベース板上に配置する工程と、
    前記ベース板上において前記各半導体構成体の周側面の外側に周囲部を形成する工程と、
    少なくとも前記周囲部上に、接続パッド部を有し且ついずれかの前記半導体構成体の対応する外部接続部に接続される銅からなる最上層の再配線を、その少なくとも一部の接続パッド部が前記周囲部上に配置されるように形成する工程と、前記最上層の再配線の接続パッド部を除く表面に酸化第２銅層および酸化第１銅層をこの順で形成する工程と、
    前記最上層の再配線の接続パッド部を除く領域をオーバーコート膜で覆う工程と、
    前記各半導体構成体間における前記オーバーコート膜および前記周囲部を切断して少なくともいずれかの前記最上層の再配線の接続パッド部が前記半導体構成体より外側の領域の前記周囲部上に形成された前記半導体構成体を少なくとも１つ有する半導体装置を複数個得る工程とを有することを特徴とする半導体装置の製造方法。
  13. 請求項１２に記載の発明において、前記酸化第２銅層および前記酸化第１銅層は処理液を用いた浸漬処理により形成することを特徴とする半導体装置の製造方法。
  14. 請求項１３に記載の発明において、前記処理液は水酸化ナトリウムを含む第１の処理液と亜鉛素酸ナトリウムを含む第２の処理液との混合液からなることを特徴とする半導体装置の製造方法。
  15. 請求項１４に記載の発明において、前記第１の処理液は、１０〜２０ｗｔ％程度の水酸化ナトリウムを含み、前記第２の処理液は、１５〜２５ｗｔ％程度の亜鉛素酸ナトリウムを含むことを特徴とする半導体装置の製造方法。
  16. 請求項１５に記載の発明において、前記浸漬処理の時間は１分程度であることを特徴とする半導体装置の製造方法。
  17. 請求項１２に記載の発明において、前記オーバーコート膜および前記周囲部を切断する工程は、前記半導体構成体が複数個含まれるように切断することを特徴とする半導体装置の製造方法。
  18. 請求項１２に記載の発明において、前記周囲部を形成する工程は、前記半導体構成体間に埋込材を配置する工程を含むことを特徴とする半導体装置の製造方法。
  19. 請求項１２に記載の発明において、前記オーバーコート膜および前記周囲部を切断するとともに前記ベース板を切断する工程を有することを特徴とする半導体装置の製造方法。
  20. 請求項１９に記載の発明において、切断前の前記ベース板下に別のベース板を配置し、前記ベース板を切断した後に、前記別のベース板を取り除く工程を有することを特徴とする半導体装置の製造方法。
  21. 請求項１２に記載の発明において、前記オーバーコート膜および前記周囲部を切断する工程の前に、前記ベース板を取り除く工程を有することを特徴とする半導体装置の製造方法。
  22. 請求項２１に記載の発明において、前記ベース板を取り除く工程に引き続き、前記半導体構成体の半導体基板を薄くする工程を有することを特徴とする半導体装置の製造方法。
  23. 請求項１２に記載の発明において、前記最上層の再配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
JP2002326304A 2002-06-14 2002-11-11 半導体装置およびその製造方法 Abandoned JP2004165234A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002326304A JP2004165234A (ja) 2002-11-11 2002-11-11 半導体装置およびその製造方法
US10/458,920 US6770971B2 (en) 2002-06-14 2003-06-10 Semiconductor device and method of fabricating the same
TW092116041A TWI226690B (en) 2002-06-14 2003-06-13 Semiconductor device and fabrication method thereof
KR1020030038120A KR100544088B1 (ko) 2002-06-14 2003-06-13 반도체장치 및 그 제조방법
CNB031430473A CN1277309C (zh) 2002-06-14 2003-06-16 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002326304A JP2004165234A (ja) 2002-11-11 2002-11-11 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004165234A true JP2004165234A (ja) 2004-06-10

Family

ID=32805244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002326304A Abandoned JP2004165234A (ja) 2002-06-14 2002-11-11 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2004165234A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235573A (ja) * 2007-03-20 2008-10-02 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2016025281A (ja) * 2014-07-23 2016-02-08 株式会社ジェイデバイス 半導体装置及びその製造方法
WO2016186788A1 (en) * 2015-05-20 2016-11-24 Intel IP Corporation Conductive paths through dielectric with a high aspect ratio for semiconductor devices
WO2017081922A1 (ja) * 2015-11-11 2017-05-18 東レ株式会社 半導体装置およびその製造方法
JP2017092152A (ja) * 2015-11-05 2017-05-25 日立化成デュポンマイクロシステムズ株式会社 多層体、その製造方法及び半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235573A (ja) * 2007-03-20 2008-10-02 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4668938B2 (ja) * 2007-03-20 2011-04-13 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2016025281A (ja) * 2014-07-23 2016-02-08 株式会社ジェイデバイス 半導体装置及びその製造方法
WO2016186788A1 (en) * 2015-05-20 2016-11-24 Intel IP Corporation Conductive paths through dielectric with a high aspect ratio for semiconductor devices
US9576918B2 (en) 2015-05-20 2017-02-21 Intel IP Corporation Conductive paths through dielectric with a high aspect ratio for semiconductor devices
US10229858B2 (en) 2015-05-20 2019-03-12 Intel IP Corporation Conductive paths through dielectric with a high aspect ratio for semiconductor devices
JP2017092152A (ja) * 2015-11-05 2017-05-25 日立化成デュポンマイクロシステムズ株式会社 多層体、その製造方法及び半導体装置
WO2017081922A1 (ja) * 2015-11-11 2017-05-18 東レ株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US6770971B2 (en) Semiconductor device and method of fabricating the same
JP3918681B2 (ja) 半導体装置
JP3888302B2 (ja) 半導体装置
JP3888267B2 (ja) 半導体装置およびその製造方法
US8169065B2 (en) Stackable circuit structures and methods of fabrication thereof
US8796076B2 (en) Stacked semiconductor devices and fabrication method/equipment for the same
JP2010118373A (ja) 半導体装置の製造方法
KR100618213B1 (ko) 반도체 장치 및 그 제조 방법
JP2003298005A (ja) 半導体装置およびその製造方法
JP5101157B2 (ja) 半導体装置の製造方法
JP2001298147A (ja) 半導体装置及びその製造方法
US8058718B2 (en) Package substrate embedded with semiconductor component
JP4135390B2 (ja) 半導体装置およびその製造方法
JP3951854B2 (ja) 半導体装置およびその製造方法
JP2005019754A (ja) 複合部品及びその製造方法
JP2004128286A (ja) チップ状電子部品及びその製造方法、その製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造
JP2004165234A (ja) 半導体装置およびその製造方法
JP2004006670A (ja) スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP4337859B2 (ja) 半導体装置
JP4297154B2 (ja) 半導体装置の製造方法
JP2007123941A (ja) 半導体装置の製造方法
JP4337860B2 (ja) 半導体装置
JP4337858B2 (ja) 半導体装置
JP4341663B2 (ja) 半導体装置の製造方法
JP4978244B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050317

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060308

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060420