JP2008235573A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008235573A
JP2008235573A JP2007073021A JP2007073021A JP2008235573A JP 2008235573 A JP2008235573 A JP 2008235573A JP 2007073021 A JP2007073021 A JP 2007073021A JP 2007073021 A JP2007073021 A JP 2007073021A JP 2008235573 A JP2008235573 A JP 2008235573A
Authority
JP
Japan
Prior art keywords
columnar electrode
columnar
wiring
insulating film
base metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007073021A
Other languages
English (en)
Other versions
JP4668938B2 (ja
Inventor
Kazuhiko Sera
和彦 瀬良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2007073021A priority Critical patent/JP4668938B2/ja
Publication of JP2008235573A publication Critical patent/JP2008235573A/ja
Application granted granted Critical
Publication of JP4668938B2 publication Critical patent/JP4668938B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】外部からの応力による構成要素の破損を防止する。
【解決手段】半導体装置10は、基板20と、複数の電極パッド24と、複数の第1開口部26aを有する表面保護膜26と、第2開口部30bを有する絶縁膜30と、電極パッド24から絶縁膜上に導出されている、柱状電極接続領域44aを有する配線44であって、柱状電極接続領域が第1開口部の真上に位置しており、かつ配線の柱状電極接続領域側の端縁が第1開口部の輪郭内に位置している配線を含む再配線層40と、柱状電極接続領域に底面50bの一部分である第1部分領域50baが接続されていて、電極パッドの真上に少なくとも底面の第1部分領域を位置させており、かつ第2部分領域50bbを絶縁膜とは非接触として設けられている柱状電極50とを具えている。
【選択図】図2

Description

この発明は、半導体装置及びその製造方法に関し、特にウエハレベルチップサイズパッケージ(Wafer Level Chip Size Package)(以下、単にW−CSPとも称する。)構造を有する半導体装置及びその製造方法に関する。
近年、パッケージ化された半導体装置のさらなる小型化、薄型化が要求されている。この要求に応えるために、パッケージ外形サイズが半導体チップの外形サイズと実質的に同一である、ウエハレベルチップサイズパッケージ(W−CSP)と呼ばれるパッケージ形態が用いられている。
W−CSPにおいて、いわゆる再配線層に含まれる配線と外部端子とを電気的に接続するために、柱状電極、すなわちポスト電極を設ける構成が知られている。
このような構成において、柱状電極の頂面と側面とがなす角部と、柱状電極の側面を覆う封止部との境界線周辺領域には応力が集中しやすくなる。結果として、例えば半田ボールといった外部端子にクラックが発生するなどの損傷が発生する場合があった。
こうした損傷の発生を防止することを目的として、柱状電極の頂面と側面とがなす角部と、柱状電極の側面を覆う封止部との間に、柱状電極の角部を丸めて曲面により構成して間隙を形成することにより応力を緩和する構成を有する半導体装置が知られている(例えば、特許文献1参照。)。
特開2006−165393号公報
W−CSPに加わる応力は、特に外部端子及び柱状電極の周辺構造に集中する傾向がある。
例えば、W−CSPに対するさらなる小型化の要請、必要な電気的特性といった要求により、配線距離をより短縮しなければならず、結果として、電極パッドの真上に柱状電極を位置させて設けなければならない場合がある。
このような場合には、外部環境からW−CSPに加わる応力が、例えば柱状電極を経て半導体装置に本質的な構成要素である配線に伝播することによりこれを断線させたり、また例えば電極パッドの表面の一部分を覆ういわゆる表面保護膜の開口部のエッジの周辺領域には応力が集中する傾向があるため、クラックが発生し、この発生したクラックが周辺に伝播することにより、例えば配線、作り込まれたトランジスタといった構成要素を損傷してしまい、半導体装置の本質的な電気的特性が損なわれてしまうおそれがある。
そこで、この発明の目的は、電極パッドの真上に柱状電極を位置させて設ける構成とする必要があるW−CSPであっても、実装基板等への搭載といった外部環境から応力が加わる局面で、特に応力がポスト電極近傍にかかった場合でも、例えば表面保護膜の開口部のエッジ部分でのクラックの発生、ひいては配線の断線といった本質的な構成要素の破損を防止することにより、W−CSPの電気的特性の喪失をより効果的に防止することができる半導体装置を提供することにある。
上述した目的を達成するために、この発明の半導体装置は、下記のような構成上の特徴を有している。
すなわち、この発明の半導体装置は、第1主表面、当該第1主表面と対向する第2主表面を有しており、複数の機能素子が作り込まれている基板を有している。第1主表面上には酸化膜が設けられている。
複数の電極パッドは、酸化膜上に設けられており、複数の機能素子と電気的に接続されている。
表面保護膜は、酸化膜上に設けられており、複数の電極パッドそれぞれの一部分を露出している複数の第1開口部を有している。
絶縁膜は、表面保護膜上に設けられており、第1開口部から露出している電極パッドのさらに一部分を露出している第2開口部を有する。
再配線層は、第2開口部から露出している電極パッドから絶縁膜上に導出されている、柱状電極接続領域を有していて、柱状電極接続領域が第1開口部の真上に位置しており、かつ配線の柱状電極接続領域側の端縁が第1開口部の輪郭内に位置している配線を含んでいる。
柱状電極は、配線の柱状電極接続領域に底面の一部分である第1部分領域が接続されていて、電極パッドの真上に少なくとも底面の第1部分領域を位置させており、かつ残存部分である第2部分領域を絶縁膜とは非接触として設けられている。
封止部は、配線、複数の柱状電極の側面及び底面の第2部分領域、並びに絶縁膜を覆っており、かつ柱状電極の頂面を露出して設けられている。
複数の外部端子は、複数の柱状電極の頂面それぞれに設けられている。
また、この発明の半導体装置の製造方法の主要工程は下記の通りである。
第1主表面、当該第1主表面と対向する第2主表面、当該第1主表面上に形成されている酸化膜を有しており、複数のチップ領域が画成されていて、当該チップ領域内に複数の機能素子が作り込まれている基板を準備する。
チップ領域の酸化膜上に、複数の機能素子に電気的に接続される複数の電極パッドを形成する。
複数の電極パッドが設けられている酸化膜上に、複数の電極パッドそれぞれの一部分を露出している複数の第1開口部を有する表面保護膜を形成する。
表面保護膜上に、第1開口部から露出している電極パッドのさらに一部分を露出させる第2開口部を有する絶縁膜を形成する。
第2開口部内を含む絶縁膜上全面に、下地金属膜を形成する。
下地金属膜上に、この下地金属膜の一部分を露出させるパターンを有する第1感光性樹脂パターンを用いて、柱状電極接続領域を有する配線であって、柱状電極接続領域を第1開口部の真上に位置させており、かつ配線の柱状電極接続領域側の端縁が第1開口部の輪郭内に位置している配線を形成する。
配線の柱状電極接続領域から第1感光性樹脂パターンにまたがる柱状電極形成領域を露出するパターンを有する第2感光性樹脂パターンを形成する。
柱状電極形成領域に、第2感光性樹脂パターンを用いて、配線の柱状電極接続領域に底面の一部分が接続されている複数の柱状電極であって、電極パッドの真上に少なくとも底面の一部分を位置させている複数の柱状電極を形成する。
第1感光性樹脂パターン及び第2感光性樹脂パターンを除去する。
配線から露出した下地金属膜を除去して、下地金属パターンを形成する。
柱状電極の底面のうち柱状電極接続領域には非接続の残存部分を覆い、かつ複数の柱状電極の頂面を露出させて封止部を形成する。
複数の柱状電極の露出した頂面上に、複数の外部端子をそれぞれ搭載する。
複数のチップ領域間を切削して、半導体装置の個片化を行う。
この発明の半導体装置の構成によれば、配線の柱状電極接続領域側の端縁が、第1開口部の真上で、第1開口部の輪郭内に位置しているため、また、柱状電極の底面のうち一部分のみが柱状電極接続領域に接触し、残存部分の直下、すなわち真下側には配線が不存在、すなわち配線と柱状電極とが非接続とされるため、応力の、電極パッドの一部分を露出する表面保護膜の開口部のエッジ近傍への局所的な集中を防止することができる。結果として、外部から応力が加わった場合でも、特に柱状電極及びこれに接続される配線の破損を効果的に防止することができる。
また、この発明の半導体装置の製造方法によれば、上述した構成を有し、及び上述した作用効果を奏する半導体装置をより効率的に製造することができる。
以下、図面を参照して、この発明の実施形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の一つに過ぎず、従って、何らこれらに限定されない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。
(第1の実施形態)
1.半導体装置の構成例
図1及び図2を参照して、この例の半導体装置の実施形態につき説明する。
図1(A)は半導体装置の構成を説明するための上面からみた概略的な平面図であり、図1(B)は図1(A)の実線11で囲んだ一部領域を拡大して示した概略的な要部平面図である。
また、図2(A)はこの例の配線と柱状電極との接続関係に着目した要部平面図であり、図2(B)は図2(A)(図1(B))のI−I’一点鎖線に対応する位置で切断した切断面を示す概略図である。
この発明の半導体装置は、再配線層に含まれる配線と柱状電極との接続関係に特徴を有している。この発明の半導体装置は、特に柱状電極の形状及び配線とこの柱状電極との接続態様に特徴を有している。電極パッド、配線、絶縁膜等のその他の構成については従来のW−CSPの構成と同様の構成とすることができる。
図1(A)及び(B)に示すように、この例のW−CSPである半導体装置10は、上面及び下面側から見た平面形状が四角形状の形状を有している。この半導体装置10の平面形状の輪郭を画成している領域をチップ領域12とも称する。
すなわち、半導体装置10の形状を全体として直方体とした例につき説明するが、この発明の半導体装置10は何ら直方体に限定されるものではない。
半導体装置10は、平面形状である四角形の端縁に沿って、複数の外部端子70及びこの外部端子70それぞれの直下に設けられている柱状電極50を有している。
半導体装置10は、平行平板状の基板20を含んでいる。この基板20は、第1主表面20aとこの第1主表面20aと対向する第2主表面20bとを有している。この基板20の厚み内には、トランジスタ素子といった図示しない複数の機能素子が作り込まれている。
基板20の第1主表面20a全面上には、好ましくは例えばシリコン酸化膜といった酸化膜22が設けられている。
この酸化膜22上には複数の電極パッド24が設けられている。図1(B)に示すように、この例では複数の電極パッド24は、基板20の四角形状の端縁に沿って配列されている。複数の電極パッド24それぞれは、基板20の厚み内に設けられている複数の機能素子と電気的に接続されている。これら電極パッド24は、例えばアルミニウムを材料とするアルミ電極パッドである。
電極パッド24は、上面から見たときの平面形状が四角形状の形状を有している。以下、電極パッド24の四角形状の輪郭を構成する端縁部分を指してエッジ部と称する。
電極パッド24及び酸化膜22上には、好ましくは例えばシリコン窒化膜といった絶縁性の表面保護膜26が設けられている。
表面保護膜26には、複数の電極パッド24それぞれの一部分を露出している複数の第1開口部26aが表面保護膜26を貫通して開けられている。
表面保護膜26上には、例えばポリイミド膜といった絶縁膜30が設けられている。この絶縁膜30には、第1開口部26aから露出している電極パッド24をさらに露出している第2開口部30aが絶縁膜30を貫通して開けられている。すなわち、絶縁膜30の表面には電極パッド24の一部分が露出している。
図示例では第2開口部30aは、第1開口部26aから露出する電極パッド24の露出部分の面積をより小さくするように第1開口部26aの輪郭より内側にその端縁が至るように設けられている。言い換えると、平面的に見たときに、第2開口部30aは、第1開口部26aの内側で第1開口部26aと重なっていてはみ出さないように設けられている。
この絶縁膜30上には、複数の配線44を含む再配線層40が設けられている。再配線層40は、この例では下地金属パターン42上に配線44を設けた積層構造とされている。
すなわち、絶縁膜30上には、配線44と同一のパターン形状を有する複数の下地金属パターン42が設けられている。下地金属パターン42は、絶縁膜30の第2開口部30aから露出している電極パッド24の露出部分にその一端が接続されていて、他端が絶縁膜30の表面上に導出されているパターンを含んでいる。
下地金属パターン42は、単層の金属層或いは複数の金属層、好ましくは例えば、チタン(Ti)/タングステン(W)/クロム(Cr)を順に積層したか、又は銅(Cu)/ニッケル(Ni)/金(Au)/パラジウム(Pd)を順に積層した複数層からなる積層層とすることもできる。
これら複数の下地金属パターン42の直上には、これら下地金属パターン42と同一のパターン形状を有する複数の配線44が重ねて設けられている。この配線44が再配線層40の本質的な構成要素である。
なお、配線44の製造工程によっては下地金属パターン42を非形成とし、絶縁膜30の表面上に直接的に配線44を設ける構成とすることもできる。
配線44は、絶縁膜30の第2開口部30aから露出している電極パッド24の露出部分上にその一端側が位置していて、他端が絶縁膜30の表面上に導出されているパターンを含んでいる。
配線44は、柱状電極50が直接的に接続される柱状電極接続領域44aを有している。この例では、配線44は、柱状電極接続領域44aが第1開口部26aの真上に位置しているパターンを含んでいる。
このとき、配線44の柱状電極接続領域44a側の端縁は、電極パッド24の真上で、かつ第1開口部26aの輪郭内に位置している。
配線44は、好ましくは例えば銅により構成する銅配線とするのがよい。
この例では四角形状である柱状電極接続領域44a上には、柱状電極50が搭載されている。
柱状電極50は、この例では電極ポストとも称される略円柱状の形状を有している。すなわち、この例の柱状電極50は、頂面50a及びその高さの途中で切断した切断面が円形の形状を有している。
柱状電極50の頂面50aに対向する底面50bは、2つの領域、第1部分領域50ba及びこの第1部分領域50ba外の残存部分である第2部分領域50bbを有している。
第1部分領域50baは、配線44の柱状電極接続領域44aに接触して配線44に電気的に接続される領域である。すなわち、柱状電極50の底面50bの一部分である第1部分領域50baは、電極パッド24の真上に位置している。
この例では第1部分領域50baは、底面50bの一部分を含む領域を柱状電極50の高さの途中までで切り欠いた形状を有している。この例では第1部分領域50baの横断面形状が柱状電極接続領域44aとほぼ同一の形状となるように柱状電極50を切り欠いたような形状を有している。
柱状電極50は、このように底面50bの一部分、すなわち第1部分領域50baが四角柱状に突出して配線44の柱状電極接続領域44aに至って接続される。
残存部分である第2部分領域50bbは、絶縁膜30とは非接触として設けられている。
柱状電極50は、好ましくは例えば銅を材料とするいわゆる銅ポストとするのがよい。
半導体装置10は、封止部60を具えている。この封止部60は、複数の配線44、複数の柱状電極50の側面と、底面50bの残存部分である第2部分領域50bb及び突出している第1部分領域50baの側面と、絶縁膜30とを覆っており、かつ柱状電極50の頂面50aを露出して設けられている。封止部60は任意好適な絶縁性の材料により形成すればよい。
この封止部60から露出している複数の柱状電極50それぞれの頂面50a上には、外部端子70が搭載されている。外部端子70は、好ましくは例えば半田ボールとするのがよい。
この発明の半導体装置の構成によれば、配線44の柱状電極接続領域44a側の端縁が、電極パッド24の真上で、かつ第1開口部26aの輪郭内に位置しているため、柱状電極50の底面50bのうちの一部分である第1部分領域50baのみが柱状電極接続領域44aに接触し、また、柱状電極50の底面50bの残存部分である第2部分領域50bbの直下には配線44が不存在の状態で接続されるため、応力の第1開口部26aのエッジ近傍への局所的な集中を防止することができるので、外部から応力が加わった場合でも、特に柱状電極50及びこれに接続される配線44の破損を効果的に防止することができる。
2.製造方法例
次に図3、図4及び図5を参照して、この例の半導体装置の製造方法につき説明する。
以下に説明する各工程は、ウエハレベルで進行するが、特徴部分の理解を容易にするためにその一部分のみを示して説明する。
図3(A)、(B)及び(C)は、既に説明した図2(B)と同様に、最終的に半導体装置となるチップ領域の一部分を示す部分概略製造工程図である。
図4は、図3(C)に続く製造工程図である。
図5は、図4(B)に続く製造工程図である。
この発明の半導体装置の各製造工程においては、従来公知のいわゆるW−CSPの製造工程を適用することができる。
図3(A)に示すように、まず、基板20を準備する。基板20は、第1主表面20a、及びこの第1主表面20aと対向する第2主表面20bを有している。基板20は、第1主表面20a上に形成されている酸化膜22を有している。
また、基板20には、最終的な個片化工程後に半導体装置となる複数のチップ領域12がマトリクス状に設定されている(図1(A)参照。)。このチップ領域12内である基板20の厚み内には複数の機能素子が予め作り込まれている(図示しない。)。
次に、チップ領域12の酸化膜22上に、常法に従って、これら複数の機能素子に電気的に接続される複数の電極パッド24を形成する。
電極パッド24として、アルミニウムを材料とするアルミ電極パッドを例えば従来公知のフォトリソグラフィ工程を用いるマスクパターン形成工程、アルミニウム膜形成工程及びリフトオフ工程により形成する。
次いで、表面保護膜26を形成する。まず、複数の電極パッド24が設けられている酸化膜22及び電極パッド24上全面に、絶縁性の膜である好ましくは例えばシリコン窒化膜を常法に従って成膜する。
さらに、従来公知のフォトリソグラフィ工程を用いるマスクパターン形成工程及びエッチング工程により、複数の電極パッド24それぞれの一部分を露出させて、複数の第1開口部26aを形成する。
次いで、絶縁膜30を形成する。まず、表面保護膜26及び露出している電極パッド24上に、常法に従って絶縁性の膜である好ましくは例えばポリイミド膜を成膜する。
さらに、従来公知のフォトリソグラフィ工程を用いるマスクパターン形成工程及びエッチング工程により、電極パッド24の一部分を露出する第2開口部30aを形成する。
第2開口部30aの面積(幅、径)は、第1開口部26aよりも小さい面積(幅、径)として形成される。すなわち、第2開口部30aは、上方から基板側を平面的に見たときに第1開口部26aの開口輪郭内に収まってはみ出さないように形成する。
図3(B)に示すように、次に、第2開口部30a内を含む絶縁膜30上全面に、単層又は複数層の積層層として下地金属膜42Xを形成する。
下地金属膜42Xは、任意好適な材料を用いて、選択された材料に応じた従来公知のスパッタ法、蒸着法等を適用して、形成することができる。
下地金属膜42Xを例えば複数層からなる積層層とする場合には、順次に複数種類の金属膜、好ましくは例えば、チタン(Ti)/タングステン(W)/クロム(Cr)を順に積層する構成とするか、又は銅(Cu)/ニッケル(Ni)/金(Au)/パラジウム(Pd)を順に積層して形成するのがよい。
図3(C)に示すように、次に、下地金属膜42X上に、下地金属膜42Xの一部分を露出させるパターンを有する第1感光性樹脂パターン82を用いて、配線44を形成する。
まず、配線44を形成するための第1感光性樹脂パターン82を、好ましくは例えば従来公知のノボラック系のレジスト材料を用いるフォトリソグラフィ工程により、配線パターンが形成される領域が露出するパターンとして形成する。
配線44の形成工程は、従来公知のW−CSPの製造工程における配線パターンの形成プロセスにより、例えば銅といった適宜の材料を選択して、行うことができる。
配線44は、具体的には、好ましくは例えば従来公知の電気めっき法により、下地金属膜42Xを共通電極として形成するのがよい。
この工程により、第1感光性樹脂パターン82の開口部に柱状電極接続領域44aを有する複数の配線44が形成される。
柱状電極接続領域44aは、既に説明したように第1開口部26aの真上、すなわち第1開口部26aの真上でその輪郭、すなわち開口面積に相当する下地金属膜42Xの部分領域内に位置させて形成する。
すなわち、配線44の柱状電極接続領域44a側の端縁は、第1開口部26aの真上であって第1開口部の輪郭内に相当する下地金属膜42Xの部分領域内に位置するように形成する。
次に、図4(A)に示すように、開口部すなわち貫通孔が形成された第2感光性樹脂パターン84を第1感光性樹脂パターン82及び配線44上に形成する。すなわち、配線44の柱状電極接続領域44aから第1感光性樹脂パターン82上にまでまたがる円形のパターンの貫通孔84aが設けられている第2感光性樹脂パターン84を形成する。この貫通孔84aは、複数の柱状電極接続領域44aそれぞれに対し、1つずつ設けられている。
第2感光性樹脂パターン84は、W−CSP工程で一般的に適用されている、好ましくは例えばアクリル系のいわゆるドライフィルムを用いて、常法に従うフォトリソグラフィ工程により形成すればよい。
この第2感光性樹脂パターン84をマスクとして用いて、貫通孔84aを埋め込む柱状電極50を形成する。この柱状電極50の形成工程は、例えば銅といった適宜の材料を選択して、行うことができる。
この柱状電極50の形成工程は、好ましくは、例えば従来公知の電気めっき法により、下地金属膜42Xを共通電極として実施するのがよい。
この工程により、配線44の柱状電極接続領域44aを含む複数の柱状電極形成領域30bそれぞれに、複数の柱状電極50が形成される。
このとき、柱状電極50は、底面の一部分、すなわち第1部分領域50baが四角柱状に突出して配線44の柱状電極接続領域44aに至るように接続する。
また、この例では、上述したように例えば小型化の要請により、複数の柱状電極50は、電極パッド24の真上、すなわち電極パッド24の輪郭上に少なくとも底面50bの一部分が重なって位置するように形成される。
次に、図4(B)に示すように、第1感光性樹脂パターン82及び第2感光性樹脂パターン84を、例えば溶剤による除去といった適切な手段により除去する。この樹脂パターン82及び84の除去によって、柱状電極50の底面の一部分の第1部分領域50baが配線44に接触しているが、その頂面50a、周側面及び底面50bの残りの第2部分領域50bbが露出する。
図5(A)に示すように、さらに配線44から露出した下地金属膜42Xを選択された材料に好適な方法により除去して、絶縁膜30を露出させ、配線44と同一パターンの下地金属パターン42を形成する。
この工程により、下地金属パターン42及び配線44からなる再配線層40が完成する。
図5(B)に示すように、形成された複数の柱状電極50の頂面50aを露出させて、封止部60を形成する。
また、この封止部60は、柱状電極50の底面50bのうち、配線44の柱状電極接続領域44aに対しては非接続の残りの部分を覆うように形成する。
この工程により、封止部60は、複数の配線44、複数の柱状電極50の周側面と、底面50bの残存部分である第2部分領域50bb及び突出している第1部分領域50baの側面と、絶縁膜30とを覆っており、かつ柱状電極50の頂面50aを露出するように形成される。
封止部60の形成工程は、従来公知の方法により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。
この封止部60の形成工程においては、一旦、柱状電極50の頂面50aをも封止樹脂材料により覆った後、これを表面側から削り取って、柱状電極50の頂面50aを再度露出させる工程とすればよい。この工程は、従来公知の研削や、研磨工程を適用して行うことができる。
図5(B)に示すように、次いで、封止部60の平坦な表面から露出している柱状電極50の頂面50a上に、外部端子70として好ましくは例えば半田ボールを搭載する。
最後に、スクライブラインに沿って、複数の半導体チップ領域12同士の間を切断して、半導体装置10として個片化する(図1参照。)。
この個片化工程は、常法に従って、好ましくは例えば高速回転するブレードにより、切削することにより行うのがよい。
(第2の実施形態)
1.半導体装置の構成例
図6を参照して、この例の半導体装置の実施形態につき説明する。
図6(A)は図2(A)と同様に、この例の配線と柱状電極との接続関係に着目した要部平面図であり、図6(B)は図6(A)のI−I’一点鎖線に対応する位置で切断した切断面を示す概略図である。
この例の半導体装置は、柱状電極の直下に柱状電極の底面を覆う柱状電極用下地金属パターンを具えていることを特徴としている。その他の電極パッド、配線、絶縁膜といった構成については、すでに説明した構成、及び従来のW−CSPの構成と同様の構成とすることができるため、これらの詳細な説明は既に説明した構成と同一番号を付して省略する場合もある。
図6(A)及び(B)に示すように、この例のW−CSPである半導体装置10は、上面及び下面側から見た平面形状が四角形状の形状を有している。この半導体装置10の平面形状の輪郭を画成している領域をチップ領域12とも称する。
半導体装置10は、平面形状である四角形の端縁に沿って、複数の外部端子70及びこの外部端子70それぞれの直下に設けられている柱状電極50を有している。
半導体装置10は、平行平板状の基板20を含んでいる。この基板20は、第1主表面20aとこの第1主表面20aと対向する第2主表面20bとを有している。この基板20の厚み内には、トランジスタ素子といった図示しない複数の機能素子が作り込まれている。
基板20の第1主表面20a全面上には、好ましくは例えばシリコン酸化膜といった酸化膜22が設けられている。
この酸化膜22上には複数の電極パッド24が設けられている。図1(B)に示すように、この例では複数の電極パッド24は、基板20の四角形状の端縁に沿って配列されている。複数の電極パッド24それぞれは、基板20の厚み内に設けられている複数の機能素子と電気的に接続されている。
電極パッド24は、上面から見たときの平面形状が四角形状の形状を有している。
電極パッド24及び酸化膜22上には、好ましくは例えばシリコン窒化膜といった絶縁性の表面保護膜26が設けられている。
表面保護膜26には、複数の電極パッド24それぞれの一部分を露出している複数の第1開口部26aが表面保護膜26を貫通して設けられている。
表面保護膜26上には、例えばポリイミド膜といった絶縁膜30(以下、第1絶縁膜30とも称される。)が設けられている。
この絶縁膜30には、第1開口部26aから露出している電極パッド24をさらに露出している第2開口部30aが絶縁膜30を貫通して設けられている。すなわち、絶縁膜30の表面には電極パッド24の一部分が露出している。
図示例では第2開口部30aは、第1開口部26aから露出する電極パッド24の露出部分の面積をより小さくするように第1開口部26aの輪郭より内側に至って設けられている。換言すると、平面的に見たときに、第2開口部30aは、第1開口部26aの内側で第1開口部26aと重なっていてはみ出さないように設けられている。
この絶縁膜30上には、複数の配線44を含む再配線層40が設けられている。再配線層40は、この例では下地金属パターン42上に配線44を設けた積層構造とされている。
すなわち、絶縁膜30上には、配線44と同一のパターン形状を有する複数の下地金属パターン42が設けられている。下地金属パターン42は、絶縁膜30の第2開口部30aから露出している電極パッド24の露出部分にその一端が接続されていて、他端が絶縁膜30の表面上に導出されているパターンを含んでいる。
これら複数の下地金属パターン42の直上には、これら下地金属パターン42と同一のパターン形状を有する複数の配線44が重ねて設けられている。
配線44は、絶縁膜30の第2開口部30aから露出している電極パッド24の露出部分上にその一端が位置していて、他端が絶縁膜30の表面上に導出されているパターンを含んでいる。
配線44は、柱状電極接続領域44aを有している。この例では、配線44は、柱状電極接続領域44aが第1開口部26aの真上に位置しているパターンを含んでいる。
このとき、配線44の柱状電極接続領域44a側の端縁は、電極パッド24の上側で、かつその輪郭内に位置している。
この絶縁膜30上には、第2絶縁膜62が、複数の配線44の柱状電極接続領域44aそれぞれを露出させて設けられている。
露出した配線44の柱状電極接続領域44aから第2絶縁膜62にまたがる領域には柱状電極接続領域44aに接続される柱状電極が設けられる柱状電極形成領域84bが設けられている。この柱状電極形成領域84bの平面的な形状は、この例では柱状電極の底面の形状に実質的に等しくしてある。
柱状電極形成領域84bには、柱状電極用下地金属パターン52が設けられている。
四角形状である柱状電極接続領域44a上を含む柱状電極形成領域84bには、柱状電極50が搭載されている。
柱状電極50の頂面50aに対向する底面50bは、2つの領域、すなわち第1部分領域50ba及びこの第1部分領域50ba外の残存部分である第2部分領域50bbを有している。
第1部分領域50baは、配線44の柱状電極接続領域44aに接触してその真上に位置する突出した領域である。すなわち、柱状電極50の底面50bの一部分である第1部分領域50baは、電極パッド24の真上に位置している。
この例では第1部分領域50baは、底面50bの一部分を含む領域を柱状電極50の高さの途中までで切り欠いた形状を有している。この例では第1部分領域50baの横断面形状が柱状電極接続領域44aとほぼ同一の形状となるように柱状電極50を切り欠いた形状を有している。
柱状電極50は、このように底面50bの一部分、すなわち第1部分領域50baが四角柱状に突出している。
この例の半導体装置10は、封止部64を具えている。この封止部64は、露出している複数の柱状電極用下地金属パターン52と複数の柱状電極50の側面と、第2絶縁膜62とを覆っており、かつ柱状電極50の頂面50aを露出して設けられている。封止部64は任意好適な絶縁性の材料により形成すればよい。
この封止部64から露出している複数の柱状電極50それぞれの頂面50a上には、外部端子70が搭載されている。外部端子70は、好ましくは例えば半田ボールとするのがよい。
2.製造方法例
次に図7、図8及び図9を参照して、この例の半導体装置の製造方法につき説明する。
以下に説明する各工程は、ウエハレベルで進行するが、特徴部分の理解を容易にするためにその一部分のみを示して説明する。
なお、第1の実施形態において図3(A)、(B)及び(C)を参照して既に説明した工程については、この例においても何ら変わるところがないため、これらの工程については詳細な説明を省略し、図3(C)を参照して説明した工程の終了時点から後の工程についてのみ説明する。
図7(A)、(B)及び(C)は、既に説明した図3(C)に続く部分概略製造工程図であって、最終的に半導体装置となるチップ領域の一部分を示している。
図8は、図7(C)に続く製造工程図である。
図9は、図8(B)に続く製造工程図である。
既に説明した図3(A)から図3(C)に示すように、下地金属膜42X上に、下地金属膜42Xの一部分を露出させるパターンを有する第1感光性樹脂パターン82を用いて、配線44を形成する工程までを第1の実施形態と同様に実施する。
次いで、第1感光性樹脂パターン82を材料に応じた任意好適な手法により除去することで、図7(A)に示すように、下地金属膜42X上に、柱状電極接続領域44aを有する複数の配線44を形成する。
柱状電極接続領域44aは、既に説明したように第1開口部26aの真上、すなわち第1開口部26aの真上でその開口面積に相当する下地金属膜42Xの部分領域内に位置させて形成する。
図7(B)に示すように、次いで、配線44から露出する下地金属膜42Xを、従来公知のエッチング工程等により、第1絶縁膜30の表面が露出するまでパターニングして、下地金属パターン42を形成する。
次に、図7(C)に示すように、配線44上に、配線44の柱状電極接続領域44aを露出させ、貫通孔62aを有する第2絶縁膜62を形成する。この貫通孔62aは、各柱状電極形成領域44aに対し、1つずつ設けられている。
図8(A)に示すように、次いで、第2絶縁膜62上、すなわち第2絶縁膜62の表面上、貫通孔62a内及び柱状電極接続領域44a上を覆う柱状電極用下地金属膜52Xを、好ましくは例えば従来公知のスパッタ法等により形成する。
次に、図8(B)に示すように、貫通孔62a内表面と配線44の柱状電極接続領域44aの直上とに設けられている柱状電極用下地金属膜52Xそれぞれを露出させる円形の複数のパターン、すなわち柱状電極形成領域84bを露出する貫通孔84aを有する第2感光性樹脂パターン84を形成する。
第2感光性樹脂パターン84は、W−CSP工程で一般的に適用されている、好ましくは例えばアクリル系のいわゆるドライフィルムを用いて常法に従うフォトリソグラフィ工程により形成すればよい。
この第2感光性樹脂パターン84をマスクとして用いて、貫通孔84aを埋め込んで柱状電極50を形成する。
この柱状電極50の形成工程は、例えば銅といった適宜の材料を選択して、好ましくは、例えば従来公知の電気めっき法により、柱状電極用下地金属膜52Xを共通電極として形成するのがよい。
この工程により、複数の柱状電極形成領域84bそれぞれに複数の柱状電極50が形成される。
このとき、柱状電極50は、底面の一部分、すなわち第1部分領域50baが四角柱状に突出して配線44の柱状電極接続領域44aの直上に相当する柱状電極用下地金属膜52Xの部分領域に至るように設ける。
また、この例では、上述したように、例えば半導体装置の小型化の要請により、複数の柱状電極50は、電極パッド24の真上、すなわち輪郭上に少なくとも底面50bの一部分が重なって位置するように形成される。
次に、図9(A)に示すように、第2感光性樹脂パターン84を、例えば溶剤による除去といった適切な手段により除去する。
次いで、露出した柱状電極用下地金属膜52Xを選択された材料に好適な方法により、第2絶縁膜62の表面が露出するまで除去して、柱状電極50の平面的な輪郭と同一パターンの柱状電極用下地金属パターン52を形成する。
図9(B)に示すように、形成された複数の柱状電極50の頂面50aを露出させて、封止部64を形成する。
また、この封止部64は、露出している複数の柱状電極50の周側面及び柱状電極用下地金属パターン52を覆うように形成される。
封止部64の形成工程は、従来公知の方法により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。
この封止部64の形成工程においては、一旦、柱状電極50の頂面50aをも封止樹脂材料により覆った後、これを表面側から削り取って、柱状電極50の頂面50aを再度露出させる工程とすればよい。この工程は、従来公知の研削や、研磨工程を適用して行うことができる。
図9(B)に示すように、次いで、封止部64の平坦な表面から露出している柱状電極50の頂面50a上に、外部端子70として好ましくは例えば半田ボールを搭載する。
最後に、スクライブラインに沿って、複数の半導体チップ領域12同士の間を切断して、半導体装置10として個片化する(図1参照。)。
この個片化工程は、常法に従って、好ましくは例えば高速回転するブレードにより、切削することにより行うのがよい。
この例のように、再配線層40を埋め込む第2絶縁膜62を形成し、第2絶縁膜62の表面上に柱状電極50を形成する工程とすれば、封止部64の形成に際していわゆるフィラーと称される例えば粒状体を含有する形成材料を用いた場合でもより確実に柱状電極50の封止を行うことができる。
(第3の実施形態)
1.半導体装置の構成例
図10を参照して、この例の半導体装置の実施形態につき説明する。
この構成例は、第2の実施形態の半導体装置10と比較して、第2絶縁膜62の設けられている領域、すなわち形成範囲に特徴を有している。
この例の半導体装置10は、第2絶縁膜62以外の構成要素については既に説明した第2の実施形態の各構成要素と何ら変わるところがないため、以下の説明においては第2絶縁膜62以外の構成要素の説明は、原則として同一番号を付してその詳細な説明を省略する。
図10は、この例の半導体装置を既に説明した実施形態と同じ位置で切断した切断面を示す概略図である。
図10に示すように、この例のW−CSPである半導体装置10は、上面及び下面側から見た平面形状、すなわちチップ領域12が四角形状の形状を有している。
半導体装置10は、平面形状である四角形の端縁に沿って、複数の外部端子70及びこの外部端子70それぞれの直下に設けられている柱状電極50を有している。
半導体装置10は、平行平板状の基板20を含んでいる。この基板20は、第1主表面20aとこの第1主表面20aと対向する第2主表面20bとを有している。この基板20の厚み内には、トランジスタ素子といった図示しない複数の機能素子が作り込まれている。
基板20の第1主表面20a全面上には、好ましくは例えばシリコン酸化膜といった酸化膜22が設けられている。
この酸化膜22上には複数の電極パッド24が設けられている。複数の電極パッド24それぞれは、基板20の厚み内に設けられている複数の機能素子と電気的に接続されている。
電極パッド24及び酸化膜22上には、好ましくは例えばシリコン窒化膜といった絶縁性の表面保護膜26が設けられている。
表面保護膜26には、複数の電極パッド24それぞれの一部分を露出している複数の第1開口部26aが表面保護膜26を貫通して設けられている。
表面保護膜26上には、例えばポリイミド膜といった絶縁膜30(以下、第1絶縁膜30とも称される。)が設けられている。
この絶縁膜30には、第1開口部26aから露出している電極パッド24をさらに露出している第2開口部30aが絶縁膜30を貫通して設けられている。すなわち、絶縁膜30の表面には電極パッド24の一部分が露出している。
図示例では第2開口部30aは、第1開口部26aから露出する電極パッド24の露出部分の面積をより小さくするように第1開口部26aの輪郭より内側に至って設けられている。換言すると、平面的に見たときに、第2開口部30aは、第1開口部26aの内側で第1開口部26aと重なっていてはみ出さないように設けられている。
この絶縁膜30上には、複数の配線44を含む再配線層40が設けられている。再配線層40は、この例では下地金属パターン42上に配線44を設けた積層構造とされている。
すなわち、絶縁膜30上には、複数の配線44と同一のパターン形状を有する複数の下地金属パターン42が設けられている。下地金属パターン42は、絶縁膜30の第2開口部30aから露出している電極パッド24の露出部分にその一端が接続されていて、他端が絶縁膜30の表面上に導出されているパターンを含んでいる。
これら複数の下地金属パターン42の直上には、これら下地金属パターン42と同一のパターン形状を有する複数の配線44が重ねて設けられている。
配線44は、絶縁膜30の第2開口部30aから露出している電極パッド24の露出部分上にその一端が位置していて、他端が絶縁膜30の表面上に導出されているパターンを含んでいる。
配線44は、柱状電極接続領域44aを有している。この例では、配線44は、柱状電極接続領域44aが第1開口部26aの真上に位置しているパターンを含んでいる。
この柱状電極接続領域44aを含む領域には、柱状電極が設けられる柱状電極形成領域84bが設定されている。
配線44の柱状電極接続領域44a側の端縁は、電極パッド24の上側で、かつその輪郭内に位置している。
この絶縁膜30上には、第2絶縁膜62が設けられている。
第2絶縁膜62は、再配線層40、すなわち複数の配線44の柱状電極接続領域44aを露出させて柱状電極形成領域84bに設けられている。
このとき、第2絶縁膜62は、柱状電極形成領域84b外の第1絶縁膜30と、この第1絶縁膜30から露出している再配線層40、すなわち配線44及び下地金属パターン42とを露出させて設けられている。
換言すると、この例では第2絶縁膜62は、柱状電極形成領域84b内のみ、すなわち柱状電極50の直下の領域にのみ設けられている。
柱状電極形成領域84bには、柱状電極用下地金属パターン52が設けられている。
柱状電極用下地金属パターン52は、配線44の柱状電極接続領域44aから第2絶縁膜62にまたがる柱状電極形成領域84bを覆って設けられている。換言すると、柱状電極用下地金属パターン52は、柱状電極接続領域44aを含む柱状電極形成領域84bのみに設けられていて、柱状電極形成領域84b外の領域には非形成とされている。
柱状電極用下地金属パターン52上であって、四角形状である柱状電極接続領域44aを含むこの例では円形の柱状電極形成領域84bには、柱状電極50が搭載されている。
柱状電極50の頂面50aに対向する底面50bは、2つの領域、すなわち第1部分領域50ba及びこの第1部分領域50ba外の残存部分である第2部分領域50bbを有している。
第1部分領域50baは、配線44の柱状電極接続領域44aに接触してその真上に位置する突出した領域である。すなわち、柱状電極50の底面50bの一部分である第1部分領域50baは、電極パッド24の真上に位置している。
この例では第1部分領域50baは、底面50bの一部分を含む領域を柱状電極50の高さの途中までで切り欠いた形状を有している。この例では第1部分領域50baの横断面形状が柱状電極接続領域44aとほぼ同一の形状となるように柱状電極50を切り欠いた形状を有している。
柱状電極50は、このように底面50bの一部分、すなわち第1部分領域50baが四角柱状に突出している。
この例の半導体装置10は、封止部64を具えている。封止部64は、露出した複数の柱状電極用下地金属パターン52及び複数の柱状電極50の側面を覆っており、かつこれら柱状電極50の頂面50aを露出して、頂面50aの高さと実質的に等しい高さで設けられている。
この封止部64から露出している複数の柱状電極50それぞれの頂面50a上には、外部端子70が搭載されている。外部端子70は、好ましくは例えば半田ボールとするのがよい。
2.製造方法例
次に図11(A)、(B)及び(C)を参照して、この例の半導体装置の製造方法につき説明する。
なお、第2の実施形態において図7(B)までを参照して説明した工程については、この例においても何ら変わるところがないため、これらの工程については詳細な説明を省略し、図7(B)を参照して説明した工程の終了時点から後の工程についてのみ説明する。
図11(A)、(B)及び(C)は、既に説明した図7(B)に続く部分概略製造工程図であって、最終的に半導体装置となるチップ領域の一部分を示している。
図11(A)に示すように、配線44上、すなわち露出面全面に、第2絶縁膜62を形成する。次いで、第2絶縁膜62を、常法に従う、ホトリソグラフィ工程及びエッチング工程によりパターニングする。これらの工程により、柱状電極形成領域84bのみに第2絶縁膜62を残存させ、かつ第1絶縁膜30及びこの第1絶縁膜30上に設けられている配線層40を露出させる。
次いで、図11(B)に示すように、残存した第2絶縁膜62の表面上、及び柱状電極接続領域44a上、露出した第1絶縁膜30及びこの第1絶縁膜30上に設けられている配線層40を覆う柱状電極用下地金属膜52Xを、好ましくは例えば従来公知のスパッタ法等により形成する。
次に、既に説明した第2の実施形態と同様にして、W−CSP工程で一般的に適用されている、好ましくは例えばアクリル系のいわゆるドライフィルムを用いて常法に従うフォトリソグラフィ工程により形成されたマスクパターンを用いて柱状電極50を形成する。
この工程により、複数の柱状電極形成領域84bそれぞれに複数の柱状電極50が形成される。
このとき、柱状電極50は、底面の一部分、すなわち第1部分領域50baが四角柱状に突出して配線44の柱状電極接続領域44aの直上に相当する柱状電極用下地金属膜52Xの部分領域に至るように設ける。
この例でも、複数の柱状電極50は、電極パッド24の真上、すなわち輪郭上に少なくとも底面50bの一部分が重なって位置するように形成される。
次に、図11(C)に示すように、露出した柱状電極用下地金属膜52Xを選択された材料に好適な方法により、第2絶縁膜62、第1絶縁膜30及びこの第1絶縁膜30上に設けられている配線層40が露出するまで、すなわち柱状電極50外の領域の柱状電極用下地金属膜52Xを除去して、柱状電極50の平面的な輪郭と同一パターンの柱状電極用下地金属パターン52を形成する。
さらに図11(C)に示すように、形成された複数の柱状電極50の頂面50aを露出させて、封止部64を形成する。
このとき、封止部64は、前工程により露出した複数の柱状電極用下地金属パターン52及び複数の柱状電極50の側面を覆い、柱状電極50の頂面50aが露出するように形成する。
次いで、封止部64の平坦な表面から露出している柱状電極50の頂面50a上に、外部端子70として好ましくは例えば半田ボールを搭載する。
最後に、スクライブラインに沿って、複数の半導体チップ領域12同士の間を切断して、半導体装置10として個片化する(図1参照。)。
この例のように形成しても、封止部64の形成に際していわゆるフィラーと称される例えば粒状体を含有する形成材料を用いた場合でもより確実に柱状電極50の封止を行うことができる。
(A)は半導体装置の構成を説明するための上面からみた概略的な平面図であり、(B)は(A)の実線11で囲んだ一部領域を拡大して示した概略的な要部平面図である。 (A)は配線と柱状電極との接続関係に着目した要部平面図であり、(B)は(A)のI−I’一点鎖線に対応する位置で切断した切断面を示す概略図である。 (A)、(B)及び(C)は、既に説明した図2(B)と同様に、最終的に半導体装置となるチップ領域の1部分を示す部分概略製造工程図である。 図3(C)に続く製造工程図である。 図4(B)に続く製造工程図である。 (A)は図2(A)と同様に、配線と柱状電極との接続関係に着目した要部平面図であり、(B)は図6(A)のI−I’一点鎖線に対応する位置で切断した切断面を示す概略図である。 (A)、(B)及び(C)は、図3(C)に続く部分概略製造工程図であって、最終的に半導体装置となるチップ領域の一部分を示している。 図7(C)に続く製造工程図である。 図8(B)に続く製造工程図である。 半導体装置を切断した切断面を示す概略図である。 (A)、(B)及び(C)は、図7(B)に続く部分概略製造工程図である。
符号の説明
10:半導体装置
11:部分領域
12:チップ領域
20:基板
20a:第1主表面
20b:第2主表面
22:酸化膜
24:電極パッド
26:表面保護膜
26a:第1開口部
30:(第1)絶縁膜
30a:第2開口部
30b、84b:柱状電極形成領域
40:再配線層
42:下地金属パターン
42X:下地金属膜
44:配線
44a:柱状電極接続領域
50:柱状電極
50a:頂面
50b:底面
50ba:第1部分領域
50bb:第2部分領域
52:柱状電極用下地金属パターン
52X:柱状電極用下地金属膜
60、64:封止部
62:第2絶縁膜
62a,84a:貫通孔
70:外部端子
82:第1感光性樹脂パターン
84:第2感光性樹脂パターン

Claims (7)

  1. 第1主表面、当該第1主表面と対向する第2主表面を有しており、複数の機能素子が作り込まれている基板と、
    前記第1主表面上に設けられている酸化膜と、
    前記酸化膜上に設けられており、複数の前記機能素子と電気的に接続されている複数の電極パッドと、
    前記酸化膜上に設けられており、複数の前記電極パッドそれぞれの一部分を露出している複数の第1開口部を有する表面保護膜と、
    前記表面保護膜上に設けられており、前記第1開口部から露出している前記電極パッドのさらに一部分を露出している第2開口部を有する絶縁膜と、
    前記第2開口部から露出している前記電極パッドから前記絶縁膜上に導出されている、柱状電極接続領域を有する配線であって、当該柱状電極接続領域が前記第1開口部の真上に位置しており、かつ前記配線の前記柱状電極接続領域側の端縁が前記第1開口部の輪郭内に位置している前記配線を含む再配線層と、
    前記配線の前記柱状電極接続領域に底面の一部分である第1部分領域が接続されている複数の柱状電極であって、前記電極パッドの真上に少なくとも前記底面の前記第1部分領域を位置させており、かつ残存部分である第2部分領域を前記絶縁膜とは非接触として設けられている前記柱状電極と、
    複数の前記配線、複数の前記柱状電極の側面及び前記底面の前記第2部分領域、並びに前記絶縁膜を覆っており、かつ前記柱状電極の頂面を露出して設けられている封止部と、
    複数の前記柱状電極の前記頂面に設けられている複数の外部端子と
    を具えていることを特徴とする半導体装置。
  2. 第1主表面、当該第1主表面と対向する第2主表面を有しており、複数の機能素子が作り込まれている基板と、
    前記第1主表面上に設けられている酸化膜と、
    前記酸化膜上に設けられており、複数の前記機能素子と電気的に接続されている複数の電極パッドと、
    前記酸化膜上に設けられており、複数の前記電極パッドそれぞれの一部分を露出している複数の第1開口部を有する表面保護膜と、
    前記表面保護膜上に設けられており、前記第1開口部から露出している前記電極パッドのさらに一部分を露出している第2開口部を有している第1絶縁膜と、
    前記第2開口部から露出している前記電極パッドから前記第1絶縁膜上に導出されている、柱状電極接続領域を有する配線であって、当該柱状電極接続領域が前記第1開口部の真上に位置している前記配線を含む再配線層と、
    前記第1絶縁膜上に、前記配線の前記柱状電極接続領域を露出して設けられている第2絶縁膜と、
    前記配線の前記柱状電極接続領域から前記第2絶縁膜にまたがる前記柱状電極形成領域に設けられている柱状電極用下地金属パターンと、
    前記柱状電極用下地金属パターン上に設けられている柱状電極と、
    前記第2絶縁膜、複数の前記柱状電極用下地金属パターン、及び複数の前記柱状電極の側面を覆っており、かつ複数の前記柱状電極の頂面を露出して設けられている封止部と、
    複数の前記柱状電極の前記頂面に設けられている複数の外部端子と
    を具えていることを特徴とする半導体装置。
  3. 前記第2絶縁膜は、前記第1絶縁膜上に設けられており、前記配線の前記柱状電極接続領域を露出させて柱状電極形成領域に設けられ、かつ当該柱状電極形成領域外の前記配線及び前記第1絶縁膜を露出して設けられていて、
    前記柱状電極用下地金属パターンは、前記配線の前記柱状電極接続領域から前記第2絶縁膜にまたがる前記柱状電極形成領域を覆って設けられていて、
    前記柱状電極は、前記柱状電極用下地金属パターン上である前記柱状電極形成領域に設けられていて、
    前記封止部は、露出している複数の前記柱状電極用下地金属パターン及び複数の前記柱状電極の側面を覆っており、かつ複数の前記柱状電極の頂面を露出して設けられていることを特徴とする請求項2に記載の半導体装置。
  4. 前記配線の直下に、前記第2開口部から露出している前記電極パッドから導出されていて、前記配線と同一パターンである複数の下地金属パターンをさらに具えていることを特徴とする請求項1から3のいずれか一項に記載の半導体装置。
  5. 第1主表面、当該第1主表面と対向する第2主表面、当該第1主表面上に形成されている酸化膜を有しており、複数のチップ領域が画成されていて、当該チップ領域内に複数の機能素子が作り込まれている基板を準備する工程と、
    前記チップ領域の前記酸化膜上に、複数の前記機能素子に電気的に接続される複数の電極パッドを形成する工程と、
    複数の前記電極パッドが設けられている前記酸化膜上に、複数の前記電極パッドそれぞれの一部分を露出している複数の第1開口部を有する表面保護膜を形成する工程と、
    前記表面保護膜上に、前記第1開口部から露出している前記電極パッドのさらに一部分を露出させる第2開口部を有する絶縁膜を形成する工程と、
    前記第2開口部内を含む前記絶縁膜上全面に、下地金属膜を形成する工程と、
    前記下地金属膜上に、当該下地金属膜の一部分を露出させるパターンを有する第1感光性樹脂パターンを用いて、柱状電極接続領域を有する配線であって、当該柱状電極接続領域を前記第1開口部の真上に位置させており、かつ前記配線の前記柱状電極接続領域側の端縁が前記第1開口部の輪郭内に位置している前記配線を形成する工程と、
    前記配線の前記柱状電極接続領域から前記第1感光性樹脂パターンにまたがる柱状電極形成領域を露出するパターンを有する第2感光性樹脂パターンを形成する工程と、
    前記柱状電極形成領域に、前記第2感光性樹脂パターンを用いて、前記配線の前記柱状電極接続領域に底面の一部分が接続されている複数の柱状電極であって、前記電極パッドの真上に少なくとも底面の一部分を位置させている複数の前記柱状電極を形成する工程と、
    前記第1感光性樹脂パターン及び前記第2感光性樹脂パターンを除去する工程と、
    前記配線から露出した前記下地金属膜を除去して、下地金属パターンを形成する工程と、
    前記柱状電極の底面のうち前記柱状電極接続領域には非接続の残存部分を覆い、かつ複数の前記柱状電極の頂面を露出させて封止部を形成する工程と、
    複数の前記柱状電極の露出した頂面上に、複数の外部端子をそれぞれ搭載する工程と、
    複数の前記チップ領域間を切削して、半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  6. 第1主表面、当該第1主表面と対向する第2主表面、当該第1主表面上に形成されている酸化膜を有しており、複数のチップ領域が画成されていて、当該チップ領域内に複数の機能素子が作り込まれている基板を準備する工程と、
    前記チップ領域の前記酸化膜上に、複数の前記機能素子に電気的に接続される複数の電極パッドを形成する工程と、
    複数の前記電極パッドが設けられている前記酸化膜上に、複数の前記電極パッドそれぞれの一部分を露出している複数の第1開口部を有する表面保護膜を形成する工程と、
    前記表面保護膜上に、前記第1開口部から露出している前記電極パッドのさらに一部分を露出させる第2開口部を有する第1絶縁膜を形成する工程と、
    前記第2開口部内を含む前記第1絶縁膜上全面に、下地金属膜を形成する工程と、
    前記下地金属膜上に、当該下地金属膜の一部分を露出させるパターンを有する第1感光性樹脂パターンを用いて、柱状電極接続領域を有する配線であって、当該柱状電極接続領域を前記第1開口部の真上に位置させてさせており、かつ前記配線の前記柱状電極接続領域側の端縁が前記第1開口部の輪郭内に位置している前記配線を形成する工程と、
    前記第1感光性樹脂パターンを除去する工程と、
    前記配線から露出した前記下地金属膜を除去して、下地金属パターンを形成する工程と、
    前記配線の前記柱状電極接続領域を露出させて、前記配線、前記下地金属パターン及び前記第1絶縁膜を覆う第2絶縁膜を形成する工程と、
    前記配線の露出した前記柱状電極接続領域を含む前記第2絶縁膜上全面に、柱状電極用下地金属膜を形成する工程と、
    前記配線の前記柱状電極接続領域から前記第2絶縁膜にまたがる柱状電極形成領域を露出するパターンを有する第2感光性樹脂パターンを形成する工程と、
    前記柱状電極形成領域に、前記第2感光性樹脂パターンを用いて、前記配線の前記柱状電極接続領域に底面の一部分が接続されている複数の柱状電極であって、前記電極パッドの真上に少なくとも底面の一部分を位置させている複数の前記柱状電極を形成する工程と、
    前記第2感光性樹脂パターン及び前記柱状電極から露出した前記柱状電極用下地金属膜を除去して、柱状電極用下地金属パターンを形成する工程と、
    前記第2絶縁膜、複数の前記柱状電極用下地金属パターン及び複数の前記柱状電極の側面を覆い、かつ複数の前記柱状電極の頂面を露出させて封止部を形成する工程と、
    複数の前記柱状電極の露出した頂面上に、複数の外部端子をそれぞれ搭載する工程と、
    複数の前記チップ領域間を切削して、半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  7. 前記第2絶縁膜を形成する工程は、前記第1絶縁膜上である前記柱状電極形成領域に、前記配線の前記柱状電極接続領域を露出させて形成する工程であり、
    前記柱状電極用下地金属パターンを形成する工程は、前記配線の前記柱状電極接続領域から前記第2絶縁膜にまたがる前記柱状電極形成領域を覆って形成する工程であり、
    前記柱状電極を形成する工程は、前記第2感光性樹脂パターンを用いて、前記柱状電極用下地金属パターン上である前記柱状電極形成領域に形成する工程であり、
    前記封止部を形成する工程は、露出している前記柱状電極用下地金属パターン及び複数の前記柱状電極の側面を覆い、かつ前記柱状電極の頂面を露出させて形成する工程である
    ことを特徴とする請求項6に記載の半導体装置の製造方法。
JP2007073021A 2007-03-20 2007-03-20 半導体装置及びその製造方法 Expired - Fee Related JP4668938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007073021A JP4668938B2 (ja) 2007-03-20 2007-03-20 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007073021A JP4668938B2 (ja) 2007-03-20 2007-03-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008235573A true JP2008235573A (ja) 2008-10-02
JP4668938B2 JP4668938B2 (ja) 2011-04-13

Family

ID=39908021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007073021A Expired - Fee Related JP4668938B2 (ja) 2007-03-20 2007-03-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4668938B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062176A (ja) * 2008-09-01 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2010192747A (ja) * 2009-02-19 2010-09-02 Seiko Instruments Inc 半導体装置
KR20130107819A (ko) * 2012-03-23 2013-10-02 삼성전자주식회사 인쇄회로기판 및 그 제조방법
US9653406B2 (en) 2015-04-16 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive traces in semiconductor devices and methods of forming same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102542573B1 (ko) 2018-09-13 2023-06-13 삼성전자주식회사 재배선 기판, 이의 제조 방법, 및 이를 포함하는 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187558A (ja) * 1997-09-11 1999-03-30 Oki Electric Ind Co Ltd 外部接続端子付半導体素子
JP2003158217A (ja) * 2001-11-26 2003-05-30 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004095836A (ja) * 2002-08-30 2004-03-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004165234A (ja) * 2002-11-11 2004-06-10 Casio Comput Co Ltd 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187558A (ja) * 1997-09-11 1999-03-30 Oki Electric Ind Co Ltd 外部接続端子付半導体素子
JP2003158217A (ja) * 2001-11-26 2003-05-30 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004095836A (ja) * 2002-08-30 2004-03-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004165234A (ja) * 2002-11-11 2004-06-10 Casio Comput Co Ltd 半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062176A (ja) * 2008-09-01 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2010192747A (ja) * 2009-02-19 2010-09-02 Seiko Instruments Inc 半導体装置
TWI501364B (zh) * 2009-02-19 2015-09-21 Seiko Instr Inc 半導體裝置
KR20130107819A (ko) * 2012-03-23 2013-10-02 삼성전자주식회사 인쇄회로기판 및 그 제조방법
KR101920434B1 (ko) * 2012-03-23 2018-11-20 삼성전자주식회사 인쇄회로기판 및 그 제조방법
US9653406B2 (en) 2015-04-16 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive traces in semiconductor devices and methods of forming same
KR101779673B1 (ko) * 2015-04-16 2017-09-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스에서의 도전성 트레이스 및 그 형성 방법
US10937734B2 (en) 2015-04-16 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive traces in semiconductor devices and methods of forming same
US11894299B2 (en) 2015-04-16 2024-02-06 Taiwan Semiconductor Ltd Conductive traces in semiconductor devices and methods of forming same

Also Published As

Publication number Publication date
JP4668938B2 (ja) 2011-04-13

Similar Documents

Publication Publication Date Title
JP4818005B2 (ja) 半導体装置及びその製造方法
US12009350B2 (en) Semiconductor package and method of fabricating the same
US8211789B2 (en) Manufacturing method of a bump structure having a reinforcement member
US7759792B2 (en) Integrated circuit including parylene material layer
WO2017056297A1 (ja) 半導体装置およびその製造方法
JP2012054359A (ja) 半導体装置および半導体装置の製造方法
US20060141750A1 (en) Semiconductor integrated device and method for manufacturing same
KR20100094943A (ko) 반도체 장치
JP4668938B2 (ja) 半導体装置及びその製造方法
US8901754B2 (en) Semiconductor device and manufacturing method thereof
JP2008091795A (ja) 半導体装置および半導体装置の製造方法
JP3804797B2 (ja) 半導体装置及びその製造方法
WO2011078319A1 (ja) 半導体装置,半導体ウエハ,及び半導体装置の製造方法
US6734554B2 (en) Semiconductor wafer with bumps of uniform height
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP2004260074A (ja) 半導体装置、半導体装置の製造方法及びその実装方法、回路基板並びに電子機器
JP7335036B2 (ja) 半導体パッケージの製造方法
US20230395521A1 (en) Interposer structure for semiconductor package including peripheral metal pad around alignment mark and methods of fabricating same
JP3885890B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI399839B (zh) 內置於半導體封裝構造之中介連接器
JP2004134709A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009049306A (ja) 半導体装置
JP5188039B2 (ja) 半導体装置及び半導体構成体並びにそれらの製造方法
KR100969444B1 (ko) 패터닝된 수지봉합부를 갖는 웨이퍼 레벨 칩 스케일 패키지및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080926

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090107

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees