JPH1187558A - 外部接続端子付半導体素子 - Google Patents

外部接続端子付半導体素子

Info

Publication number
JPH1187558A
JPH1187558A JP9247134A JP24713497A JPH1187558A JP H1187558 A JPH1187558 A JP H1187558A JP 9247134 A JP9247134 A JP 9247134A JP 24713497 A JP24713497 A JP 24713497A JP H1187558 A JPH1187558 A JP H1187558A
Authority
JP
Japan
Prior art keywords
external connection
connection terminal
semiconductor substrate
electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9247134A
Other languages
English (en)
Other versions
JP3910694B2 (ja
Inventor
Hiromi Morita
博美 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP24713497A priority Critical patent/JP3910694B2/ja
Publication of JPH1187558A publication Critical patent/JPH1187558A/ja
Application granted granted Critical
Publication of JP3910694B2 publication Critical patent/JP3910694B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 【課題】 半導体チップのサイズが大きくなった場合、
もしくは外部接続端子の数が増加した場合であっても、
その外形の増大を抑えることができ、実装密度の向上を
図れる外部接続端子付半導体素子を提供する。 【解決手段】 半導体基板１上の素子電極７に接続され
る外部接続端子４を半導体基板１上を覆う保護膜５の表
面に露出させ、かつ、半導体基板１上に形成された溝６
の上までこの保護膜５が延在する構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、外部接続端子がそ
の表面に露出した半導体素子に関するものである。
【０００２】
【従来の技術】一般に半導体素子は、セラミックやモー
ルド樹脂を用いてパッケージされている。この場合、複
数の素子が形成された略四方形の半導体基板、通常半導
体チップとよばれるものは、略四方形の各辺に対向する
ように並べられた複数の外部端子と金線等により接続さ
れる。この半導体チップ、金線および外部端子の一部が
セラミックやモールド樹脂により覆われる。
【０００３】このような構造では、半導体チップのサイ
ズが大きくなった場合、複数の外部端子は、大きくなっ
た半導体チップの周囲に配置されるためその外形を大き
くせざるを得ない。また、外部端子の数が増加した場合
も、外部端子のピッチには限界があるためその外形を大
きくせざるを得ない。
【０００４】このような場合、実装密度の向上を図るこ
とが困難であった。
【０００５】
【発明が解決しようとする課題】本発明は、半導体チッ
プのサイズが大きくなった場合、もしくは外部端子の数
が増加した場合であっても、その外形の増大を抑えるこ
とができ、実装密度の向上を図れる外部接続端子付半導
体素子を提供することを目的とする。
【０００６】
【課題を解決するための手段】第１の発明の外部接続端
子付半導体素子は、略四方形の半導体基板と、この半導
体基板の内部もしくは上部に形成された素子本体と、半
導体基板の外周に沿って形成された溝と、素子本体上に
形成された素子電極と、この素子電極上に形成され前記
半導体基板上の外部接続端子取出領域まで延在する電極
用配線と、この電極用配線上の外部接続端子取出領域に
形成された外部接続端子と、電気的に接続されている素
子本体、素子電極、電極用配線および外部接続端子を絶
縁するよう形成された絶縁膜であって、その表面に外部
接続端子が露出するように形成され、かつ溝内部まで延
在している絶縁膜とを有する。
【０００７】ここで、絶縁膜とは例えば第１の実施の形
態の絶縁膜２および保護膜５である。
【０００８】第２の発明の外部接続端子付半導体素子
は、略四方形の半導体基板と、この半導体基板の内部も
しくは上部に形成された素子本体と、半導体基板の外周
に沿って形成された溝と、素子本体上に形成された素子
電極と、この素子電極上に形成された外部接続端子と、
電気的に接続されている素子本体、素子電極および外部
接続端子を絶縁するよう形成された絶縁膜であって、そ
の表面に外部接続端子が露出するように形成され、かつ
溝内部まで延在している絶縁膜とを有する。
【０００９】ここで、絶縁膜とは例えば第１の実施の形
態の絶縁膜２および保護膜５である。
【００１０】
【発明の実施の形態】
（第１の実施の形態）図１（ａ）は、本発明の第１の実
施形態を示す図で、（ｂ）は（ａ）の溝部の平面図であ
る。
【００１１】まず、この外部接続端子付半導体素子の構
造について説明する。
【００１２】１は略四方形の半導体基板で、この半導体
基板１の内部もしくは上部には素子本体が形成されてい
る。この素子本体上には素子電極７が形成され、この素
子電極７上には、外部接続端子取出領域Ａまで延在する
電極用配線３が形成されている。この電極用配線３上の
外部接続端子取出領域Ａには外部接続端子４が形成され
ている。
【００１３】また、電気的に接続されている素子電極
７、電極用配線３および外部接続端子４は、絶縁膜２と
保護膜５により他の素子や電極と絶縁されている。もち
ろん外部接続端子４の表面は保護膜５の上部に露出して
いる。
【００１４】６は溝であり、図１（ｂ）に示すようにこ
の半導体基板１の外周に沿って形成されている。
【００１５】次に、この外部接続端子付半導体素子の製
造方法を説明する。
【００１６】その内部もしくは上部には素子本体が形成
されている略四方形の半導体基板１が複数形成されてい
る半導体ウエハを準備し、それぞれの半導体基板１の外
周に沿ってエッチングにより溝６を形成する（図１
（ｂ））。
【００１７】次に、素子本体と接続するよう素子電極７
を形成し、この素子電極７上に絶縁膜２を形成する。こ
のとき、溝６上には絶縁膜２を形成しない。
【００１８】次に、エッチングにより絶縁膜２上に素子
電極７まで到達するコンタクトホールを形成し、コンタ
クトホール上および絶縁膜２上に電極用配線３を形成
し、コンタクトホール上から外部接続端子取出領域Ａま
で延在するようにパターニングを行う。
【００１９】次に、溝６、絶縁膜２および電極用配線３
上に保護膜５を形成し、外部端子取出領域Ａに電極用配
線３まで到達するコンタクトホールを形成する。このコ
ンタクトホール内に外部接続端子４をその表面が保護膜
５上に露出するよう形成する。
【００２０】このように、外部接続端子４は、保護膜５
のコンタクトホールを介して電極用配線３に接続され、
この電極用配線３は絶縁膜２上に延在し素子電極７に接
続される。
【００２１】最後に、図１（ｂ）に示す各半導体基板１
を切り放す。
【００２２】このように、本発明の第１の実施形態で
は、外部接続端子４が半導体チップ表面を覆う保護膜５
の上部に露出するように形成されているので、例え半導
体チップのサイズが大きくなった場合でも、その表面に
外部接続端子が配置されるため、従来のような半導体チ
ップの周囲に外部接続端子が配置されることによる外形
の増大を抑えることができる。
【００２３】また、外部接続端子の数が増加した場合
も、半導体チップの表面に外部接続端子４が配置される
ため外部接続端子の配置にゆとりができ、外形の増大を
抑えることができる。特に、本発明の第１の実施形態で
は、素子電極７と外部接続端子４との間を電極用配線３
を用いて接続しているため、外部接続端子４を半導体チ
ップ表面の所望の位置に形成することができ、外部接続
端子４のピッチを適宜設定できる。
【００２４】図１（ｃ）は、外部電極端子４がマトリク
ス状に配置された半導体チップの上面図で、（ｄ）は
（ｃ）のＡ−Ａ’断面図である。
【００２５】このように、外部接続端子がマトリクス状
に配置されるように各素子電極７から電極用配線３を引
き廻せば、外形を大きくすることなく外部接続端子の増
加に対応できる。
【００２６】また、本発明の第１の実施形態では、半導
体基板１の外周に沿って溝６が形成され、その溝内部お
よび上部には保護膜５が形成されているため、素子本体
と外部との距離が長くなり、半導体基板１と保護膜５と
の界面から外部雰囲気が侵入することを防止することが
でき、さらに、熱的ストレスによる保護膜５のダメージ
を防止することができる。また、この溝６により半導体
基板１と保護膜５との接触面積が増加するため、切断時
の機械的ストレスを緩和できる。
【００２７】さらに、半導体チップの表面を保護膜５で
覆う構造となっているため、セラミックもしくはモール
ド樹脂等によるさらなる実装が不必要になり、外形の小
型化、実装密度の向上を図ることができる。 （第２の実施の形態）図２は、本発明の第２の実施形態
を示す図である。
【００２８】図１（ａ）と対応する箇所には同じ符号を
付し、その詳細な説明を省略する。
【００２９】図２の外部接続端子付半導体素子では、素
子電極上７に直接外部接続端子４が形成されており、図
１（ａ）の外部接続端子付半導体素子の電極用配線３が
形成されていない。
【００３０】このように、例えば、複数の素子電極７の
間隔にゆとりがあるような場合は、電極用配線３を用い
ず、直接、素子電極上７に外部接続端子４を形成しても
よい。
【００３１】この外部接続端子付半導体素子の製造方法
は、絶縁膜２の形成工程までは、第１の実施形態と同じ
である。この絶縁膜２および溝６上に保護膜５を形成す
る。
【００３２】次に、素子電極７まで到達するコンタクト
ホールを形成し、このコンタクトホール内に外部接続端
子４をその表面が保護膜５上に露出するように形成す
る。
【００３３】この場合、外部接続端子４は、コンタクト
ホールを介して直接素子電極７に接続される。
【００３４】最後に、図１（ｂ）に示す各半導体基板１
を切り放す。
【００３５】このように、本発明の第２の実施形態で
は、外部接続端子４が半導体チップ表面を覆う保護膜５
の上部に露出するよう形成されているので、例え半導体
チップのサイズが大きくなった場合でも、その表面に外
部接続端子が配置されるため、従来のような半導体チッ
プの周囲に外部接続端子が配置されることによる外形の
増大を抑えることができる。
【００３６】また、外部接続端子の数が増加した場合
も、半導体チップの表面に外部接続端子が配置されるた
め外部接続端子の配置にゆとりができ、外形の増大を抑
えることができる。
【００３７】第１の実施形態と比較し、電極用配線３を
形成する必要がないため、その構成がシンプルになり、
短時間、低コストでの製造が可能である。先述したよう
に、複数の素子電極７の間隔にゆとりがあるような場合
には、このような構成が適する。 （第３の実施の形態）図３は、本発明の第３の実施形態
を示す図である。
【００３８】図１（ａ）と対応する箇所には同じ符号を
付し、その詳細な説明を省略する。
【００３９】図３の外部接続端子付半導体素子では、外
部接続端子としてピン型の金属棒３４が使用されてお
り、ピングリッドアレー（ＰＧＡ）型に適用したもので
ある。金属棒３４には銅材料等が用いられる。
【００４０】この外部接続端子付半導体素子の製造方法
は、第１の実施形態と同じであるためその詳細な説明を
省略する。 （第４の実施の形態）図４は、本発明の第４の実施形態
を示す図である。
【００４１】図１（ａ）と対応する箇所には同じ符号を
付し、その詳細な説明を省略する。
【００４２】図４の外部接続端子付半導体素子では、外
部接続端子として外部接続用の凹部４４ａを有するソケ
ット４４が使用されており、このソッケト４４に凸部を
有する配線を接続することにより外部素子もしくは外部
装置への接続がなされる。
【００４３】この外部接続端子付半導体素子の製造方法
は、第１の実施形態と同じであるためその詳細な説明を
省略する。
【００４４】
【発明の効果】以上、詳細に説明した様に本発明では、
外部接続端子４が半導体チップ表面を覆う保護膜５の上
部に露出するように形成されているので、例え半導体チ
ップのサイズが大きくなった場合でも、その表面に外部
接続端子が配置されるため、従来のような半導体チップ
の周囲に外部接続端子が配置されることによる外形の増
大を抑えることができる。
【００４５】また、外部接続端子の数が増加した場合
も、半導体チップの表面に外部接続端子が配置されるた
め外部接続端子の配置にゆとりができ、外形の増大を抑
えることができる。
【００４６】また、本発明では、半導体基板の外周に沿
って溝６が形成され、その溝内部および上部には保護膜
５が形成されているため、素子本体と外部との距離が長
くなり、半導体基板１と保護膜５との界面から外部雰囲
気が侵入するのを防止することができ、さらに、熱的ス
トレスによる保護膜５のダメージを防止することができ
る。また、この溝６により半導体基板と保護膜との接触
面積が増加するため、切断時の機械的ストレスを緩和で
きる。
【００４７】さらに、半導体チップの表面を保護膜５で
覆う構造となっているため、セラミックもしくはモール
ド樹脂によるさらなる実装が不必要になり、外形の小型
化、実装密度の向上を図ることができる。
【００４８】また、第１の発明では、素子電極７と外部
接続端子４との間を電極用配線３を用いて接続している
ため、外部接続端子４を半導体チップ表面内で、任意の
位置に、任意の数量・ピッチで形成することができ、外
形の小型化が実現でき実装密度の向上を図ることができ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す図
【図２】本発明の第２の実施形態を示す図
【図３】本発明の第３の実施形態を示す図
【図４】本発明の第４の実施形態を示す図
【符号の説明】
１ 半導体基板 ２ 絶縁膜 ３ 電極用配線 ４ 外部接続端子 ５ 保護膜 ６ 溝 ７ 素子電極 Ａ 外部接続端子取出領域 ３４ 金属棒 ４４ ソケット ４４ａ 凹部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 略四方形の半導体基板と、 前記半導体基板の内部もしくは上部に形成された素子本
    体と、 前記半導体基板の外周に沿って形成された溝と、 前記素子本体上に形成された素子電極と、 前記素子電極上に形成され前記半導体基板上の外部接続
    端子取出領域まで延在する電極用配線と、 前記電極用配線上の外部接続端子取出領域に形成された
    外部接続端子と、 電気的に接続されている前記素子本体、素子電極、電極
    用配線および外部接続端子を絶縁するよう形成された絶
    縁膜であって、その表面に前記外部接続端子が露出する
    ように形成され、かつ前記溝内部まで延在している絶縁
    膜と、 を有することを特徴とする外部接続端子付半導体素子。
  2. 【請求項２】 略四方形の半導体基板と、 前記半導体基板の内部もしくは上部に形成された素子本
    体と、 前記半導体基板の外周に沿って形成された溝と、 前記素子本体上に形成された素子電極と、 前記素子電極上に形成された外部接続端子と、 電気的に接続されている前記素子本体、素子電極および
    外部接続端子を絶縁するよう形成された絶縁膜であっ
    て、その表面に前記外部接続端子が露出するように形成
    され、かつ前記溝内部まで延在している絶縁膜と、 を有することを特徴とする外部接続端子付半導体素子。
  3. 【請求項３】 前記外部接続端子付半導体素子は、 複数の素子本体を有し、 各素子本体それぞれと電気的に接続される複数の外部接
    続端子が、絶縁膜表面にマトリクス状に形成されている
    ことを特徴とする請求項１又は２記載の外部接続端子付
    半導体素子。
  4. 【請求項４】 前記外部接続端子は、ピン形状の金属棒
    であることを特徴とする請求項１乃至３のいずれかに記
    載の外部接続端子付半導体素子。
  5. 【請求項５】前記外部接続端子は、外部接続用の凹部を
    有するソケットであることを特徴とする請求項１乃至３
    のいずれかに記載の外部接続端子付半導体素子。
  6. 【請求項６】 前記外部接続端子付半導体素子は、前記
    溝がウエハ状態で形成され、その後略四方形状に切断さ
    れたものであることを特徴とする請求項１乃至５のいず
    れかに記載の外部接続端子付半導体素子。
JP24713497A 1997-09-11 1997-09-11 外部端子付半導体素子の製造方法 Expired - Fee Related JP3910694B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24713497A JP3910694B2 (ja) 1997-09-11 1997-09-11 外部端子付半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24713497A JP3910694B2 (ja) 1997-09-11 1997-09-11 外部端子付半導体素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004126362A Division JP2004214706A (ja) 2004-04-22 2004-04-22 外部接続端子付半導体素子

Publications (2)

Publication Number Publication Date
JPH1187558A true JPH1187558A (ja) 1999-03-30
JP3910694B2 JP3910694B2 (ja) 2007-04-25

Family

ID=17158947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24713497A Expired - Fee Related JP3910694B2 (ja) 1997-09-11 1997-09-11 外部端子付半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP3910694B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176572B2 (en) 2002-10-15 2007-02-13 Seiko Epson Corporation Semiconductor wafer, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
KR100709158B1 (ko) * 2000-02-23 2007-04-19 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조방법
JP2008166352A (ja) * 2006-12-27 2008-07-17 Rohm Co Ltd 半導体装置
JP2008166353A (ja) * 2006-12-27 2008-07-17 Rohm Co Ltd 半導体装置
JP2008235573A (ja) * 2007-03-20 2008-10-02 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709158B1 (ko) * 2000-02-23 2007-04-19 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조방법
US7176572B2 (en) 2002-10-15 2007-02-13 Seiko Epson Corporation Semiconductor wafer, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US7294933B2 (en) 2002-10-15 2007-11-13 Seiko Epson Corporation Semiconductor wafer, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP2008166352A (ja) * 2006-12-27 2008-07-17 Rohm Co Ltd 半導体装置
JP2008166353A (ja) * 2006-12-27 2008-07-17 Rohm Co Ltd 半導体装置
JP2008235573A (ja) * 2007-03-20 2008-10-02 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3910694B2 (ja) 2007-04-25

Similar Documents

Publication Publication Date Title
US6489182B2 (en) Method of fabricating a wire arrayed chip size package
KR20010070056A (ko) 반도체 장치 제조 공정 및 반도체 장치
JP2008546174A5 (ja)
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
WO2007106487A2 (en) Methods of making qfn package with power and ground rings
KR960012647B1 (ko) 반도체장치 및 그 제조방법
US5151771A (en) High lead count circuit board for connecting electronic components to an external circuit
JP2001044362A (ja) 半導体装置の実装構造および実装方法
US5786230A (en) Method of fabricating multi-chip packages
US6049971A (en) Casing for integrated circuit chips and method of fabrication
JP3660663B2 (ja) チップパッケージの製造方法
JP3910694B2 (ja) 外部端子付半導体素子の製造方法
JPH0239097B2 (ja)
KR100192631B1 (ko) 반도체장치
US5930653A (en) Method of manufacturing a semiconductor device for surface mounting suitable for comparatively high voltages, and such a semiconductor device
JPH06291230A (ja) 複合半導体装置の製造方法
JPH04196253A (ja) 半導体装置用パッケージ
JP5683777B2 (ja) 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体
JP5064938B2 (ja) 半導体素子の製造方法
US7199455B2 (en) Molded resin semiconductor device having exposed semiconductor chip electrodes
JP2004214706A (ja) 外部接続端子付半導体素子
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
JP4502489B2 (ja) マルチチップ半導体装置
JP3275874B2 (ja) 半導体装置及びスティフナー
JPH05190712A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040422

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040602

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040625

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070125

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100202

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110202

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120202

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130202

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees