JP4502489B2 - マルチチップ半導体装置 - Google Patents
マルチチップ半導体装置 Download PDFInfo
- Publication number
- JP4502489B2 JP4502489B2 JP2000293566A JP2000293566A JP4502489B2 JP 4502489 B2 JP4502489 B2 JP 4502489B2 JP 2000293566 A JP2000293566 A JP 2000293566A JP 2000293566 A JP2000293566 A JP 2000293566A JP 4502489 B2 JP4502489 B2 JP 4502489B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- die pad
- multichip semiconductor
- lead frame
- multichip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Description
【０００１】
【発明の属する技術分野】
本発明は２以上の素子チップを１つのパッケージ内に装着したマルチチップ半導体装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の高集積化及び高機能化に伴い、複数の素子チップを１つのパッケージ内に装着したマルチチップ半導体装置が提案されている。例えば、特開平９−２３２５００号公報に窓開きフィルム回路を搭載したマルチチップ半導体装置が提案されている。この技術は、リードフレームのダイパッド上に、複数個の素子チップと中間配線を設けた窓開きフィルム回路とを設置し、前記素子チップと前記中間配線との間、前記中間配線とリードフレームの外部導出リードとの間をそれぞれ金属細線で接続することで複数の素子チップ間の電気接続を可能とし、かつ各素子チップと外部導出リードとの間の金属細線による複雑な接続を不要にしようとするものである。
【０００３】
【発明が解決しようとする課題】
しかしながら、前記窓開きフィルム回路では導電体であるリードフレームのダイパッド上に素子チップを搭載するため、前記ダイパッドがコレクタ、エミッタ、アノード、またはカソードとなるトランジスタ及びダイオードを装着することはできない。
【０００４】
本発明は、上記の問題点に鑑み、素子チップとしてトランジスタ及びダイオードをも設置でき、複雑な電気接続を容易にすることが可能なマルチチップ半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るマルチチップ半導体装置では、トランジスタ又はダイオードを成す第１の素子チップとトランジスタやダイオード以外の第２の素子チップとを１つのパッケージ内に装着しているマルチチップ半導体装置であって、リードフレームのダイパッド上に、中継導体部を設けた絶縁部材を設置し、該絶縁部材上に、第１の素子チップは直接装着し、第２の素子チップは導電部材を介して装着し、前記素子チップと前記中継導体部との間、前記素子チップとリードフレームの外部導出リードとの間、前記導電部材と前記ダイパッドとの間をそれぞれ金属細線で接続した構成とした。
【０００６】
【発明の実施の形態】
図１は本発明のマルチチップ半導体装置の一実施形態を示す平面図である。リードフレームのダイパッド１上に、絶縁部材２と、トランジスタ又はダイオードの素子チップ４と、トランジスタ及びダイオード以外の素子チップ４’と、中継導体部５と、導電部材８とが設置される。また、このダイパッド１の周囲には多数本のインナーリード６が配列される。これらのインナーリード６は図外のアウターリードと一体に形成されて外部導出リードを構成している。
【０００７】
図２は図１のＡ−Ａ線断面図であり、トランジスタ又はダイオードの素子チップ４が装着されている部分の断面図である。ここでは、ダイパッド１上には、絶縁部材２が接着剤３により固定されており、その上に素子チップ４及び中継導体部５が直接装着される。
【０００８】
絶縁部材２上の素子チップ４と中継導体部５とが金属細線７で相互に電気接続され、同様に素子チップ４とインナーリード６とが金属細線７で相互に電気接続され、結果として中継導体部５とインナーリード６とが金属細線７で相互に電気接続される。
【０００９】
図３は図１のＢ−Ｂ線断面図であり、トランジスタ及びダイオード以外の、導体上に装着しなければならない素子チップ４’が装着されている部分の断面図である。ここでは、ダイパッド１上には、絶縁部材２、導電部材８の順で接着剤３により固定されており、その上に素子チップ４’及び中継導体部５が設置される。
【００１０】
導電部材８上の素子チップ４’と中継導体部５とが金属細線７で相互に電気接続され、同様に素子チップ４’とインナーリード６とが金属細線７で相互に電気接続され、中継導体部５とインナーリード６とが金属細線７で相互に電気接続され、導電部材８とダイパッド１とが金属細線７で相互に電気接続される。したがってこのマルチチップ半導体装置では、素子チップ４、４’と中継導体部５の配置を任意に設計し、個々の素子チップ４、４’相互間の電気接続を中継導体部５によって行うことで、複雑な電気接続も容易に行うことができる。
【００１１】
絶縁部材２は、導電部材８とダイパッド１とを金属細線で接続可能にするため、ダイパッド１の大きさに対してやや小さくするのが良い。絶縁部材２の厚みは任意であり、絶縁フィルムや絶縁板が使用できる。
【００１２】
接着剤３は、絶縁部材２とダイパッド１とを、絶縁部材２と導電部材８とを接着するものであれば特に限定なく、例えば一般的な市販の接着剤や両面テープが使用できる。
【００１３】
中継導体部５は、素子チップ４、４’相互間、及び素子チップ４、４’とインナーリード間とを容易に接続するための中継点である。その形は直方体、円筒体など絶縁体２上のスペースに合わせて設計すればよく、高さは素子チップ４，４’の高さを超えないのが望ましい。
【００１４】
導電部材８は、トランジスタ及びダイオード以外の素子チップ４’を装着するときに設置し、絶縁部材２とは接着剤３により固着され、素子チップ４’とは樹脂接着法や共晶接着法により固着される。導電部材８とダイパッド１とを金属細線で接続可能にするため、導電部材８は素子チップ４’の大きさに対してやや大きくするのが良い。導電部材８の厚みは任意であり、導電フィルムや導電板が使用できる。
【００１５】
なお、ダイパッド１、絶縁部材２、素子チップ４、４’、中継導体部５、金属細線７、導電部材８、インナーリード６の一部が樹脂によりモールド封止され、パッケージが形成される。
【００１６】
【発明の効果】
以上説明したように本発明のマルチチップ半導体装置は、リードフレームのダイパッド上に、中継導体部を設けた絶縁部材を設置し、該絶縁部材上に、トランジスタ又はダイオードの素子チップは直接装着し、それ以外の素子チップは導電部材を介して装着し、前記素子チップと前記中継導体部との間、前記素子チップとリードフレームの外部導出リードとの間、前記導電部材と前記リードフレームのダイパッドとの間をそれぞれ金属細線で接続しているので、トランジスタ及びダイオードの素子チップであっても、ダイパッド上に装着することができる。また、前記素子チップと前記中継導体部の配置を任意に設計することで、複雑な電気接続を容易にすることができる。
【図面の簡単な説明】
【図１】 本発明のマルチチップ半導体装置の一実施形態を示す平面図である。
【図２】 図１のＡ−Ａ線断面図である。
【図３】 図１のＢ−Ｂ線断面図である。
【符号の説明】
１ ダイパッド
２ 絶縁部材
３ 接着剤
４ トランジスタ又はダイオードの素子チップ
４’トランジスタ及びダイオード以外の素子チップ
５ 中継導体部
６ インナーリード
７ 金属細線
８ 導電部材
【発明の属する技術分野】
本発明は２以上の素子チップを１つのパッケージ内に装着したマルチチップ半導体装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の高集積化及び高機能化に伴い、複数の素子チップを１つのパッケージ内に装着したマルチチップ半導体装置が提案されている。例えば、特開平９−２３２５００号公報に窓開きフィルム回路を搭載したマルチチップ半導体装置が提案されている。この技術は、リードフレームのダイパッド上に、複数個の素子チップと中間配線を設けた窓開きフィルム回路とを設置し、前記素子チップと前記中間配線との間、前記中間配線とリードフレームの外部導出リードとの間をそれぞれ金属細線で接続することで複数の素子チップ間の電気接続を可能とし、かつ各素子チップと外部導出リードとの間の金属細線による複雑な接続を不要にしようとするものである。
【０００３】
【発明が解決しようとする課題】
しかしながら、前記窓開きフィルム回路では導電体であるリードフレームのダイパッド上に素子チップを搭載するため、前記ダイパッドがコレクタ、エミッタ、アノード、またはカソードとなるトランジスタ及びダイオードを装着することはできない。
【０００４】
本発明は、上記の問題点に鑑み、素子チップとしてトランジスタ及びダイオードをも設置でき、複雑な電気接続を容易にすることが可能なマルチチップ半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るマルチチップ半導体装置では、トランジスタ又はダイオードを成す第１の素子チップとトランジスタやダイオード以外の第２の素子チップとを１つのパッケージ内に装着しているマルチチップ半導体装置であって、リードフレームのダイパッド上に、中継導体部を設けた絶縁部材を設置し、該絶縁部材上に、第１の素子チップは直接装着し、第２の素子チップは導電部材を介して装着し、前記素子チップと前記中継導体部との間、前記素子チップとリードフレームの外部導出リードとの間、前記導電部材と前記ダイパッドとの間をそれぞれ金属細線で接続した構成とした。
【０００６】
【発明の実施の形態】
図１は本発明のマルチチップ半導体装置の一実施形態を示す平面図である。リードフレームのダイパッド１上に、絶縁部材２と、トランジスタ又はダイオードの素子チップ４と、トランジスタ及びダイオード以外の素子チップ４’と、中継導体部５と、導電部材８とが設置される。また、このダイパッド１の周囲には多数本のインナーリード６が配列される。これらのインナーリード６は図外のアウターリードと一体に形成されて外部導出リードを構成している。
【０００７】
図２は図１のＡ−Ａ線断面図であり、トランジスタ又はダイオードの素子チップ４が装着されている部分の断面図である。ここでは、ダイパッド１上には、絶縁部材２が接着剤３により固定されており、その上に素子チップ４及び中継導体部５が直接装着される。
【０００８】
絶縁部材２上の素子チップ４と中継導体部５とが金属細線７で相互に電気接続され、同様に素子チップ４とインナーリード６とが金属細線７で相互に電気接続され、結果として中継導体部５とインナーリード６とが金属細線７で相互に電気接続される。
【０００９】
図３は図１のＢ−Ｂ線断面図であり、トランジスタ及びダイオード以外の、導体上に装着しなければならない素子チップ４’が装着されている部分の断面図である。ここでは、ダイパッド１上には、絶縁部材２、導電部材８の順で接着剤３により固定されており、その上に素子チップ４’及び中継導体部５が設置される。
【００１０】
導電部材８上の素子チップ４’と中継導体部５とが金属細線７で相互に電気接続され、同様に素子チップ４’とインナーリード６とが金属細線７で相互に電気接続され、中継導体部５とインナーリード６とが金属細線７で相互に電気接続され、導電部材８とダイパッド１とが金属細線７で相互に電気接続される。したがってこのマルチチップ半導体装置では、素子チップ４、４’と中継導体部５の配置を任意に設計し、個々の素子チップ４、４’相互間の電気接続を中継導体部５によって行うことで、複雑な電気接続も容易に行うことができる。
【００１１】
絶縁部材２は、導電部材８とダイパッド１とを金属細線で接続可能にするため、ダイパッド１の大きさに対してやや小さくするのが良い。絶縁部材２の厚みは任意であり、絶縁フィルムや絶縁板が使用できる。
【００１２】
接着剤３は、絶縁部材２とダイパッド１とを、絶縁部材２と導電部材８とを接着するものであれば特に限定なく、例えば一般的な市販の接着剤や両面テープが使用できる。
【００１３】
中継導体部５は、素子チップ４、４’相互間、及び素子チップ４、４’とインナーリード間とを容易に接続するための中継点である。その形は直方体、円筒体など絶縁体２上のスペースに合わせて設計すればよく、高さは素子チップ４，４’の高さを超えないのが望ましい。
【００１４】
導電部材８は、トランジスタ及びダイオード以外の素子チップ４’を装着するときに設置し、絶縁部材２とは接着剤３により固着され、素子チップ４’とは樹脂接着法や共晶接着法により固着される。導電部材８とダイパッド１とを金属細線で接続可能にするため、導電部材８は素子チップ４’の大きさに対してやや大きくするのが良い。導電部材８の厚みは任意であり、導電フィルムや導電板が使用できる。
【００１５】
なお、ダイパッド１、絶縁部材２、素子チップ４、４’、中継導体部５、金属細線７、導電部材８、インナーリード６の一部が樹脂によりモールド封止され、パッケージが形成される。
【００１６】
【発明の効果】
以上説明したように本発明のマルチチップ半導体装置は、リードフレームのダイパッド上に、中継導体部を設けた絶縁部材を設置し、該絶縁部材上に、トランジスタ又はダイオードの素子チップは直接装着し、それ以外の素子チップは導電部材を介して装着し、前記素子チップと前記中継導体部との間、前記素子チップとリードフレームの外部導出リードとの間、前記導電部材と前記リードフレームのダイパッドとの間をそれぞれ金属細線で接続しているので、トランジスタ及びダイオードの素子チップであっても、ダイパッド上に装着することができる。また、前記素子チップと前記中継導体部の配置を任意に設計することで、複雑な電気接続を容易にすることができる。
【図面の簡単な説明】
【図１】 本発明のマルチチップ半導体装置の一実施形態を示す平面図である。
【図２】 図１のＡ−Ａ線断面図である。
【図３】 図１のＢ−Ｂ線断面図である。
【符号の説明】
１ ダイパッド
２ 絶縁部材
３ 接着剤
４ トランジスタ又はダイオードの素子チップ
４’トランジスタ及びダイオード以外の素子チップ
５ 中継導体部
６ インナーリード
７ 金属細線
８ 導電部材
Claims (19)
- マルチチップ半導体装置であって、
ダイパッドが形成されたリードフレームと、
前記ダイパッド上に設けられた絶縁部材と、
前記絶縁部材に直接装着された第１の素子チップと、
前記絶縁部材の前記第１の素子チップとは異なる位置に、導電部材を介して装着された第２の素子チップとを有し、
前記導電部材と前記ダイパッドとの間を金属細線で接続したことを特徴とするマルチチップ半導体装置。 - 前記絶縁部材は、接着剤により前記ダイパッドに固定されていることを特徴とする請求項１記載のマルチチップ半導体装置。
- 前記絶縁部材は、前記ダイパッドより平面視において小さいことを特徴とする請求項１又は２記載のマルチチップ半導体装置。
- 前記絶縁部材上に中継導体部を設けたことを特徴とする請求項１〜３の何れかに記載のマルチチップ半導体装置。
- 前記中継導体部は、前記第１の素子チップ間、前記第２の素子チップ間、又は前記第１と第２の素子チップ間に設けたことを特徴とする請求項４記載のマルチチップ半導体装置。
- 前記中継導体部の高さが前記第１及び第２の素子チップの高さを越えないことを特徴とする請求項４又は５記載のマルチチップ半導体装置。
- 前記導電部材は、前記第２の素子チップより平面視において大きいことを特徴とする請求項１〜６の何れかに記載のマルチチップ半導体装置。
- 樹脂によりモールド封止されていることを特徴とする請求項１〜７の何れかに記載のマルチチップ半導体装置。
- 前記ダイパッドから延出する４本の吊りリードを有することを特徴とする請求項１〜８の何れかに記載のマルチチップ半導体装置。
- 前記ダイパッドから延出する複数の吊りリードを有し、隣り合う吊りリード間に前記リードフレームの一部が形成されていることを特徴とする請求項１〜８の何れかに記載のマルチチップ半導体装置。
- 前記ダイパッドから延出する複数の吊りリードを有し、前記リードフレームの一部が前記吊りリードに沿って形成されていることを特徴とする請求項１〜８の何れかに記載のマルチチップ半導体装置。
- 前記リードフレームの一部からなる複数のインナーリードの先端の厚み方向の面が、該面に対向する前記ダイパッドの端面に平行であることを特徴とする請求項１〜１１の何れかに記載のマルチチップ半導体装置。
- 前記ダイパッドの各辺において、前記リードフレームの一部からなるインナーリードがそれぞれ同数形成されていることを特徴とする請求項１〜１２の何れかに記載のマルチチップ半導体装置。
- 前記ダイパッドの各辺において、前記リードフレームの一部からなるインナーリードが、各辺の中心に向かって屈曲していることを特徴とする請求項１〜１３の何れかに記載のマルチチップ半導体装置。
- 前記ダイパッドの各辺の中心のインナーリードが屈曲していないことを特徴とする請求項１４記載のマルチチップ半導体装置。
- 前記リードフレームの一部からなるインナーリードの先端が徐々に細くなっていることを特徴とする請求項１〜１５の何れかに記載のマルチチップ半導体装置。
- 前記ダイパッドの各辺の中心のインナーリードの太さが均一であることを特徴とする請求項１〜１６の何れかに記載のマルチチップ半導体装置。
- 前記金属細線が接続されていない前記リードフレームの一部からなるインナーリードを有することを特徴とする請求項１〜１７の何れかに記載のマルチチップ半導体装置。
- 前記ダイパッド上に、前記第１及び第２の素子チップを２つずつ有することを特徴とする請求項１〜１８の何れかに記載のマルチチップ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293566A JP4502489B2 (ja) | 2000-09-27 | 2000-09-27 | マルチチップ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293566A JP4502489B2 (ja) | 2000-09-27 | 2000-09-27 | マルチチップ半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110892A JP2002110892A (ja) | 2002-04-12 |
| JP4502489B2 true JP4502489B2 (ja) | 2010-07-14 |
Family
ID=18776333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000293566A Expired - Fee Related JP4502489B2 (ja) | 2000-09-27 | 2000-09-27 | マルチチップ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4502489B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03220761A (ja) * | 1990-01-25 | 1991-09-27 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JPH0438060U (ja) * | 1990-07-27 | 1992-03-31 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6110263A (ja) * | 1984-06-26 | 1986-01-17 | Nec Kansai Ltd | ハイブリツドｉｃ |
| JP2804146B2 (ja) * | 1990-03-16 | 1998-09-24 | 株式会社東芝 | リードフレームおよび半導体装置 |
| JPH05218272A (ja) * | 1992-01-31 | 1993-08-27 | Toppan Printing Co Ltd | リードフレームの製造方法 |
-
2000
- 2000-09-27 JP JP2000293566A patent/JP4502489B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03220761A (ja) * | 1990-01-25 | 1991-09-27 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JPH0438060U (ja) * | 1990-07-27 | 1992-03-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002110892A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6249041B1 (en) | IC chip package with directly connected leads | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US7884455B2 (en) | Semiconductor device | |
| US8698291B2 (en) | Packaged leadless semiconductor device | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| US11239132B2 (en) | Semiconductor power device with corresponding package and related manufacturing process | |
| KR940007649B1 (ko) | 반도체 패키지 | |
| US7508060B2 (en) | Multi-chip semiconductor connector assemblies | |
| US20090020859A1 (en) | Quad flat package with exposed common electrode bars | |
| US7566967B2 (en) | Semiconductor package structure for vertical mount and method | |
| JP4409064B2 (ja) | パワー素子を含む半導体装置 | |
| JPH0645504A (ja) | 半導体装置 | |
| JP4502489B2 (ja) | マルチチップ半導体装置 | |
| EP2309538A2 (en) | Package for semiconductor devices | |
| JPH0567697A (ja) | 樹脂封止型半導体装置 | |
| KR100726762B1 (ko) | 반도체 리드프레임과 이를 채용한 반도체 패키지 | |
| JPH1032300A (ja) | リードフレーム，半導体装置及び半導体装置の製造方法 | |
| JP3649064B2 (ja) | 半導体装置の製造方法 | |
| JPH11354673A (ja) | 半導体装置 | |
| KR101824725B1 (ko) | 반도체 패키지 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JPH113972A (ja) | 半導体装置 | |
| JPH0442942Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4502489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |