JP2002110892A - マルチチップ半導体装置 - Google Patents
マルチチップ半導体装置Info
- Publication number
- JP2002110892A JP2002110892A JP2000293566A JP2000293566A JP2002110892A JP 2002110892 A JP2002110892 A JP 2002110892A JP 2000293566 A JP2000293566 A JP 2000293566A JP 2000293566 A JP2000293566 A JP 2000293566A JP 2002110892 A JP2002110892 A JP 2002110892A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- element chip
- chip
- transistor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Abstract
(57)【要約】
【課題】 ２以上の素子チップを１つのパッケージ内に
装着しているマルチチップ半導体装置では、各素子チッ
プと外部導出リードとの電気接続が複雑困難であり、か
つダイパッド上に素子チップを装着するため、前記ダイ
パッドがコレクタ、エミッタ、アノード、またはカソー
ドとなるトランジスタ及びダイオードを装着することは
できない。 【解決手段】 ダイパッド１上に、中継導体部５を設け
た絶縁部材２を設置し、絶縁部材２上に、トランジスタ
又はダイオードの素子チップ４は直接装着し、それ以外
の素子チップ４’は導電部材８を介して装着する。そし
て、素子チップ４、４’と中継導体部５との間、素子チ
ップ４、４’とリードフレームの外部導出リードとの
間、導電部材８とダイパッド１との間をそれぞれ金属細
線で接続する。
装着しているマルチチップ半導体装置では、各素子チッ
プと外部導出リードとの電気接続が複雑困難であり、か
つダイパッド上に素子チップを装着するため、前記ダイ
パッドがコレクタ、エミッタ、アノード、またはカソー
ドとなるトランジスタ及びダイオードを装着することは
できない。 【解決手段】 ダイパッド１上に、中継導体部５を設け
た絶縁部材２を設置し、絶縁部材２上に、トランジスタ
又はダイオードの素子チップ４は直接装着し、それ以外
の素子チップ４’は導電部材８を介して装着する。そし
て、素子チップ４、４’と中継導体部５との間、素子チ
ップ４、４’とリードフレームの外部導出リードとの
間、導電部材８とダイパッド１との間をそれぞれ金属細
線で接続する。
Description
【０００１】
【発明の属する技術分野】本発明は２以上の素子チップ
を１つのパッケージ内に装着したマルチチップ半導体装
置に関するものである。
を１つのパッケージ内に装着したマルチチップ半導体装
置に関するものである。
【０００２】
【従来の技術】近年、半導体装置の高集積化及び高機能
化に伴い、複数の素子チップを１つのパッケージ内に装
着したマルチチップ半導体装置が提案されている。例え
ば、特開平９−２３２５００号公報に窓開きフィルム回
路を搭載したマルチチップ半導体装置が提案されてい
る。この技術は、リードフレームのダイパッド上に、複
数個の素子チップと中間配線を設けた窓開きフィルム回
路とを設置し、前記素子チップと前記中間配線との間、
前記中間配線とリードフレームの外部導出リードとの間
をそれぞれ金属細線で接続することで複数の素子チップ
間の電気接続を可能とし、かつ各素子チップと外部導出
リードとの間の金属細線による複雑な接続を不要にしよ
うとするものである。
化に伴い、複数の素子チップを１つのパッケージ内に装
着したマルチチップ半導体装置が提案されている。例え
ば、特開平９−２３２５００号公報に窓開きフィルム回
路を搭載したマルチチップ半導体装置が提案されてい
る。この技術は、リードフレームのダイパッド上に、複
数個の素子チップと中間配線を設けた窓開きフィルム回
路とを設置し、前記素子チップと前記中間配線との間、
前記中間配線とリードフレームの外部導出リードとの間
をそれぞれ金属細線で接続することで複数の素子チップ
間の電気接続を可能とし、かつ各素子チップと外部導出
リードとの間の金属細線による複雑な接続を不要にしよ
うとするものである。
【０００３】
【発明が解決しようとする課題】しかしながら、前記窓
開きフィルム回路では導電体であるリードフレームのダ
イパッド上に素子チップを搭載するため、前記ダイパッ
ドがコレクタ、エミッタ、アノード、またはカソードと
なるトランジスタ及びダイオードを装着することはでき
ない。
開きフィルム回路では導電体であるリードフレームのダ
イパッド上に素子チップを搭載するため、前記ダイパッ
ドがコレクタ、エミッタ、アノード、またはカソードと
なるトランジスタ及びダイオードを装着することはでき
ない。
【０００４】本発明は、上記の問題点に鑑み、素子チッ
プとしてトランジスタ及びダイオードをも設置でき、複
雑な電気接続を容易にすることが可能なマルチチップ半
導体装置を提供することを目的とする。
プとしてトランジスタ及びダイオードをも設置でき、複
雑な電気接続を容易にすることが可能なマルチチップ半
導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るマルチチップ半導体装置では、トラン
ジスタ又はダイオードを成す第１の素子チップとトラン
ジスタやダイオード以外の第２の素子チップとを１つの
パッケージ内に装着しているマルチチップ半導体装置で
あって、リードフレームのダイパッド上に、中継導体部
を設けた絶縁部材を設置し、該絶縁部材上に、第１の素
子チップは直接装着し、第２の素子チップは導電部材を
介して装着し、前記素子チップと前記中継導体部との
間、前記素子チップとリードフレームの外部導出リード
との間、前記導電部材と前記ダイパッドとの間をそれぞ
れ金属細線で接続した構成とした。
に、本発明に係るマルチチップ半導体装置では、トラン
ジスタ又はダイオードを成す第１の素子チップとトラン
ジスタやダイオード以外の第２の素子チップとを１つの
パッケージ内に装着しているマルチチップ半導体装置で
あって、リードフレームのダイパッド上に、中継導体部
を設けた絶縁部材を設置し、該絶縁部材上に、第１の素
子チップは直接装着し、第２の素子チップは導電部材を
介して装着し、前記素子チップと前記中継導体部との
間、前記素子チップとリードフレームの外部導出リード
との間、前記導電部材と前記ダイパッドとの間をそれぞ
れ金属細線で接続した構成とした。
【０００６】
【発明の実施の形態】図１は本発明のマルチチップ半導
体装置の一実施形態を示す平面図である。リードフレー
ムのダイパッド１上に、絶縁部材２と、トランジスタ又
はダイオードの素子チップ４と、トランジスタ及びダイ
オード以外の素子チップ４’と、中継導体部５と、導電
部材８とが設置される。また、このダイパッド１の周囲
には多数本のインナーリード６が配列される。これらの
インナーリード６は図外のアウターリードと一体に形成
されて外部導出リードを構成している。
体装置の一実施形態を示す平面図である。リードフレー
ムのダイパッド１上に、絶縁部材２と、トランジスタ又
はダイオードの素子チップ４と、トランジスタ及びダイ
オード以外の素子チップ４’と、中継導体部５と、導電
部材８とが設置される。また、このダイパッド１の周囲
には多数本のインナーリード６が配列される。これらの
インナーリード６は図外のアウターリードと一体に形成
されて外部導出リードを構成している。
【０００７】図２は図１のＡ−Ａ線断面図であり、トラ
ンジスタ又はダイオードの素子チップ４が装着されてい
る部分の断面図である。ここでは、ダイパッド１上に
は、絶縁部材２が接着剤３により固定されており、その
上に素子チップ４及び中継導体部５が直接装着される。
ンジスタ又はダイオードの素子チップ４が装着されてい
る部分の断面図である。ここでは、ダイパッド１上に
は、絶縁部材２が接着剤３により固定されており、その
上に素子チップ４及び中継導体部５が直接装着される。
【０００８】絶縁部材２上の素子チップ４と中継導体部
５とが金属細線７で相互に電気接続され、同様に素子チ
ップ４とインナーリード６とが金属細線７で相互に電気
接続され、結果として中継導体部５とインナーリード６
とが金属細線７で相互に電気接続される。
５とが金属細線７で相互に電気接続され、同様に素子チ
ップ４とインナーリード６とが金属細線７で相互に電気
接続され、結果として中継導体部５とインナーリード６
とが金属細線７で相互に電気接続される。
【０００９】図３は図１のＢ−Ｂ線断面図であり、トラ
ンジスタ及びダイオード以外の、導体上に装着しなけれ
ばならない素子チップ４’が装着されている部分の断面
図である。ここでは、ダイパッド１上には、絶縁部材
２、導電部材８の順で接着剤３により固定されており、
その上に素子チップ４’及び中継導体部５が設置され
る。
ンジスタ及びダイオード以外の、導体上に装着しなけれ
ばならない素子チップ４’が装着されている部分の断面
図である。ここでは、ダイパッド１上には、絶縁部材
２、導電部材８の順で接着剤３により固定されており、
その上に素子チップ４’及び中継導体部５が設置され
る。
【００１０】導電部材８上の素子チップ４’と中継導体
部５とが金属細線７で相互に電気接続され、同様に素子
チップ４’とインナーリード６とが金属細線７で相互に
電気接続され、中継導体部５とインナーリード６とが金
属細線７で相互に電気接続され、導電部材８とダイパッ
ド１とが金属細線７で相互に電気接続される。したがっ
てこのマルチチップ半導体装置では、素子チップ４、
４’と中継導体部５の配置を任意に設計し、個々の素子
チップ４、４’相互間の電気接続を中継導体部５によっ
て行うことで、複雑な電気接続も容易に行うことができ
る。
部５とが金属細線７で相互に電気接続され、同様に素子
チップ４’とインナーリード６とが金属細線７で相互に
電気接続され、中継導体部５とインナーリード６とが金
属細線７で相互に電気接続され、導電部材８とダイパッ
ド１とが金属細線７で相互に電気接続される。したがっ
てこのマルチチップ半導体装置では、素子チップ４、
４’と中継導体部５の配置を任意に設計し、個々の素子
チップ４、４’相互間の電気接続を中継導体部５によっ
て行うことで、複雑な電気接続も容易に行うことができ
る。
【００１１】絶縁部材２は、導電部材８とダイパッド１
とを金属細線で接続可能にするため、ダイパッド１の大
きさに対してやや小さくするのが良い。絶縁部材２の厚
みは任意であり、絶縁フィルムや絶縁板が使用できる。
とを金属細線で接続可能にするため、ダイパッド１の大
きさに対してやや小さくするのが良い。絶縁部材２の厚
みは任意であり、絶縁フィルムや絶縁板が使用できる。
【００１２】接着剤３は、絶縁部材２とダイパッド１と
を、絶縁部材２と導電部材８とを接着するものであれば
特に限定なく、例えば一般的な市販の接着剤や両面テー
プが使用できる。
を、絶縁部材２と導電部材８とを接着するものであれば
特に限定なく、例えば一般的な市販の接着剤や両面テー
プが使用できる。
【００１３】中継導体部５は、素子チップ４、４’相互
間、及び素子チップ４、４’とインナーリード間とを容
易に接続するための中継点である。その形は直方体、円
筒体など絶縁体２上のスペースに合わせて設計すればよ
く、高さは素子チップ４，４’の高さを超えないのが望
ましい。
間、及び素子チップ４、４’とインナーリード間とを容
易に接続するための中継点である。その形は直方体、円
筒体など絶縁体２上のスペースに合わせて設計すればよ
く、高さは素子チップ４，４’の高さを超えないのが望
ましい。
【００１４】導電部材８は、トランジスタ及びダイオー
ド以外の素子チップ４’を装着するときに設置し、絶縁
部材２とは接着剤３により固着され、素子チップ４’と
は樹脂接着法や共晶接着法により固着される。導電部材
８とダイパッド１とを金属細線で接続可能にするため、
導電部材８は素子チップ４’の大きさに対してやや大き
くするのが良い。導電部材８の厚みは任意であり、導電
フィルムや導電板が使用できる。
ド以外の素子チップ４’を装着するときに設置し、絶縁
部材２とは接着剤３により固着され、素子チップ４’と
は樹脂接着法や共晶接着法により固着される。導電部材
８とダイパッド１とを金属細線で接続可能にするため、
導電部材８は素子チップ４’の大きさに対してやや大き
くするのが良い。導電部材８の厚みは任意であり、導電
フィルムや導電板が使用できる。
【００１５】なお、ダイパッド１、絶縁部材２、素子チ
ップ４、４’、中継導体部５、金属細線７、導電部材
８、インナーリード６の一部が樹脂によりモールド封止
され、パッケージが形成される。
ップ４、４’、中継導体部５、金属細線７、導電部材
８、インナーリード６の一部が樹脂によりモールド封止
され、パッケージが形成される。
【００１６】
【発明の効果】以上説明したように本発明のマルチチッ
プ半導体装置は、リードフレームのダイパッド上に、中
継導体部を設けた絶縁部材を設置し、該絶縁部材上に、
トランジスタ又はダイオードの素子チップは直接装着
し、それ以外の素子チップは導電部材を介して装着し、
前記素子チップと前記中継導体部との間、前記素子チッ
プとリードフレームの外部導出リードとの間、前記導電
部材と前記リードフレームのダイパッドとの間をそれぞ
れ金属細線で接続しているので、トランジスタ及びダイ
オードの素子チップであっても、ダイパッド上に装着す
ることができる。また、前記素子チップと前記中継導体
部の配置を任意に設計することで、複雑な電気接続を容
易にすることができる。
プ半導体装置は、リードフレームのダイパッド上に、中
継導体部を設けた絶縁部材を設置し、該絶縁部材上に、
トランジスタ又はダイオードの素子チップは直接装着
し、それ以外の素子チップは導電部材を介して装着し、
前記素子チップと前記中継導体部との間、前記素子チッ
プとリードフレームの外部導出リードとの間、前記導電
部材と前記リードフレームのダイパッドとの間をそれぞ
れ金属細線で接続しているので、トランジスタ及びダイ
オードの素子チップであっても、ダイパッド上に装着す
ることができる。また、前記素子チップと前記中継導体
部の配置を任意に設計することで、複雑な電気接続を容
易にすることができる。
【図１】 本発明のマルチチップ半導体装置の一実施形
態を示す平面図である。
態を示す平面図である。
【図２】 図１のＡ−Ａ線断面図である。
【図３】 図１のＢ−Ｂ線断面図である。
１ ダイパッド ２ 絶縁部材 ３ 接着剤 ４ トランジスタ又はダイオードの素子チップ ４’トランジスタ及びダイオード以外の素子チップ ５ 中継導体部 ６ インナーリード ７ 金属細線 ８ 導電部材
Claims (1)
- 【請求項１】 トランジスタ又はダイオードを成す第１
の素子チップとトランジスタやダイオード以外の第２の
素子チップとを１つのパッケージ内に装着しているマル
チチップ半導体装置であって、リードフレームのダイパ
ッド上に、中継導体部を設けた絶縁部材を設置し、該絶
縁部材上に、第１の素子チップは直接装着し、第２の素
子チップは導電部材を介して装着し、前記素子チップと
前記中継導体部との間、前記素子チップとリードフレー
ムの外部導出リードとの間、前記導電部材と前記ダイパ
ッドとの間をそれぞれ金属細線で接続したことを特徴と
するマルチチップ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293566A JP4502489B2 (ja) | 2000-09-27 | 2000-09-27 | マルチチップ半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293566A JP4502489B2 (ja) | 2000-09-27 | 2000-09-27 | マルチチップ半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110892A true JP2002110892A (ja) | 2002-04-12 |
| JP4502489B2 JP4502489B2 (ja) | 2010-07-14 |
Family
ID=18776333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000293566A Expired - Fee Related JP4502489B2 (ja) | 2000-09-27 | 2000-09-27 | マルチチップ半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4502489B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6110263A (ja) * | 1984-06-26 | 1986-01-17 | Nec Kansai Ltd | ハイブリツドｉｃ |
| JPH03220761A (ja) * | 1990-01-25 | 1991-09-27 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JPH03266459A (ja) * | 1990-03-16 | 1991-11-27 | Toshiba Corp | リードフレームおよび半導体装置 |
| JPH0438060U (ja) * | 1990-07-27 | 1992-03-31 | ||
| JPH05218272A (ja) * | 1992-01-31 | 1993-08-27 | Toppan Printing Co Ltd | リードフレームの製造方法 |
-
2000
- 2000-09-27 JP JP2000293566A patent/JP4502489B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6110263A (ja) * | 1984-06-26 | 1986-01-17 | Nec Kansai Ltd | ハイブリツドｉｃ |
| JPH03220761A (ja) * | 1990-01-25 | 1991-09-27 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JPH03266459A (ja) * | 1990-03-16 | 1991-11-27 | Toshiba Corp | リードフレームおよび半導体装置 |
| JPH0438060U (ja) * | 1990-07-27 | 1992-03-31 | ||
| JPH05218272A (ja) * | 1992-01-31 | 1993-08-27 | Toppan Printing Co Ltd | リードフレームの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4502489B2 (ja) | 2010-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6249041B1 (en) | IC chip package with directly connected leads | |
| US7759778B2 (en) | Leaded semiconductor power module with direct bonding and double sided cooling | |
| US7095099B2 (en) | Low profile package having multiple die | |
| US20060151868A1 (en) | Package for gallium nitride semiconductor devices | |
| US9324685B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7274092B2 (en) | Semiconductor component and method of assembling the same | |
| US20030067065A1 (en) | Three-dimensional power semiconductor module and method of manufacturing the same | |
| CN108155168B (zh) | 电子器件 | |
| US7851897B1 (en) | IC package structures for high power dissipation and low RDSon | |
| US9275944B2 (en) | Semiconductor package with multi-level die block | |
| US20200243428A1 (en) | Packaged multichip module with conductive connectors | |
| JP4409064B2 (ja) | パワー素子を含む半導体装置 | |
| US11171077B2 (en) | Semiconductor device with lead frame that accommodates various die sizes | |
| US20210210418A1 (en) | Lead frame package having conductive surfaces | |
| EP2309538A2 (en) | Package for semiconductor devices | |
| TWI767145B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| JPH0645504A (ja) | 半導体装置 | |
| CN115443531A (zh) | 功率模组及其制造方法、转换器和电子设备 | |
| JP2002110892A (ja) | マルチチップ半導体装置 | |
| CN216871961U (zh) | 半导体装置 | |
| US20230245951A1 (en) | Semiconductor device | |
| JP2555522Y2 (ja) | 樹脂封止型半導体装置 | |
| WO2013157172A1 (ja) | 半導体パッケージ及びその製造方法、半導体モジュール、並びに半導体装置 | |
| KR20030083561A (ko) | 수지밀봉형 반도체장치 | |
| JPS61194861A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100420 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4502489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |