JPH0442942Y2 - - Google Patents
Info
- Publication number
- JPH0442942Y2 JPH0442942Y2 JP1812490U JP1812490U JPH0442942Y2 JP H0442942 Y2 JPH0442942 Y2 JP H0442942Y2 JP 1812490 U JP1812490 U JP 1812490U JP 1812490 U JP1812490 U JP 1812490U JP H0442942 Y2 JPH0442942 Y2 JP H0442942Y2
- Authority
- JP
- Japan
- Prior art keywords
- support plates
- circuit board
- external
- lead
- monolithic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 9
- 238000007789 sealing Methods 0.000 claims description 8
- 230000017525 heat dissipation Effects 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 description 15
- 239000006071 cream Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000002759 woven fabric Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
Description
【考案の詳細な説明】
[産業上の利用分野]
本考案は、パワートランジスタチツプとモノリ
シツクICとの組み合せから成るハイブリツドIC
等の絶縁物封止型回路装置に関する。
シツクICとの組み合せから成るハイブリツドIC
等の絶縁物封止型回路装置に関する。
[従来の技術]
共通の放熱支持板上にパワートランジスタチツ
プとモノリシツクICを含む回路基板とを固着し、
樹脂で被覆したモールド型半導体装置は既に開発
されている。この様に大電力回路部分と小電力回
路部分とを一体化すれば、電子回路の大部分を単
一のハイブリツドICで構成することができる。
プとモノリシツクICを含む回路基板とを固着し、
樹脂で被覆したモールド型半導体装置は既に開発
されている。この様に大電力回路部分と小電力回
路部分とを一体化すれば、電子回路の大部分を単
一のハイブリツドICで構成することができる。
[考案が解決しようとしている問題点]
ところで、半導体装置の小型化及び低コスト化
が要求されている。上述の従来のモールド型半導
体装置においては、金属支持板の面積を少なくと
もパワートランジスタチツプ及び回路基板の面積
以上にしなければならないので、小型化に限界が
あつた。また、パワートランジスタチツプ、モノ
リシツクIC及び外部リードを相互に接続する内
部接続の自由度が小さく、所望の電子回路を構成
し難いことがあるという問題もあつた。
が要求されている。上述の従来のモールド型半導
体装置においては、金属支持板の面積を少なくと
もパワートランジスタチツプ及び回路基板の面積
以上にしなければならないので、小型化に限界が
あつた。また、パワートランジスタチツプ、モノ
リシツクIC及び外部リードを相互に接続する内
部接続の自由度が小さく、所望の電子回路を構成
し難いことがあるという問題もあつた。
そこで、本考案の目的は、小型化が可能であり
且つ内部接続が容易である絶縁物封止型回路装置
を提供することにある。
且つ内部接続が容易である絶縁物封止型回路装置
を提供することにある。
[問題点を解決するための手段]
上記目的を達成するための本考案は、実施例を
示す図面の符号を参照して説明すると、互いに並
置され且つ夫々から外部リード14が導出されて
いると共に放熱作用を有している複数の支持板9
〜11と、前記複数の支持板9〜11の夫々の前
記外部リード14が導出されている側の辺に対向
するように一端が配置され且つ前記外部リード1
4に並置され且つ前記複数の支持板9〜11に対
して連結されていない複数の非連結外部リード1
5と、前記複数の支持板9〜11の夫々に少なく
とも1個固着されている複数の半導体チツプ1〜
6と、一方の主面上にモノリシツクIC7が搭載
されていると共にこのモノリシツクIC7に対し
て電気的に接続されている複数の配線導体21を
有し、且つ前記複数の支持板9〜11にまたがる
ように配置されていると共に前記複数の支持体9
〜11と前記複数の各非連結外部リード15とに
またがるように配置され、且つ前記一方の主面と
は反対の他方の主面が前記複数の支持板9〜11
側となるように配置されている回路基板8と、前
記複数の半導体チツプ1〜6の夫々と前記回路基
板8の前記複数の配線導体21から選択されたも
のとを接続する内部リード16と、前記回路基板
8の前記複数の配線導体21から選択されたもの
を前記非連結外部リード15に接続する接続導体
と、前記複数の支持板9〜11、前記外部リード
14の一部、前記複数の非連結外部リード15の
一部、前記複数の半導体チツプ1〜6、前記モノ
リシツクIC及び前記回路基板8を被覆する絶縁
物封止体18とから成る絶縁物封止型回路装置係
わるものである。
示す図面の符号を参照して説明すると、互いに並
置され且つ夫々から外部リード14が導出されて
いると共に放熱作用を有している複数の支持板9
〜11と、前記複数の支持板9〜11の夫々の前
記外部リード14が導出されている側の辺に対向
するように一端が配置され且つ前記外部リード1
4に並置され且つ前記複数の支持板9〜11に対
して連結されていない複数の非連結外部リード1
5と、前記複数の支持板9〜11の夫々に少なく
とも1個固着されている複数の半導体チツプ1〜
6と、一方の主面上にモノリシツクIC7が搭載
されていると共にこのモノリシツクIC7に対し
て電気的に接続されている複数の配線導体21を
有し、且つ前記複数の支持板9〜11にまたがる
ように配置されていると共に前記複数の支持体9
〜11と前記複数の各非連結外部リード15とに
またがるように配置され、且つ前記一方の主面と
は反対の他方の主面が前記複数の支持板9〜11
側となるように配置されている回路基板8と、前
記複数の半導体チツプ1〜6の夫々と前記回路基
板8の前記複数の配線導体21から選択されたも
のとを接続する内部リード16と、前記回路基板
8の前記複数の配線導体21から選択されたもの
を前記非連結外部リード15に接続する接続導体
と、前記複数の支持板9〜11、前記外部リード
14の一部、前記複数の非連結外部リード15の
一部、前記複数の半導体チツプ1〜6、前記モノ
リシツクIC及び前記回路基板8を被覆する絶縁
物封止体18とから成る絶縁物封止型回路装置係
わるものである。
[作用]
上記考案における複数の支持板9〜11は、半
導体チツプ1〜6の支持基板として機能すると共
に、回路基板8の支持基板としても機能する。回
路基板8の配線導体21は、半導体チツプ1〜6
とモノリシツクIC7と非連結外部リード15と
の相互接続に使用されている。連結外部リード1
4及び非連結外部リード15は勿論外部回路に接
続するための端子である。
導体チツプ1〜6の支持基板として機能すると共
に、回路基板8の支持基板としても機能する。回
路基板8の配線導体21は、半導体チツプ1〜6
とモノリシツクIC7と非連結外部リード15と
の相互接続に使用されている。連結外部リード1
4及び非連結外部リード15は勿論外部回路に接
続するための端子である。
[実施例]
次に、本考案の実施例に係わる絶縁物封止型ハ
イブリツドICを第1図〜第3図に基づいて説明
する。このハイブリツドICは、6個のパワート
ランジスタチツプ1,2,3,4,5,6と、モ
ノリシツクICチツプ7を含む回路基板8と、3
枚の支持板9,10,11と、各支持板9〜11
から導出されている外部リード12,13,14
と、支持板9,10,11に連結されていない複
数の非連結外部リード15と、複数の内部リード
16と、回路基板8を非連結外部リード15に電
気的に接続するための半田17と、絶縁物封止体
18と、放熱板19とから成る。
イブリツドICを第1図〜第3図に基づいて説明
する。このハイブリツドICは、6個のパワート
ランジスタチツプ1,2,3,4,5,6と、モ
ノリシツクICチツプ7を含む回路基板8と、3
枚の支持板9,10,11と、各支持板9〜11
から導出されている外部リード12,13,14
と、支持板9,10,11に連結されていない複
数の非連結外部リード15と、複数の内部リード
16と、回路基板8を非連結外部リード15に電
気的に接続するための半田17と、絶縁物封止体
18と、放熱板19とから成る。
支持板9〜11、外部リード12〜14、及び
非連結外部リード15は、第3図に示す如く形成
されている。図面では、各外部リード12〜15
が分離されているが、最初はリードフレーム構成
であり、互いに連結されている。支持板9〜11
及び外部リード12〜15はCu板材の打ち抜き
によつて形成され、表面はNi被覆されている。
但し、内部リード16がワイヤボンデイングされ
るところ及びパワートランジスタチツプ1〜6が
固着されるところは、Ni層の上に更にAg層が設
けられている。外部リード12〜15はインチピ
ツチ’254mm)で並置されている。
非連結外部リード15は、第3図に示す如く形成
されている。図面では、各外部リード12〜15
が分離されているが、最初はリードフレーム構成
であり、互いに連結されている。支持板9〜11
及び外部リード12〜15はCu板材の打ち抜き
によつて形成され、表面はNi被覆されている。
但し、内部リード16がワイヤボンデイングされ
るところ及びパワートランジスタチツプ1〜6が
固着されるところは、Ni層の上に更にAg層が設
けられている。外部リード12〜15はインチピ
ツチ’254mm)で並置されている。
各パワートランジスタチツプ1〜6は上面にエ
ミツタ電極とベース電極を有し、下面にコレクタ
電極を有する。下面のコレクタ電極は第2図に示
す如く半田20によつて支持板11に電気的及び
機械的に結合されている。第2図に示されていな
い他のパワートランジスタチツプ1〜4、及び6
も支持板9〜11にそれぞれ半田で結合されてい
る。
ミツタ電極とベース電極を有し、下面にコレクタ
電極を有する。下面のコレクタ電極は第2図に示
す如く半田20によつて支持板11に電気的及び
機械的に結合されている。第2図に示されていな
い他のパワートランジスタチツプ1〜4、及び6
も支持板9〜11にそれぞれ半田で結合されてい
る。
回路基板8は高耐熱性のポリイミド樹脂板(但
しガラス繊維の織布が骨材として入つている)か
ら成り、フオトエツチング技術で形成された多数
の配線導体21を有する。なおエポキシ樹脂板等
(但しガラス繊維の織布の骨材として入つている)
であつても、耐熱性を高めたものであれば回路基
板8として使用できる。回路基板8の配線導体2
1の一部上にモノリシツクICチツプ7がAgペー
スト(図示せず)によつて固着されている。IC
チツプ7の各端子電極はワイヤ22によつて配線
導体21に接続されている。
しガラス繊維の織布が骨材として入つている)か
ら成り、フオトエツチング技術で形成された多数
の配線導体21を有する。なおエポキシ樹脂板等
(但しガラス繊維の織布の骨材として入つている)
であつても、耐熱性を高めたものであれば回路基
板8として使用できる。回路基板8の配線導体2
1の一部上にモノリシツクICチツプ7がAgペー
スト(図示せず)によつて固着されている。IC
チツプ7の各端子電極はワイヤ22によつて配線
導体21に接続されている。
回路基板8は、外部リード12〜15が延びる
方向に対して直交する方向に長手に形成され、複
数の支持板 ,9,10,11にまたがつている
のみでなく、各支持板9,10,11と外部リー
ド15の一部とにまたがつている。回路基板8に
は外部リード接続用貫通孔23が第2図に示す如
く形成され、上面の配線導体21と下面の導体層
24とが貫通孔23中の導体層25によつて接続
されている。また、貫通孔23を囲む導体層24
とは分離されて固着用導体層26が回路基板8の
下面に設けられている。なお、配線導体21及び
導体層24,25,26はCu,Ni,Auの3層に
形成されている。
方向に対して直交する方向に長手に形成され、複
数の支持板 ,9,10,11にまたがつている
のみでなく、各支持板9,10,11と外部リー
ド15の一部とにまたがつている。回路基板8に
は外部リード接続用貫通孔23が第2図に示す如
く形成され、上面の配線導体21と下面の導体層
24とが貫通孔23中の導体層25によつて接続
されている。また、貫通孔23を囲む導体層24
とは分離されて固着用導体層26が回路基板8の
下面に設けられている。なお、配線導体21及び
導体層24,25,26はCu,Ni,Auの3層に
形成されている。
このハイブリツドICを作る時には、まず、各
支持板9〜11のパワートランジスタチツプ1〜
6の固着予定領域及び回路基板8の固着予定領
域、外部リード15の回路基板8の固着予定領域
(一端部)にクリーム半田(ペースト状半田)を
印刷によつて塗布する。次に、第1図に示す如く
パワートランジスタチツプ1〜6及び回路基板8
を配置し、クリーム半田を溶融(リフロー)及び
固化させる。これにより、第2図に示す如く、パ
ワートランジスタチツプ5は半田20で支持板1
1に固着され、回路基板8の一方の端近傍下面の
導体層26は半田27で支持板11に固着され、
他方の端近傍下面の導体層24は半田17によつ
て外部リード15に固着される。なお、半田リフ
ロー時に、貫通孔23を通つて上の配線導体21
まで達するように半田17が形成される。
支持板9〜11のパワートランジスタチツプ1〜
6の固着予定領域及び回路基板8の固着予定領
域、外部リード15の回路基板8の固着予定領域
(一端部)にクリーム半田(ペースト状半田)を
印刷によつて塗布する。次に、第1図に示す如く
パワートランジスタチツプ1〜6及び回路基板8
を配置し、クリーム半田を溶融(リフロー)及び
固化させる。これにより、第2図に示す如く、パ
ワートランジスタチツプ5は半田20で支持板1
1に固着され、回路基板8の一方の端近傍下面の
導体層26は半田27で支持板11に固着され、
他方の端近傍下面の導体層24は半田17によつ
て外部リード15に固着される。なお、半田リフ
ロー時に、貫通孔23を通つて上の配線導体21
まで達するように半田17が形成される。
次に、Au細線から成る内部リード16によつ
てパワートランジスタチツプ1〜6と回路基板8
の配線導体21との間及びパワートランジスタチ
ツプ1〜6と外部リード15との間を接続する。
なお、内部リード16の接続は、超音波ボンデイ
ングと熱圧着ボンデイングとを併用したワイヤボ
ンデイング方法で行う。
てパワートランジスタチツプ1〜6と回路基板8
の配線導体21との間及びパワートランジスタチ
ツプ1〜6と外部リード15との間を接続する。
なお、内部リード16の接続は、超音波ボンデイ
ングと熱圧着ボンデイングとを併用したワイヤボ
ンデイング方法で行う。
次に、パワートランジスタチツプ1〜6及び
ICチツプ7の上面にシリコンラバーから成る保
護樹脂被覆(図示せず)を設け、しかる後、エポ
キシ樹脂から成る絶縁物封止体18をモールド法
で設ける。この絶縁物封止体18は外部リード1
2〜15の先端部を除いて、支持板9〜11、パ
ワートランジスタチツプ1〜6、ICチツプ7、
回路基板8の全面を被覆するように設ける。ま
た、第2図に示す如く支持板9〜11及び外部リ
ード12〜14の端部の下側に放熱板19を配
し、これを絶縁物封止体18に一体化する。な
お、この放熱板19は第1図の絶縁物封止体18
の平面形状にほぼ一致する形状を有し、突部19
aにて絶縁物封止体18にくい込んでいる。
ICチツプ7の上面にシリコンラバーから成る保
護樹脂被覆(図示せず)を設け、しかる後、エポ
キシ樹脂から成る絶縁物封止体18をモールド法
で設ける。この絶縁物封止体18は外部リード1
2〜15の先端部を除いて、支持板9〜11、パ
ワートランジスタチツプ1〜6、ICチツプ7、
回路基板8の全面を被覆するように設ける。ま
た、第2図に示す如く支持板9〜11及び外部リ
ード12〜14の端部の下側に放熱板19を配
し、これを絶縁物封止体18に一体化する。な
お、この放熱板19は第1図の絶縁物封止体18
の平面形状にほぼ一致する形状を有し、突部19
aにて絶縁物封止体18にくい込んでいる。
最後にリードフレームの連結部から外部リード
12〜15を切り離し、独立したハイブリツド
ICを得る。
12〜15を切り離し、独立したハイブリツド
ICを得る。
本実施例のハイブリツドICは次の利点を有す
る。
る。
(1) 回路基板8と非連結外部リード15との間を
内部リードで接続せずに、回路基板8の導体層
24を半田17によつて外部リード15に直接
に接続するので、内部リードによる接続箇所が
少なくなり、製造時間を短縮することができ
る。
内部リードで接続せずに、回路基板8の導体層
24を半田17によつて外部リード15に直接
に接続するので、内部リードによる接続箇所が
少なくなり、製造時間を短縮することができ
る。
(2) 回路基板8を外部リード15に半田17で直
接に接続するので、信頼性の高い接続が達成さ
れる。従来の内部リードによつて接続する場合
には、外部リード15を沿つて浸入した水分等
で内部リードの接続部が腐蝕して接続不良を招
くおそれがあつたが、本実施例では、この様な
問題が生じない。
接に接続するので、信頼性の高い接続が達成さ
れる。従来の内部リードによつて接続する場合
には、外部リード15を沿つて浸入した水分等
で内部リードの接続部が腐蝕して接続不良を招
くおそれがあつたが、本実施例では、この様な
問題が生じない。
(3) 回路基板8が支持板9〜11と外部リード1
5とにまたがつた状態即ち橋渡し状態に配置さ
れているので、支持板9〜11の側に回路基板
8の全部を含める従来のものに比較して、少な
くとも支持板9〜11と外部リード15との間
隔分は回路基板8の配置場所を節約することが
でき、小型化が可能になる。
5とにまたがつた状態即ち橋渡し状態に配置さ
れているので、支持板9〜11の側に回路基板
8の全部を含める従来のものに比較して、少な
くとも支持板9〜11と外部リード15との間
隔分は回路基板8の配置場所を節約することが
でき、小型化が可能になる。
(4) 回路基板8を複数の支持板9〜11にまたが
る状態即ち、橋渡し状態に配置したので、複数
のパワートランジスタチツプ1〜6とICチツ
プ7との間の複雑な電気的接続を容易に達成す
ることができる。
る状態即ち、橋渡し状態に配置したので、複数
のパワートランジスタチツプ1〜6とICチツ
プ7との間の複雑な電気的接続を容易に達成す
ることができる。
(5) 回路基板8が複数の支持板9〜11及び外部
リード15の端部を橋渡しするように配置され
ているので、各部を機械的に一体化する効果も
生じている。
リード15の端部を橋渡しするように配置され
ているので、各部を機械的に一体化する効果も
生じている。
(6) 回路基板8の下面に導体層24,26を設
け、パワートランジスタチツプ1〜6と同時
に、導体層24,26を支持板9〜11及び外
部リード15にクリーム半田を使用して固着し
ているので、回路基板8の取付けを容易に達成
することができる。
け、パワートランジスタチツプ1〜6と同時
に、導体層24,26を支持板9〜11及び外
部リード15にクリーム半田を使用して固着し
ているので、回路基板8の取付けを容易に達成
することができる。
(7) 回路基板8には貫通孔23が設けられ、上面
の配線導体21が貫通孔23の内壁の導体層2
5を介して下側の導体層24に接続されている
ので、配線導体21と外部リード15との電気
的接続を容易に達成することができる。なお、
この電気的接続の信頼性は、クリーム半田のリ
フローによつて貫通孔23内に半田17が入り
込むために高くなる。
の配線導体21が貫通孔23の内壁の導体層2
5を介して下側の導体層24に接続されている
ので、配線導体21と外部リード15との電気
的接続を容易に達成することができる。なお、
この電気的接続の信頼性は、クリーム半田のリ
フローによつて貫通孔23内に半田17が入り
込むために高くなる。
[変形例]
本考案は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。
く、例えば次の変形が可能なものである。
(1) 支持板9,10,11をいずれか2つにして
もよい。
もよい。
(2) 回路基板8を、セラミツク基板に厚膜導体、
抵抗を設け、更にチツプ部品を搭載したハイブ
リツドIC基板としてもよい。
抵抗を設け、更にチツプ部品を搭載したハイブ
リツドIC基板としてもよい。
(3) 外部リード15を回路基板8の上面側に接続
してもよい。
してもよい。
[考案の効果]
上述から明らかなように本考案は次の効果を有
する。
する。
(イ) 回路基板は、複数の支持板と、複数の非連結
外部リードとにまたがるように配置されている
ので、複数の半導体チツプとモノリシツクIC
と複数の非連結外部リードとの相互接続を回路
基板上の配線導体を利用して容易に達成するこ
とができる。
外部リードとにまたがるように配置されている
ので、複数の半導体チツプとモノリシツクIC
と複数の非連結外部リードとの相互接続を回路
基板上の配線導体を利用して容易に達成するこ
とができる。
(ロ) 回路基板が複数の支持板上のみに配置されず
に、複数の支持板間及び複数の非連結外部リー
ド上に延在するので、回路装置の小型化が達成
される。
に、複数の支持板間及び複数の非連結外部リー
ド上に延在するので、回路装置の小型化が達成
される。
第1図は本考案の実施例に係わる絶縁物封止型
ハイブリツドICを示す平面図、第2図は第1図
の−線に相当する部分の断面図、第3図は第
1図の支持板と外部リードとを示す平面図であ
る。 1,2,3,4,5,6……パワートランジス
タチツプ、7……ICチツプ、8……回路基板、
9,10,11……支持板、12,13,14…
…外部リード、15……非連結外部リード、16
……内部リード、17……半田、18……絶縁物
封止体、21……配線導体、23……貫通孔。
ハイブリツドICを示す平面図、第2図は第1図
の−線に相当する部分の断面図、第3図は第
1図の支持板と外部リードとを示す平面図であ
る。 1,2,3,4,5,6……パワートランジス
タチツプ、7……ICチツプ、8……回路基板、
9,10,11……支持板、12,13,14…
…外部リード、15……非連結外部リード、16
……内部リード、17……半田、18……絶縁物
封止体、21……配線導体、23……貫通孔。
Claims (1)
- 【実用新案登録請求の範囲】 互いに並置され且つ夫々から外部リード14が
導出されていると共に放熱作用を有している複数
の支持板9〜11と、 前記複数の支持板9〜11の夫々の前記外部リ
ード14が導出されている側の辺に対向するよう
に一端が配置され且つ前記外部リード14に並置
され且つ前記複数の支持板9〜11に対して連結
されていない複数の非連結外部リード15と、 前記複数の支持体9〜11の夫々に少なくとも
1個固着されている複数の半導体チツプ1〜6
と、 一方の主面上にモノリシツクIC7が搭載され
ていると共にこのモノリシツクIC7に対して電
気的に接続されている複数の配線導体21を有
し、且つ前記複数の支持板9〜11にまたがるよ
うに配置されていると共に前記複数の支持体9〜
11と前記複数の各非連結外部リード15とにま
たがるように配置され、且つ前記一方の主面とは
反対の他方の主面が前記複数の支持板9〜11側
となるように配置されている回路基板8と、 前記複数の半導体チツプ1〜6の夫々と前記回
路基板8の前記複数の配線導体21から選択され
たものとを接続する内部リード16と、 前記回路基板8の前記複数の配線導体21から
選択されたものを前記非連結外部リード15に接
続する接続導体と、 前記複数の支持板9〜11、前記外部リード1
4の一部、前記複数の非連結外部リード15の一
部、前記複数の半導体チツプ1〜6、前記モノリ
シツクIC及び前記回路基板8を被覆する絶縁物
封止体18と から成る絶縁物封止型回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1812490U JPH0442942Y2 (ja) | 1990-02-23 | 1990-02-23 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1812490U JPH0442942Y2 (ja) | 1990-02-23 | 1990-02-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02106833U JPH02106833U (ja) | 1990-08-24 |
JPH0442942Y2 true JPH0442942Y2 (ja) | 1992-10-12 |
Family
ID=31232486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1812490U Expired JPH0442942Y2 (ja) | 1990-02-23 | 1990-02-23 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0442942Y2 (ja) |
-
1990
- 1990-02-23 JP JP1812490U patent/JPH0442942Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPH02106833U (ja) | 1990-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
US6002165A (en) | Multilayered lead frame for semiconductor packages | |
JPH064595Y2 (ja) | ハイブリッドic | |
JPH10284873A (ja) | 半導体集積回路装置およびicカードならびにその製造に用いるリードフレーム | |
JP3553195B2 (ja) | 半導体装置とその製造方法 | |
KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
JPH06283639A (ja) | 混成集積回路 | |
JP3549316B2 (ja) | 配線基板 | |
JPH0442942Y2 (ja) | ||
JP2004349300A (ja) | 半導体装置及びその製造方法 | |
JP3529507B2 (ja) | 半導体装置 | |
JP3942495B2 (ja) | 半導体装置 | |
JP3297959B2 (ja) | 半導体装置 | |
JPH08148647A (ja) | 半導体装置 | |
JPH0741167Y2 (ja) | 絶縁物封止型回路装置 | |
JPH0622997Y2 (ja) | 絶縁物封止型半導体装置 | |
JPS6329413B2 (ja) | ||
JPH0451488Y2 (ja) | ||
JP3096536B2 (ja) | 混成集積回路 | |
JP3136274B2 (ja) | 半導体装置 | |
JP3172393B2 (ja) | 混成集積回路装置 | |
JPH04144162A (ja) | 半導体装置 | |
JPH10150065A (ja) | チップサイズパッケージ | |
JP3714808B2 (ja) | 半導体装置 |