JPH0622997Y2 - 絶縁物封止型半導体装置 - Google Patents

絶縁物封止型半導体装置

Info

Publication number
JPH0622997Y2
JPH0622997Y2 JP7847787U JP7847787U JPH0622997Y2 JP H0622997 Y2 JPH0622997 Y2 JP H0622997Y2 JP 7847787 U JP7847787 U JP 7847787U JP 7847787 U JP7847787 U JP 7847787U JP H0622997 Y2 JPH0622997 Y2 JP H0622997Y2
Authority
JP
Japan
Prior art keywords
chip
support plate
monolithic
leads
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7847787U
Other languages
English (en)
Other versions
JPS63187349U (ja
Inventor
和美 高畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP7847787U priority Critical patent/JPH0622997Y2/ja
Publication of JPS63187349U publication Critical patent/JPS63187349U/ja
Application granted granted Critical
Publication of JPH0622997Y2 publication Critical patent/JPH0622997Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、パワートランジスタチップとモノリシックＩ
Ｃチップとの組み合わせから成るハイブリッドＩＣ等の
半導体チップを含む絶縁物封止型半導体装置に関する。
［従来の技術］ モータの駆動及び制御を行うために、モータを駆動する
ためのパワートランジスタとモータを制御するモノリシ
ックＩＣとの両方が要求されることがある。この場合、
パワートランジスタとモノリシックＩＣとを別々に用意
すると、電子機器への実装が面倒になるばかりでなく、
小型化及びコストの点でも不利になる。
この種の問題を解決するために、本件出願人は、第２図
に示す如くリードフレームの共通の金属支持板３０の上
にパワートランジスタチップ３１を固着すると共に、モ
ノリシックＩＣチップを含む回路基板３２を固着した回
路装置を作製した。この様に大電力回路部分と小電力回
路部分とを一体化すれば、電子回路の大部分を単一のハ
イブリッドＩＣで構成することができる。
［考案が解決しようとする問題点］ ところで、複数のパワートランジスタチップと単数又は
複数のモノリシックＩＣとを含む複数の回路の場合に
は、相互の接続が困難又は複雑になる。回路基板の配線
導体で相互の接続を行うことは可能であるが、回路基板
を使用すると、回路装置のコストが必然的に高くなる。
そこで、本考案の目的は、半導体チップと、モノリシッ
クＩＣチップを含む絶縁物封止型半導体装置のコストを
低減させることにある。
［問題点を解決するための手段］ 上記問題点を解決し、上記目的を達成するための本考案
は、実施例を示す図面の符号を参照して説明すると、第
１の半導体チップ１と、第２の半導体チップ２と、モノ
リシックＩＣチップ５と、前記第１の半導体チップ１が
電気的及び機械的に結合されている第１の支持板６と、
前記第２の半導体チップ２が電気的及び機械的に結合さ
れ、且つ前記第１の支持板６に実質的に並置されている
第２の支持板７と、前記モノリシックＩＣチップ５が固
着され、且つ前記第２の支持板７を介して前記第１の支
持板６に実質的に並置されている第３の支持板１０と、
前記第１、第２及び第３の支持板６ａ、７ａ、１０ａに
連結され、同一方向に導出されている第１、第２及び第
３の連結外部リード６ａ、７ａ、１０ａと、一端部が前
記第３の支持板１０に近接配置され、中央部が前記第１
の支持板６と前記第２の支持板７との間に配置され、他
端部が前記第１、第２及び第３の連結外部リード６ａ、
７ａ、１０ａと同一方向に導出されている第１の非連結
外部リード１２と、一端部が前記第３の支持板１０の近
傍に配置され、他端部が前記第２の連結外部リード７ａ
と前記第３の連結外部リード１０ａとの間に配置された
第２の非常連結外部リード１３〜１６と、前記第１の半
導体チップ１と前記第１の非連結外部リード１２とを接
続している第１の内部リード細線２３と、前記モノリシ
ックＩＣチップ５と前記第１及び第２の非連結外部リー
ド１２〜１６とをそれぞれ接続している第２の内部リー
ド細線２１と、前記第１及び第２の半導体チップ１、
２、前記モノリシックＩＣチップ５、前記第１、第２及
び第３の支持板６、７、１０、前記第１、第２及び第３
の連結外部リード６ａ、７ａ、１０ａの一部、前記第１
及び第２の非連結外部リード１２〜１６の一部、及び前
記第１及び第２の内部リード細線２３、２１を被覆して
いる絶縁物封止体２４とを備えている絶縁物封止型半導
体装置に係わるものである。
［作用］ 上記考案の第１の非連結外部リード１２はモノリシック
ＩＣチップ５に対する電気的接続のみでなく、第１の半
導体チップ１に対する電気的接続にも使用されている。
従って、外部リードの数を低減して小型化を達成するこ
とができる。また、第１の非連結外部リード１２は第１
の半導体チップ１と第２の半導体チップ２との間を通る
ように配置されている。従って、第１の半導体チップ１
と第１の非連結外部リード１２とを接続する内部リード
細線２３の長さを短くし、これによる短絡又はこの断線
を防止することができる。第１の非連結外部リード１２
にリードとしての機能のみならず、配線導体としての機
能も持たせたので、複雑な回路を回路基板を使用しない
で構成することができる。
［実施例］ 次に、本考案の実施例に係わる絶縁物封止型半導体装置
を図面に基づいて説明する。
第１図に絶縁樹脂封止体を取除いた状態で示されている
半導体装置は、第１〜第４のパワートランジスタチップ
１、２、３、４と、１つのモノリシックＩＣチップ５と
を含んでいる。各パワートランジスタチップ１〜４及び
モノリシックＩＣチップ５を電気的に分離して支持する
ために、５つの金属製支持板５、６、７、８、９、１０
が設けられている。各支持板６〜１０はこれに一体に連
結された外部リード６ａ、７ａ、８ａ、９ａ、１０ａを
有している。
４個のパワートランジスタチップ１〜４の相互接続用導
体板１１が各パワートランジスタチップ１〜４に沿うよ
うに長手に配設され、これにも外部リード１１ａが設け
られている。
各支持板６〜１０に連結された外部リード６ａ〜１０ａ
と、相互接続用導体板１１に連結された外部リード１１
ａと、支持板６〜１０に非連結な外部リード１２、１
３、１４、１５、１６、１７、１８、１９、２０は、2.
54mmピッチ（インチピッチ）で並置されている。モノリ
シックＩＣチップ５はＰｂ−Ｓｎ系半田にて支持板１０
に固着され、この上面の各電極はＡｕ細線から成る内部
リード細線２１によって非連結外部リード１２〜２０、
及び連結外部リード１０ａに電気的に接続されている。
各パワートランジスタチップ１〜４は下面にコレクタ電
極、上面にエミッタ電極とベース電極とを有し、下面の
コレクタ電極はＰｂ−Ｓｎ系半田にて各支持板６〜９に
固着され、各エミッタ電極はＡｕ細線から成る内部リー
ド細線２２によって共通の相互接続用導体板１１に接続
されている。なお、エミッタ接続用内部リード細線２２
は、電流容量を大きくするために、各パワートランジス
タチップ１〜４に２本接続されている。各パワートラン
ジスタチップ１〜４はほぼ一直線上に配置されているの
で、相互接続用導体板１１もパワートランジスタチップ
１〜４の配列方向に沿って直線状に延びている。
各パワートランジスタチップ１〜４のベース電極はＡｕ
細線から成る内部リード細線２３によって外部リード１
２、１３、１９、２０に接続されている。外部リード１
２、１３、１９、２０にはモノリシックＩＣチップが接
続されていると共に、パワートランジスタチップ１〜４
も接続されている。この接続を容易に達成するために外
部リード１２、１３、１９、２０は支持板６、７、８、
９、に隣接する部分を有するように形成されている。従
って、外部リード１２は、第１の支持板６と第２の支持
板７との間を通り、外部リード２０も第３の支持板８と
第４の支持板９との間を通っている。外部リード１２、
１３、１９、２０は各支持板６〜９に隣接配置されてい
るので、ベース接続内部リード細線２３は外部リードを
飛び越さないように配設されている。しかし、第２及び
第３のパワートランジスタチップ２、３のエミッタ接続
用内部リード細線２２は、外部リード１２、２０を飛び
越すように配設されている。もし、外部リード１２を外
部リード７ａと１３との間に配置し、外部リード２０を
外部リード１９と外部リード８ａとの間に配置したとす
れば、第１〜第４のパワートランジスタチップ１〜４の
すべてのベース接続用内部リード細線２３が外部リード
を飛び越すように配設しなければならなくなり、飛び越
す箇所が４箇所となり、第１図のエミッタ接続用内部リ
ード細線２２の２箇所よりも多くなる。
各パワートランジスタ及びモノリシックＩＣチップ１〜
５、各支持部６〜１０、相互接続用導体板１１、各外部
リード６ａ〜１１ａ及び１２〜２０の一部、各内部リー
ド細線２１〜２３は、点線で示す樹脂封止体２４で被覆
される。
各部を更に詳しく説明すると、各支持板６〜１０、相互
接続用導体板１１、外部リード１２〜２０はＣｕ板を打
抜き、これにＮｉ被覆層を設けたリードフレームに基づ
いて得たものであり、各チップ１〜５の固着部分、各内
部リード細線２１〜２３の接続部に更に銀メッキ処理を
施したものである。
相互接続用導体板１１はエミッタ接続用内部リード細線
２２の接続部に対応する位置に突出部２５をそれぞれ有
している。各突出部２５は内部リード細線２２が延びる
方向に突出しているので、各支持板１〜４の端面と突出
部２５の端面との対向間隔が他の部分よりも狭くなって
いる。第２及び第３の支持板７、８と突出部２５との間
に外部リード１２、２０が介在している。外部リード１
２、２０の相互接続部１２ａ、２０ａは支持板７、８と
相互接続用導体板１１との間において直線状に延びてい
るので、外部リード１２、２０と突出部２２との対向間
隔も他の部分よりも狭くなっている。なお、樹脂モール
ド時の樹脂の流れの均一化を図るために、外部リード１
２、２０の相互接続部１２ａ、２０ａの上側端面と支持
板６、９の上側端面とは同一直線上に位置している。
第１図の樹脂封止型半導体装置は次の利点を有する。
（１）パワートランジスタチップ１〜４用の支持板６〜
９及び外部リード６ａ〜９ａと、モノリシックＩＣチッ
プ５用の支持板１０及び外部リード１０ａ、１２〜２０
とを、第２図に示されているタイバ３３即ち連結細条と
同様なもので連結した単一のリードフレームを使用して
パワートランジスタチップ１〜４とモノリシックＩＣチ
ップ５とを含む複雑な回路装置を組み立てることができ
る。また、外部リード１２〜２０を引き回し、これを第
２図の従来の回路基板３２における配線導体と同様に使
用しているので、回路基板を具備していないにも拘ら
ず、複数の回路装置を提供することができる。従って、
回路装置のコストの低減が可能になる。
（２）外部リード１２が支持板１と２との間を通り、外
部リード２０が支持板８と９との間を通るように構成し
たので、外部リード１２、２０をモノリシックＩＣチッ
プ５とパワートランジスタチップ１、４との両方の電気
的接続に使用することが可能になり、小型化が達成され
る。また、トランジスタチップ１、４の内部リード細線
２３による電気的接続を容易且つ確実に達成することが
可能になる。
［変形例］ 本考案は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
（１）パワートランジスタチップ１〜４を増減するこ
と、及びモノリシックＩＣチップ５を複数個にすること
も可能である。
（２）パワートランジスタチップ１〜４の１個又は複数
個をサイリスタ等の別の半導体チップにする場合にも適
用可能である。
［考案の効果］ 上述から明らかな如く、本考案によれば、半導体チップ
とモノリシックＩＣチップとを含む複雑な回路を容易且
つ低コストに作製することができる。
【図面の簡単な説明】 第１図は本考案の実施例に係わる樹脂封止型半導体装置
を示す平面図、 第２図は従来の樹脂封止型半導体装置を示す平面図であ
る。 １、２、３、４…トランジスタチップ、５…モノリシッ
クＩＣチップ、６、７、８、９、１０…支持板、１２〜
２０…非連結外部リード、２１、２２、２３…内部リー
ド細線、２４…樹脂封止体。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】第１の半導体チップ（１）と、 第２の半導体チップ（２）と、 モノリシックＩＣチップ（５）と、 前記第１の半導体チップ（１）が電気的及び機械的に結
    合されている第１の支持板（６）と、 前記第２の半導体チップ（２）が電気的及び機械的に結
    合され、且つ前記第１の支持板（６）に実質的に並置さ
    れている第２の支持板（７）と、 前記モノリシックＩＣチップ（５）が固着され、且つ前
    記第２の支持板（７）を介して前記第１の支持板（６）
    に実質的に並置されている第３の支持板（１０）と、 前記第１、第２及び第３の支持板（６ａ）（７ａ）（１
    ０ａ）に連結され、同一方向に導出されている第１、第
    ２及び第３の連結外部リード（６ａ）（７ａ）（１０
    ａ）と、 一端部が前記第３の支持板（１０）に近接配置され、中
    間部が前記第１の支持板（６）と前記第２の支持板
    （７）との間に配置され、他端部が前記第１、第２及び
    第３の連結外部リード（６ａ）（７ａ）（１０ａ）と同
    一方向に導出されている第１の非連結外部リード（１
    ２）と、 一端部が前記第３の支持板（１０）の近傍に配置され、
    他端部が前記第２の連結外部リード（７ａ）と前記第３
    の連結外部リード（１０ａ）との間に配置された第２の
    非連結外部リード（１３〜１６）と、 前記第１の半導体チップ（１）と前記第１の非連結外部
    リード（１２）とを接続している第１の内部リード細線
    （２３）と、 前記モノリシックＩＣチップ（５）と前記第１及び第２
    の非連結外部リード（１２〜１６）とをそれぞれ接続し
    ている第２の内部リード細線（２１）と、 前記第１及び第２の半導体チップ（１）（２）、前記モ
    ノリシックＩＣチップ（５）、前記第１、第２及び第３
    の支持板（６）（７）（１０）、前記第１、第２及び第
    ３の連結外部リード（６ａ）（７ａ）（１０ａ）の一
    部、前記第１及び第２の非連結外部リード（１２〜１
    ６）の一部、及び前記第１及び第２の内部リード細線
    （２３）（２１）を被覆している絶縁物封止体（２４）
    と を備えていることを特徴とする絶縁物封止型半導体装
    置。
JP7847787U 1987-05-25 1987-05-25 絶縁物封止型半導体装置 Expired - Lifetime JPH0622997Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7847787U JPH0622997Y2 (ja) 1987-05-25 1987-05-25 絶縁物封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7847787U JPH0622997Y2 (ja) 1987-05-25 1987-05-25 絶縁物封止型半導体装置

Publications (2)

Publication Number Publication Date
JPS63187349U JPS63187349U (ja) 1988-11-30
JPH0622997Y2 true JPH0622997Y2 (ja) 1994-06-15

Family

ID=30927459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7847787U Expired - Lifetime JPH0622997Y2 (ja) 1987-05-25 1987-05-25 絶縁物封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH0622997Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5164533B2 (ja) * 2007-11-14 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体モジュールおよび撮像装置
JP5164532B2 (ja) * 2007-11-14 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体モジュールおよび撮像装置

Also Published As

Publication number Publication date
JPS63187349U (ja) 1988-11-30

Similar Documents

Publication Publication Date Title
US6060772A (en) Power semiconductor module with a plurality of semiconductor chips
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
US7227198B2 (en) Half-bridge package
US6885096B2 (en) Semiconductor device having at least three power terminals superposed on each other
US7592688B2 (en) Semiconductor package
EP1028520A1 (en) Semiconductor device
JP2509027B2 (ja) 半導体装置
JPH064595Y2 (ja) ハイブリッドｉｃ
WO2010068652A2 (en) Semiconductor die package with clip interconnection
US7508060B2 (en) Multi-chip semiconductor connector assemblies
KR20140032923A (ko) 와이어리스 모듈
WO2008027708A2 (en) Semiconductor die package including stacked dice and heat sink structures
JPH04307943A (ja) 半導体装置
JPH0740790B2 (ja) 大電力パワ−モジユ−ル
JP2001156251A (ja) 半導体装置
US7122885B2 (en) Flip-chip packaging
JPH0622997Y2 (ja) 絶縁物封止型半導体装置
JP2004119684A (ja) 半導体装置
JPH0754841B2 (ja) 絶縁物封止型回路装置
US7821114B2 (en) Multiphase synchronous buck converter
JP2601228B2 (ja) 樹脂封止型回路装置の製造方法
JPH0451489Y2 (ja)
JP2982182B2 (ja) 樹脂封止型半導体装置
JPH0442942Y2 (ja)
JPH0451488Y2 (ja)