JPH0754841B2 - 絶縁物封止型回路装置 - Google Patents
絶縁物封止型回路装置Info
- Publication number
- JPH0754841B2 JPH0754841B2 JP62090429A JP9042987A JPH0754841B2 JP H0754841 B2 JPH0754841 B2 JP H0754841B2 JP 62090429 A JP62090429 A JP 62090429A JP 9042987 A JP9042987 A JP 9042987A JP H0754841 B2 JPH0754841 B2 JP H0754841B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive support
- support plate
- interconnection
- plate
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07521—Aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、樹脂封止型半導体装置、樹脂封止型混成集積
回路装置等の絶縁物封止型回路装置に関し、更に詳細に
は、内部リード細線による短絡を防止することができる
絶縁物封止型回路装置に関する。
回路装置等の絶縁物封止型回路装置に関し、更に詳細に
は、内部リード細線による短絡を防止することができる
絶縁物封止型回路装置に関する。
［従来の技術］ 複数の半導体チップを独立に支持するために複数の支持
板を用意し、複数の半導体チップを相互に接続するため
に共通接続用導体板を設け、半導体チップと共通接続用
導体板との間を内部リード細線で接続し、外部接続部分
を除いて、半導体チップ、支持板、導体板、内部リード
細線を樹脂封止した樹脂封止型半導体装置は既に開発さ
れている。
板を用意し、複数の半導体チップを相互に接続するため
に共通接続用導体板を設け、半導体チップと共通接続用
導体板との間を内部リード細線で接続し、外部接続部分
を除いて、半導体チップ、支持板、導体板、内部リード
細線を樹脂封止した樹脂封止型半導体装置は既に開発さ
れている。
［発明が解決しようとする問題点］ ところで、内部リード細線で接続する複数の半導体チッ
プの相互間又は半導体チップと接続用導体板との間の距
離が長い場合には、内部リード細線の垂れ下りによる短
絡状態が生じる恐れがある。また、トランスファーモー
ルド法によって支持板の上面側のみでなく下面側も薄く
樹脂で被覆する場合には、間隔の狭い支持板の下側より
も間隔の広い支持板の上側で樹脂の流れが多くなり、且
つ支持板と接続用導体板との間を通って支持板の上側か
ら下側に向かう樹脂の流れも生じる。この樹脂の流れが
支持板上のチップと接続用導体板との間の内部リード細
線に作用すると、内部リード細線が垂れて支持板又はそ
の他の物体に接触し、短絡状態になるおそれがある。ま
た、樹脂の圧力が極端に大きい場合には内部リード細線
が切れるおそれもある。
プの相互間又は半導体チップと接続用導体板との間の距
離が長い場合には、内部リード細線の垂れ下りによる短
絡状態が生じる恐れがある。また、トランスファーモー
ルド法によって支持板の上面側のみでなく下面側も薄く
樹脂で被覆する場合には、間隔の狭い支持板の下側より
も間隔の広い支持板の上側で樹脂の流れが多くなり、且
つ支持板と接続用導体板との間を通って支持板の上側か
ら下側に向かう樹脂の流れも生じる。この樹脂の流れが
支持板上のチップと接続用導体板との間の内部リード細
線に作用すると、内部リード細線が垂れて支持板又はそ
の他の物体に接触し、短絡状態になるおそれがある。ま
た、樹脂の圧力が極端に大きい場合には内部リード細線
が切れるおそれもある。
そこで、本発明は、少なくとも３個の回路素子を有する
絶縁物封止型回路装置において、内部リード細線の長さ
をできるだけ短くしてこの垂れ下りを少なくすることを
目的とする。
絶縁物封止型回路装置において、内部リード細線の長さ
をできるだけ短くしてこの垂れ下りを少なくすることを
目的とする。
［問題点を解決するための手段］ 上記目的を達成するための本発明は、実施例を示す図面
を参照して説明すると、例えばトランジスタチップ又は
ICチップのような第１、第２及び第３の回路素子１、
２、５と、一方の主面で前記第１の回路素子１を支持
し、且つ直線状に延びる第１の端面を有している第１の
導電性支持板６と、一方の主面で前記第２の回路素子２
を支持し、且つ前記第１の端面と同一方向に延びる第２
の端面を有し、前記第１の導電性支持板６の隣りに配置
されている第２の導電性支持板７と、一方の主面で前記
第３の回路素子５を支持し、前記第２の導電性支持板７
を中心にして前記第１の導電性支持板６とは反対側とな
るように前記第２の導電性支持板７の隣りに配置されて
いる第３の導電性支持板10と、前記第１及び第２の導電
性支持板の前記第１及び第２の端面に対して平行に延び
る第３の端面を有している第１の相互接続用導体板11
と、前記第１の相互接続用導体板11の前記第３の端面と
前記第２の導電性支持板７の前記第２の端面との間に配
置されて前記第１及び第２の端面と同一方向に延びてい
る部分と前記第１の導電性支持板６の側面と前記第２の
導電性支持板７の側面との間に配置された部分とを有し
ている第２の相互接続用導体板12aと、前記第１の導電
性支持板６に連結され、前記第１の端面と反対側の端面
から導出されている第１の連結外部リード6aと、前記第
２の導電性支持板７に連結され、前記第２の端面と反対
側の端面から導出され、前記第１の連結外部リード6aに
平行に配置されている第２の連結外部リード7aと、前記
第３の導電性支持板10に連結され、前記第１及び第２の
連結外部リード6a、7aに対して平行に配置されている第
３の連結外部リード10aと、前記第１の相互接続用導体
板11に一体に形成され、前記第３の端面から前記第２の
導電性支持板７の前記第２の端面に向って突出している
突出部25と、前記第１の回路素子１と前記第１の相互接
続用導体板11とを電気的に接続している第１の内部リー
ド細線22と、前記第２の回路素子２と前記第１の相互接
続用導体板11とを電気的に接続しており、且つ前記突出
部25が突出する方向と同一方向に延びていると共に前記
突出部25の先端の上及び前記第２の相互接続用導体板12
aの上を通るように配設されている第２の内部リード細
線22と、前記第１の回路素子１と前記第２の相互接続用
導体板12aとを電気的に接続している第３の内部リード
細線23と、前記第３の回路素子５と前記第２の相互接続
用導体板12aとを電気的に接続している第４の内部リー
ド細線21と、前記第１、第２及び第３の回路素子１、
２、５を支持している前記第１、第２及び第３の導電性
支持板６、７、10の一方及び他方の主面、前記第１及び
第２の相互接続用導体板11、12a及び前記第１、第２、
第３及び第４の内部リード細線22、22、23、21を被覆し
ている絶縁物封止体24とを備えた絶縁物封止型回路装置
に係わるものである。
を参照して説明すると、例えばトランジスタチップ又は
ICチップのような第１、第２及び第３の回路素子１、
２、５と、一方の主面で前記第１の回路素子１を支持
し、且つ直線状に延びる第１の端面を有している第１の
導電性支持板６と、一方の主面で前記第２の回路素子２
を支持し、且つ前記第１の端面と同一方向に延びる第２
の端面を有し、前記第１の導電性支持板６の隣りに配置
されている第２の導電性支持板７と、一方の主面で前記
第３の回路素子５を支持し、前記第２の導電性支持板７
を中心にして前記第１の導電性支持板６とは反対側とな
るように前記第２の導電性支持板７の隣りに配置されて
いる第３の導電性支持板10と、前記第１及び第２の導電
性支持板の前記第１及び第２の端面に対して平行に延び
る第３の端面を有している第１の相互接続用導体板11
と、前記第１の相互接続用導体板11の前記第３の端面と
前記第２の導電性支持板７の前記第２の端面との間に配
置されて前記第１及び第２の端面と同一方向に延びてい
る部分と前記第１の導電性支持板６の側面と前記第２の
導電性支持板７の側面との間に配置された部分とを有し
ている第２の相互接続用導体板12aと、前記第１の導電
性支持板６に連結され、前記第１の端面と反対側の端面
から導出されている第１の連結外部リード6aと、前記第
２の導電性支持板７に連結され、前記第２の端面と反対
側の端面から導出され、前記第１の連結外部リード6aに
平行に配置されている第２の連結外部リード7aと、前記
第３の導電性支持板10に連結され、前記第１及び第２の
連結外部リード6a、7aに対して平行に配置されている第
３の連結外部リード10aと、前記第１の相互接続用導体
板11に一体に形成され、前記第３の端面から前記第２の
導電性支持板７の前記第２の端面に向って突出している
突出部25と、前記第１の回路素子１と前記第１の相互接
続用導体板11とを電気的に接続している第１の内部リー
ド細線22と、前記第２の回路素子２と前記第１の相互接
続用導体板11とを電気的に接続しており、且つ前記突出
部25が突出する方向と同一方向に延びていると共に前記
突出部25の先端の上及び前記第２の相互接続用導体板12
aの上を通るように配設されている第２の内部リード細
線22と、前記第１の回路素子１と前記第２の相互接続用
導体板12aとを電気的に接続している第３の内部リード
細線23と、前記第３の回路素子５と前記第２の相互接続
用導体板12aとを電気的に接続している第４の内部リー
ド細線21と、前記第１、第２及び第３の回路素子１、
２、５を支持している前記第１、第２及び第３の導電性
支持板６、７、10の一方及び他方の主面、前記第１及び
第２の相互接続用導体板11、12a及び前記第１、第２、
第３及び第４の内部リード細線22、22、23、21を被覆し
ている絶縁物封止体24とを備えた絶縁物封止型回路装置
に係わるものである。
なお、第２の相互接続導体板12aは実施例に示すように
外部リード12に連絡されたものであることが望ましい ［発明の作用及び効果］ 本発明は次の作用効果を有する （イ）第１及び第２の回路素子１、２の相互接続のため
に第１の相互接続用導体板11が設けられているので、比
較的短い第１及び第２の内部リード細線22を使用して第
１及び第２の回路素子１、２を相互接続することができ
る。従って、内部リード細線22の垂れ下りによる短絡を
防ぐことができる。
外部リード12に連絡されたものであることが望ましい ［発明の作用及び効果］ 本発明は次の作用効果を有する （イ）第１及び第２の回路素子１、２の相互接続のため
に第１の相互接続用導体板11が設けられているので、比
較的短い第１及び第２の内部リード細線22を使用して第
１及び第２の回路素子１、２を相互接続することができ
る。従って、内部リード細線22の垂れ下りによる短絡を
防ぐことができる。
（ロ）第１及び第３の回路素子１、５を相互に接続する
ために第２の相互接続用導体板12aが設けられているの
で、比較的短い第３及び第４の内部リード細線23、21を
使用して第１及び第３の回路素子１、５を接続すること
ができる。従って、リード細線23、21の垂れ下りによる
短絡を防ぐことができる。
ために第２の相互接続用導体板12aが設けられているの
で、比較的短い第３及び第４の内部リード細線23、21を
使用して第１及び第３の回路素子１、５を接続すること
ができる。従って、リード細線23、21の垂れ下りによる
短絡を防ぐことができる。
（ハ）第２の導電性支持板７と第１の相互接続用導体板
11との間に第２の相互接続用導体板12aが介在し、第２
の回路素子２と第１の相互接続用導体板11との間隔が比
較的に大きくなるが、第２の内部リード細線22の下に突
出部25を設けたので、相互間隔が狭められ、第２の内部
リード細線22の垂れ下りによる短絡を防ぐことができ
る。また、突出部25と第２の相互接続用導体板12aとの
間隔が狭められるために絶縁物封止体24を設ける時にこ
こでの封止用絶縁物の流れが悪くなり、第２の内部リー
ド細線22に過大な圧力が加わることが防止され、内部リ
ード細線22の垂れ下りによる短絡及びこの破断を防ぐこ
とができる。なお、第１の相互接続用導体板11の突出部
25が設けられていない部分においては、第２の相互接続
用導体板12aとの間隔が狭くなっていないので、封止用
絶縁物の流れを阻害しない。
11との間に第２の相互接続用導体板12aが介在し、第２
の回路素子２と第１の相互接続用導体板11との間隔が比
較的に大きくなるが、第２の内部リード細線22の下に突
出部25を設けたので、相互間隔が狭められ、第２の内部
リード細線22の垂れ下りによる短絡を防ぐことができ
る。また、突出部25と第２の相互接続用導体板12aとの
間隔が狭められるために絶縁物封止体24を設ける時にこ
こでの封止用絶縁物の流れが悪くなり、第２の内部リー
ド細線22に過大な圧力が加わることが防止され、内部リ
ード細線22の垂れ下りによる短絡及びこの破断を防ぐこ
とができる。なお、第１の相互接続用導体板11の突出部
25が設けられていない部分においては、第２の相互接続
用導体板12aとの間隔が狭くなっていないので、封止用
絶縁物の流れを阻害しない。
（ニ）第１及び第２の相互接続用導体板11、12aは第１
〜第３の連結外部リード6a、7a、10aとは反対側に配置
されているので、第１〜第３の連結外部リード6a、7a、
10aを同一方向に導出することが可能になる。
〜第３の連結外部リード6a、7a、10aとは反対側に配置
されているので、第１〜第３の連結外部リード6a、7a、
10aを同一方向に導出することが可能になる。
［実施例］ 次に、本発明の実施例に係わる絶縁物封止型混成集積回
路装置を図面に基づいて説明する。
路装置を図面に基づいて説明する。
第１図に絶縁樹脂封止体を取除いた状態で示されている
混成集積回路装置は、第１〜第４のパワートランジスタ
チップ１、２、3,4と、１つのモノリシックICチップ５
とを含んでいる。各パワートランジスタチップ１〜４及
びモノリシックICチップ５を電気的に分離して支持する
ために、５つの金属製支持板６、７、８、９、10が設け
られている。各支持板６〜10はこれに一体に連結された
外部リード6a、7a、8a、9a、10aを有している。
混成集積回路装置は、第１〜第４のパワートランジスタ
チップ１、２、3,4と、１つのモノリシックICチップ５
とを含んでいる。各パワートランジスタチップ１〜４及
びモノリシックICチップ５を電気的に分離して支持する
ために、５つの金属製支持板６、７、８、９、10が設け
られている。各支持板６〜10はこれに一体に連結された
外部リード6a、7a、8a、9a、10aを有している。
４個のパワートランジスタチップ１〜４の相互接続用導
体板11が各パワートランジスタチップ１〜４に沿うよう
に長手に配設され、これにも外部リード11aが設けられ
ている。
体板11が各パワートランジスタチップ１〜４に沿うよう
に長手に配設され、これにも外部リード11aが設けられ
ている。
各支持板６〜10に連結された外部リード6a〜10aと、相
互接続用導体板11に連結された外部リード11aと、支持
板６〜10に非連結な外部リード12、13、14、15、16、1
7、18、19、20は、2.54mmピッチ（インチピッチ）で並
置されている。モノリシックICチップ５はPb−Sn系半田
にて支持板10に固着され、この上面の各電極はAu細線か
ら成る内部リード細線21によって非連結外部リード12〜
20、及び連結外部リード10aに電気的に接続されてい
る。各パワートランジスタチップ１〜４は下面にコレク
タ電極、上面にエミッタ電極とベース電極とを有し、下
面のコレクタ電極はPb−Sn系半田にて各支持板６〜９に
固着され、各エミッタ電極はAu細線から成る内部リード
細線22によって共通の相互接続用導体板11に接続されて
いる。なお、エミッタ接続用内部リード細線22は、電流
容量を大きくするために、各パワートランジスタチップ
１〜４に２本接続されている。各パワートランジスタチ
ップ１〜４はほぼ一直線上に配置されているので、相互
接続用導体板11もパワートランジスタチップ１〜４の配
列方向に沿って直線状に延びている。
互接続用導体板11に連結された外部リード11aと、支持
板６〜10に非連結な外部リード12、13、14、15、16、1
7、18、19、20は、2.54mmピッチ（インチピッチ）で並
置されている。モノリシックICチップ５はPb−Sn系半田
にて支持板10に固着され、この上面の各電極はAu細線か
ら成る内部リード細線21によって非連結外部リード12〜
20、及び連結外部リード10aに電気的に接続されてい
る。各パワートランジスタチップ１〜４は下面にコレク
タ電極、上面にエミッタ電極とベース電極とを有し、下
面のコレクタ電極はPb−Sn系半田にて各支持板６〜９に
固着され、各エミッタ電極はAu細線から成る内部リード
細線22によって共通の相互接続用導体板11に接続されて
いる。なお、エミッタ接続用内部リード細線22は、電流
容量を大きくするために、各パワートランジスタチップ
１〜４に２本接続されている。各パワートランジスタチ
ップ１〜４はほぼ一直線上に配置されているので、相互
接続用導体板11もパワートランジスタチップ１〜４の配
列方向に沿って直線状に延びている。
各パワートランジスタチップ１〜４のベース電極はAu細
線から成る内部リード細線23によって外部リード12、1
3、19、20に接続されている。外部リード12、13、19、2
0にはモノリシックICチップが接続されていると共に、
パワートランジスタチップ１〜４も接続されている。こ
の接続を容易に達成するために外部リード12、13、19、
20は支持板６、７、８、９に隣接する部分を有するよう
に形成されている。従って、外部リード12は、第１の支
持板６と第２の支持板７との間を通り、外部リード20も
第３の支持板８と第４の支持板９との間を通っている。
外部リード12、13、19、20は各支持板６〜９に隣接配置
されているので、ベース接続内部リード細線23は他の外
部リードを飛び越さないように配設されている。しか
し、第２及び第３のパワートランジスタチップ２、３の
エミッタ接続用内部リード細線22は、外部リード12、20
を飛び越すように配設されている。もし、外部リード12
を外部リード7aと13との間に配置し、外部リード20を外
部リード19と外部リード8aとの間に配置したとすれば、
第１〜第４のパワートランジスタチップ１〜４のすべて
のベース接続用内部リード細線23が外部リードを飛び越
すように配設しなければならなくなり、飛び越す箇所が
４箇所となり、第１図のエミッタ接続用内部リード細線
22の２箇所よりも多くなる。
線から成る内部リード細線23によって外部リード12、1
3、19、20に接続されている。外部リード12、13、19、2
0にはモノリシックICチップが接続されていると共に、
パワートランジスタチップ１〜４も接続されている。こ
の接続を容易に達成するために外部リード12、13、19、
20は支持板６、７、８、９に隣接する部分を有するよう
に形成されている。従って、外部リード12は、第１の支
持板６と第２の支持板７との間を通り、外部リード20も
第３の支持板８と第４の支持板９との間を通っている。
外部リード12、13、19、20は各支持板６〜９に隣接配置
されているので、ベース接続内部リード細線23は他の外
部リードを飛び越さないように配設されている。しか
し、第２及び第３のパワートランジスタチップ２、３の
エミッタ接続用内部リード細線22は、外部リード12、20
を飛び越すように配設されている。もし、外部リード12
を外部リード7aと13との間に配置し、外部リード20を外
部リード19と外部リード8aとの間に配置したとすれば、
第１〜第４のパワートランジスタチップ１〜４のすべて
のベース接続用内部リード細線23が外部リードを飛び越
すように配設しなければならなくなり、飛び越す箇所が
４箇所となり、第１図のエミッタ接続用内部リード細線
22の２箇所よりも多くなる。
各パワートランジスタ及びモノリシックICチップ１〜
５、各支持板６〜10、相互接続用導体板11、各外部リー
ド6a〜11a及び12〜20の一部、各内部リード細線21〜23
は、点線で示す樹脂封止体24で被覆される。
５、各支持板６〜10、相互接続用導体板11、各外部リー
ド6a〜11a及び12〜20の一部、各内部リード細線21〜23
は、点線で示す樹脂封止体24で被覆される。
各部を更に詳しく説明すると、各支持板６〜10、相互接
続用導体板11、外部リード12〜20はCu板を打抜き、これ
にNi被覆層を設けたリードフレームに基づいて得たもの
であり、各チップ１〜５の固着部分、各内部リード細線
21〜23の接続部に更にAgメッキ処理を施したものであ
る。
続用導体板11、外部リード12〜20はCu板を打抜き、これ
にNi被覆層を設けたリードフレームに基づいて得たもの
であり、各チップ１〜５の固着部分、各内部リード細線
21〜23の接続部に更にAgメッキ処理を施したものであ
る。
相互接続用導体板11はエミッタ接続用内部リード細線22
の接続部に対応する位置に突出部25をそれぞれ有してい
る。各突出部25は内部リード細線22が延びる方向に突出
しているので、各支持板１〜４の端面と突出部25の端面
との対向間隔が他の部分よりも狭くなっている。第２及
び第３の支持板７、８と突出部25との間に外部リード1
2、20が介在している。外部リード12、20の相互接続部1
2a、20aは支持板７、８と相互接続用導体板11との間に
おいて直線状に延びているので、外部リード12、20と突
出部22との対向間隔も他の部分よりも狭くなっている。
なお、樹脂モールド時の樹脂の流れの均一化を図るため
に、外部リード12、20の相互接続部12a、20aの上側端面
と支持板６、９の上側端面とは同一直線上に位置してい
る。
の接続部に対応する位置に突出部25をそれぞれ有してい
る。各突出部25は内部リード細線22が延びる方向に突出
しているので、各支持板１〜４の端面と突出部25の端面
との対向間隔が他の部分よりも狭くなっている。第２及
び第３の支持板７、８と突出部25との間に外部リード1
2、20が介在している。外部リード12、20の相互接続部1
2a、20aは支持板７、８と相互接続用導体板11との間に
おいて直線状に延びているので、外部リード12、20と突
出部22との対向間隔も他の部分よりも狭くなっている。
なお、樹脂モールド時の樹脂の流れの均一化を図るため
に、外部リード12、20の相互接続部12a、20aの上側端面
と支持板６、９の上側端面とは同一直線上に位置してい
る。
第２図は第１図の第３の支持板８の近傍を拡大図示する
ものである。突出部25と支持板８との対向間隔L5は相互
接続用導体板11の非突出部の下側端面と支持板８の上側
端面との対向間隔L4よりも小さく設定され、突出部25と
外部リード20の相互接続部20aとの対向間隔L1も相互接
続用導体板11の非突出部と外部リード20の相互接続部20
aとの対向間隔L2より小さく設定されている。支持板８
と相互接続部20aとの対向間隔L3のすき間、相互接続用
導体板11と外部リード20の相互接続部20aとの間のすき
間は樹脂の通路となる。エミッタ接続用内部リード細線
22の下部の樹脂の通路は突出部25によって狭められてい
る。このため、樹脂注入圧力の内部リード細線22に対す
る影響は少ない。L1≦L2/2、L3≦L4/2の条件を満足する
ようにL1〜L4を設定すれば、樹脂注入圧力の内部リード
細線22に対する悪影響を有効に低減し、内部リード細線
22の垂れを有効に防止することができる。この効果は、
リードフレーム加工時に同時に形成される突出部25によ
って得られるので、製品コストの上昇を招かない。
ものである。突出部25と支持板８との対向間隔L5は相互
接続用導体板11の非突出部の下側端面と支持板８の上側
端面との対向間隔L4よりも小さく設定され、突出部25と
外部リード20の相互接続部20aとの対向間隔L1も相互接
続用導体板11の非突出部と外部リード20の相互接続部20
aとの対向間隔L2より小さく設定されている。支持板８
と相互接続部20aとの対向間隔L3のすき間、相互接続用
導体板11と外部リード20の相互接続部20aとの間のすき
間は樹脂の通路となる。エミッタ接続用内部リード細線
22の下部の樹脂の通路は突出部25によって狭められてい
る。このため、樹脂注入圧力の内部リード細線22に対す
る影響は少ない。L1≦L2/2、L3≦L4/2の条件を満足する
ようにL1〜L4を設定すれば、樹脂注入圧力の内部リード
細線22に対する悪影響を有効に低減し、内部リード細線
22の垂れを有効に防止することができる。この効果は、
リードフレーム加工時に同時に形成される突出部25によ
って得られるので、製品コストの上昇を招かない。
第３図及び第４図は上金型26と下金型27とを使用してエ
ポキシ樹脂を注入して樹脂封止体24をトランスファーモ
ールドで形成する時の状態を示す。各チップ１〜５、各
支持板６〜10、相互接続用導体板11、外部リード12〜20
の一部等が収容されていると共に、放熱板28が収容され
ているキャビティ（成形空所）29にゲート30から樹脂を
注入すると、矢印31で示すように樹脂が流れる。ゲート
30は上金型26と下金型27との境界部に設けられている。
即ちゲート30は樹脂封止体24の側面に対向する位置に設
けられている。相互接続用導体板11に隣接しているゲー
ト30から注入された樹脂はエミッタ接続用内部リード細
線22が延びる方向と同一方向に流れる。第３図及び第４
図で矢印31は樹脂の流れの方向を示すと共にその太さに
よって流れの量を示す。第３図に示す如く突出部25が設
けられている場合には、突出部25と外部リード20の相互
接続部20aとの対向間隔が狭いためにこれ等の間の樹脂
の流れが制限され、エミッタ接続用内部リード細線22に
対する悪影響が少なくなる。一方、第４図に示す如く突
出部25が設けられていない部分においては相互接続用導
体板11と外部リード20の相互接続部20aとの対向間隔が
十分に広いために、樹脂が良好に流れる。支持板６〜10
の下面側にも空所があるので、樹脂は支持板６〜10の上
面側から下面側へも流れる。樹脂封止体24における支持
板６〜10の下側の樹脂層は放熱を考慮して上側の樹脂層
よりも薄くする必要があるので、樹脂の流れは下側より
も上側で多い。
ポキシ樹脂を注入して樹脂封止体24をトランスファーモ
ールドで形成する時の状態を示す。各チップ１〜５、各
支持板６〜10、相互接続用導体板11、外部リード12〜20
の一部等が収容されていると共に、放熱板28が収容され
ているキャビティ（成形空所）29にゲート30から樹脂を
注入すると、矢印31で示すように樹脂が流れる。ゲート
30は上金型26と下金型27との境界部に設けられている。
即ちゲート30は樹脂封止体24の側面に対向する位置に設
けられている。相互接続用導体板11に隣接しているゲー
ト30から注入された樹脂はエミッタ接続用内部リード細
線22が延びる方向と同一方向に流れる。第３図及び第４
図で矢印31は樹脂の流れの方向を示すと共にその太さに
よって流れの量を示す。第３図に示す如く突出部25が設
けられている場合には、突出部25と外部リード20の相互
接続部20aとの対向間隔が狭いためにこれ等の間の樹脂
の流れが制限され、エミッタ接続用内部リード細線22に
対する悪影響が少なくなる。一方、第４図に示す如く突
出部25が設けられていない部分においては相互接続用導
体板11と外部リード20の相互接続部20aとの対向間隔が
十分に広いために、樹脂が良好に流れる。支持板６〜10
の下面側にも空所があるので、樹脂は支持板６〜10の上
面側から下面側へも流れる。樹脂封止体24における支持
板６〜10の下側の樹脂層は放熱を考慮して上側の樹脂層
よりも薄くする必要があるので、樹脂の流れは下側より
も上側で多い。
第５図〜第７図はエミッタ内部リード細線22のワイヤボ
ンディングを示す。まず、第５図に示すようにキャピラ
リ32のパイプから送り出されている直径38μｍのAu線33
に電気スパーク又は水素炎等でボール34を形成し、この
ボール34を約200℃〜250℃に加熱されているチップ３上
に第６図に示す如くキャピラリ32で押しつける。この時
キャピラリ32には超音波振動を加える。これにより、Au
線33の第１のボンディングが達成される。
ンディングを示す。まず、第５図に示すようにキャピラ
リ32のパイプから送り出されている直径38μｍのAu線33
に電気スパーク又は水素炎等でボール34を形成し、この
ボール34を約200℃〜250℃に加熱されているチップ３上
に第６図に示す如くキャピラリ32で押しつける。この時
キャピラリ32には超音波振動を加える。これにより、Au
線33の第１のボンディングが達成される。
次に、キャピラリ32を真上に移動して大きく引き回した
後に第７図に示す如く相互接続用導体板11上に移動し、
超音波振動を加えながらAu線33をキャピラリ32で相互接
続用導体板11におしつける。Au線33は超音波振動によっ
て部分的に溶融し、第２のボンディングが達成される。
しかる後、キャピラリ32を押し付けたままAu線33を引き
上げてAu線33を切断する。これにより、エミッタ接続用
内部リード細線22が得られる。
後に第７図に示す如く相互接続用導体板11上に移動し、
超音波振動を加えながらAu線33をキャピラリ32で相互接
続用導体板11におしつける。Au線33は超音波振動によっ
て部分的に溶融し、第２のボンディングが達成される。
しかる後、キャピラリ32を押し付けたままAu線33を引き
上げてAu線33を切断する。これにより、エミッタ接続用
内部リード細線22が得られる。
第５図〜第７図に示すワイヤボンディング方法は、狭義
にはネイルヘッドボンディングとステッチボンディング
との組み合わせであり、広義にはネイルヘッドボンディ
ングに属する方法である。チップ３に対して狭義のネイ
ルヘッドボンディングで内部リード細線22をボンディン
グし、相互接続用導体板11に狭義のステッチボンディン
グを行うと、第７図から明らかな如くステッチボンディ
ング側において内部リード細線22の高さが低くなり、外
部リード20の相互接続部20aに内部リード細線22が接触
しやすくなる。しかし、本実施例では突出部25によって
樹脂の流れを制限しているので、内部リード細線22の垂
れによる接触が防止される。
にはネイルヘッドボンディングとステッチボンディング
との組み合わせであり、広義にはネイルヘッドボンディ
ングに属する方法である。チップ３に対して狭義のネイ
ルヘッドボンディングで内部リード細線22をボンディン
グし、相互接続用導体板11に狭義のステッチボンディン
グを行うと、第７図から明らかな如くステッチボンディ
ング側において内部リード細線22の高さが低くなり、外
部リード20の相互接続部20aに内部リード細線22が接触
しやすくなる。しかし、本実施例では突出部25によって
樹脂の流れを制限しているので、内部リード細線22の垂
れによる接触が防止される。
第２図〜第７図では第３のパワートランジスタチップ３
に対する内部リード細線22の接続について述べたが、第
２のパワートランジスタチップ２に対する内部リード細
線22の接続、及び第１及び第４のパワートランジスタチ
ップ１、４に対する内部リード細線22の接続も同様に行
われ、同様な作用効果が得られる。
に対する内部リード細線22の接続について述べたが、第
２のパワートランジスタチップ２に対する内部リード細
線22の接続、及び第１及び第４のパワートランジスタチ
ップ１、４に対する内部リード細線22の接続も同様に行
われ、同様な作用効果が得られる。
［変形例］ 本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
次の変形が可能なものである。
（１）第８図及び第９図に示す如く突出部25の先端にプ
レス加工によって立上がり部分25aを設けてもよい。立
上がり部分25aは内部リード細線22が接触しても差し支
えない部分であるから、ここで内部リード細線22の垂れ
を阻止することができる。また、樹脂の流れがこの立上
がり部25aで阻止されるために、下方へ流れ込む樹脂を
制限することができ、内部リード細線22の垂れの防止効
果が大きくなる。なお、立上がり部25aを第９図におい
て右から左に進むに従って徐々に高くなるように形成
し、樹脂の流れの上方向の力を強め、内部リード細線22
の垂れを防いでもよい。
レス加工によって立上がり部分25aを設けてもよい。立
上がり部分25aは内部リード細線22が接触しても差し支
えない部分であるから、ここで内部リード細線22の垂れ
を阻止することができる。また、樹脂の流れがこの立上
がり部25aで阻止されるために、下方へ流れ込む樹脂を
制限することができ、内部リード細線22の垂れの防止効
果が大きくなる。なお、立上がり部25aを第９図におい
て右から左に進むに従って徐々に高くなるように形成
し、樹脂の流れの上方向の力を強め、内部リード細線22
の垂れを防いでもよい。
（２）内部リード細線21、22、23、はAu以外のAu合金、
Cu、Cu合金線等でもよい。
Cu、Cu合金線等でもよい。
（３）内部リード細線22の一端をチップ１〜５にボンデ
ィングせずに、支持板６〜10、又は回路基板上の電極に
ボンディングする場合にも適用可能である。
ィングせずに、支持板６〜10、又は回路基板上の電極に
ボンディングする場合にも適用可能である。
（４）相互接続用導体板11の突出部25を基準にして一方
の側の端面と他方の側の端面とが一直線上に位置しない
場合にも適用可能である。
の側の端面と他方の側の端面とが一直線上に位置しない
場合にも適用可能である。
第１図は本発明の実施例に係わる樹脂封止型混成集積回
路を示す平面図、 第２図は第１図の一部を示す拡大平面図、 第３図は第１図のIII−III線に対応する部分のモールド
時の状態を示す断面図、 第４図は第１図のIV−IV線に対応する部分のモールド時
の状態を示す断面図、 第５図、第６及び第７図はワイヤボンディング方法を説
明するための断面図、 第８図は変形例の突出部及びその近傍を示す平面図、 第９図は変形例の突出部及びその近傍を示す断面図であ
る。 １、２、３、４、…トランジスタチップ、５…モノリシ
ックICチップ、６、７、８、９、10…支持板、11…相互
接続用導体板、12〜20…非連結外部リード、21、22、2
3、…内部リード細線、24…樹脂封止体、25…突出部。
路を示す平面図、 第２図は第１図の一部を示す拡大平面図、 第３図は第１図のIII−III線に対応する部分のモールド
時の状態を示す断面図、 第４図は第１図のIV−IV線に対応する部分のモールド時
の状態を示す断面図、 第５図、第６及び第７図はワイヤボンディング方法を説
明するための断面図、 第８図は変形例の突出部及びその近傍を示す平面図、 第９図は変形例の突出部及びその近傍を示す断面図であ
る。 １、２、３、４、…トランジスタチップ、５…モノリシ
ックICチップ、６、７、８、９、10…支持板、11…相互
接続用導体板、12〜20…非連結外部リード、21、22、2
3、…内部リード細線、24…樹脂封止体、25…突出部。
Claims (1)
- 【請求項１】第１、第２及び第３の回路素子（１、２、
５）と、 一方の主面で前記第１の回路素子（１）を支持し、且つ
直線状に延びる第１の端面を有している第１の導電性支
持板（６）と、 一方の主面で前記第２の回路素子（２）を支持し、且つ
前記第１の端面と同一方向に延びる第２の端面を有し、
前記第１の導電性支持板（６）の隣りに配置されている
第２の導電性支持板（７）と、 一方の主面で前記第３の回路素子（５）を支持し、前記
第２の導電性支持板（７）を中心にして前記第１の導電
性支持板（６）とは反対側となるように前記第２の導電
性支持板（７）の隣りに配置されている第３の導電性支
持板（10）と、 前記第１及び第２の導電性支持板の前記第１及び第２の
端面に対して平行に延びる第３の端面を有している第１
の相互接続用導体板（11）と、 前記第１の相互接続用導体板（11）の前記第３の端面と
前記第２の導電性支持板（７）の前記第２の端面との間
に配置されて前記第１及び第２の端面と同一方向に延び
ている部分と前記第１の導電性支持板（６）の側面と前
記第２の導電性支持板（７）の側面との間に配置された
部分とを有している第２の相互接続用導体板（12a）
と、 前記第１の導電性支持板（６）に連結され、前記第１の
端面と反対側の端面から導出されている第１の連結外部
リード（6a）と、 前記第２の導電性支持板（７）に連結され、前記第２の
端面と反対側の端面から導出され、前記第１の連結外部
リード（6a）に平行に配置されている第２の連結外部リ
ード（7a）と、 前記第３の導電性支持板（10）に連結され、前記第１及
び第２の連結外部リード（6a、7a）に対して平行に配置
されている第３の連結外部リード（10a）と、 前記第１の相互接続用導体板（11）に一体に形成され、
前記第３の端面から前記第２の導電性支持板（７）の前
記第２の端面に向って突出している突出部（25）と、 前記第１の回路素子（１）と前記第１の相互接続用導体
板（11）とを電気的に接続している第１の内部リード細
線（22）と、 前記第２の回路素子（２）と前記第１の相互接続用導体
板（11）とを電気的に接続しており、且つ前記突出部
（25）が突出する方向と同一方向に延びていると共に前
記突出部（25）の先端の上及び前記第２の相互接続用導
体板（12a）の上を通るように配設されている第２の内
部リード細線（22）と、 前記第１の回路素子（１）と前記第２の相互接続用導体
板（12a）とを電気的に接続している第３の内部リード
細線（23）と、 前記第３の回路素子（５）と前記第２の相互接続用導体
板（12a）とを電気的に接続している第４の内部リード
細線（21）と、 前記第１、第２及び第３の回路素子（１、２、５）を支
持している前記第１、第２及び第３の導電性支持板
（６、７、10）の一方及び他方の主面、前記第１及び第
２の相互接続用導体板（11、12a）、及び前記第１、第
２、第３及び第４の内部リード細線（22、22、23、21）
を被覆している絶縁物封止体（24）と を備えた絶縁物封止型回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62090429A JPH0754841B2 (ja) | 1987-04-13 | 1987-04-13 | 絶縁物封止型回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62090429A JPH0754841B2 (ja) | 1987-04-13 | 1987-04-13 | 絶縁物封止型回路装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6309978A Division JP2601228B2 (ja) | 1994-11-18 | 1994-11-18 | 樹脂封止型回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63255953A JPS63255953A (ja) | 1988-10-24 |
| JPH0754841B2 true JPH0754841B2 (ja) | 1995-06-07 |
Family
ID=13998363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62090429A Expired - Fee Related JPH0754841B2 (ja) | 1987-04-13 | 1987-04-13 | 絶縁物封止型回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754841B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0741164Y2 (ja) * | 1989-09-26 | 1995-09-20 | 関西日本電気株式会社 | 半導体装置 |
| US5276352A (en) * | 1990-11-15 | 1994-01-04 | Kabushiki Kaisha Toshiba | Resin sealed semiconductor device having power source by-pass connecting line |
| JPH06151685A (ja) * | 1992-11-04 | 1994-05-31 | Mitsubishi Electric Corp | Ｍｃｐ半導体装置 |
| US5592020A (en) * | 1993-04-16 | 1997-01-07 | Kabushiki Kaisha Toshiba | Semiconductor device with smaller package having leads with alternating offset projections |
| JP3048496B2 (ja) * | 1993-04-16 | 2000-06-05 | 株式会社東芝 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62162840U (ja) * | 1986-04-02 | 1987-10-16 |
-
1987
- 1987-04-13 JP JP62090429A patent/JPH0754841B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63255953A (ja) | 1988-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7820486B2 (en) | Method of fabricating a semiconductor device having a heat sink with an exposed surface | |
| US7586180B2 (en) | Semiconductor packaging device comprising a semiconductor chip including a MOSFET | |
| KR100342589B1 (ko) | 반도체 전력 모듈 및 그 제조 방법 | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| US7385279B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
| JPH10313082A (ja) | 半導体装置とその製造方法 | |
| KR19990005508A (ko) | 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지 | |
| JPS62259450A (ja) | 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法 | |
| JP2509027B2 (ja) | 半導体装置 | |
| JPH0455341B2 (ja) | ||
| JPS60167454A (ja) | 半導体装置 | |
| JPH0754841B2 (ja) | 絶縁物封止型回路装置 | |
| JP2601228B2 (ja) | 樹脂封止型回路装置の製造方法 | |
| US6331738B1 (en) | Semiconductor device having a BGA structure | |
| JP3203228B2 (ja) | 半導体装置とその製造方法 | |
| JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0525236Y2 (ja) | ||
| KR940008340B1 (ko) | 반도체 장치용 리이드 프레임 | |
| JPH0622997Y2 (ja) | 絶縁物封止型半導体装置 | |
| JP2871575B2 (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JP3045940B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002076231A (ja) | リードフレーム、成形金型、及び半導体装置 | |
| JPS63107126A (ja) | 半導体装置 | |
| JPH0736436B2 (ja) | 絶縁物封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |