JP2002076231A - リードフレーム、成形金型、及び半導体装置 - Google Patents

リードフレーム、成形金型、及び半導体装置

Info

Publication number
JP2002076231A
JP2002076231A JP2000260673A JP2000260673A JP2002076231A JP 2002076231 A JP2002076231 A JP 2002076231A JP 2000260673 A JP2000260673 A JP 2000260673A JP 2000260673 A JP2000260673 A JP 2000260673A JP 2002076231 A JP2002076231 A JP 2002076231A
Authority
JP
Japan
Prior art keywords
lead
leads
support plate
branch
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000260673A
Other languages
English (en)
Other versions
JP3470690B2 (ja
Inventor
Yoichi Otsuka
洋一 大塚
Hisao Tomizawa
久夫 冨沢
Kazuyuki Tamura
和之 田村
Akira Hasegawa
晃 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2000260673A priority Critical patent/JP3470690B2/ja
Publication of JP2002076231A publication Critical patent/JP2002076231A/ja
Application granted granted Critical
Publication of JP3470690B2 publication Critical patent/JP3470690B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

(57)【要約】 【課題】 複数品種の半導体装置を同一の成形金型で作
成することを可能にするリードフレームを提供する。 【解決手段】 半導体素子を搭載するダイパッド３１
と、ダイパッド３１の一側縁３１Ａから延在された相対
的に電流容量の大きい連結リード３２と、ダイパッド３
１の一側縁３１Ａに配線部３３Ａが対峙するように連結
リード３２と並行に配置され、且つ相対的に電流容量の
小さい複数の非連結リード３３とを有するリードフレー
ム３０において、連結リード３２が中間部分で並列をな
すように複数の分岐リード部３２Ｃに分割され、分岐リ
ード部３２Ｃ及び非連結リード３３が同一幅寸法で且つ
同一間隔となるように設定した。このため、リード形態
の異なる半導体装置を同一の成形金型で作成することが
可能になる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子を搭載
するリードフレーム、このリードフレームに搭載された
半導体素子を樹脂封止するための成形金型、及び樹脂封
止された半導体素子からなる半導体装置に関する。
【０００２】
【従来の技術】パッケージングされた半導体装置を製造
する技術の１つとして、リードフレームに搭載（マウン
ト）された半導体素子を樹脂封止するトランスファモー
ルド法が知られている。このトランスファモールド法
は、一度に多量の成形が出来成形時間も短いため、量産
品を安価に作るのに適している。
【０００３】リードフレームは、周知の通り半導体素子
を１つずつマウントするリードパターン領域が多連状に
形成された金属製のリボンである。リードフレームの一
例としては、図１３に示すようなリードパターンを備え
るものがある。このリードフレーム１０は、半導体素子
がマウントされるダイパッド１１と、ダイパッド１１の
一側縁の一方から延在された（延長して形成された）連
結リード１２と、ダイパッド１１の一側縁部に沿ってダ
イパッド１１に対峙するように並行に配置された複数の
非連結リード１３とを備えている。ここで、連結リード
１２の幅は比較的広く設定され、非連結リードの幅は比
較的狭く設定されている。このようなリードパターンを
有するリードフレーム１０は、半導体素子の裏面側電極
とダイパッド１１とが接続されて連結リード１２が取出
電極として機能する半導体装置、例えば電力用半導体装
置の製造に利用することが出来、具体的には、電力用電
界効果トランジスタ（パワーＦＥＴ）などの半導体装置
に用いられている。
【０００４】このようなリードフレーム１０では、上記
したように、ダイパッド１１に例えばパワーＦＥＴなど
の半導体素子（チップ）の裏面側電極（例えばドレイン
電極）が半田を介して固着される。この場合、ダイパッ
ド１１では、半導体素子の裏面側電極と同電位となる。
したがって、連結リード１２は、取出用電極として用い
られることにより電流容量が相対的に大きくなるため、
上記したように比較的幅が広く設定されている。又、こ
の連結リード１２は、溶接によって外部端子に接続され
ることがある。このことからも連結リード１２は、非連
結リード１３に比べて幅広に形成されることが望まし
い。
【０００５】一方、複数の非連結リード１３は、ワイヤ
ボンディング工程でボンディングワイヤを介して半導体
素子の複数のチップ側ボンディングパッド（表面側電
極）に電気的に接続されるようになっている。なお、こ
れら複数の非連結リード１３の内の一部は、半導体素子
の電流容量の大きな表面側電極（例えばソース電極）に
も接続されるが、この場合、複数本の非連結リード１３
が１つの表面側電極の取出用電極として機能するため、
総じて１本当たりの非連結リード１３の電流容量は比較
的小さい。したがって、非連結リード１３は、上記した
ように比較的幅が狭く設定されている。
【０００６】又、図１３に示すように、このリードフレ
ーム１０では、互いに略平行をなす第１タイバー１４と
第２タイバー１５とを備えている。第１タイバー１４
は、連結リード１２及び非連結リード１３の中間部同士
を連結してリードフレーム１０の長さ方向に沿って形成
されている。ところで、連結リード１２及び非連結リー
ド１３は、この第１タイバー１４を境にして、ダイパッ
ド１１側に位置する第１のリード部分１６と、ダイパッ
ド１１と反対側に位置する第２の部分１７とからなる。
第２タイバー１５は、連結リード１２や非連結リード１
３の端部（ダイパッド１１と反対側の端部）同士を連結
してリードフレーム１０の長さ方向に沿って形成されて
いる。なお、この第２タイバー１５は、リードフレーム
１０の枠部材としての機能を有している。
【０００７】このようなリードフレーム１０を用いてパ
ッケージングされた半導体装置を製造するには、以下の
ような方法が行われる。即ち、上記したように半導体素
子がダイパッド１１の上にマウントされ、非連結リード
１３の先端部分と半導体素子の複数のチップ側ボンディ
ングパッド（表面側電極）とが例えば金（Ａｕ）線でワ
イヤボンディングされたリードフレーム１０を用意す
る。次いで、このリードフレーム１０を周知のトランス
ファモールド用のモールド金型にセットして樹脂封止を
行う。
【０００８】次に、図１４を用いてこの種の半導体装置
のトランスファモールド法に使用される従来の成形金型
２０の構成を説明する。この成形金型２０は、下金型２
１と上金型２２とからなる。
【０００９】下金型２１は、封止用樹脂が注入されるキ
ャビティを形成する凹部２３と、連結リード１２及び非
連結リード１３の第２のリード部分１７が載置される平
面部２４とを備えている。又、これら凹部２３と平面部
２４との境界部分には、連結リード１２と非連結リード
１３とに対応して形成された収容溝２５、２６が形成さ
れている。凹部２３には、リードフレーム１０のダイパ
ッド１１と、連結リード１２及び非連結リード１３の第
１のリード部分１６における収容溝２５、２６に収容さ
れない部分が収容されるようになっている。収容溝２５
は、幅広の連結リード部１２の幅寸法に合致する溝幅Ｗ
１で、リードフレーム１０の板厚と同一の深さに設定さ
れている。又、収容溝２６は、非連結リード１３の幅寸
法に合致する溝幅Ｗ２で、リードフレーム１０の板厚と
同一の深さに設定されている。これら収容溝２５、２６
に連結リード１２及び非連結リード１３が収容されるこ
とで、溝の両側部分がダムの機能を果たし、流入する封
止用樹脂が第１タイバー１４まで到達するのを防止する
ことが出来る。
【００１０】一方、上金型２２は、図１４に示すよう
に、下金型２１の凹部２３と合致する開口形状を有する
凹部２７と、リードフレーム１０における凹部２３に収
容されない部分に当接する平面部２８とを備えている。
又、上下金型２２、２１には、互いに接合されたとき
に、凹部２３、２７で形成されるキャビティ内へ封止用
樹脂を注入する湯口を形成する湯口用溝部２７Ａ、２３
Ａが形成されている。
【００１１】
【発明が解決しようとする課題】しかしながら、このよ
うなリードフレーム１０では、ダイパッド１１の一側縁
の一方側に連結リード１２が形成されているが、製品に
よっては連結リード１２の位置がダイパッド１１に対し
て異なる位置から延在されて形成されることがある。こ
のような場合、成形金型２０の下金型２１には、連結リ
ード１２の位置に合わせて幅広の収容溝２５の形成位置
をその都度変更して形成しなければならない。このた
め、従来の成形金型２０では、製品の種類が変わった場
合に共用することが出来ず、新たに成形金型を製造する
必要があった。このため、金型コストが嵩むと共に、成
形金型の交換作業が必要になり、生産コストが増加する
という問題点があった。
【００１２】本発明は上記課題を解決するためになされ
たものである。そこで、本発明の目的は、直接、支持板
（ダイパッド）から延在された相対的に幅広のリード
と、支持板に直接接触しない幅狭のリードとの配置が異
なっても、共通の成形金型を用いることが出来るリード
フレームを提供することにある。換言すれば、本発明
は、一種大量生産は固より、多品種を同一の成形金型で
作成することを可能にするリードフレームを提供するこ
とを目的としている。
【００１３】又、本発明の他の目的は、半導体素子をマ
ウントする支持板から延在された相対的に幅広のリード
と、支持板に直接接触しない幅狭のリードの位置が異な
る半導体装置の製造に共用することのできる成形金型を
提供することにある。
【００１４】更に、本発明の他の目的は、生産コストの
低い半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の特徴は、支持板（ダイパッド）の周
縁から延在された相対的に電流容量の大きい連結リード
と、支持板の周縁に端部が対峙するように連結リードと
並行に配置され、且つ相対的に電流容量の小さい複数の
非連結リードとを有するリードフレームに関する。即
ち、本発明の第１の特徴に係るリードフレームは、半導
体素子（半導体チップ）を搭載する支持板と、この支持
板の周縁に一端を接続した支持板接続部と、この支持板
接続部の他端に、自己の一端を並列接続した複数の分岐
リード部と、支持板の周縁にそれぞれの一端が離間して
対峙し、長手方向を分岐リード部に並行に配置した複数
の中間リード部とから少なくとも構成されている。そし
て、分岐リード部及び中間リード部は、それぞれ同一幅
寸法を有し、且つ同一ピッチで配列されていることが特
徴である。支持板（ダイパッド）と支持板接続部、或い
は支持板接続部と複数の分岐リード部とは金属学的に接
続され一体として形成されている。支持板接続部と複数
の分岐リード部とで、連結リードが構成される。一方、
複数の中間リード部により、各非連結リードが構成され
る。
【００１６】本発明の第１の特徴に係るリードフレーム
においては、連結リード及び非連結リードのそれぞれの
電流容量が異なっていても、連結リードをその中間部分
で複数の分岐リード部に分割しているので所望の電流容
量を確保できる。このような構成にしておけば、電流容
量の異なる連結リードと非連結リードとの相対的位置が
変更されても、同一の成形金型を共用して、樹脂封止
（トランスファーモールド）することが可能になる。こ
こで、半導体素子は、裏面側電極を有し、この裏面側電
極を介して半導体素子を支持板に電気的に接続される構
成とすれば、大電流を確保し、リードフレームの連結リ
ードに大電流を流すことが出来る。
【００１７】樹脂封止（トランスファーモールド）に際
しては、中間領域にある連結リードの複数の分岐リード
部、及び非連結リードの中間リード部それぞれが、成形
金型（以下の第３の特徴参照）の樹脂注入空間に近いシ
ール面に形成された中間リード部収容溝に、密に嵌合す
るようにしておけば良い。このような構成により、連結
リードや非連結リードに沿って樹脂が流出することを防
止できる。
【００１８】本発明の第２の特徴は、支持板（ダイパッ
ド）の周縁から延在された相対的に電流容量の大きい連
結リードと、支持板の周縁に端部が対峙するように連結
リードと並行に配置され、且つ相対的に電流容量の小さ
い複数の非連結リードとを有するリードフレームに関す
る。即ち、本発明の第２の特徴に係るリードフレーム
は、半導体素子（半導体チップ）を搭載する支持板と、
この支持板の周縁に一端を接続した支持板接続部と、こ
の支持板接続部の他端に、自己の一端を並列接続した複
数の分岐リード部と、支持板の周縁にそれぞれの一端が
離間して対峙し、長手方向を支持板接続部に並行に配置
した複数の配線部と、この複数の配線部のそれぞれの他
端に自己の一端を接続し、且つ長手方向を分岐リード部
と平行に配置した複数の中間リード部とから少なくとも
構成されている。そして、分岐リード部及び中間リード
部は、それぞれ同一幅寸法を有し、且つ同一ピッチで配
列されていることが特徴である。支持板（ダイパッド）
と支持板接続部、或いは支持板接続部と複数の分岐リー
ド部とは金属学的に接続され一体として形成されてい
る。支持板接続部と複数の分岐リード部とで、連結リー
ドが構成される。一方、複数の配線部とこの複数の配線
部のそれぞれに金属学的に接続された中間リード部によ
り、各非連結リードが一体として構成される。
【００１９】本発明の第２の特徴に係るリードフレーム
においては、連結リード及び非連結リードのそれぞれの
電流容量が異なっていても、連結リードをその中間部分
で複数の分岐リード部に分割しているので所望の電流容
量を確保できる。このような構成にしておけば、電流容
量の異なる連結リードと非連結リードとの相対的位置が
変更されても、同一の成形金型を共用して、樹脂封止
（トランスファーモールド）することが可能になる。こ
こで、半導体素子は、裏面側電極を有し、この裏面側電
極を介して半導体素子を支持板に電気的に接続される構
成とすれば、大電流を確保し、リードフレームの連結リ
ードに大電流を流すことが出来る。
【００２０】樹脂封止（トランスファーモールド）に際
しては、中間領域にある連結リードの複数の分岐リード
部、及び非連結リードの中間リード部それぞれが、成形
金型（以下の第３の特徴参照）の樹脂注入空間に近いシ
ール面に形成された中間リード部収容溝に、密に嵌合す
るようにしておけば良い。このような構成により、連結
リードや非連結リードに沿って樹脂が流出することを防
止できる。
【００２１】本発明の第３の特徴は、半導体素子を搭載
した支持板と、支持板の周縁から延在された連結リード
と、支持板の周縁に端部が対峙するように連結リードと
並行に配置された複数の非連結リードとを有するリード
フレームを封止用樹脂によりトランスファーモールドす
るための成形金型に関する。通常、連結リードの外側リ
ード部の幅寸法は、非連結リードの外側リード部の幅寸
法よりも広い。各外側リードの電流容量が異なるからで
ある。即ち、本発明の第３の特徴は、幅寸法が互いに異
なる複数の外側リード部を有するリードフレームに搭載
された半導体素子を樹脂封止するための成形金型の構造
を提供するものである。具体的には、封止用樹脂が注入
されるキャビティとして機能する下側凹部と、この下側
凹部の周辺において、一定の平面レベルを有して額縁状
に配置された下側シール面と、この下側シール面を介し
て下側凹部に隣接して配置され、下側シール面の平面レ
ベルより、外側リード部の厚さ分低い平面レベルを有す
る外側リード部載置平面と、下側凹部と外側リード部載
置平面との境界部分に位置する下側シール面において、
同一幅で一定ピッチで形成され、溝底面が外側リード部
載置平面と同一平面レベルとなる複数の中間リード部収
容溝とを少なくとも有する下金型を具備する。
【００２２】更に、この下側凹部と合致する開口形状を
有する上側凹部と、この上側凹部の周辺部に配置され、
下側凹部に収容されないリードフレームの部分及び下側
シール面に当接する上側シール面とを少なくとも有する
上金型を、上記下金型と組み合わせて用いる。
【００２３】本発明の第３の特徴に係る成形金型によれ
ば、樹脂注入空間（下側凹部）に近い下側シール面の一
部（一辺）に、連結リード及び非連結リードの中間部分
（中間リード）をそれぞれ収容する中間リード部収容溝
が同一幅寸法で且つ同一間隔で形成されている。このた
め、連結リード及び非連結リードのそれぞれの外側リー
ド部の幅寸法が互いに異なっている場合であってもい、
中間リード部を同一幅で同一ピッチで構成しておけば、
リードフレームにおける連結リードと非連結リードとの
位置が相対的に変更された場合でも、同一の成形金型を
用いて半導体装置を製造することが可能となる。連結リ
ード及び非連結リードのそれぞれの外側リード部の電流
容量が異なるので、連結リードは、第１及び第２の特徴
で述べたように、中間部分で並列に形成された複数の分
岐リード部に分割しておけば良い。つまり、連結リード
に対応した中間リード部収容溝は、分岐リード部の数だ
け並行に形成される。
【００２４】本発明の第４の特徴に係る半導体装置は、
支持板、この支持板に搭載された半導体素子、支持板の
周縁に一端を接続した支持板接続部、この支持板接続部
の他端に、自己の一端を並列接続した複数の分岐リード
部、支持板の周縁にそれぞれの一端が離間して対峙し、
且つ長手方向を分岐リード部と平行に配置した複数の中
間リード部、半導体素子の表面に配置された複数のチッ
プ側ボンディングパッドと複数の配線部のそれぞれの一
端とを互いに接続する複数の導電体、及び封止用樹脂と
から少なくとも構成されている。ここで、封止用樹脂
は、支持板、半導体素子、支持板接続部、複数の導電
体、複数の分岐リード部のそれぞれの一部、複数の中間
リード部のそれぞれの一部をモールドしている。又、複
数の分岐リード部及び複数の中間リード部は、それぞれ
同一幅寸法を有し、且つ同一ピッチで配列されているこ
とが、本発明の第４の特徴である。支持板接続部と複数
の分岐リード部とで、連結リードが構成される。一方、
複数の配線部とこの複数の配線部のそれぞれに接続され
た中間リード部により、非連結リードが構成される。
【００２５】このような本発明の第４の特徴に係る構成
では、リードフレームの連結リード及び非連結リードの
それぞれの電流容量が異なっていても、連結リードをそ
の中間部分で複数の分岐リード部に分割しているので所
望の電流容量を確保できる。この結果、複数の分岐リー
ド部及び複数の中間リード部は、それぞれ同一幅寸法
で、且つ同一ピッチで配列できるので、電流容量の異な
る連結リードと非連結リードとの相対的位置が変更され
ても、同一の成形金型を共用して、樹脂封止（トランス
ファーモールド）することが可能になる。樹脂封止（ト
ランスファーモールド）に際しては、上記の第３の特徴
で説明した成形金型を用い、複数の分岐リード部及び中
間リード部のそれぞれが中間リード部収容溝に密に嵌合
するようにしておけば良い。
【００２６】本発明の第４の特徴に係る半導体装置によ
れば、同一の成形金型を用いて、連結リードと非連結リ
ードとが相対的に位置の異なる品種を製造できるため、
半導体装置の低コスト化を図ることが出来る。
【００２７】本発明の第４の特徴に係る半導体装置にお
いて、支持板に搭載された「半導体素子」としては、例
えば絶縁ゲート型バイポーラトランジスタ（ＩＧＢ
Ｔ）、電力用電界効果トランジスタ（パワーＦＥＴ）、
電力用静電誘導トランジスタ（パワーＳＩＴ）、電力用
バイポーラトランジスタ（パワーＢＪＴ）、静電誘導サ
イリスタ（ＳＩサイリスタ）、ゲート・ターン・オフ・
サイリスタ（ＧＴＯサイリスタ）等の個別半導体素子、
若しくはこれらの個別半導体素子を集積化したパワーモ
ジュールやパワーＩＣ等が好適である。これらの半導体
素子は、裏面側電極と複数のチップ側ボンディングパッ
ド（表面側電極）とを備え、裏面側電極を介して支持板
に電気的に接続し、複数のチップ側ボンディングパッド
（表面側電極）が非連結リードの端部とボンディングワ
イヤで接続すれば良い。このようにすれば、裏面側電極
を複数のチップ側ボンディングパッド（表面側電極）よ
りも相対的に電流容量を大きくし、リードフレームの連
結リードに大電流を流すことが出来る。
【００２８】本発明の第５の特徴に係る半導体装置は、
支持板、この支持板に搭載された半導体素子、支持板の
周縁に一端を接続した支持板接続部、この支持板接続部
の他端に、自己の一端を並列接続した複数の分岐リード
部、支持板の周縁にそれぞれの一端が離間して対峙し、
長手方向を支持板接続部に並行に配置した複数の配線
部、半導体素子の表面に配置された複数のチップ側ボン
ディングパッドと複数の配線部のそれぞれの一端とを互
いに接続する複数の導電体、複数の配線部のそれぞれの
他端に自己の一端を接続し、且つ長手方向を分岐リード
部と平行に配置した複数の中間リード部、及び封止用樹
脂とから少なくとも構成されている。ここで、封止用樹
脂は、支持板、半導体素子、支持板接続部、複数の配線
部、複数の導電体、複数の分岐リード部のそれぞれの一
部、中間リード部のそれぞれの一部をモールドしてい
る。又、複数の分岐リード部及び複数の中間リード部
は、それぞれ同一幅寸法を有し、且つ同一ピッチで配列
されていることが、本発明の第５の特徴である。支持板
接続部と複数の分岐リード部とで、連結リードが構成さ
れる。一方、複数の配線部とこの複数の配線部のそれぞ
れに接続された中間リード部により、非連結リードが構
成される。
【００２９】このような本発明の第５の特徴に係る構成
では、リードフレームの連結リード及び非連結リードの
それぞれの電流容量が異なっていても、連結リードをそ
の中間部分で複数の分岐リード部に分割しているので所
望の電流容量を確保できる。この結果、複数の分岐リー
ド部及び複数の中間リード部は、それぞれ同一幅寸法
で、且つ同一ピッチで配列できるので、電流容量の異な
る連結リードと非連結リードとの相対的位置が変更され
ても、同一の成形金型を共用して、樹脂封止（トランス
ファーモールド）することが可能になる。樹脂封止（ト
ランスファーモールド）に際しては、上記の第３の特徴
で説明した成形金型を用い、複数の分岐リード部及び中
間リード部のそれぞれが中間リード部収容溝に密に嵌合
するようにしておけば良い。
【００３０】本発明の第５の特徴に係る半導体装置によ
れば、同一の成形金型を用いて、連結リードと非連結リ
ードとが相対的に位置の異なる品種を製造できるため、
半導体装置の低コスト化を図ることが出来る。
【００３１】本発明の第５の特徴に係る半導体装置にお
いて、支持板に搭載された「半導体素子」としては、例
えばＩＧＢＴ、パワーＦＥＴ、パワーＳＩＴ、パワーＢ
ＪＴ、ＳＩサイリスタ、ＧＴＯサイリスタ等の個別半導
体素子、若しくはこれらの個別半導体素子を集積化した
パワーモジュールやパワーＩＣ等が好適である。これら
の半導体素子は、裏面側電極と複数のチップ側ボンディ
ングパッド（表面側電極）とを備え、裏面側電極を介し
て支持板に電気的に接続し、複数のチップ側ボンディン
グパッド（表面側電極）が非連結リードの端部とボンデ
ィングワイヤで接続すれば良い。このようにすれば、裏
面側電極を複数のチップ側ボンディングパッド（表面側
電極）よりも相対的に電流容量を大きくし、リードフレ
ームの連結リードに大電流を流すことが出来る。
【００３２】
【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態に係るリードフレーム、成形金型、及び半導
体装置の詳細についてを説明する。以下の図面の記載に
おいて、同一又は類似の部分には同一又は類似の符号を
付している。但し、図面は模式的なものであり、厚みと
平面寸法との関係、各層の厚みの比率等は現実のものと
は異なることに留意すべきである。したがって、具体的
な厚みや寸法は以下の説明を参酌して判断すべきもので
ある。又図面相互間においても互いの寸法の関係や比率
が異なる部分が含まれていることは勿論である。
【００３３】（リードフレーム）図１は、本発明の実施
の形態に係るリードフレーム３０の要部（一部））を示
す平面図で、連続して長さ方向に配列された複数個のダ
イパッド３１の内の２個とその周辺のリードを示してい
る。このリードフレーム３０は、半導体素子がマウント
される支持板としての略矩形状のダイパッド３１と、ダ
イパッド３１における一側縁３１Ａの一方側から延在さ
れた連結リード３２と、ダイパッド３１の一側縁３１Ａ
に沿ってこのダイパッド３１に対して配線部３３Ａが対
峙するように配置された複数の非連結リード３３とで、
１ユニットを構成している。つまり、図１は２ユニット
分の平面図を示している。図１に示すように、連結リー
ド３２及び複数の非連結リード３３は、それぞれがリー
ドフレーム３０の各ユニットが連続する長さ方向に直交
する方向に向かって、互いに略平行をなすように配置さ
れている。
【００３４】各ユニットは、半導体素子（半導体チッ
プ）を搭載する（ダイパッド）３１、この支持板３１の
周縁に一端を接続した支持板接続部３２Ａ、この支持板
接続部３２Ａの他端に自己の一端を並列接続した複数の
分岐リード部３２Ｃとを有する。支持板（ダイパッド）
３１と支持板接続部３２Ａ、或いは支持板接続部３２Ａ
と複数の分岐リード部３２Ｃとは金属学的に接続され一
体として形成されている。図１においては、支持板接続
部３２Ａから二股に並列をなすように分かれて２つの分
岐リード部３２Ｃが形成されている。更に、各ユニット
は、支持板３１の周縁にそれぞれの一端が離間して対峙
し長手方向を支持板接続部３２Ａに並行に配置した複数
の配線部３３Ａ、及びこの複数の配線部３３Ａのそれぞ
れの他端に自己の一端を接続し且つ長手方向を分岐リー
ド部３２Ｃと平行に配置した複数の中間リード部３３Ｃ
とを有する。支持板接続部３２Ａと複数の分岐リード部
３２Ｃとは金属学的に接続され一体として形成されてい
る。
【００３５】なお、一定の場合は、図１に示す構成にお
いて、複数の配線部３３Ａを省略しても良い。この場合
は、ダイパッド３１の一側縁３１Ａに沿って、このダイ
パッド３１に対して、複数の中間リード部３３Ｃが配置
される。
【００３６】そして、本発明の実施の形態に係るリード
フレーム３０においては、図１に示すように、中間領域
Ａ３において、分岐リード部３２Ｃ及び中間リード部３
３Ｃは、それぞれ同一幅寸法Ｗを有し、且つ同一ピッチ
で規則的に配列されている。つまり、分岐リード部３２
Ｃ、及び中間リード部３３Ｃは、互いの間隔が同一の長
さＤになるように設定されている。この状態で、第１の
連結細条（第１タイバー）３４が、複数の分岐リード部
３２Ｃ及び複数の中間リード部３３Ｃの長手方向に直交
する方向に伸延している。この第１の連結細条３４は、
複数の分岐リード部３２Ｃ及び複数の中間リード部３３
Ｃのそれぞれの他端に金属学的に接続されている。この
ため、二股に並列をなすように分かれた２つの分岐リー
ド部３２Ｃは、第１タイバー３４に金属学的に接続され
る。
【００３７】複数の中間リード部３３Ｃの長手方向をそ
れぞれ伸延する方向において、複数の非連結リード用外
部リード部３３Ｂが、第１の連結細条３４に自己の一端
を金属学的に接続している。複数の分岐リード部３２Ｃ
を集合するように複数の分岐リード部３２Ｃの最近接位
置において、単一の連結リード用外部リード部３２Ｂ
が、第１の連結細条３４に自己の一端を金属学的に接続
している。この単一の連結リード用外部リード部３２Ｂ
は、複数の非連結リード用外部リード部３３Ｂと平行に
配置されている。ここで、連結リード用外部リード部３
２Ｂの電流容量は、複数の非連結リード用外部リード部
３３Ｂのそれぞれの電流容量よりも大きくなるように設
定されている。このため、図１に示すように、連結リー
ド用外部リード部３２Ｂのストライプ幅Ｗ３は、複数の
非連結リード用外部リード部３３Ｂのそれぞれのストラ
イプ幅Ｗ４よりも大きい。
【００３８】このようにして、本発明の実施の形態に係
るリードフレーム３０においては、支持板接続部３２
Ａ、複数の分岐リード部３２Ｃ、第１の連結細条３４の
一部及び連結リード用外部リード部３２Ｂで、電流容量
の大きい連結リード３２が構成されている。一方、複数
の配線部３３Ａ、複数の中間リード部３３Ｃ、複数の第
１の連結細条３４の一部、及び複数の非連結リード用外
部リード部３３Ｂにより、複数の非連結リードが構成さ
れているが、個々の非連結リードの電流容量は、連結リ
ード３２よりも小さい。
【００３９】本発明の実施の形態に係るリードフレーム
３０においては、更に、複数の非連結リード用外部リー
ド部３３Ｂ及び連結リード用外部リード部３２Ｂのそれ
ぞれの他端には、第２の連結細条（第２タイバー）３５
が金属学的に接続されている。第２の連結細条３５は、
複数の非連結リード用外部リード部３３Ｂの長手方向に
直交する方向に伸延している。連結リード３２及び複数
の非連結リード３３を中間領域Ａ３において互いに接続
する第１タイバー（第１の連結細条）３４と、第２タイ
バー（第２の連結細条）３５とは、互いに平行である。
つまり、第１タイバー（第１の連結細条）３４と第２タ
イバー（第２の連結細条）３５とは、共に各ユニットが
連続する長さ方向に伸延している。このため、連結リー
ド３２及び非連結リード３３が形成される領域は、図１
に示すように、第１タイバー３４を境にして、第１の領
域Ａ１と第２の領域Ａ２とに分けられる。
【００４０】本発明の実施の形態に係るリードフレーム
３０は、いずれも打ち抜き成形やエッチング等で所定の
形状にパターニングされたされた金属板材、例えばアル
ミニウム（Ａｌ）、銅（Ｃｕ）、Ｃｕ−Ｆｅ，Ｃｕ−Ｃ
ｒ，Ｃｕ−Ｎｉ−Ｓｉ，Ｃｕ−Ｓｎ等の銅合金、Ｎｉ−
Ｆｅ、Ｆｅ−Ｎｉ−Ｃｏ等のニッケル・鉄合金、或いは
銅とステンレスの複合材料等を用いることが可能であ
る。更に、これらの金属にニッケル（Ｎｉ）メッキや金
（Ａｕ）メッキ等を施したものなどから構成しても良
い。
【００４１】このようなリードフレーム３０は、半導体
素子の裏面側電極とダイパッド３１とが接続されて連結
リード３２が取出電極として機能する半導体装置、例え
ば電力用半導体装置の製造に利用することが出来る。
【００４２】（成形金型）次に、本発明の実施の形態に
係る半導体装置の製造方法に用いるモールド成形金型に
付いて説明する。図４に示すモールド成形金型６０は、
下金型６１と上金型６２とからなる。下金型６１は、封
止用樹脂が注入される空間としてのキャビティを形成す
る下側凹部６３と、連結リード用外側リード部３２Ｂ及
び非連結リード用外側リード部３３Ｂが載置される外側
リード部載置平面６４とを備えている。下側凹部６３の
周辺には、一定の平面レベルを有した額縁状の下側シー
ル面６９が形成されている。外側リード部載置平面６４
は、下側シール面６９の平面レベルより、連結リード用
外側リード部３２Ｂ及び非連結リード用外側リード部３
３Ｂの厚さ分低い平面レベルを有する。
【００４３】又、これら下側凹部６３と外側リード部載
置平面６４との境界部分に位置する下側シール面６９に
は、溝底面６５Ａが外側リード部載置平面６４と同一平
面レベルとなる複数の中間リード部収容溝６５が形成さ
れている。つまり、これら中間リード部収容溝６５の溝
深さは、リードフレーム３０の板厚寸法と同一に設定さ
れている。この複数の中間リード部収容溝６５は、同一
幅で、一定ピッチで（等間隔に）形成されている。そし
て、中間リード部収容溝６５には、連結リード３２と非
連結リード３３における中間領域Ａ３（図１参照）に位
置する部分、即ち、複数の分岐リード部３２Ｃ及び複数
の中間リード部３３Ｃが収容されるようになっている。
又、これら中間リード部収容溝６５の幅寸法は、複数の
分岐リード部３２Ｃ及び複数の中間リード部３３Ｃと同
一の幅寸法Ｗに設定されている。より具体的には、製造
精度や嵌合時に機械的に許容される遊び寸法（マージ
ン）、例えば１０〜２００μｍ程度寸法を複数の分岐リ
ード部３２Ｃ及び複数の中間リード部３３Ｃの幅寸法Ｗ
に付加して設定されている。又、それぞれの中間リード
部収容溝６５の両側の突部６６の上面は、中間リード部
収容溝６５に、複数の分岐リード部３２Ｃ及び複数の中
間リード部３３Ｃが収容されときに、これらリードの上
面と面一となるように平面に形成されている。
【００４４】このようにして、下側凹部６３には、リー
ドフレーム３０のダイパッド３１と、連結リード３２及
び非連結リード３３における第１の領域Ａ１に位置し、
且つ中間リード部収容溝６５に収容されない部分が配置
されるようになっている。
【００４５】一方、上金型６２は、図４に示すように、
下金型６１の下側凹部６３と合致する開口形状を有する
上側凹部６７と、リードフレーム３０における下側凹部
６３に収容されない部分に当接する上側シール面と６８
とが形成されている。又、上下金型６２、６１には、互
いに接合されたときに、凹部６７、６３で形成されるキ
ャビティ内へ封止用樹脂を注入する湯口を形成する湯口
用溝部６７Ａ、６３Ａが形成されている。これら中間リ
ード部収容溝６５に、複数の分岐リード部３２Ｃ及び複
数の中間リード部３３Ｃが収容されることで、突部６６
がダムの機能を果たし、流入する封止用樹脂が第１タイ
バー３４まで到達するのを防止することが出来る。
【００４６】（半導体装置）本発明の実施の形態に係る
半導体装置は、図９及び図１０に示すように、支持板
（ダイパッド）３１、この支持板３１に搭載された半導
体素子（半導体チップ）４０、支持板３１の周縁に一端
を金属学的に接続した支持板接続部３２Ａ、この支持板
接続部３２Ａの他端に、自己の一端を金属学的に並列接
続した複数の分岐リード部３２Ｃ、支持板３１の周縁に
それぞれの一端が離間して対峙し、長手方向を支持板接
続部３２Ａに並行に配置した複数の配線部３３Ａ、半導
体素子４０の表面に配置された複数のチップ側ボンディ
ングパッド４２と複数の配線部３３Ａのそれぞれの一端
（リード側ボンディングパッド）とを互いに接続する複
数の導電体（ボンディングワイヤ）５０、複数の配線部
３３Ａのそれぞれの他端に自己の一端を金属学的に接続
し、且つ長手方向を分岐リード部３２Ｃと平行に配置し
た複数の中間リード部３３Ｃ、及び封止用樹脂７０とか
ら少なくとも構成されている。
【００４７】なお、図９及び図１０に示す構成におい
て、複数の配線部３３Ａが省略され、ダイパッド３１の
一側縁３１Ａに沿って、複数の中間リード部３３Ｃが配
置される場合は、導電体（ボンディングワイヤ）５０
は、半導体素子４０の表面に配置された複数のチップ側
ボンディングパッド４２と複数の中間リード部３３Ｃと
を互いに接続する。即ち、複数の中間リード部３３Ｃの
それぞれが、リード側ボンディングパッドとして機能す
る。
【００４８】ここで、封止用樹脂７０は、支持板３１、
半導体素子４０、支持板接続部３２Ａ、複数の配線部３
３Ａ、複数の導電体５０、複数の分岐リード部３２Ｃの
それぞれの一部、中間リード部３３Ｃのそれぞれの一部
をモールドしている。又、複数の分岐リード部３２Ｃ及
び複数の中間リード部３３Ｃは、それぞれ同一幅寸法を
有し、且つ同一ピッチで配列されている。更に、図９に
示すように、複数の中間リード部３３Ｃの長手方向をそ
れぞれ伸延する方向において、複数の中間リード部３３
Ｃに、複数の非連結リード用外部リード部３３Ｂの自己
の一端が電気的に接続されている。そして、複数の分岐
リード部３２Ｃを集合するように複数の分岐リード部３
２Ｃの最近接位置において、単一の連結リード用外部リ
ード部３２Ｂが複数の分岐リード部３２Ｃに自己の一端
を電気的に接続している。この単一の連結リード用外部
リード部３２Ｂは、複数の非連結リード用外部リード部
３３Ｂと平行に配置されている。支持板接続部３２Ａ、
この支持板接続部３２Ａに金属学的に接続された複数の
分岐リード部３２Ｃ、及びこれらの複数の分岐リード部
３２Ｃに金属学的に接続された連結リード用外部リード
部３２Ｂとで１本の連結リード３２が構成される。一
方、複数の配線部３３Ａ、この複数の配線部３３Ａのそ
れぞれに金属学的に接続された中間リード部３３Ｃ、及
びこの複数の中間リード部３３Ｃのそれぞれに金属学的
に接続された複数の非連結リード用外部リード部３３Ｂ
により、複数本の非連結リード３３が構成される。本発
明の実施の形態に係る半導体装置において、連結リード
用外部リード部３２Ｂの電流容量は、複数の非連結リー
ド用外部リード部３３Ｂのそれぞれの電流容量よりも大
きい。即ち、連結リード３２の電流容量は、複数の非連
結リード３３のそれぞれの電流容量よりも大きい。この
ため、連結リード用外部リード部３２Ｂのストライプ幅
は、複数の非連結リード用外部リード部３３Ｂのそれぞ
れのストライプ幅よりも大きくなる。しかし、複数本の
分岐リード部３２Ｃを採用することにより、分岐リード
部３２Ｃ及び中間リード部３３Ｃは、それぞれ同一幅寸
法に設定されている。
【００４９】具体的には、複数のチップ側ボンディング
パッド４２は、例えば、半導体素子（半導体チップ）４
０の素子形成面に形成された１×１０１８ｃｍ−３〜１
×１０２１ｃｍ−３程度のドナー若しくはアクセプタが
ドープされた複数の高不純物密度領域（ソース領域／ド
レイン領域、若しくはエミッタ領域／コレクタ領域等）
等にそれぞれ、接続されている。そして、この複数の高
不純物密度領域にオーミック接触するように、アルミニ
ウム（Ａｌ）、若しくはアルミニウム合金（Ａｌ−Ｓ
ｉ，Ａｌ−Ｃｕ−Ｓｉ）等の金属からなる複数の電極層
が形成されている。そしてこの複数の電極層の上部に
は、酸化膜（ＳｉＯ２)、ＰＳＧ膜、ＢＰＳＧ膜、窒化
膜（Ｓｉ３Ｎ４)、或いはポリイミド膜等からなるパッ
シベーション膜が形成されている。そして、パッシベー
ション膜の一部に複数の電極層を露出するように複数の
開口部（窓部）を設け、複数のチップ側ボンディングパ
ッド４２を構成している。或いは、複数の電極層と金属
配線で接続された他の金属パターンとして、複数のチッ
プ側ボンディングパッド４２を形成してもかまわない。
又、ＭＯＳＦＥＴ等であれば、ポリシリコンゲート電極
にアルミニウム（Ａｌ）、若しくはアルミニウム合金
（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）等の金属からなる複
数のチップ側ボンディングパッド４２を形成することが
可能である。或いは、複数のポリシリコンゲート電極に
接続されたゲート配線等の複数の信号線を介して、他の
複数のチップ側ボンディングパッド４２を設けても良
い。ポリシリコンからなるゲート電極の代わりに、タン
グステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）
等の高融点金属、これらのシリサイド（ＷＳｉ２，Ｔｉ
Ｓｉ２，ＭｏＳｉ２）等、或いはこれらのシリサイドを
用いたポリサイド等からなるゲート電極でもかまわな
い。そして、半導体素子４０は、微細パターンが配設さ
れた表面部を上側に向けたフェイスアップ方式で支持板
３１の表面上に取り付けられている（実装されてい
る）。
【００５０】チップ側ボンディングパッド４２と複数リ
ード側ボンディングパッド３３Ａとを互いに接続する導
電体５０としてのボンディングワイヤは、直径５０〜３
００μｍΦの金（Ａｕ）線、アルミニウム（Ａｌ）線等
を用いれば良い。或いは、幅１０００〜３００μｍの金
（Ａｕ）リボンやアルミニウム（Ａｌ）リボン等を用い
ても良く、ビームリード方式や、ＴＡＢテープで接続し
ても良い。半導体素子４０は、裏面側電極４１を備え、
裏面側電極４１を介して支持板３１に電気的に接続して
いる。このようにすれば、裏面側電極４１を複数のチッ
プ側ボンディングパッド（表面側電極）４２のそれぞれ
よりも相対的に電流容量を大きくし、連結リード３２に
大電流を流すことが出来る。
【００５１】図１０は、封止用樹脂７０で形成されたパ
ッケージの一側面より突出する連結リード３２及び非連
結リード３３をガルウィングタイプに折り曲げた状態を
示している。即ち、パッケージの一側面より突出した分
岐リード部３２Ｃ及び中間リード部３３Ｃが、パッケー
ジの一側面に沿うように折り曲げられ、更に連結リード
用外部リード部３２Ｂ及び複数の非連結リード用外部リ
ード部３３Ｂが再度逆方向に折り曲げられている。但
し、仕様により、パッケージの一側面より突出した連結
リード３２及び非連結リード３３の部分はストレート形
状でもかまわない。
【００５２】このような本発明の実施の形態に係る半導
体装置の構成では、複数の分岐リード部３２Ｃ及び複数
の中間リード部３３Ｃは、それぞれ同一幅寸法で、且つ
同一ピッチで配列できるので、電流容量の異なる連結リ
ード３２と非連結リード３３との相対的位置が変更され
ても、同一の成形金型を共用して、樹脂封止（トランス
ファーモールド）することが可能になる。樹脂封止（ト
ランスファーモールド）に際しては、図４に示した成形
金型６０を用い、複数の分岐リード部３２Ｃ及び中間リ
ード部３３Ｃのそれぞれが中間リード部収容溝６５に密
に嵌合するようにしておけば良い。このように、同一の
成形金型６０を用いて、連結リード３２と非連結リード
３３とが相対的に位置の異なる品種を製造できるため、
種々の半導体装置の低コスト化を図ることが出来る。
【００５３】又、連結リード３２及び非連結リード３３
のそれぞれの電流容量が異なっていても、連結リード３
２をその中間部分で複数の分岐リード部３２Ｃに分割し
ているので所望の電流容量を確保できる。
【００５４】（半導体装置の製造方法）次に、上記した
リードフレーム３０及びモールド成形金型６０を用いて
パッケージングされた半導体装置を製造する方法につい
て説明する。
【００５５】（イ）まず、リードフレーム３０を図示し
ないボンディング装置にセットして、ダイパッド３１上
に、図２に示すような、裏面側電極４１を有する、例え
ばパワーＦＥＴチップなどの半導体素子４０をマウント
する。このとき、半導体素子４０の裏面側電極（例えば
ドレイン電極）４１を半田を介してダイパッド３１に接
続する。なお、図２に示すように、半導体素子４０表面
の側縁部に沿って表面側電極（チップ側ボンディングパ
ッド）４２が複数個配列されている。
【００５６】（ロ）次に、半導体素子４０がマウントさ
れたリードフレーム３０をワイヤボンディング装置にセ
ットして、図３に示すように、表面側電極４２と、これ
ら表面側電極４２のそれぞれに対応する、非連結リード
３３の配線部（リード側ボンディングパッド）３３Ａと
を金（Ａｕ）線などのボンディングワイヤ５０でボンデ
ィングして電気的に接続させる。
【００５７】（ハ）その後、図４に示すような成形金型
６０に、ワイヤボンディングが施されたリードフレーム
３０をセットしてトランスファモールド法を行う。図５
は、下金型６１にリードフレーム３０をセットした状態
を示している。同図に示すように、複数の分岐リード部
３２Ｃ及び複数の中間リード部３３Ｃは、上記した寸法
設定によって、中間リード部収容溝６５に密に嵌合され
る。このようにリードフレーム３０をセットした下金型
６１の上に、上金型６２を被せることにより、モールド
成形の準備が完了する。
【００５８】（ニ）その後、図６及び図７に示すよう
に、上下金型６２、６１の湯口用溝部６７Ａ、６３Ａと
で形成された湯口から溶融した封止用樹脂７０を、凹部
６７、６３で形成されるキャビティ内へ注入し、固化さ
せる。なお、図６は図５のＡ−Ａ断面に相当する断面
図、図７は図５のＢ−Ｂ断面に相当する断面図である。
【００５９】（ホ）次いで、成形金型６０からリードフ
レーム３０を取り出し、図８において一点鎖線で示すカ
ッティングラインに沿って、リードフレーム３０のカッ
ティングを行う。この結果、図９及び図１０に示すよう
な半導体装置８０が得られる。
【００６０】このようにして製造された半導体装置８０
は、ダイパッド３１から延在された連結リード３２が、
一側面近傍の内外で２本の分岐リード部３２Ｃに分割さ
れており、これら分岐リード部３２Ｃが、非連結リード
３３の中間リード部３３Ｃの間隔と幅寸法を同一として
いるため、上述した成形金型６０を用いて製造すること
を可能にしている。
【００６１】本発明の実施の形態では、リードフレーム
３０の連結リード３２と非連結リード３３における中間
領域３に位置する部分を、同一幅寸法、同一間隔に設定
したことにより、成形金型６０の構造を簡略化すること
が出来る。このため、リードフレーム３０における連結
リード３２の位置が非連結リード３３に対して変更され
た場合でも、等間隔及び同一幅寸法の条件を満たす限
り、成形金型６０を新たに作成する必要がなくなり、成
形金型のコストやモールドプレスに要するコストを削減
することが可能となる。
【００６２】（リードフレームの変形例）ここで、上記
した成形金型６０に、連結リードの位置が異なる他のリ
ードフレームを適用した場合について、図１１と図１２
とに示すリードフレームの変形例を用いて説明する。な
お、図１１及び図１２に示すリードフレーム９０、１０
０において、本発明の実施の形態で用いたリードフレー
ム３０と同一機能を果たす部分には、同一の符号を付し
て説明を省略する。
【００６３】図１１に示すリードフレーム９０は、連結
リード３２がダイパッド３１の一側縁３１Ａにおける他
方側から延在されている。複数の非連結リード３３は、
上記した実施の形態と同様にダイパッド３１の一側縁３
１Ａに沿って、配線部３３Ａが対峙するように配置され
ている。このリードフレーム９０においても、連結リー
ド３２の分岐リード部３２Ｃは、側方に配置される非連
結リード３３の中間リード部３３Ｃと、同一幅寸法Ｗ、
同一間隔に設定されるため、図４に示した下金型６１の
中間リード部収容溝６５に、中間リード部３３Ｃと同等
に収容される。このため、成形金型６０を用いてモール
ド成形を行うことが可能となる。
【００６４】図１２に示すリードフレーム１００は、連
結リード３２がダイパッド３１の一側縁３１Ａにおける
中央部から延在されている。複数の非連結リード３３
は、上記した実施の形態と同様にダイパッド３１の一側
縁３１Ａに沿って、連結リード３２の両側で、配線部３
３Ａが対峙するように配置されている。このリードフレ
ーム１００においても、連結リード３２の分岐リード部
３２Ｃは、側方に配置される非連結リード３３の中間リ
ード部３３Ｃと、同一幅寸法Ｗ、同一間隔に設定される
ため、図４に示した下金型６１の中間リード部収容溝６
５に、中間リード部３３Ｃと同等の条件で収容される。
このため、成形金型６０を用いてリードフレーム１００
に対してモールド成形を行うことが可能となる。
【００６５】なお、図１１及び図１２に示す構成におい
て、複数の配線部３３Ａを省略しても良い。この場合
は、ダイパッド３１の一側縁３１Ａに沿って、このダイ
パッド３１に対して、複数の中間リード部３３Ｃが配置
される。そして、導電体（ボンディングワイヤ）５０
は、半導体素子４０の表面に配置された複数のチップ側
ボンディングパッド４２と複数の中間リード部３３Ｃと
を互いに接続する。即ち、複数の中間リード部３３Ｃの
それぞれが、リード側ボンディングパッドとして機能す
る。
【００６６】（その他の実施の形態）上記のように、本
発明の実施の形態の開示の一部をなす論述及び図面はこ
の発明を限定するものであると理解すべきではない。こ
の開示から当業者には様々な代替実施の形態、実施例及
び運用技術が明らかとなろう。例えば、上記の本発明の
実施の形態では、ダイパッド３１の一端縁３１Ａ側のみ
に、連結リード３２や非連結リード３３が平行をなして
並ぶように配置し、その結果、製造される半導体装置８
０がパッケージの片側にリードが配列されたＳＩＰ（シ
ングル・インライン・パッケージ：Single In-Line Pac
kage）タイプとなる場合について説明したが、ダイパッ
ド３１の両側に非連結リード３３が並ぶＤＩＰ（デュア
ル・インライン・パッケージ：Dual In-Line Package）
タイプなどにも適用が可能である。
【００６７】又、上記の本発明の実施の形態では、リー
ドフレームを用いて半導体装置８０を作成したが、例え
ばポリイミドテープに導体パターンを形成したテープキ
ャリヤを用いた半導体装置にも本発明を適用することが
可能である。この場合でも、複数品種の半導体装置を同
一の成形金型を用いて製造することが可能となる。
【００６８】更に、上記の本発明の実施の形態では、ダ
イパッド３１の上にマウントする半導体素子４０として
パワーＦＥＴを、主に説明したが、この他に、例えばＩ
ＧＢＴ、パワーＳＩＴ、パワーＢＪＴ、ＧＴＯサイリス
タなど各種の裏面側電極を備える個別半導体素子を適用
することが可能である。若しくはこれらの個別半導体素
子を集積化したパワーモジュールやパワーＩＣ等にも適
用することが可能である。
【００６９】そして、半導体素子４０は、微細パターン
が配設された表面部を下側に向けたフェイスダウン（フ
リップチップ）方式で支持板３１の表面上に取り付けて
も良い。フリップチップ構造の場合は、これらのチップ
側ボンディングパッド４２は、必ずしも、半導体素子
（半導体チップ）４０の周辺部に配置されている必要は
なく、導電体５０は、ボンディングワイヤの代わりに、
半田ボール、金（Ａｕ）バンプ、銀（Ａｇ）バンプ、銅
（Ｃｕ）バンプ、ニッケル／金（Ｎｉ−Ａｕ）バンプ、
或いはニッケル／金／インジウム（Ｎｉ−Ａｕ−Ｉｎ）
バンプ等が使用可能である。半田ボールとしては、直径
１００μｍ乃至２５０μｍ、高さ５０μｍ乃至２００μ
ｍの錫（Ｓｎ）：鉛（Ｐｂ）＝６：４の共晶半田等が使
用可能である。或いは、Ｓｎ：Ｐｂ＝５：９５の半田で
も良い。
【００７０】図９及び図１０に関連して、半導体素子４
０は、裏面側電極４１を備え、裏面側電極４１を介して
支持板３１に電気的に接続されていると説明した。しか
しながら、支持板３１の表面に固着された回路基板を更
に備え、半導体素子４０は回路基板を介して支持板３１
に固着されるようにしても良い。回路基板としては、
は、ポリエチレン・テレフタレート（ＰＥＴ）やポリイ
ミド基板等のフレキシブル基板でも良く、セラミックス
基板等のリジットの基板でも良い。リジットの基板とし
ては、ＡＮＳＩのＦＲ−４グレードの基板等のガラス繊
維で強化したエポキシ樹脂基板でも良い。その他、ＰＷ
Ｂ、ＦＰＣなどの実装基板が使用可能である。
【００７１】半導体素子４０が、回路基板を介して支持
板３１に固着される場合は、必ずしも、半導体素子４０
は、裏面側電極４１を備えている必要はない。即ち、半
導体素子４０の表面に形成されたチップ側ボンディング
パッド４２と支持板接続部３２Ａとを導電体（ボンディ
ングワイヤ）で接続しても良い。或いは、半導体素子４
０が裏面側電極４１を備える場合で、裏面側電極４１を
介して半導体素子４０の特定の主電極領域と回路基板上
の特定の配線とが電気的に接続され、この回路基板上の
特定の配線と支持板接続部３２Ａとを導電体で接続する
ような構成でも良い。
【００７２】又、上記の本発明の実施の形態では、連結
リード３２を２つの分岐リード部３２Ｃを連結する形態
としたが、３つ以上の分岐リード部を備える構成として
も勿論良い。この場合も、他の非連結リードと同様の幅
寸法及び間隔に設定すれば良い。
【００７３】更に、上記の本発明の実施の形態では、下
金型６１のみに中間リード部収容溝６５を形成したが、
接合により中間リード部３３Ｃ及び分岐リード部３２Ｃ
が収容される溝が形成される構成であれば、上金型６２
側に中間リード部収容溝６５が形成されても良いし、上
下金型６２、６１の両方に接合される溝を形成しても良
い。
【００７４】このように、本発明はここでは記載してい
ない様々な実施の形態等を含むことは勿論である。した
がって、本発明の技術的範囲は上記の説明から妥当な特
許請求の範囲に係る発明特定事項によってのみ定められ
るものである。
【００７５】
【発明の効果】以上の説明から明らかなように、本発明
によれば、支持板から延在された連結リードと、支持板
に対峙するように配置・形成される非連結リードとの位
置が相対的に変更されても、同一の成形金型を用いて樹
脂封止することが出来るリードフレームを提供すること
が出来る。
【００７６】又、本発明によれば、多品種のリードフレ
ームを扱うことのできる成形金型を提供することが出来
る。又、リードフレームの配列や形態が変更されても、
金型交換を行う必要がないため、成形に伴う作業コスト
を低減できるという効果がある。
【００７７】更に、本発明によれば、リードフレームの
配列や形態が変更されても、成形金型の追加コストを抑
えることが出来るため、低コストな半導体装置を提供す
ることが出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るリードフレームを示
す要部平面図である。
【図２】本発明の実施の形態に係る半導体装置の製造工
程を示す要部平面図（その１）である。
【図３】本発明の実施の形態に係る半導体装置の製造工
程を示す要部平面図（その２）である。
【図４】本発明の実施の形態に係る成形金型を示す斜視
図である。
【図５】本発明の実施の形態に係る半導体装置の製造工
程を示す要部平面図（その３）で、下金型にリードフレ
ームをセットした状態を示す図である。
【図６】図５のＡ−Ａ断面に相当する樹脂注入後の成形
金型の断面図である。
【図７】図５のＢ−Ｂ断面に相当する樹脂注入後の成形
金型の断面図である。
【図８】本発明の実施の形態に係る半導体装置の製造工
程を示す要部平面図（その４）で、樹脂封止後に、成形
金型からリードフレームを取り出した状態を示すであ
る。
【図９】本発明の実施の形態に係る半導体装置の平面図
である。
【図１０】本発明の実施の形態に係る半導体装置のリー
ド部を折り曲げた状態を示す斜視図である。
【図１１】本発明の実施の形態に係るリードフレームの
変形例を示す要部平面図である。
【図１２】本発明の実施の形態に係るリードフレームの
他の変形例を示す要部平面図である。
【図１３】従来のリードフレームを示す要部平面図であ
る。
【図１４】従来の成形金型を示す斜視図である。
【符号の説明】
Ａ３ 中間領域 ３０ リードフレーム ３１ ダイパッド（支持板） ３１Ａ 一側縁（支持板周縁） ３２ 連結リード ３２Ｃ 分岐リード部 ３３ 非連結リード ３３Ａ 配線部 ３３Ｃ 中間リード部 ４０ 半導体素子 ４１ 裏面側電極 ４２ 表面側電極 ５０ ボンディングワイヤ ６０ 成形金型 ６３ 下側凹部（樹脂注入空間） ６４ 外側リード部載置平面 ６５ 中間リード部収容溝 ６７ 上側凹部（樹脂注入空間） ６８ 上側シール面 ６９ 下側シール面 ７０ 封止用樹脂（樹脂封止体）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｂ２９Ｌ 31:34 Ｂ２９Ｌ 31:34 (72)発明者 田村 和之 埼玉県新座市北野３丁目６番３号 サンケ ン電気株式会社内 (72)発明者 長谷川 晃 埼玉県新座市北野３丁目６番３号 サンケ ン電気株式会社内 Ｆターム(参考） 4F202 AH37 CA12 CB01 CB17 CQ01 CQ05 4F206 AH37 JA02 JB17 JQ81 5F061 AA01 BA01 CA21 DA06 DD12 5F067 AB01 BA03 BA08 BB11 BD01 DE01

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を搭載する支持板と、 該支持板の周縁に一端を接続した支持板接続部と、 該支持板接続部の他端に、自己の一端を並列接続した複
    数の分岐リード部と、 前記支持板の周縁にそれぞれの一端が離間して対峙し、
    且つ長手方向を前記分岐リード部と平行に配置した複数
    の中間リード部とから、少なくとも構成され、 前記分岐リード部及び前記中間リード部は、それぞれ同
    一幅寸法を有し、且つ同一ピッチで配列されていること
    を特徴とするリードフレーム。
  2. 【請求項２】 半導体素子を搭載する支持板と、 該支持板の周縁に一端を接続した支持板接続部と、 該支持板接続部の他端に、自己の一端を並列接続した複
    数の分岐リード部と、 前記支持板の周縁にそれぞれの一端が離間して対峙し、
    長手方向を前記支持板接続部に並行に配置した複数の配
    線部と、 該複数の配線部のそれぞれの他端に自己の一端を接続
    し、且つ長手方向を前記分岐リード部と平行に配置した
    複数の中間リード部とから、少なくとも構成され、 前記分岐リード部及び前記中間リード部は、それぞれ同
    一幅寸法を有し、且つ同一ピッチで配列されていること
    を特徴とするリードフレーム。
  3. 【請求項３】 前記複数の分岐リード部及び前記複数の
    中間リード部の長手方向に直交する方向に伸延し、前記
    複数の分岐リード部及び前記複数の中間リード部のそれ
    ぞれの他端に接続された第１の連結細条を更に有するこ
    とを特徴とする請求項１又は２記載のリードフレーム。
  4. 【請求項４】 前記複数の中間リード部の長手方向をそ
    れぞれ伸延する方向において、前記第１の連結細条に自
    己の一端を接続した複数の非連結リード用外部リード部
    と、 前記複数の分岐リード部を集合するように前記複数の分
    岐リード部の最近接位置において、前記第１の連結細条
    に自己の一端を接続し、且つ前記複数の非連結リード用
    外部リード部と平行に配置された単一の連結リード用外
    部リード部とを更に有することを特徴とする請求項３記
    載のリードフレーム。
  5. 【請求項５】 前記連結リード用外部リード部の電流容
    量は、前記複数の非連結リード用外部リード部のそれぞ
    れの電流容量よりも大きいことを特徴とする請求項４記
    載のリードフレーム。
  6. 【請求項６】 前記連結リード用外部リード部のストラ
    イプ幅は、前記複数の非連結リード用外部リード部のそ
    れぞれのストライプ幅よりも大きいことを特徴とする請
    求項４記載のリードフレーム。
  7. 【請求項７】 前記複数の非連結リード用外部リード部
    の長手方向に直交する方向に伸延し、前記複数の非連結
    リード用外部リード部及び前記連結リード用外部リード
    部のそれぞれの他端に接続された第２の連結細条を更に
    有することを特徴とする請求項４〜６のいずれか１項記
    載のリードフレーム。
  8. 【請求項８】 幅寸法が互いに異なる複数の外側リード
    部を有するリードフレームに搭載された半導体素子を樹
    脂封止するための成形金型であって、 封止用樹脂が注入されるキャビティとして機能する下側
    凹部と、 該下側凹部の周辺において、一定の平面レベルを有して
    額縁状に配置された下側シール面と、 該下側シール面を介して前記下側凹部に隣接して配置さ
    れ、前記下側シール面の平面レベルより、前記外側リー
    ド部の厚さ分低い平面レベルを有する外側リード部載置
    平面と、 前記下側凹部と前記外側リード部載置平面との境界部分
    に位置する前記下側シール面において、同一幅で一定ピ
    ッチで形成され、溝底面が前記外側リード部載置平面と
    同一平面レベルとなる複数の中間リード部収容溝とを少
    なくとも有する下金型を具備することを特徴とする成形
    金型。
  9. 【請求項９】 前記下側凹部と合致する開口形状を有す
    る上側凹部と、 該上側凹部の周辺部に配置され、前記下側凹部に収容さ
    れない前記リードフレーの部分及び前記下側シール面に
    当接する上側シール面とを少なくとも有する上金型を、
    更に具備することを特徴とする請求項８記載の成形金
    型。
  10. 【請求項１０】 支持板と、 該支持板に搭載された半導体素子と、 前記支持板の周縁に一端を接続した支持板接続部と、 該支持板接続部の他端に、自己の一端を並列接続した複
    数の分岐リード部と、 前記支持板の周縁にそれぞれの一端が離間して対峙し、
    且つ長手方向を前記分岐リード部と平行に配置した複数
    の中間リード部と、 前記半導体素子の表面に配置された複数のチップ側ボン
    ディングパッドと、 前記複数の中間リード部とのそれぞれの一端と前記複数
    のチップ側ボンディングパッドを互いに接続する複数の
    導電体と、 前記支持板、前記半導体素子、前記支持板接続部、前記
    複数の導電体、前記複数の分岐リード部のそれぞれの一
    部、前記中間リード部のそれぞれの一部をモールドした
    封止用樹脂とから、少なくとも構成され、 前記複数の分岐リード部及び前記複数の中間リード部
    は、それぞれ同一幅寸法を有し、且つ同一ピッチで配列
    されていることを特徴とする半導体装置。
  11. 【請求項１１】 支持板と、 該支持板に搭載された半導体素子と、 前記支持板の周縁に一端を接続した支持板接続部と、 該支持板接続部の他端に、自己の一端を並列接続した複
    数の分岐リード部と、 前記支持板の周縁にそれぞれの一端が離間して対峙し、
    長手方向を前記支持板接続部に並行に配置した複数の配
    線部と、 前記半導体素子の表面に配置された複数のチップ側ボン
    ディングパッドと、 前記複数の配線部のそれぞれの一端と前記複数のチップ
    側ボンディングパッドとを互いに接続する複数の導電体
    と、 前記複数の配線部のそれぞれの他端に自己の一端を接続
    し、且つ長手方向を前記分岐リード部と平行に配置した
    複数の中間リード部と、 前記支持板、前記半導体素子、前記支持板接続部、前記
    複数の配線部、前記複数の導電体、前記複数の分岐リー
    ド部のそれぞれの一部、前記中間リード部のそれぞれの
    一部をモールドした封止用樹脂とから、少なくとも構成
    され、 前記複数の分岐リード部及び前記複数の中間リード部
    は、それぞれ同一幅寸法を有し、且つ同一ピッチで配列
    されていることを特徴とする半導体装置。
  12. 【請求項１２】 前記複数の中間リード部の長手方向を
    それぞれ伸延する方向において、前記複数の中間リード
    部に自己の一端を電気的に接続した複数の非連結リード
    用外部リード部と、 前記複数の分岐リード部を集合するように前記複数の分
    岐リード部の最近接位置において、前記複数の分岐リー
    ド部に自己の一端を電気的に接続し、且つ前記複数の非
    連結リード用外部リード部と平行に配置された単一の連
    結リード用外部リード部とを更に有することを特徴とす
    る請求項１０又は１１記載の半導体装置。
  13. 【請求項１３】 前記連結リード用外部リード部の電流
    容量は、前記複数の非連結リード用外部リード部のそれ
    ぞれの電流容量よりも大きいことを特徴とする請求項１
    ２記載の半導体装置。
  14. 【請求項１４】 前記連結リード用外部リード部のスト
    ライプ幅は、前記複数の非連結リード用外部リード部の
    それぞれのストライプ幅よりも大きいことを特徴とする
    請求項１２記載の半導体装置。
  15. 【請求項１５】 前記半導体素子は裏面側電極を備え、
    該裏面側電極を介して、前記支持板と前記半導体素子と
    が電気的に接続されていることを特徴とする請求項１０
    〜１４のいずれか１項記載の半導体装置。
  16. 【請求項１６】 前記支持板の表面に固着された回路基
    板を更に備え、前記半導体素子は前記回路基板を介して
    前記支持板に固着されていることを特徴とする請求項１
    ０〜１５のいずれか１項記載の半導体装置。
JP2000260673A 2000-08-30 2000-08-30 リードフレーム、半導体装置製造用成形金型、半導体装置及び半導体装置の製造方法 Expired - Fee Related JP3470690B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000260673A JP3470690B2 (ja) 2000-08-30 2000-08-30 リードフレーム、半導体装置製造用成形金型、半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000260673A JP3470690B2 (ja) 2000-08-30 2000-08-30 リードフレーム、半導体装置製造用成形金型、半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002076231A true JP2002076231A (ja) 2002-03-15
JP3470690B2 JP3470690B2 (ja) 2003-11-25

Family

ID=18748647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000260673A Expired - Fee Related JP3470690B2 (ja) 2000-08-30 2000-08-30 リードフレーム、半導体装置製造用成形金型、半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3470690B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107650327A (zh) * 2017-09-29 2018-02-02 温州乐邦光电科技有限公司 一种激光头及其成型模具
DE102021101330A1 (de) 2020-02-12 2021-08-12 Mitsubishi Electric Corporation Leistungsmodul vom Transfer-Mold-Typ, Leiterrahmen und Verfahren zum Herstellen eines Leistungsmoduls vom Transfer-Mold-Typ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107650327A (zh) * 2017-09-29 2018-02-02 温州乐邦光电科技有限公司 一种激光头及其成型模具
CN107650327B (zh) * 2017-09-29 2024-02-27 温州乐邦光电科技有限公司 一种激光头及其成型模具
DE102021101330A1 (de) 2020-02-12 2021-08-12 Mitsubishi Electric Corporation Leistungsmodul vom Transfer-Mold-Typ, Leiterrahmen und Verfahren zum Herstellen eines Leistungsmoduls vom Transfer-Mold-Typ
CN113257767A (zh) * 2020-02-12 2021-08-13 三菱电机株式会社 传递模塑型功率模块、引线框架及传递模塑型功率模块的制造方法
US11335629B2 (en) 2020-02-12 2022-05-17 Mitsubishi Electric Corporation Transfer-mold type power module and lead frame

Also Published As

Publication number Publication date
JP3470690B2 (ja) 2003-11-25

Similar Documents

Publication Publication Date Title
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US7508012B2 (en) Electronic component and method for its assembly
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
US5150193A (en) Resin-encapsulated semiconductor device having a particular mounting structure
US9087827B2 (en) Mixed wire semiconductor lead frame package
US6911353B2 (en) Semiconductor device and method of manufacturing same
US6858467B2 (en) Method for fabricating semiconductor packages with stacked dice and leadframes
US6441475B2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
US8481368B2 (en) Semiconductor package of a flipped MOSFET and its manufacturing method
KR930004246B1 (ko) 수지밀봉형 반도체장치
KR101378792B1 (ko) 클립리스 및 와이어리스 반도체 다이 패키지 및 그제조방법
US20070057354A1 (en) Multi-part lead frame with dissimilar materials
US20120181676A1 (en) Power semiconductor device packaging
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
JPH0955455A (ja) 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法
US20130017652A1 (en) Method of manufacturing a semiconductor device package with a heatsink
US6566739B2 (en) Dual chip package
JP3839178B2 (ja) 半導体装置
JP3638750B2 (ja) 半導体装置
JPS60167454A (ja) 半導体装置
WO2007018473A1 (en) Leadframe and semiconductor package
JP3877410B2 (ja) 半導体装置の製造方法
US20120181677A1 (en) Semiconductor device package with two component lead frame
JP3502377B2 (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070912

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080912

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees