JP3877410B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3877410B2 JP3877410B2 JP35975097A JP35975097A JP3877410B2 JP 3877410 B2 JP3877410 B2 JP 3877410B2 JP 35975097 A JP35975097 A JP 35975097A JP 35975097 A JP35975097 A JP 35975097A JP 3877410 B2 JP3877410 B2 JP 3877410B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- resin
- lead
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置に関し、特に、実装面積を縮小して実装効率を向上できる半導体装置に関する。
【0002】
【従来の技術】
IC、ディスクリート素子等の半導体素子を製造する際には、図10(A)に示すような封止技術が主に用いられる。即ち、半導体チップ1をアイランド2上に実装(ダイボンド)し、半導体チップ1の周辺に配置したリード端子3とトランジスタ素子のベース電極、エミッタ電極とをそれぞれボンディングワイヤー4で電気的に接続(ワイヤボンド)し、半導体チップ1をエポキシ樹脂等の熱硬化型樹脂4によるトランスファーモールドによって、半導体チップ1とリード端子3の一部を完全に被覆保護したものである。樹脂5の外部に導出されたリード端子3はZ字型に折り曲げられて表面実装用途に適したものとしてある。
【0003】
例えばNPN型トランジスタ素子を形成した半導体チップ1を封止した場合は、アイランド2をコレクタ電極として3端子構造の半導体装置が提供される。尚、6は半導体チップ1を固着するための半田などの接着剤である。
上記の半導体装置の製造工程にあっては、アイランド2とリード端子3は、銅素材または鉄素材からなるフープ状あるいは短冊状のリードフレームの状態で供給され、該リードフレームには例えば半導体装置20個分のアイランド2とリード端子3が形成されている。
【0004】
また、上記の製造工程のトランスファーモールドにあっては、図10(B)を参照して、上金型7及び下金型8によって個々の半導体装置の外形形状に合致した空間であるキャビティ9を構成し、該キャビティの内部にダイボンド及びワイヤボンドを施したリードフレームを設置し、この状態でキャビティ9内に樹脂を注入することによりトランスファーモールドが行われる。更に、樹脂封止した後に前記リードフレームからリード部分他を切断することで半導体装置を個々の素子に分離している。
【0005】
【発明が解決しようとする課題】
第1の課題:
樹脂モールドされた半導体装置は、通常、ガラスエポキシ基板等のプリント基板に実装され、同じくプリント基板上に実装された他の素子と電気的に接続することにより、所望の回路網を構成する。この時、リード端子3が樹脂5の外部に導出された半導体装置では、リード端子3の先端から先端までの距離10を実装面積として占有するので、実装面積が大きいという欠点がある。
【0006】
第2の課題:
金型内に設置したときのリードフレームとキャビティ9との位置合わせ精度はプラス・マイナス50μ程度が限界である。このため、アイランド2の大きさは前記合わせ精度を考慮した大きさに設計しなければならない。従って、合わせ精度の問題は、パッケージの外形寸法に対するアイランド2の寸法を小さくし、これがパッケージの外形寸法に対して収納可能な半導体チップ1の最大寸法に制限を与えていた。
【0007】
第3の課題:
樹脂5の外形寸法を極限まで縮小すると、樹脂5内部に埋設されるリード端子3と樹脂5との密着面積が小さくなる。これによってリード端子3が抜け易くなるので、パッケージサイズを増大させない、何らかの抜け防止策が必要であった。
【0008】
【課題を解決するための手段】
本発明は、半導体チップを固着する為のアイランドと、前記アイランドに先端を近接する複数本の外部接続用リード端子と、前記半導体チップの電極パッドと前記外部接続リードとを接続するボンディングワイヤと、前記半導体チップを含めて全体を封止する樹脂とを具備し、前記リード端子の先端部が前記樹脂の表面で終端すると共に、前記リード端子の先端部が先細りの形状を具備するように形成したものである。
【0009】
【発明の実施の形態】
以下に本発明の製造方法を詳細に説明する。
第1工程:(図1)
先ず、リードフレーム30を準備する。図1(A)はリードフレーム30の平面図であり、図1(B)は図1(A)のAA断面図である。
【0010】
本発明で用いられるリードフレーム30は、半導体チップを搭載するための多数の素子搭載部31、31A....が行・列方向(又はそれらの一方方向にのみ)に複数個繰り返しパターンで配置されており、該多数個の素子搭載部31は、それらの周囲を取り囲む様に配置した枠体部32によって保持されている。
素子搭載部31は、半導体チップを固着するアイランド33と、外部接続用電極となる複数のリード端子34を少なくとも具備する。アイランド33は連結バー35によって互いに連結され、同じく連結バー35によって枠体部32に連結されている。リード端子34はアイランド33に連結されている。この時、特定のアイランド33に対しては、その隣に隣接するアイランド33Aに連結保持されたリード端子34が対応して1つの素子搭載部31を構成する。アイランド33Aとリード端子34との連結部分近傍のリード端子34には、その切断予定箇所にV字型の凹部36を形成している。凹部36はリード端子34の両側辺に設けてあり、その線幅が最も細くなる箇所と切断予定中心線が合致している。この様に素子搭載部31を行・列方向に複数配置することで、1本の短冊状のリードフレーム30に例えば100個の素子搭載部31を配置する。
【0011】
素子搭載部31群を取り囲む枠体部32には、複数個の合わせマーク37を形成する。合わせマーク37は、貫通孔またはスタンピングによって部分的に凹ませたもの等、製造工程における自動認識機能が働くものであればよい。また、形状も正方形、長方形、矩形、円形等があげられる。そして、素子搭載部31毎に1個、または複数個毎に1個等間隔で配置する。
【0012】
上記のリードフレーム30は、例えば、約0.2mm厚の銅系の金属材料で形成された帯状あるいは矩形状のリードフレーム用金属薄板を用意し、このリードフレーム用金属薄板をエッチング加工またはスタンピング加工によって図示したパターンに開口することにより得ることができる。尚、リードフレーム30の板厚は必要に応じて適宜に設定することができる。
【0013】
第2工程:(図2)
次に、リードフレーム30に対してダイボンド工程とワイヤボンド工程を行う。図2(B)は図2(A)のAA線断面図である。
各アイランド33、33Aの一主面上にAgペースト、半田等の導電ペースト38を塗布し、その導電ペースト38を介して各アイランド33、33A上に半導体チップ39を固着する。各アイランド表面に金メッキを行い、そのメッキ上に半導体チップを共晶接続することも可能である。
【0014】
更に、半導体チップ39の表面に形成されたボンディングパッドと、これに対応するリード端子34とをワイヤ40でワイヤボンディングする。ワイヤ40は例えば直径が20μの金線から成る。ここで、ワイヤ40は各アイランド33上に固着した半導体チップ39の表面電極と、その隣に隣接した他のアイランド33Aから延在するリード端子34とを接続する。
半導体チップ39が固着されたアイランド33の裏面は、係る半導体チップ39の外部接続用の電極として用いることができる。アイランド33の裏面を接続用端子の1つとして用いる形態は、半導体チップ39として例えばトランジスタ、パワーMOSFET等の、電流経路が垂直方向になる半導体デバイス素子に適している。
【0015】
半導体チップ39を固着するために塗布した導電性ペースト38は、図2(A)から明らかなように、半導体チップ39が固着されるアイランド33上に選択的に塗布形成する。リード端子34上に導電性ペースト38が付着すると、ワイヤボンディングを行う場合に、ボンディング装置のキャピラリーの先端部分に導電性ペーストがつまりボンディング不良が生じ生産性が低下する恐れがあるためである。この様な問題がない場合には、導電性ペーストを素子搭載部31全面に塗布しても良い。
【0016】
第3工程:(図3)
次に、全体を樹脂モールドする。図3(B)は図3(A)のAA線断面図である。
リードフレーム30上にエポキシ樹脂等の熱硬化性の封止用樹脂層41を形成し、各素子搭載部31、31A..、半導体チップ39及びワイヤ40を封止保護する。樹脂41は、各半導体チップ39...を個別にパッケージングするものではなく、全ての半導体チップ39を共通に被うように形成する。また、リードフレーム30の裏面側にも0.05mm程度の厚みで樹脂41を被着する。これで、アイランド33とリード端子34は完全に樹脂41内部に埋設されることになる。
【0017】
この樹脂層41は、射出成形用の上下金型が形成する空間(キャビティ)内にリードフレーム30を設置し、該空間内にエポキシ樹脂を充填、成形する事によって形成する。あるいは、枠体32に高さ数mm、幅数mmの環状のダムを形成しておき、該ダムで囲まれた領域を満たすように液状の樹脂を充填し、これを熱処理で硬化したものであっても良い。
【0018】
第4工程:(図4)
次に、リードフレーム30の裏面側の樹脂41を部分的に除去してスリット孔42を形成する。図4(B)は図4(A)のAA線断面図である。
スリット孔41は、後で外部接続端子を構成する為に形成するものである。約0.5mmの幅を有し、ダイシング装置のブレードによって樹脂42を切削することにより形成した。前記ブレードには様々な板厚のものが準備されており、用いるブレードの板厚に応じて、1回であるいは複数回繰り返すことで所望の幅に形成する。この時、樹脂41を切削すると同時にリード端子34の裏面側も約0.1mm程切削して、リードフレーム30の金属表面を露出させる。このスリット孔42は、各リード端子34にくさび状に形成した「凹部36」の付近に形成する。
そして、スリット孔42の内部に露出したリード端子34の表面に半田メッキ等のメッキ層43を形成する。このメッキ層43は、リードフレーム30を電極の一方とする電解メッキ法により行われる。
【0019】
第5工程:(図5)
次に、素子搭載部31毎に樹脂層41を切断して各々の素子A、素子B、素子C....を分離する。即ち、アイランド33とこの上に固着された半導体チップ39に接続されたリード端子34を囲む領域(同図の切断ライン44)で切断することにより、素子搭載部31毎に分割した半導体装置を形成する。切断にはダイシング装置が用いられ、ダイシング装置のブレードによって樹脂層41とリードフレーム30とを同時に切断する。スリット孔42が位置する箇所では、少なくともスリット孔42の側壁に付着したメッキ層43を残すように形成する。この様に残存させたメッキ層43は、半導体装置をプリント基板上に実装する際に利用される。また、切断したリード端子34の他方はアイランド33に連続する突起部33aとして残存し、切断した連結バー35はアイランド33に連続する突起部33bとして残存する。切断されたリード端子34及び突起部33a、33bの切断面は、樹脂層41の切断面と同一平面を形成し、該同一平面に露出する。ダイシング工程においては裏面側(スリット孔42を設けた側)にブルーシート(たとえば、商品名:UVシート、リンテック株式会社製)を貼り付け、前記ダイシングブレードがブルーシートの表面に到達するような切削深さで切断する。更に、ダイシングブレードの板厚はスリット孔42の幅よりも薄い(例えば、幅0.1mm)ものを用い、スリット孔42の中心線に沿って、ダイシングブレードがリード端子33の凹部36の中心線上を通過するようにダイシングした。これで、切断後のリード端子33の先端部が先細りの形状となり、樹脂41から容易には抜け落ちない形状に加工できる。
【0020】
図6は斯かる製造方法によって形成した完成後の半導体装置を裏面側からみたときの斜視図である。
半導体チップ39とボンディングワイヤ40を含めて、アイランド33とリード端子34が樹脂41でモールドされて、大略直方体のパッケージ形状を形成する。樹脂41は熱硬化性エポキシ樹脂である。アイランド33とリード端子34は、厚さが約0.2mmの銅系の金属材料から成る。樹脂41の外形寸法は、縦×横×高さが、約0.7mm×1.0mm×0.6mmである。
【0021】
直方体のパッケージ外形を形成する6面のうち、少なくとも側面41a、41b、41c、41dは樹脂41を切断した(第5工程参照)切断面で構成される。該切断面に沿ってリード端子34の切断面が露出する。アイランド33には切断されたリード端子34の名残である突起部33aと連結部35の名残である突起部33bを有し、これらの突起部33a、33bの切断面も露出する。
【0022】
側面41b、41dの裏面側には第4工程で形成したスリット孔42の名残である段差部45を有し、該段差部45の表面にアイランド33の突出部33aの裏面側と、リード端子34の裏面側の一部が露出する。アイランド33とリード端子34の露出した表面には半田メッキなどの金属メッキ層43が形成される。リード端子34の露出部分とアイランド33の露出部との間は、樹脂41で被覆される。
【0023】
リード端子34の先端部と、アイランドの突出部33aの先端部は、凹部36の中心線で切断したことにより先細りの形状に加工される。つまり、樹脂41の切断面41b、41d表面に露出する部分のリード端子34の線幅は樹脂41内部のアイランド33近傍での線幅よりも細い。この様に加工されることで、リード端子34が樹脂41からは引き抜けない状態になっている。
【0024】
この装置をプリント基板上に実装した状態を図7に示す。実装基板24上に形成した素子間接続用のプリント配線25に対して段差部45に露出したリード端子34アイランド33の突起部33aを位置合わせし、半田26等によって両者を接続する。この時、上記の第5工程で形成した金属メッキ層43が半田の塗れ性を良好にする。
【0025】
以上の方法によって製造された半導体装置は、以下のメリットを有する。
本発明の製造方法によって製造した半導体装置は、金属製リード端子がパッケージから突出しないので、実装面積を半導体装置の大きさと同じ程度の大きさにすることができる。従って、半導体装置の実装面積に対する能動部分(半導体チップ39のチップサイズを意味する)の比である実装有効面積を、図10に示したものに比べて大幅に向上できる。これにより、実装基板上に実装したときの実装面積のデッドスペースを小さくすることができ、実装基板の小型化に寄与することができる。
【0026】
分割された半導体装置の各外部接続用電極の表面にはメッキ層43が形成されているので、実装基板上に半田固着した際に該半田が切断面の上部まで(スリット孔42の側壁に相当する部分)容易に盛り上がって半田フィレットを形成する。従って半田接合力が向上し熱ストレス等の応力による劣化を防止することができる。
【0027】
この装置の外部接続端子は、段差部45に露出し、段差部45と段差部45との間の領域は樹脂41によって被覆されるので露出しない。従って実装基板24上に実装した際に半田26と半田26との距離を比較的大きく設計でき、半田ブリッジによる外部接続端子間の短絡事故を防止できる。
多数個の素子をまとめてパッケージングするので、個々にパッケージングする場合に比べて無駄にする材料を少なくでき。材料費の低減につながる
パッケージの外形をダイシング装置のブレードで切断することにより構成したので、リードフレーム30のパターンに対する樹脂41外形の位置あわせ精度を向上できる。即ち、トランスファーモールド技術によるモールド金型とリードフレーム30との合わせ精度がプラス・マイナス50μ程度であるのに対して、ダイシング装置によるダイシングブレードとリードフレーム30との合わせ精度はプラス・マイナス10μ程度に小さくできる。合わせ精度を小さくできることは、アイランド33の面積を増大して、搭載可能な半導体チップ39のチップ面積を増大できることを意味し、これも上記有効実装面積効率を向上させる。
【0028】
分割された半導体装置のリード端子34の終端は、図6に示すように、樹脂41表面付近で先細りの形状に形成されるために、リード端子34が樹脂層41の側面から抜け落ちることを防止している。
凹部36の形状はV字型の他にも、図8に示したようにコの字型に凹ませた形状でも良い。コの字型の凹部36によって形成した装置の斜視図を図9に示した。同じ箇所に同じ符号を付して説明を省略する。
【0029】
尚、上述した実施形態では、3端子用のリードフレームを用いて説明をしたが、リード端子を3本以上具備するような装置にも適用が可能である。
また、上述した実施形態では、各アイランドに1つの半導体チップ39を固着したが、1つのアイランドに、例えばトランジスタを複数個固着すること、及び、トタンジスタと縦型パワーMOSFET等の他の素子との複合固着も可能である。
【0030】
さらに、本実施形態では、半導体チップ39にトランジスタを形成したが、例えば、パワーMOSFET、IGBT、HBT等のデバイスを形成した半導体チップであっても、本発明に応用できることは説明するまでもない。加えて、リード端子の本数を増大することでBIP、MOS型等の集積回路等にも応用することができる。
【0031】
【発明の効果】
以上説明したように、本発明によれば、リード端子34がパッケージから突出しない半導体装置を得ることができる。従って、半導体装置を実装したときのデッドスペースを削減し、高密度実装に適した、小型の半導体装置を得ることができる。
【0032】
外部接続端子と外部接続端子との間を樹脂層41で被覆した構造にできるので、装置を実装したときの半田ブリッジ等による端子間短絡の事故を防止できる。パッケージの外形をダイシングブレードによる切断面で構成することにより、アイランド33と樹脂41の端面との寸法精度を向上できる。これにより、パッケージサイズを小型化できると同時に、アイランド33の面積を増大して、収納可能な半導体チップ39のチップサイズを増大できる。
【0033】
小型パッケージにも関わらず、凹部36によって、リード端子34の先端部を先細りの形状に加工したので、リード端子34が樹脂41からは容易に抜け落ちない形状に加工できる。
【図面の簡単な説明】
【図1】本発明の製造方法を説明する為の(A)平面図、(B)断面図である。
【図2】本発明の製造方法を説明する為の(A)平面図、(B)断面図である。
【図3】本発明の製造方法を説明する為の(A)平面図、(B)断面図である。
【図4】本発明の製造方法を説明する為の(A)平面図、(B)断面図である。
【図5】本発明の製造方法を説明する為の(A)平面図、(B)断面図である。
【図6】本発明の半導体装置を裏面側からみた斜視図である。
【図7】本発明の半導体装置を実装したときの状態を説明する断面図である。
【図8】本発明の他の実施の形態を説明するための平面図である。
【図9】本発明の他の実施の形態を説明するための斜視図である。
【図10】従来の半導体装置を説明する図である。
Claims (4)
- 半導体チップを固着する為のアイランドと、前記アイランドに先端を近接する複数本のリード端子と、前記アイランドおよびリード端子を保持するための枠体部とを具備し、前記アイランドと前記リード端子とが多数個行列状に配置され、前記アイランドが互いに連結されかつ互いに連結されたアイランドが前記枠体に保持され、1つのアイランドに対応するリード端子がその隣に位置するアイランドに連結保持され、前記リード端子の切断予定箇所に部分的に線幅が細くなるように凹部を形成したリードフレームを準備する工程と、
前記アイランド上に前記半導体チップを搭載する工程と、
前記アイランドと前記リード端子とを電気的に接続する工程と、
前記半導体チップを含めて全体を樹脂で封止する工程と、
前記凹部で前記樹脂と前記リード端子とを切断して個々の半導体装置を分離する工程と、を具備することを特徴とする半導体装置の製造方法。 - 前記凹部がV字型を有することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記凹部がコの字型を有することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記樹脂層を形成する工程がトランスファーモールドであることを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35975097A JP3877410B2 (ja) | 1997-12-26 | 1997-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35975097A JP3877410B2 (ja) | 1997-12-26 | 1997-12-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11191562A JPH11191562A (ja) | 1999-07-13 |
JP3877410B2 true JP3877410B2 (ja) | 2007-02-07 |
Family
ID=18466112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35975097A Expired - Lifetime JP3877410B2 (ja) | 1997-12-26 | 1997-12-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3877410B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6346724B2 (ja) * | 2004-11-30 | 2018-06-20 | 日亜化学工業株式会社 | 表面実装型発光装置及びその製造方法 |
US9502624B2 (en) | 2006-05-18 | 2016-11-22 | Nichia Corporation | Resin molding, surface mounted light emitting apparatus and methods for manufacturing the same |
JP5217800B2 (ja) | 2008-09-03 | 2013-06-19 | 日亜化学工業株式会社 | 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法 |
JP4798199B2 (ja) * | 2008-09-26 | 2011-10-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP5467506B2 (ja) * | 2009-10-05 | 2014-04-09 | 大日本印刷株式会社 | 樹脂封止型半導体装置及びその製造方法 |
JP5585637B2 (ja) * | 2012-11-26 | 2014-09-10 | 大日本印刷株式会社 | 樹脂封止型半導体装置用フレーム |
JP5527450B2 (ja) * | 2013-03-06 | 2014-06-18 | 日亜化学工業株式会社 | 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法 |
JP2013145908A (ja) * | 2013-03-06 | 2013-07-25 | Nichia Chem Ind Ltd | 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法 |
FR3040532B1 (fr) | 2015-08-31 | 2017-10-13 | St Microelectronics Tours Sas | Puce a montage en surface |
JP6525835B2 (ja) * | 2015-09-24 | 2019-06-05 | Towa株式会社 | 電子部品の製造方法 |
-
1997
- 1997-12-26 JP JP35975097A patent/JP3877410B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11191562A (ja) | 1999-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3819574B2 (ja) | 半導体装置の製造方法 | |
JP3877401B2 (ja) | 半導体装置の製造方法 | |
KR100389230B1 (ko) | 개별반도체장치및그제조방법 | |
JP3877409B2 (ja) | 半導体装置の製造方法 | |
US20130017652A1 (en) | Method of manufacturing a semiconductor device package with a heatsink | |
JP3877454B2 (ja) | 半導体装置の製造方法 | |
JP3877410B2 (ja) | 半導体装置の製造方法 | |
JP3877453B2 (ja) | 半導体装置の製造方法 | |
JP3877405B2 (ja) | 半導体装置の製造方法 | |
JP3877402B2 (ja) | 半導体装置の製造方法 | |
JP3831504B2 (ja) | リードフレーム | |
JP3269025B2 (ja) | 半導体装置とその製造方法 | |
JP4803855B2 (ja) | 半導体装置の製造方法 | |
JP4784945B2 (ja) | 半導体装置の製造方法 | |
JP4887346B2 (ja) | 半導体装置 | |
JP3203228B2 (ja) | 半導体装置とその製造方法 | |
JP5086315B2 (ja) | 半導体装置の製造方法 | |
JP4383436B2 (ja) | 半導体装置 | |
JP3710942B2 (ja) | 半導体装置の製造方法 | |
JP4723776B2 (ja) | 半導体装置の製造方法 | |
JP4165952B2 (ja) | 半導体装置 | |
JP4162303B2 (ja) | 半導体装置の製造方法 | |
JP4215300B2 (ja) | 半導体装置の製造方法 | |
JP3738144B2 (ja) | 半導体装置の製造方法 | |
JP2002050720A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050526 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061031 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |