JP4798199B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4798199B2
JP4798199B2 JP2008247583A JP2008247583A JP4798199B2 JP 4798199 B2 JP4798199 B2 JP 4798199B2 JP 2008247583 A JP2008247583 A JP 2008247583A JP 2008247583 A JP2008247583 A JP 2008247583A JP 4798199 B2 JP4798199 B2 JP 4798199B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
semiconductor
external electrode
conductive plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008247583A
Other languages
English (en)
Other versions
JP2008306228A (ja
Inventor
敏紀 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008247583A priority Critical patent/JP4798199B2/ja
Publication of JP2008306228A publication Critical patent/JP2008306228A/ja
Application granted granted Critical
Publication of JP4798199B2 publication Critical patent/JP4798199B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体チップを搭載し、樹脂封止して形成される半導体装置の製造方法、および半導体装置に関する。
従来の半導体装置の一例として、図７に示す構造がある。この技術は、半導体装置用導電性板としてのリードフレーム１上に半導体チップ２を接着剤３を用いて設置し、導電性ワイヤ４を用いて半導体チップ２とリードフレーム１とを接続する。次いで、チップ周囲をトランスファーモールドと呼ばれる技術を使い樹脂５で封止し、この封止樹脂５の側端面より突出したリードフレーム１の部分をクランク状に折り曲げることにより半導体装置６を製造する。
しかしながら、このような半導体装置は、以下のような課題を有する。
すなわち、トランスファーモールド技術を用いるために、モールド用の金型やその駆動装置、また、リードフレーム１を曲げるための金型とその駆動装置が必要であり、非常に大きな設備投資を必要としている。また、リードフレーム１を半導体装置毎に折り曲げるために、工数が多くかかり、半導体装置が高価になる。また、リードフレーム１が樹脂５より突出していることにより、半導体装置が大きくなり、実装した場合に大きな面積を基板上で必要とし、製品としての小型化が困難である。
本発明は、このような従来技術の課題を解決するものであり、その目的とするところは、従来に比して大幅に小型、薄型にすることができ、特に集積度の高い半導体装置とその製造方法を提供することにある。
また、本発明の別の構成に係る半導体装置の製造方法は、以下の内容を特徴とするものである。
（１１）１枚の導電性板上に複数の半導体装置構成要素の領域を設定し、前記導電性板の片面にて前記半導体装置構成要素の各領域において少なくとも半導体チップ搭載領域の周囲に配置される外部電極端子形成領域を残して前記半導体チップ搭載領域およびその周囲に薄肉部を形成するエッチング工程と、
各半導体装置構成要素の各領域にて前記薄肉部の前記半導体チップ搭載領域上に半導体チップを搭載する半導体チップ搭載工程と、
前記半導体チップと前記外部電極端子形成領域とを電気的に導通させるボンディング工程と、
前記導電性板の半導体チップ搭載面側にて前記半導体チップおよび前記外部電極端子形成領域を封止する樹脂封止工程と、
前記導電性板の非エッチング面側から少なくとも前記薄肉部及び前記半導体チップ搭載領域を研削除去する研削除去工程と、
前記導電板を複数の半導体装置構成要素の領域毎に切り離し分断処理して裏面と長辺に沿った側端面のうち一方の側端面とにおいて前記樹脂から外部電極端子を露出させる分断処理工程と、を有する半導体装置装置の製造方法において、
前記分断処理工程は、前記半導体装置構成要素を複数連接配列して前記外部電極端子形成領域を厚み方向に分断すること。
以下に、本発明に係る半導体装置の製造方法および半導体装置の具体的実施の形態を図面を参照して詳細に説明する。
図１は第１の実施形態に係る半導体装置の製造工程を示し、図２は同方法によって製造された半導体装置を示し、図３は同半導体装置をハンダ実装した状態の正面図を示している。
まず、第１実施形態に係る半導体装置が図２に示されている。図示のように、この半導体装置１０は、一対の半導体パッケージ１２を貼り合わせて１つの半導体装置として構成したものである。半導体パッケージ１２を一つのチップサイズパッケージ（ＣＳＰ）として作成し、製造された一対の半導体パッケージ１２同士を接合一体化することにより一つの半導体装置１０を作成するようにしている。
まず、半導体パッケージ１２は樹脂１４により半導体チップ１６を封止して構成されている。すなわち、半導体チップ１６の入出力電極パッド１８と、当該チップ１６の片側に片寄せて配列された外部電極端子２０とがボンディングワイヤ２２により電気的に導通されている。半導体チップ１６におけるボンディング側の全体を覆って樹脂封止するとともに、チップ１６の裏面側は封止樹脂１４から露出するように形成されている。チップ１６の一部が露出している封止樹脂１４の一面のコーナ部分にて、前記外部電極端子２０がＬ字状に露出するように形成させている。このような半導体パッケージ１２を一対を準備し、これらをボンディングワイヤ２２側が対面するようにして接着結合することで半導体装置１０を作成している。このとき、半導体装置１０における一平面の両縁辺に前記外部電極端子２０の配列するように接合して貼り合わせ一体化するのである。
このような半導体装置１０を製造する工程を図１を参照して説明する。まず、図１（１）に示しているように、これは複数の半導体装置を複数同時に製造するためのもので、複数の装置構成要素を形成できるような平面積を有する例えば銅板製導電性板２４を準備する。この導電性板２４には装置構成要素単位ごとに半導体チップ搭載領域Ｃの１辺部に沿って配置される外部電極端子形成領域Ｔのみをランド部として残し、図１（２）に示しているように、その周囲に等方性エッチングにより表面層が除去された薄肉部２６を形成し、この薄肉部２６は非エッチング面側からの研削により前記外部電極端子形成領域Ｔの相互間を分離可能な深さに設定し、ランド部は隣接するパッケージ構成要素の外部電極端子形成部と共用するようにしている。
この導電性板２４では、半導体チップ１６を搭載する部分を薄肉部２６とし、外部電極端子形成部２０１の両側の位置に半導体チップ１６を搭載するようにしている。この搭載領域は、薄肉部２６の表面の一部である。厚肉部突起箇所である外部電極端子形成部２０１は、半導体チップ１６の入出力電極パッド１８からワイヤ２２などで接続される部分となる。外部電極端子形成部２０１は、独立した突起になるように薄肉部２６より厚くしてあるとともに、隣接するパッケージ構成要素と共用するようにしているため、幅寸法は隣接するチップ１６からのボンディングワイヤ２２をそれぞれ溶着できるスペースを確保できるように設定する。また、外部電極形成部２０１の一部あるいは全部の上面には、ボンディングの際の接合性の向上の為に、図１（３）に示しているように、導電性めっき２８を施す場合がある。
同じく、図１（３）の断面図に示すように、導電性板２４のダイ付け部（ダイパッド）の上に半導体チップ１６を接着剤３０などを用いて搭載し、続いて、図１（４）に示しているように、半導体チップ１６の入出力電極パッド１８と導電性板２４の外部電極形成部２０１の上部平坦部を導電性ワイヤ２２を用い接続する。
その後、図１（５）に示すように導電性板２４の上の突起が存在する面、すなわち半導体チップ１６の搭載面のダイ付け部（ダイパッド）、外部電極形成部２０１、半導体チップ１６、導電性ワイヤ２２の全てを覆うように、樹脂１４にて全体を封止する。封止したのち、導電性板２４を薄肉部２６側、すなわち樹脂封止されていない面すなわち非エッチング面側から、導電性板２４が露出している面から研削（あるいはカッティング）する。その際の研削は、薄肉部２６が完全になくなるまで行う。すなわち、外部電極端子２０が電気的に完全に独立する厚み方向の研削面３２に示す位置まで研削する。この場合、半導体チップ１６の底面は、外部電極端子形成部２０１の上面より下方の位置にある為に、研削面３２まで研削する際には、半導体チップ１６の下面の一部は研削されることになる（図１（５）参照）。

ところで、図１（５）から明らかなように、この実施例では複数のパッケージ要素単位が平面状に多数同時に形成されるため、これらを分離するための厚み方向の分断位置を外部電極端子形成部２０１を中央から分断するように分断線３４と、隣接半導体チップ１６同士の分断線３６が設定されている。これにより、各半導体パッケージ１２の一方のコーナ部分に図２に示すようなＬ字形状の外部電極端子２０が形成される。図示のように、実施形態では、Ｌ字形外部電極端子２０は、エッチング深さにもよるが、直方体のパッケージにおける長辺に沿った側端面側で長く、パッケージ裏面に露出した面すなわち半導体チップが露出したつ面が短くなるように設定されている。
なお、上記実施例では、外部電極端子形成部２０１を半導体チップ１６の片側だけに片寄せて配置し、これにワイヤボンディングして樹脂封止させ、導伝板２４の研削による電極分離と、厚み方向に沿って装置単位間を分離する分断線３４、３６で外部電極端子形成部２０１の分断とチップ１６間分断とによってパッケージ要素を分割するような位置に設定したものである。
このような研磨・分割処理により、図１（６）に示しているように、半導体パッケージ１２が多数作成される。このパッケージ１２は、当該パッケージ１２の片側の側縁にのみ外部電極端子２０が配置形成される。このようにして製造された半導体パッケージ１２を一対の組み合わせとして、これらを背中合わせ状態、すなわちワイヤボンディングを施した面どうしを接着剤３８により接合一体化して半導体装置１０が出来上がる。
このような半導体装置１０は、図３に示すように、パッケージを立設して基板実装することができ、基板４０への実装面積を小さくすることができる利点がある。特に、コーナＬ型の外部電極端子２０はハンダ溶着した場合の溶着面積が大きいため、フィレット４２が確実に形成されて安定した実装を行なえる。
このように当該実施形態では半導体装置の高集積化が実現でき、また、個々にパッケージを作成した後に合体接合するので、良品を選別してから合体させることが可能となり、歩留まりの向上効果が高い。なお、半導体チップ５２の電極５４は図２において２列構造のものへの適用例を示したが、近年ではチップ電極は中央１列のものも存在するので、このような中央配列のチップを用いることで分散処理が可能となる。
次に、図４および図５には第２の実施形態に係る半導体装置の製造方法の説明図と、当該方法により製造された半導体装置５０の斜視図を示す。この第２の実施形態に係る半導体装置５０は、半導体チップ５２の電極５４と外部電極端子５６とをワイヤ５８で電気的導通を図って構成される半導体パッケージ要素６０を複数直列に連接配列して樹脂６２で封止するとともに、前記封止樹脂６２のコーナ外表面部に前記外部電極端子５６をＬ字状に露出形成させて構成している。
このような半導体装置５０は、図４に示しているように、導電板６４を複数の領域に区分し、各区分領域に各々半導体パッケージ要素６０を形成する。このとき、共通の外部電極端子形成部５０１を挟んで対象に各要素６０を配置すると共に、これらに連続的に直列した配列となるようにして、半導体パッケージ要素６０がマトリックス状に配列するように構築する。チップ５２、外部電極端子５６、これらの導電用ワイヤ５８の接続、樹脂封入の処理は図１に示したものと同様の工程を経て行なわれる。この実施形態ではマトリックス状に複数の半導体パッケージ要素６０を同時に配列している点が図１の場合と異なる。なお、上記複数のエッチングを形成しようとする方法は等方性エッチングとして行なうことが望ましい。等方性エッチングであるためエッチング領域は奥に進むほどえぐれた状態となる。したがって、薄肉部から立設した状態にある非エッチング領域は、表面側に至るにしたがって迫り出し、オーバハング状態となる。このため後工程で樹脂封止が行われるが、樹脂内への埋め込み側の相当直径が大きくなり、これがアンカとして作用するために薄肉部を研削除去して島として残されても樹脂から抜け出ることが防止される このように配列された半導体パッケージ要素６０を２個１組のユニットとして半導体装置５０が構成されるように、図４に示している分離線６６、６８にしたがって分離するのである。
なお、1組となるパッケージ要素６０の数は2個に限らず、2以上の複数のパッケージ要素６０を1組のユニットとすることができるのは当然である。これによって図５に示される半導体装置５０が製造できる。更に、この図５の半導体装置５０同士を一体接合することで形成された例が図６の半導体装置７０である。このように構成することで、完成した半導体装置５０，７０はメモリユニットとしてそのまま基板ソケットに入れて用いるようにすることが可能である。
このような実施形態によれば、従来のメモリボードに用いられるメモリユニットに代わって極めて小型化したメモリとして使用することができる。また、メモリカードに用いる場合、従来のメモリボードではパッケージの製造の後に基板実装を行なってメモリカードが完成したが、この実施形態ではパッケージの製造と同時にメモリカードとして完成するので、工程が簡易になる効果がある。
以上説明したように、本発明によれば、予め銅板などからなる導伝板に、半導体チップ搭載領域の片側に外部電極端子形成部に相当する部分を残していわゆるハーフエッチングを行ない、チップ搭載と、残されたランドとをワイヤボンディングし、樹脂封止を行ない、外部電極端子形成部を分断して樹脂のコーナ部分にＬ字型の電極ができるようにした半導体パッケージ要素を一対貼り合わせて一つの半導体装置とし、または直列に一体成形し、あるいはそれを貼り合わせて接合一体化した半導体装置としたので、チップサイズパッケージが接合、連接した集積度の高い半導体装置とすることができる。この種の半導体装置のパッケージサイズを大幅に小さく、薄型化しつつ、このような小型で薄型の半導体装置を簡便な方法により製造することができる。
第１の実施形態に係る半導体装置の製造方法の工程図である。 同方法により製造された半導体装置の断面図と斜視図である。 同半導体装置の実装状態の説明図である。 第２実施形態に係る製造方法を説明するためのもので、導電板に半導体パッケージ要素を配列した平面図である。 同方法により製造された半導体装置の斜視図である。 第３実施形態の係る半導体装置の斜視図である。 従来の半導体装置の断面図である。
符号の説明
１０ 半導体装置
１２ 半導体パッケージ
１４ 封止樹脂
１６ 半導体チップ
１８ 入出力電極パッド
２０ 外部電極端子
２０１ 外部電極端子形成部
２２ ボンディングワイヤ
２４ 導電性板
２６ 薄肉部
２８ 導電性めっき
３０ 接着剤
３２ 研削面
３４ 分断線
３６ 分断線
３８ 接着剤
４０ 実装基板
４２ ハンダフィレット
５０ 第２実施形態の半導体装置
５２ 半導体チップ
５４ 電極パッド
５６ 外部電極端子
５８ ワイヤ
６０ 半導体パッケージ要素
６２ 封止樹脂
６４ 導電板
６６ 分断線
６８ 分断線
７０ 第３実施形態の半導体装置
７４ 放電ユニット

Claims (1)

  1. １枚の導電性板上に複数の半導体装置構成要素の領域を設定し、前記導電性板の片面にて前記半導体装置構成要素の各領域において少なくとも半導体チップ搭載領域の周囲に配置される外部電極端子形成領域を残して前記半導体チップ搭載領域およびその周囲に薄肉部を形成するエッチング工程と、
    各半導体装置構成要素の各領域にて前記薄肉部の前記半導体チップ搭載領域上に半導体チップを搭載する半導体チップ搭載工程と、
    前記半導体チップと前記外部電極端子形成領域とを電気的に導通させるボンディング工程と、
    前記導電性板の半導体チップ搭載面側にて前記半導体チップおよび前記外部電極端子形成領域を封止する樹脂封止工程と、
    前記導電性板の非エッチング面側から少なくとも前記薄肉部及び前記半導体チップ搭載領域を研削除去する研削除去工程と、
    前記導電板を複数の半導体装置構成要素の領域毎に切り離し分断処理して裏面と長辺に沿った側端面のうち一方の側端面とにおいて前記樹脂から外部電極端子を露出させる分断処理工程と、を有する半導体装置装置の製造方法において、
    前記分断処理工程は、前記半導体装置構成要素を複数連接配列して前記外部電極端子形成領域を厚み方向に分断することを特徴とする半導体装置の製造方法。
JP2008247583A 2008-09-26 2008-09-26 半導体装置の製造方法 Expired - Fee Related JP4798199B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008247583A JP4798199B2 (ja) 2008-09-26 2008-09-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008247583A JP4798199B2 (ja) 2008-09-26 2008-09-26 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006003305A Division JP4218684B2 (ja) 2006-01-11 2006-01-11 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2008306228A JP2008306228A (ja) 2008-12-18
JP4798199B2 true JP4798199B2 (ja) 2011-10-19

Family

ID=40234597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008247583A Expired - Fee Related JP4798199B2 (ja) 2008-09-26 2008-09-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4798199B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3304705B2 (ja) * 1995-09-19 2002-07-22 セイコーエプソン株式会社 チップキャリアの製造方法
JP3877410B2 (ja) * 1997-12-26 2007-02-07 三洋電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2008306228A (ja) 2008-12-18

Similar Documents

Publication Publication Date Title
JP3521758B2 (ja) 半導体装置の製造方法
JP3420153B2 (ja) 半導体装置及びその製造方法
US9583455B2 (en) Semiconductor device
US7615859B2 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
US7968376B2 (en) Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JP2005051130A (ja) リードレスパッケージ型半導体装置とその製造方法
US20150332991A1 (en) Method of forming a thin substrate chip scale package device and structure
US7095096B1 (en) Microarray lead frame
CN101752353B (zh) 多芯片半导体封装构造
US9397029B1 (en) Power semiconductor package device having locking mechanism, and preparation method thereof
US9543279B2 (en) Method of manufacturing a single light-emitting structure
CN101764126B (zh) 无外引脚的多芯片半导体封装构造及导线架
JP2001298144A (ja) 半導体装置及びその製造方法
JP4798199B2 (ja) 半導体装置の製造方法
JP4218684B2 (ja) 半導体装置とその製造方法
JP3777822B2 (ja) 半導体装置の製造方法
TWI467729B (zh) 射頻模組之封裝結構及其製造方法
JP4353935B2 (ja) リードレスパッケージ型半導体装置
KR101333001B1 (ko) 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
US11631634B2 (en) Leadless semiconductor package and method of manufacture
KR101209472B1 (ko) 반도체 패키지 제조용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
JP2005142284A (ja) 半導体装置
JP2006253360A (ja) 半導体装置の製造方法及び半導体装置
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081024

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees