JP4218684B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP4218684B2 JP4218684B2 JP2006003305A JP2006003305A JP4218684B2 JP 4218684 B2 JP4218684 B2 JP 4218684B2 JP 2006003305 A JP2006003305 A JP 2006003305A JP 2006003305 A JP2006003305 A JP 2006003305A JP 4218684 B2 JP4218684 B2 JP 4218684B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- external electrode
- semiconductor chip
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
(1)半導体チップと、
前記半導体チップの電極と電気的に導通される外部電極端子と、
前記半導体チップと前記外部電極端子とを封止する樹脂と、を有する半導体パッケージを含む半導体装置であって、
前記外部電極端子が前記半導体パッケージの長辺に沿った側端面のうち一方の側端面にのみ配置され、かつ前記半導体パッケージの裏面と前記一方の側端面とにおいて前記樹脂から露出する第1の半導体パッケージおよび第2の半導体パッケージを有し、
前記第1の半導体パッケージの表面と前記第2の半導体パッケージの表面とを前記外部電極端子が上下対称になるように接合してなること。
(2)前記半導体チップは、メモリ系の回路が形成されたものであることを特徴とする。
(3)前記半導体パッケージは前記半導体パッケージの裏面に前記半導体チップを露出させてなること。
(4)前記半導体パッケージは前記半導体パッケージの裏面に前記半導体チップ搭載領域のダイパッドを露出させてなること。
(5)前記外部電極端子は前記一方の側端面側の厚み方向に長く、前記半導体パッケージの裏面側の短辺方向に短く前記樹脂から露出すること。
(6)前記外部電極端子の前記半導体チップと対向する側端面は、前記外部電極端子の裏面側から表面側に至るにしたがって迫り出すオーバハング形状を有すること。
(8)半導体チップと、
前記半導体チップの電極と電気的に導通される外部電極端子と、
を有する半導体装置要素を複数連接配列して樹脂封止した半導体ユニットであって、
前記外部電極端子は各々前記半導体ユニットの長辺に沿った側端面のうち一方の側端面にのみ配置され、かつ前記半導体ユニットの裏面と前記一方の側端面とにおいて前記樹脂から露出する第1の半導体ユニットおよび第2の半導体ユニットを有し、
前記第1の半導体ユニットの表面と前記第2の半導体ユニットの表面とを前記外部電極端子が上下対称になるように接合してなること。
(9)1枚の導電性板上に複数の半導体装置構成要素の領域を設定し、前記導電性板の片面にて前記半導体装置構成要素の各領域において少なくとも半導体チップ搭載領域の周囲に配置される外部電極端子形成領域を残して前記半導体チップ搭載領域およびその周囲に薄肉部を形成するエッチング工程と、
各半導体装置構成要素の各領域にて前記薄肉部の半導体チップ搭載領域上に半導体チップを搭載する半導体チップ搭載工程と、
前記半導体チップと前記外部電極端子形成領域とを電気的に導通させるボンディング工程と、
前記導電性板の半導体チップ搭載面側にて前記半導体チップおよび前記外部電極端子形成領域を封止する樹脂封止工程と、
前記導電性板の非エッチング面側から少なくとも薄肉部を研削除去することにより前記半導体チップ搭載領域と外部電極端子形成領域相互間とを分離させる研削除去工程と、
前記導電板を複数の半導体装置構成要素の領域毎に切り離し分断処理して裏面と長辺に沿った側端面のうち一方の側端面とにおいて前記樹脂から外部電極端子を露出させた半導体パッケージを形成する分断処理工程と、
前記半導体パッケージを2個接合する工程と、を有する半導体装置装置の製造方法において、
前記半導体パッケージを2個接合する工程は、前記2個の半導体パッケージの表面同士を前記外部電極端子が上下対称になるように接合すること。
(10)前記樹脂封止工程では導電性板に搭載された半導体チップを全て一括樹脂封止すること。
(12)1枚の導電性板上に複数の半導体装置構成要素の領域を設定し、前記導電性板の片面にて前記半導体装置構成要素の各領域において少なくとも半導体チップ搭載領域の周囲に配置される外部電極端子形成領域を残して前記半導体チップ搭載領域およびその周囲に薄肉部を形成するエッチング工程と、
各半導体装置構成要素の各領域にて前記薄肉部の半導体チップ搭載領域上に半導体チップを搭載する半導体チップ搭載工程と、
前記半導体チップと前記外部電極端子形成領域とを電気的に導通させるボンディング工程と、
前記導電性板の半導体チップ搭載面側にて前記半導体チップおよび前記外部電極端子形成領域を封止する樹脂封止工程と、
前記導電性板の非エッチング面側から少なくとも薄肉部を研削除去することにより前記半導体チップ搭載領域と外部電極端子形成領域相互間とを分離させる研削除去工程と、
前記導電板を複数の半導体装置構成要素の領域毎に切り離し分断処理して裏面と長辺に沿った側端面のうち一方の側端面とにおいて前記樹脂から外部電極端子を露出させた半導体ユニットを形成する分断処理工程と、
前記半導体ユニットを2個接合する工程と、を有する半導体装置装置の製造方法において、
前記分断処理工程は、前記半導体装置構成要素を複数個連接配列して前記外部電極端子形成領域を厚み方向に分断して前記半導体ユニットを形成し、
前記半導体ユニットを2個接合する工程は、前記2個の半導体ユニットの表面同士を前記外部電極端子が上下対称になるように接合すること。
12 半導体パッケージ
14 封止樹脂
16 半導体チップ
18 入出力電極パッド
20 外部電極端子
201 外部電極端子形成部
22 ボンディングワイヤ
24 導電性板
26 薄肉部
28 導電性めっき
30 接着剤
32 研削面
34 分断線
36 分断線
38 接着剤
40 実装基板
42 ハンダフィレット
50 第2実施形態の半導体装置
52 半導体チップ
54 電極パッド
56 外部電極端子
58 ワイヤ
60 半導体パッケージ要素
62 封止樹脂
64 導電板
66 分断線
68 分断線
70 第3実施形態の半導体装置
74 放電ユニット
Claims (10)
- 半導体チップと、
前記半導体チップの電極と電気的に導通される外部電極端子と、
前記半導体チップと前記外部電極端子とを封止する樹脂と、を有する半導体パッケージを含む半導体装置であって、
前記外部電極端子が前記半導体パッケージの長辺に沿った側端面のうち一方の側端面にのみ配置され、かつ前記半導体パッケージの裏面と前記一方の側端面とにおいて前記樹脂から露出する第1の半導体パッケージおよび第2の半導体パッケージを有し、
前記第1の半導体パッケージの表面と前記第2の半導体パッケージの表面とを前記外部電極端子が上下対称になるように接合してなることを特徴とする半導体装置。 - 前記半導体チップは、メモリ系の回路が形成されたものであることを特徴とする請求項1に記載の半導体装置。
- 前記半導体パッケージは前記半導体パッケージの裏面に前記半導体チップを露出させてなることを特徴とする請求項1または2に記載の半導体装置。
- 前記半導体パッケージは前記半導体パッケージの裏面に前記半導体チップ搭載領域のダイパッドを露出させてなることを特徴とする請求項1または請求項2に記載の半導体装置。
- 前記外部電極端子は前記一方の側端面側の厚み方向に長く、前記半導体パッケージの裏面側の短辺方向に短く前記樹脂から露出することを特徴とする請求項1乃至4のいずれかに記載の半導体装置。
- 前記外部電極端子の前記半導体チップと対向する側端面は、前記外部電極端子の裏面側から表面側に至るにしたがって迫り出すオーバハング形状を有することを特徴とする請求項1乃至5のいずれかに記載の半導体装置。
- 半導体チップと、
前記半導体チップの電極と電気的に導通される外部電極端子と、
を有する半導体装置要素を複数連接配列して樹脂封止した半導体ユニットであって、
前記外部電極端子は各々前記半導体ユニットの長辺に沿った側端面のうち一方の側端面にのみ配置され、かつ前記半導体ユニットの裏面と前記一方の側端面とにおいて前記樹脂から露出する第1の半導体ユニットおよび第2の半導体ユニットを有し、
前記第1の半導体ユニットの表面と前記第2の半導体ユニットの表面とを前記外部電極端子が上下対称になるように接合してなることを特徴とする半導体装置。 - 1枚の導電性板上に複数の半導体装置構成要素の領域を設定し、前記導電性板の片面にて前記半導体装置構成要素の各領域において少なくとも半導体チップ搭載領域の周囲に配置される外部電極端子形成領域を残して前記半導体チップ搭載領域およびその周囲に薄肉部を形成するエッチング工程と、
各半導体装置構成要素の各領域にて前記薄肉部の半導体チップ搭載領域上に半導体チップを搭載する半導体チップ搭載工程と、
前記半導体チップと前記外部電極端子形成領域とを電気的に導通させるボンディング工程と、
前記導電性板の半導体チップ搭載面側にて前記半導体チップおよび前記外部電極端子形成領域を封止する樹脂封止工程と、
前記導電性板の非エッチング面側から少なくとも薄肉部を研削除去することにより前記半導体チップ搭載領域と外部電極端子形成領域相互間とを分離させる研削除去工程と、
前記導電板を複数の半導体装置構成要素の領域毎に切り離し分断処理して裏面と長辺に沿った側端面のうち一方の側端面とにおいて前記樹脂から外部電極端子を露出させた半導体パッケージを形成する分断処理工程と、
前記半導体パッケージを2個接合する工程と、を有する半導体装置装置の製造方法において、
前記半導体パッケージを2個接合する工程は、前記2個の半導体パッケージの表面同士を前記外部電極端子が上下対称になるように接合することを特徴とする半導体装置の製造方法。 - 前記樹脂封止工程では導電性板に搭載された半導体チップを全て一括樹脂封止することを特徴とする請求項8に記載の半導体装置の製造方法。
- 1枚の導電性板上に複数の半導体装置構成要素の領域を設定し、前記導電性板の片面にて前記半導体装置構成要素の各領域において少なくとも半導体チップ搭載領域の周囲に配置される外部電極端子形成領域を残して前記半導体チップ搭載領域およびその周囲に薄肉部を形成するエッチング工程と、
各半導体装置構成要素の各領域にて前記薄肉部の半導体チップ搭載領域上に半導体チップを搭載する半導体チップ搭載工程と、
前記半導体チップと前記外部電極端子形成領域とを電気的に導通させるボンディング工程と、
前記導電性板の半導体チップ搭載面側にて前記半導体チップおよび前記外部電極端子形成領域を封止する樹脂封止工程と、
前記導電性板の非エッチング面側から少なくとも薄肉部を研削除去することにより前記半導体チップ搭載領域と外部電極端子形成領域相互間とを分離させる研削除去工程と、
前記導電板を複数の半導体装置構成要素の領域毎に切り離し分断処理して裏面と長辺に沿った側端面のうち一方の側端面とにおいて前記樹脂から外部電極端子を露出させた半導体ユニットを形成する分断処理工程と、
前記半導体ユニットを2個接合する工程と、を有する半導体装置装置の製造方法において、
前記分断処理工程は、前記半導体装置構成要素を複数個連接配列して前記外部電極端子形成領域を厚み方向に分断して前記半導体ユニットを形成し、
前記半導体ユニットを2個接合する工程は、前記2個の半導体ユニットの表面同士を前記外部電極端子が上下対称になるように接合することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006003305A JP4218684B2 (ja) | 2006-01-11 | 2006-01-11 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006003305A JP4218684B2 (ja) | 2006-01-11 | 2006-01-11 | 半導体装置とその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26212698A Division JP3777822B2 (ja) | 1998-09-16 | 1998-09-16 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008247583A Division JP4798199B2 (ja) | 2008-09-26 | 2008-09-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006179939A JP2006179939A (ja) | 2006-07-06 |
JP4218684B2 true JP4218684B2 (ja) | 2009-02-04 |
Family
ID=36733664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006003305A Expired - Fee Related JP4218684B2 (ja) | 2006-01-11 | 2006-01-11 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4218684B2 (ja) |
-
2006
- 2006-01-11 JP JP2006003305A patent/JP4218684B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006179939A (ja) | 2006-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3521758B2 (ja) | 半導体装置の製造方法 | |
JP3420153B2 (ja) | 半導体装置及びその製造方法 | |
US7615859B2 (en) | Thin semiconductor package having stackable lead frame and method of manufacturing the same | |
US6720207B2 (en) | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device | |
US9583455B2 (en) | Semiconductor device | |
US7968376B2 (en) | Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices | |
JP2001189415A (ja) | ワイヤボンディング方法及びこれを用いた半導体パッケージ | |
JPH11312706A (ja) | 樹脂封止型半導体装置及びその製造方法、リードフレーム | |
KR20000028854A (ko) | 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및패키지의 제조 방법 | |
JP2005051130A (ja) | リードレスパッケージ型半導体装置とその製造方法 | |
US9129975B2 (en) | Method of forming a thin substrate chip scale package device and structure | |
KR19990006158A (ko) | 볼 그리드 어레이 패키지 | |
US7095096B1 (en) | Microarray lead frame | |
US9543279B2 (en) | Method of manufacturing a single light-emitting structure | |
JP2001298144A (ja) | 半導体装置及びその製造方法 | |
JP4218684B2 (ja) | 半導体装置とその製造方法 | |
JP3777822B2 (ja) | 半導体装置の製造方法 | |
JP4798199B2 (ja) | 半導体装置の製造方法 | |
TWI467729B (zh) | 射頻模組之封裝結構及其製造方法 | |
JP4353935B2 (ja) | リードレスパッケージ型半導体装置 | |
KR101333001B1 (ko) | 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법 | |
JP2005142284A (ja) | 半導体装置 | |
US20150333041A1 (en) | Semiconductor device and manufacturing method therefor | |
JP2006253360A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100566780B1 (ko) | 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081021 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081103 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |