KR20000028854A - 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및패키지의 제조 방법 - Google Patents

플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및패키지의 제조 방법 Download PDF

Info

Publication number
KR20000028854A
KR20000028854A KR1019990042950A KR19990042950A KR20000028854A KR 20000028854 A KR20000028854 A KR 20000028854A KR 1019990042950 A KR1019990042950 A KR 1019990042950A KR 19990042950 A KR19990042950 A KR 19990042950A KR 20000028854 A KR20000028854 A KR 20000028854A
Authority
KR
South Korea
Prior art keywords
package
die pad
lead
planar
lid
Prior art date
Application number
KR1019990042950A
Other languages
English (en)
Other versions
KR100381837B1 (ko
Inventor
글렌토마스피
주웰러스코트제이
로만데이비드
이재학
문두환
Original Assignee
김규현
아남반도체 주식회사
프랑크 제이. 마르쿠치
암코 테크놀로지, 아이엔씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22645103&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20000028854(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 김규현, 아남반도체 주식회사, 프랑크 제이. 마르쿠치, 암코 테크놀로지, 아이엔씨 filed Critical 김규현
Publication of KR20000028854A publication Critical patent/KR20000028854A/ko
Application granted granted Critical
Publication of KR100381837B1 publication Critical patent/KR100381837B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating

Abstract

집적회로 장치를 위한 패키지와 방법 및 그와 같은 패키지 제조를 위한 리드프레임이 개시된다. 상기 패키지는 다이, 다이 패드, 리드, 본드 와이어 및 봉지재를 포함한다. 다이 패드와 리드의 저면에는 다이 패드의 주변 영역의 두께를 부분적으로 에칭하고 리드의 소정 영역의 두께를 부분적으로 에칭하는 에칭 단계에 의해 계단형의 측단면이 제공된다. 봉지재는 상기 에칭 단계에 의해 형성된 다이 패드 및 리드의 대략 수평면이고 함몰된 아래 영역에 충진되고, 따라서 패키지 몸체로부터 다이 패드 및 리드가 수직 방향 또는 수평방방으로 뽑혀지는 것을 방지하고 습기침투를 방지한다. 다이 패드 및 리드의 다른 영역은 패키지가 외부로 접속되도록 패키지의 저면으로 노출된다. 봉지된 패키지를 제조하기 위해 금속 리드프레임은 외부 프레임을 포함한다. 다이 패드는 프레임 내측에 형성되고 상기 프레임에 연결된다. 리드는 프레임으로부터 다이 패드에 접촉됨 없이 상기 다이 패드를 향하여 연장된다. 봉지 단계후, 다이 패드와 리드는 리드프레임으로부터 절단되고, 또한 완성된 패키지는 리드프레임으로부터 절단된다. 절단된 리드의 소정 영역은 패키지 측면 외측으로 연장될 수 있고, 또한 패키지의 솔더 상호 접속 연결이 용이하게 되도록 상부 또는 하부로 일정 각도 절곡될 수 있다. 상기 패키지는 한번에 한개씩 만들어지거나 또는 다수의 패키지가 동시에 만들어질 수 있다. 패키지는 펀치 또는 톱에 의해 리드프레임으로부터 절단된다.

Description

플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및 패키지의 제조 방법{plastic integrated circuit device package and micro-leadframe and method for making the package}
본 발명은 집적회로 다이를 위해 향상된 플라스틱 패키지와 방법 및 그와 같은 패키지를 제조하기 위한 리드프레임에 관한 것이다.
통상적으로 집적회로 다이는 부적당한 외부환경으로부터 보호하고 집접회로다이와 인쇄회로기판 사이의 전기적 상호 접속을 가능하게 해주는 플라스틱 패키지로 감싸여져 있다. 이와 같은 패키지의 구성 요소는 금속 리드프레임, 집적회로 다이, 리드프레임에 집적회로 다이를 접착하기 위한 본딩재, 집적회로 다이상의 패드를 리드프레임의 각 리드에 전기적으로 접속시키는 본드 와이어, 다른 구성요소들을 밀봉하고 패키지의 외형을 형성하는 딱딱한 플라스틱 봉지재를 포함한다.
리드프레임은 이와 같은 패키지의 중심적인 지지 구조이다. 리드프레임의 소정 영역은 패키지의 내측에 있다(예를 들면 플라스틱 봉지재에 의해 완전히 감싸여져 있다). 리드프레임의 소정 리드 영역은 패키지로부터 외측으로 연장되어 있고, 패키지를 외부에 연결하기 위해 이용된다.
통상적인 플라스틱 집적회로 패키지와 리드프레임에 대한 보다 많은 종래 정보는 뉴욕, 뉴욕, 5번가 114, 반 노스트랜드 레인홀드(Van Nostrand Reinhold, 114 Fifth Avenue, New York, New York)에 의해 출판되고, 알. 터말라(R.Tummala)와 이.라이마스제스키(E.Rymaszewski)에 의해 편집된 마이크로일렉트로닉스 패키징 핸드북(Microelectronics packaging Handbook, 1989) 제8장에 기재되어 있다.
통상적인 플라스틱 패키지의 문제점은 리드프레임이 패키지 크기를 축소하는데 장애 요소로 작용한다는 것이다. 당업자는 로치(Roche) 등의 미국 특허 번호 4,530,152와 카스토(Casto)의 미국 특허 번호 5,172,214에 개시된 바와 같이, 내측 리드프레임을 제거하는 것에 의해 패키지의 크기를 축소하도록 시도해 왔으나, 이러한 패키지는 많은 단점을 가지고 있다. '152 특허에서 로치 등에 의해 개시된 패키지의 접점은 직각 측면을 가진다. 따라서, 그 패키지는 접점이 봉지재로부터 쉽게 뽑아질 수 있기 때문에 신뢰성이 없는 것으로 알려져 있다. '214 특허에서 카스토에 의해 개시된 패키지는 다이의 상부에 다이 패드 위로 수직하게 연장된 절곡 리드를 갖는다. 패키지에서 그러한 리드를 포함하는 것은 제조 비용을 증가시키고 패키지의 측면 크기를 축소하는데 장애 요소로 작용한다. 따라서, 보다 작고 보다 신뢰성 있는 플라스틱 패키지가 필요하다.
본 발명은 집적회로 다이를 봉지하기 위한 향상된 플라스틱 패키지, 리드프레임 그리고 그와 같은 패키지의 제조 방법을 목적으로 한다.
본 발명에서 패키지 조립 방법의 한 실시예로서, 제1단계는 금속 리드프레임을 제공하는 것이다. 리드프레임은 에칭후 제거할 수 있는 사각형 프레임을 포함한다. 다이 패드가 상기 프레임 내측에 위치하고, 또한 상기 프레임과 연결되어 있다. 다수의 리드가 상기 프레임으로부터 상기 다이 패드를 향하여 그 다이 패드에 접촉하지 않으면서 측면으로 연장되어 있다.
리드프레임의 다이 패드는 사각형 모양의 둘레를 갖는다. 상기 다이 패드는 패키지 조립시에 다이가 위치되는 수평한 제1표면을 갖는다. 상기 제1표면의 반대면은 중앙이 대체로 평면인 제2표면이고, 둘레가 대체로 평면인 제3표면이다. 상기 제3표면은 제2표면의 외주연에 있고, 다이 패드의 저면이 계단형의 측단면을 갖도록 제2표면으로부터 수직 방향으로 함몰되어 있다. 완성된 패키지에서, 봉지재는 다이 패드의 함몰된 제3표면 바로 아래에 충진되나, 다이 패드의 제2표면을 덮지는 않는다. 다이 패드의 제3표면 아래에 있는 봉지재는 다이가 패키지로부터 수직으로 뽑혀지는 것을 방지한다.
각각의 리드는 제1표면, 상기 제1표면의 반대면인 제2표면, 그리고 상기 제1표면의 반대면이고 상기 제2표면에 인접한 제3표면을 갖는다. 상기 제2표면은 직사각각형 또는 원형 모양의 둘레를 갖는다. 상기 제3표면은 제2표면으로부터 수직 방향으로 함몰되어 있고, 그것은 계단형 측단면을 갖는 리드의 저면을 제공한다. 완성된 패키지에서, 봉지재는 리드의 제3표면 아래를 충진하지만, 리드의 제2표면을 덮지는 않는다. 리드의 제2표면은 LCC 패키지와 같이, 패키지 외부로의 접속을 위한 접점으로서의 역할을 하거나, 또는 솔더 볼의 접속을 위한 랜드로서의 역할을 한다. 리드의 제3표면 아래의 봉지재는 리드가 패키지로부터 수직하게 뽑혀지는 것을 방지한다.
리드프레임은 압연(壓延)된 금속 스트립으로부터 1단계 또는 2단계의 ?? 에칭(wet etching) 방법에 의해 형성된다. 제1에칭 단계는 금속 스트립을 관통하여 에칭함으로써 금속 스트립내에 리드프레임의 원하는 총체적 패턴을 전사하는 한면 또는 양면 에칭이다. 제2에칭 단계는 다이 패드의 외주와 리드의 선택된 영역을 에칭하는 한면 에칭이다. 상기 제2에칭 단계는 다이 패드와 리드의 두께에 대하여 부분적으로 에칭하는 것이고, 따라서 상기한 바와 같이 다이 패드와 리드에서 수직하게 함몰되고, 평면 또는 대체로 평면인 제3표면을 형성한다.
제2단계는 다이 패드의 제1표면상에 집적회로 다이를 올려 놓는다. 경우에 따라서, 다이의 면적은 상기 다이 패드의 제1표면 면적보다 작거나, 또는 다이 패드의 주변 측면에 걸치어지도록 그 다이 패드의 면적보다 클 수도 있다. 어떤 경우에 있어서는, 상기 다이는 리드의 길이 부분에까지 걸치어 진다.
제3단계는 다이의 각 본딩 패드와 각 리드의 제1표면 사이를 본드 와이어 또는 이와 동등한 도전체를 이용하여 전기적으로 접속한다. 상기 본드 와이어가 연결되는 리드의 영역에는 예를 들면, 은(Ag), 금(Au) 또는 다른 금속이 도금될 수 있다.
제4단계는 다이의 상부 및 리드프레임의 제1표면과 마주하는 상부에 점착성의 접착 봉지재를 충진한다. 상기 봉지재는 곧 경화된다. 상기 봉지재는 다이, 본드 와이어, 리드의 제1표면, 다이 패드와 리드의 제3표면, 다이 패드와 리드의 측면을 감싼다. 다이 패드 및 리드의 제2표면은 봉지재에 의해 감싸여지지 않고, 패키지의 저면 외측으로 노출된다.
제5단계는 구리(Cu), 금(Au), 솔더(Pb/Sn), 주석(Sn), 니켈(Ni), 팔라디엄(Pd) 또는 납땜 가능한 금속과 같은 금속류로 다이 패드와 리드의 노출된 제2표면을 포함하는 리드프레임의 노출된 면을 도금한다. 적용 분야 및 리드프레임을 제조하기 위해 사용되는 재료에 따라서 상기 제5단계는 생략될 수 있다.
제6단계는 봉지된 리드프레임으로부터 완성된 패키지를 분리한다. 특히, 제6단계는 리드프레임의 에칭후 제거 가능한 영역을 제거하고, 그리고/또는 다이 패드와 리드와 같은 리드프레임의 에칭후 제거할 수 없는 구성 요소로부터 사각형 프레임과 같은 리드프레임의 에칭후 제거할 수 있는 영역을 분리한다. 제4단계, 제6단계에서 사용된 봉지 방법에 따라, 패키지의 주변 측면을 형성하도록 봉지재를 또한 절단할 수도 있다.
제6단계는 리드프레임으로부터 리드를 절단한다. 절단은 댐바 내측에서 실시된다. 어느 부분이 절단되는가에 따라서, 절단된 리드의 단부는 패키지의 측면을 초과해서 측부로 더 연장될 수도 있다. 제6단계 또는 이후의 단계는 리드의 단부가 패키지의 저면 및 리드의 봉지된 나머지 부분과 소정의 경사각이 형성되도록 패키지 측면에 절단된 리드의 돌출된 단부를 상부 또는 하부로 절곡하는 과정을 포함할 수 있다.
상기 패키지가 인쇄회로기판에 실장될 때, 솔더가 솔더 접속을 강화하도록 절단된 리드의 위로 또는 아래로 향하여 절곡된 단부와 더불어 패키지의 저면에서 노출된 리드의 수평 영역에 접속된다. 패키지의 저면은 패키지의 바닥면 중앙인 다이 패드의 제2표면; 리드의 제2표면, 그리고 패키지 바닥면의 나머지를 형성하고 각각 다이 패드와 리드를 고립시키는 경화된 봉지재를 포함한다.
본 발명에 의한 패키지는 많은 장점을 가지며, 전력용 장치와 아날로그 장치를 포함하는 많은 적용 분야에서 유용하다. 상기 패키지는 크기면에서 작게 만들 수 있다. 예를 들면, 상기 패키지는 칩싸이즈에 근사해질 수 있다. 게다가, 상기 패키지는 매우 얇다. 1mm 또는 그 이하만큼 작은 두께를 갖는 패키지는 본 발명에 의해 제조될 수 있다. 더구나, 리드는 본드 와이어의 길이를 최소화하며 다이에 가깝에 위치될 수 있다. 다이 패드의 노출된 제2표면은 패키지의 냉각을 위하여 인쇄회로기판에 금속 솔더로 접속될 수 있다.
상기 언급한 리드프레임, 패키지, 그리고 조립 방법의 수많은 변경은 이하에 기재되어 있으며, 또한 이 발명의 한 부분을 형성한다. 예를 들면, 다른 조립 방법으로, 다수의 패키지를 동시에 조립하도록 하는 리드프레임이 제공된다.
도1은 본 발명에 의한 패키지 제조 방법을 도시한 순차 설명도이다.
도2는 본 발명에서 패키지 제조를 위해 사용된 리드프레임을 도시한 평면도이다.
도3은 도2의 3-3선을 따라서 댐바 내측의 다이 패드와 리드를 도시한 단면도이다.
도4는 도2의 리드프레임상에 다이가 접착되고 봉지재로 봉지된 상태를 도시한 사시도이다.
도5는 패키지 몸체가 봉지되고 리드프레임으로부터 패키지를 분리하기 위해 펀치가 사용된 완전한 형태의 패키지를 도시한 단면도이다.
도6은 도5의 패키지에서 리드의 노출 영역에 솔더 범프가 형성된 상태를 도시한 단면도이다.
도7은 도5의 패키지에서 저면을 도시한 저면도이다.
도8은 본 발명의 다른 실시예로서의 패키지 저면을 도시한 저면도이다.
도9는 도8의 패키지를 제조하기 위해 리드프레임의 댐바 내측인 다이 패드 및 리드를 도시한 단면도이다.
도10은 도8의 패키지를 도시한 단면도이다.
도11은 다이가 다이 패드의 외곽과 리드의 길이 부분을 초과하여 측면으로 연장된 본 발명의 다른 실시예로서의 패키지를 도시한 단면도이다.
도12는 도11에서 솔더 상호접속 볼이 없는 패키지의 저면을 도시한 저면도이다.
도13은 도11 및 도12의 패키지를 제조하기 위한 리드프레임을 도시한 평면도이다.
도14는 동시에 다수의 패키지를 제조하기 위한 순차 설명도이다.
도15는 금속 스트립에 각각 6개의 리드프레임이 에칭되어 2개의 매트릭스를 이루는 금속 스트립을 도시한 평면도이다.
도16은 금속 스트립에 각각 8개의 리드프레임이 에칭되어 2개의 매트릭스를 이루는 금속 스트립을 도시한 평면도이다.
- 도면중 주요 부호에 대한 설명 -
20; 리드프레임(Lead Frame) 21; 타이바(Tie Bar)
22; 다이 패드(Die Pad) 23; 다이 패드의 제1표면
24; 다이 패드의 제2표면 25; 다이 패드의 제3표면
26; 다이 패드의 제1측면 27; 다이 패드의 제2측면
28; 커넥터(Connector) 29; 댐바(Dam Bar)
30; 리드(Lead) 31; 리드의 제1표면
32; 리드의 제2표면 33; 리드의 제3표면
34,35; 리드의 단부 36; 엥커이어(Anchor Ear)
37; 리드의 측면 50; 패키지(Package)
51; 패키지 몸체 52; 집적회로 다이(Die)
53; 본딩 패드(Bonding Pad) 54; 본드 와이어(Bond Wire)
55; 패키지 측면 56; 패키지 저면
57; 솔더 범프(Solder Bump)
도1은 집적회로 장치 패키지를 조립하기 위해 본 발명에 따른 방법을 도시한 순차 설명도이다. 도5는 도1의 방법에 의해 제조될 수 있는 본 발명에 따른 패키지의 실시예이다.
도1에서 제1단계는 금속 프레임을 제공한다. 도2는 본 발명에 따른 리드프레임(20)을 도시한 평면도이다. 도면 파악의 편의를 위해, 리드프레임(20)의 금속 영역 사이의 빈 공간으로부터 리드프레임(20)의 금속 영역을 구분하기 위해 도2(다른 도면도 마찬가지임)에 음영이 사용되었다.
도2의 리드프레임(20)은 구리(Cu), 구리 합금(Cu alloy), 도금된 구리, 도금된 구리 합금, 합금 37(니켈(Ni)37%, 철(Fe)55%), 또는 적용되는 분야에 따라 구리가 도금된 강철과 같은 통상적인 리드프레임 금속으로 제조된다.
도2의 리드프레임(20)은 둘레의 사각형 타이 바(21)와 중앙의 사각형 댐바(29)를 포함한다.(당업자는 상기 사각형이, 네변이 같은 정사각형 또는 두변씩 같은 정사각형이 포함된 개념임을 이해할 것이다.) 다른 실시예로서(도시되지 않음), 다수의 리드프레임(20)이 금속 스트립(예를 들면, 도16)에 에칭된 것과 같이, 타이 바(21)가 생략될 수 있고, 리드프레임의 둘레는 인접하는 리드프레임 사이인 금속 스트립 영역에 의해 형성될 수 있다. 다른 실시예로서(도시되지 않음), 리드프레임의 외측 프레임이 댐바(29)가 되도록, 타이 바(21)와 댐바(29) 사이의 타이 바(21) 및 리드 영역이 생략될 수도 있다.
사각형 모양의 둘레를 갖는 다이 패드(22)가 리드프레임(20)에 연결되어 있다. 다이 패드(22)는 댐바(29) 내측에 위치한다. 두개의 커넥터(28)가 리드프레임(20)의 댐바(29)와 타이바(21)에 다이 패드(22)를 연결한다. 도1의 제6단계에서, 커넥터(28)는 리드프레임(20)의 댐바(29) 내측에서 절단된다.
18개의 리드(30)가 댐바(29)를 통해서 타이바(21)로부터 다이 패드(22)에 접촉되지 않은 채 상기 다이 패드(22)의 측면을 향하여 연장되고 연결된다. 각 리드(30)의 제1단부 영역(34)은 다이 패드(22)에 인접한다. 도1의 제6단계에서, 각 리드(30)는 댐바(29)와 리드(30)의 제1단부(34) 사이에서 절단된다. 다른 실시예에서(도시되지 않음), 리드(30)는 타이바(21) 대신에, 댐바(29)에서 시작될 수 있고, 댐바(29)와 타이바(21)는 다수가 대칭적으로 놓여져 있는 스트립에 연결될 수 있다.
리드프레임(20)의 리드(30)를 위해 도2에 도시된 갯수, 위치, 측면 경로는 한예에 불과하다. 리드의 갯수, 위치 및 측면 경로는 적용분야에 따라 달라질 것이다. 본 발명의 장점은 리드가 특별한 집적회로 다이의 본딩 패드 갯수 및 위치에 적합하게 디자인 될 수 있다는 점이다.
도2에서 18개의 리드(30)중에 14개는 일직선으로 뻗어 있다. 4개의 리드(30)는 댐바(29)와 다이 패드(22)사이에서 측면으로 절곡되어 있다. 일직선으로 뻗은 각 리드(30)는 리드(30)의 측면으로부터 수직하게 돌출된 엥커이어(36)를 포함한다. 엥커이어(36)는 대략 사각형이고 인접하는 리드(30)상에 엇갈리게 형성되어 있다. 완성된 패키지에서, 엥커이어(36)는 패키지의 봉지재를 구속하는 역할을 하고, 또한 리드(30)가 패키지 몸체로부터 수평하게 또는 수직하게 뽑혀지지 않토록 방지하는 역할을 한다. 선택적으로, 봉지재를 구속하기 위해 엥커이어 대신에 리드(30)에 관통홀 또는 함몰부가 만들어질 수 있다.
도3은 도2의 3-3선을 따라서 댐바(29) 내측의 리드프레임(20)을 도시한 단면도이다. 다이 패드(22)와 두개의 대향하는 리드(30)가 도시되어 있다. 도시된 리드(30) 영역은 댐바(29) 내측에서 즉각 시작된다. 다이 패드(22)와 리드(30) 양자의 저면은 수직 방향으로 함몰되고, 수평하게 또는 대략 수평인 표면을 포함한다.
도3의 다이 패드(22)는 대체로 평면 또는 평면인 상부 제1표면(23), 이에 대향하여 대체로 평면 또는 평면인 제2표면(24) 그리고 또 상기 제1표면(23)에 대향하여 대체로 평면 또는 평면인 제3표면(25)을 갖는다. 직각의 제1측면(26)이 제1표면(23)과 제3표면(25) 사이에 있고, 또한 직각의 제2측면(27)이 제3표면(25)과 제2표면(24) 사이에 있다. 제3표면(25)은 제2표면(24)으로부터 거리 "H1"만큼 수직방향으로 함몰되어 있다. 다이 패드(22)의 중앙 영역은 제1표면(23)과 제2표면(24) 사이에 높이 "H"를 갖는다. 다이 패드(22)의 제3표면(25)은 제2표면(24)의 외주연에 위치해 있고 그 한 예로서, 상기 제3표면(25)이 제2표면(24)을 에워싸고 있다.
도3의 각 리드(30)는 평면 또는 대략 평면인 제1표면(31)을 포함한다. 평면 또는 대략 평면인 제2표면(32)과 평면 또는 대략 평면인 제3표면(33)이 제1표면(31)과 대향하여 형성되어 있다. 제2표면(32)은 댐바(29)에서 시작하고 다이 패드(22)를 향하여 댐바(29) 내측에서 짧게 연장되어 있다. 이 실시예에서, 제2표면(32)은 사각형 모양의 둘레를 갖는다. 제2표면(32)의 길이는 적용분야에 따라서 변경되지만, 패키지의 외부 접속에 충분할 정도의 크기로 되어야 한다. 제3표면(33)은 제2표면(32)과 다이 패드(22)에 인접하는 리드(30)의 단부(34)까지 연장된다. 제3표면(33)은 제2표면(32)으로부터 거리 "H1"만큼 함몰되어 있다. 즉, 제3표면(33)은 제1표면(31)과 제2표면(33) 사이에서 수직 방향으로 함몰되어 있다. 엥커이어(36)(도시되지 않음)는 제3표면(33)에 인접하여 리드(30)의 측면(37)에서 수직 방향으로 연장되어 있다.
도1의 제6단계에서, 리드프레임(20)이 봉지된 후, 리드(30)는 도2에서 직선A-A, B-B, C-C 및 D-D를 따라서 댐바(29)의 내측이 절단된다. 절단은 제2표면(32)을 포함하는 리드(30) 영역을 통하여 수직하게 이루어진다. 완성된 패키지에서, 각 절단된 리드(30)의 제2표면(32)은 외부의 인쇄회로기판에, 직·간접적으로 패키지를 전기적으로 연결하는 접점 역할을 한다. 완성된 패키지에서, 리드(30)의 제3표면(33)은 봉지재로 감싸여져 있고, 따라서 패키지 몸체의 내측에 위치되어 있다.(도5)
도3에서 리드프레임(20)의 다이 패드(22)와 리드(30)의 높이"H"의 예시값은 대략 0.15에서 0.50mm이고, "H1"의 값은 대략 0.075에서 0.25mm이다. 다이패드(22)에서 수평 방향으로 만입(灣入)된 "W" 의 예시값은 대략 0.025에서 0.75mm이다.(이러한 값들은 "H","H1" 그리고 "W"가 도시된 다른 예에도 적용한다.) 퍼센트 개념으로서, "H1"값은 "H"값의 대략 50% 또는 25%에서 75%일 수 있다.(예를 들면, 각각의 제1표면(23,31)과 제2표면(24,32) 사이의 거리) 물론, 이 값들은 예시값에 불과하다. 실제값들은 적용 하기에 따라서 달라질 것이다.
도2의 리드프레임(20)은 화학적 ?? 에칭(wet etching)에 의해 압연된 금속 스트립으로부터 형성된다. 잘 알려진 바와 같이, 화학적 에칭(또한 화학적 밀링(milling)으로도 알려져 있음)은 포토리터그래피(photolithography), 포토레지스트(photoresist) 그리고 금속 스트립에 패턴을 에칭하기 위한 용해용 화학 용액등을 사용한다. 일반적으로, 포트레지스트층은 스트립의 한면 또는 양면에 형성된다. 다음으로, 상기 포트레지스트층은 원하는 패턴이 그려진 마스크를 통하여 빛에 노출된다. 계속해서, 화학용액이 마스킹된 스트립의 한면 또는 양면에 적용된다. 스트립의 노출된 영역은 에칭되어 제거되고, 금속 스트립에 원하는 패턴이 남게 된다.
1단계 또는 2단계의 에칭 방법이 도2 및 3(도9,13,15 및 16)의 리드프레임(20)을 형성하기 위해 사용된다. 제1에칭 단계는 스트립의 한면 또는 양면상에 포토레지스트 패턴을 따라서 스트립의 한면 또는 양면에 실시된다. 이러한 제1에칭 단계는 도2에 도시된 바와 같이, 리드프레임의 전체적 패턴을 형성하기 위해 금속 스트립의 소정 영역을 완전히 관통하여 실시된다. 다음으로, 2번째 포토레지스트 패턴은 리드프레임 한면의 일정 영역에 형성된다. 다이 패드의 둘레 영역과 리드의 선택된 영역은 2번째 포토레지스트 패턴에 의해 감싸여지지 않고, 따라서 차후의 에칭에 보다 민감하게 된다. 제2에칭 단계는 상기 2번째 포토레지스트 패턴을 따라서 리드프레임의 한면에 부분적으로 실시된다. 이러한 제2에칭 단계는 도2,3에 도시된 리드프레임(20)의 함몰된 표면을 형성한다.(예를 들면, 다이패드(22)의 제3표면(25)과 댐바(29) 내측 리드(30)의 제3표면(33)) 또한 댐바(29) 내측의 커넥터(28)가 상기 제2에칭 단계에서 형성된다. 상기 화학용액이 다이 패드와 리드의 선택된 영역의 두께 및 선택된 거리를 에칭하였을 때, 상기 제2에칭 단계는 멈추어진다. 즉, 상기 제2에칭 단계는 다이 패드 및 리드중 선택된 영역의 두께만큼 실시된다. 이러한 제2에칭 단계에 의한 에칭량은 패키지 몸체에서 다이 패드(22)와 리드(30)가 안전하도록, 즉, 다이 패드(22)의 제3표면(25) 및 리드(30)의 제3표면(33)의 아래로 충분한 량의 봉지재가 위치할 정도로 실시된다. 일반적으로, 상기 제2에칭 단계는 다이 패드와 리드 두께의 대략 50%를 제거하지만, 제거된 량은 다이 패드와 리드 두께의 대략 25%에서 75% 범위일 수 있다. 에칭 과정의 불완전성으로 인해, 제3표면(25,33)은 평면이 아니고 근사적으로 평면에 가까울 수 있으며, 다이 패드(22)와 리드(30)의 측벽 각도는 90°이 아니고 원형 코너를 이룰 수 있다.
여기서, 상기 에칭 단계는 순서가 바뀔 수도 있으며, 또한 상기 1단계의 에칭에 의해서만 소정의 목적을 달성할 수도 있다. 즉, 상기 제1에칭 단계에 의해 총체적 리드 패턴을 형성함은 물론, 다이 패드와 리드를 소정 두께 이상으로 에칭하여 상기한 바와 같이 단면상 계단형의 다이 패드 및 리드를 구비할 수 있을 것이다.
선택적으로, 리드프레임(20)은 리드프레임의 전체적 패턴을 스탬핑의 제1단계와, 상기했듯이 리드프레임(20)의 함몰된 표면까지 스탬핑된 리드프레임의 다이패드와 리드 두께를 부분적으로 화학적으로 에칭하는 제2단계에 의해 형성될 수 있다.
도1의 제2단계는 집적회로 다이(52)를 다이 패드(22)의 제1표면(23) 중앙에 탑재한다.(도5) 다이 패드(22)상에 다이(52)의 탑재와 접착은 통상적인 다이 접착장비와 통상적인 다이 접착 에폭시를 이용하여 실시할 수 있다. 제2단계와 차후의 조립 단계에서, 도2의 리드프레임(20)은 정전방전(ESD, electrostatic discharge)으로부터 보호되도록 접지된다.
도1의 제3단계는 집적회로 다이(52)(도5)상의 각 본딩 패드(53)와 각 리드(30)의 제1표면(31)을 도전성 금속 본드 와이어(54) 또는 이것의 등가물을 이용하여 전기적으로 접속한다. 제1표면(31)은 금(Au), 은(Ag), 니켈(Ni), 팔라디엄(Pd), 구리(Cu) 및 다른 금속들로 도금될 수 있다. 도2의 리드프레임(20)은 정전방전에 의해 집적회로 장치에 이상이 생기지 않토록 상기 접속 공정동안 접지된다.
도1의 제4단계는, 점착성 접착 봉지재가 도2의 리드프레임(20)상에 적용된다. 상기 봉지재는 다른 무엇보다도, 집적회로 다이(52), 본드 와이어(54), 다이 패드(22)의 측면(26), 다이 패드(22)의 제1측면(23) 및 제3측면(25), 리드(30)의 제1표면(31), 제3표면(33) 및 측면(37)을 덮는다.(도4 및 도5) 다이 패드(22)의 제2표면(24)과 리드(30)의 제2표면(32)은 봉지재로 봉지되지 않고 외부로 노출된다. 다른 실시예로서, 봉지재의 얇은층이 다이 패드(22)의 제2표면(24) 아래를 형성하도록 봉지 공정동안, 다이 패드(22)가 상부를 향할 수 있다. 이와 같은 실시예에서, 다이 패드(22)는 패키지 몸체내에 완전히 봉지된다. 마지막으로 상기 봉지재는 경화된다.
도1의 제4단계가 완성되는 것은 적용분야에 따라서 여러가지로 있을 수 있다. 예를 들면, 도1의 제4단계는 통상적인 플락스틱 봉지 기술을 이용하여 성취될 수 있다. 이와 같은 방법에서, 도2의 리드프레임(20)은 금형내에 위치되고, 도4에 도시된 바와 같이, 리드프레임(20)의 상면에 고체 봉지재의 한 블럭(block)이 형성된다. 봉지재는 통상적인 기술에 이용되는 통상적인 플라스틱 몰딩 컴파운드일 수 있다. 몰딩 컴파운드의 예를 일본의 니토사(Nitto Company)로부터 구할 수 있는 NITTO MP-8000AN 몰딩 컴파운드, 일본의 수미토모사(Sumitomo Company)로부터 구할 수 있는 EME 7351 UT 등이 있다. 통상적인 게이트가 봉지 공정을 원할히 할 수 있도록 리드프레임(20)에 형성될 수 있다. 금형의 측면은 패키지 몸체가 금형으로부터 용이하게 빠지도록 테이퍼(taper)되어 있다.
선택적으로, 상기 제4단계의 봉지 공정을 이용하는 대신, 액상 봉지재를 이용할 수 있다. 예를 들면, 첫번째 단계로서 도2의 리드프레임(20)을 수평면에 위치시킨다. 두번째 단계로서, 캘리포니아, Dexter-Hysol Company of City of Industry로부터 구입할 수 있는 HYSOL 4451 에폭시와 같은 통상적인 경화 가능한 점착성 접착 재료의 접촉성 비드(bead)가 다이(52) 주위 및 적어도 댐바(29) 내측의 소정 리드(30) 영역에 폐직사각 댐을 형성하도록 리드프레임(20)상에 적용될 수 있다. 세번째 단계로서, 1시간동안 대략 140℃로 가열하는 것과 같은 공정에 의해 상기 비드를 경화시킨다. 네번째 단계로서, HYSOL 4450 액체 봉지재와 같은, 패키지를 봉지하게 적당한 통상적인 경화가능한 점착성 접착재가 댐내에서 완전한 패키지가 봉지재로 봉지되도록 상기 비드 내측에 봉지된다. 마지막 단계로서, 1시간동안 대략 140℃로 가열하는 것과 같은 공정에 의해 리드프레임(20)상에 경화된 봉지재 블럭이 형성되면서 봉지재가 경화된다. 제4단계, 제6단계에서 사용된 이런 방법은 직각 패키지를 형성하도록 봉지재를 절단하고, 리드프레임으로부터 완전한 패키지를 절단하기 위해 소잉 공정을 이용한다. 유사한 봉지 공정과 상기와 같은 패키지로부터 리드프레임을 절단하기 위한 이후의 소잉 공정은 1998년 6월 24일 출원된 미국 특허 출원 번호 09/103,760에 개시되어 있고, 참조문헌에 완벽하게 구체화되어 있다.
도1의 제5단계에서, 다이 패드(22)의 제2표면(24)과 리드(30)의 제2표면(32)을 포함하는, 봉지재로 봉지되지 않은 도2의 리드프레임(20)의 일정영역은 인쇄회로기판에 실장될 수 있는 통상적인 도금용 금속으로 도금되어 있다. 도금용 금속의 예는 그 적용분야에 따라서 금, 니켈, 팔라디엄, 인코넬(inconel), 납과 주석의 솔더 또는 탄탈륨(tantalum) 등을 포함한다. 제5단계는 리드프레임(20)을 형성하기 위해 사용된 금속이 도금 또는 예비 도금 등을 필요로 하지 않을 경우 생략될 수 있다. 예를 들어, 제5단계는 리드프레임(20)을 만들기 위해 사용된 금속 스트립이 니켈 팔라디엄으로 도금된 구리일 경우 생략될 수 있다.
도4는 도1의 제1-5단계가 완료된 후 도2의 리드프레임(20)을 도시한 사시도이다. 이 예에서, 봉지 공정은 제4단계에서 이용되었다. 경화된 봉지재의 한 블럭이 패키지 몸체(51)를 형성한다. 패키지 몸체(51)의 테이퍼된 측면(55)은 댐바(29) 내측에 있다. 따라서, 리드(30)의 노출된 영역은 패키지 몸체(51)의 측면(55)과 댐바(29) 사이로 연장되어 있다.
도1의 제6단계는 도2의 A-A, B-B, C-C 및 D-D선을 따라서 봉지된 리드프레임(20)(도4)을 절단한다. 도2를 참조하면, 제6단계는 댐바(29)의 내측인 리드(30)를 절단한다. 상기 절단은 리드(30)의 제2표면(32)을 관통하여 실시된다.(도3) 제6단계는 또한 댐바(29) 내측의 커넥터(30)도 절단한다. 마침내, 제6단계는 리드프레임(20)의 에칭후 제거할 수 있는 영역을 제거하고 완전한 패키지로 절단함으로써 패키지가 완성되는 것이다.
제6단계는 펀치, 톱, 또는 이와 동등한 절단 장치를 이용하여 실시될 수 있다. 예를 들어, 펀치나 톱은 도5에 도시된 바와 같이 패키지 몸체(35)가 봉지된 경우 사용될 수 있다. 펀치가 사용된 경우, 완성된 패키지는 한번의 펀치 작동으로 리드프레임(20)으로부터 절단된다. 패키지가 뒤집히고, 상기 펀치는 댐바(29)의 내측의 리드(30)를 절단한다. 절단 위치는 패키지 측면(55)으로 연장되는 절단된 리드(30)의 영역이 0에서, 예를 들면 0.5mm에 이르기까지 변경될 수 있다.
도5는 본 발명에 따른 완성된 패키지(50)의 단면도이다. 패키지(50)는 도2의 리드프레임(20)으로부터 만들어지고, 도4로부터 펀칭된 것이다. 패키지(50)의 패키지 몸체(51)는 봉지되어 있다. 패키지(50)는 평면 또는 대략 평면인 저면의 제2표면(56)과 측면(55)의테이퍼된 면을 갖는다.
도2의 리드프레임(20)으로부터 얻은 패키지 구조와 일관되게, 도5의 패키지(50)의 다이 패드(22)는 평면 또는 대략 평면인 상부의 제1표면(23)을 포함한다. 상기 다이 패드(22)의 제1표면(23)과 대향되는 면은 평면 또는 대략 평면인 제2표면(24)과, 상기 제2표면(24)의 둘레에 형성된 평면 또는 대략 평면인 제3표면(25)이다. 상기 제3표면(25)은 제2표면(24)을 둘러싸고 제2표면(22)으로부터 거리 "H1"만큼 수직 방향으로 함몰되어 있다. 제3표면(25)은 제1표면(23)과 제2표면(24) 사이에서 수평하게 형성되고, 패키지 몸체(51)를 형성하는 봉지재로 봉지된다. 제3표면(25) 바로 아래의 봉지재는 패키지로부터 다이 패드(22)가 수직하게 빠지는 것을 방지한다. 제2표면(24)은 패키지(50)의 저면(56)에 노출되어 있고, 따라서 패키지(50) 저면(56)의 한 부분을 형성한다. 다른 실시예로서, 다이 패드(22)는 완전히 패키지 몸체(51)내에 위치될 수 있다.
도5에서, 집적회로 다이(52)는 다이 패드(22)의 제1표면(23)상에 위치된 채 접착되어 있다. 본드 와이어(54)로 다이(52)의 각 본딩 패드(53)와 리드(30)의 제1표면(31)이 연결되어 있다.
도5의 패키지(50)는 다수의 리드(30), 즉, 댐바(29)의 내측인 제2표면(32)을 따라서 도2의 리드프레임(20)으로부터 절단된 리드(30) 각각을 포함한다. 절단된 리드(30)의 배열이나 갯수는 패키지를 만들기 위해 사용된 리드프레임의 디자인이나 적용분야에 따라서 변경된다. 예를 들면, 도2에서, 리드(30)는 일직선으로 뻗어 있거나, 측면으로 절곡된 경로 둘다를 갖는다.
도2에서처럼, 각 절단된 리드(30)는 평면 또는 대략 평면인 제1표면(31), 이와 대향하여 평면 또는 대략 평면인 제2표면(32)과 평면 또는 대략 평면인 제3표면(33)을 포함한다. 제3표면(33)은 봉지재가 제3표면(33)을 덮을 수 있도록 제2표면(32)으로부터 거리 "H1"만큼 수직 방향으로 함몰되어 있다. 즉, 제3표면(33)은 제1표면(31)과 제2표면(32) 사이에서 수평하게 형성되어 있다. 리드(30)의 제2표면(32)은 봉지재로 덮혀 있지 않고, 대신 패키지(50)의 저면(56)으로 노출되어 있다.
도5에서, 패키지 몸체(51)의 내측인 리드(30)의 제1표면(31) 영역은 다이 패드(22)의 제1표면(23)과 같은 수평면이고, 리드(30)의 제3표면(33)은 다이 패드(22)의 제3표면(25)과 같은 수평면이다. 다른 실시예로서(도시되지 않음), 다이 패드(22)가 몰드 내에서 위로 향하여 있는 경우, 패키지 몸체(51)내에 있는 리드(30)의 제1표면(31) 영역은 다이 패드(22) 상면의 제1표면(23)보다 더 낮은 수평면일 수 있다.
도5의 각 절단된 리드(30)는 패키지 측면(55)을 지나 측면으로 연장된 절단된 단부(35)를 포함하고 리드(30)의 제2표면(32) 및 패키지 저면(56)의 수평 부분과 소정의 경사각 θ를 이루며 상부 또는 하부(도시되지 않음, 이하 상부로 절곡된 경만을 설명)로 절곡되어 있다. 각도 θ는 비록 변화 가능하지만, 대략 15∼70°이다. 도시된 바와 같이 리드(30)의 상부로 절곡된 단부인 제2표면(32)은 노출되어 있다. 리드(30)의 절곡된 단부(35)의 한 예시적 길이는 대략 패키지 측면(55)으로 부터 대략 0.15mm이지만, 이 길이는 적용 분야에 따라서 변경가능하다. 절단된 리드(30)의 단부(35) 길이에 대한 범위는 0에서 0.50mm이다.
도5에 도시된 리드(30)의 절단된 단부(35)는 리드프레임(20)으로부터 패키지(50)를 펀칭하는데 사용하는 스탬핑 기계에 의해 제6단계에서 절곡될 수 있다. 다른 실시예로서(도시되지 않음), 리드(30)의 단부(35)는 패키지 측면(55)과 접촉하도록, 예를 들어 각도θ가 테이퍼된 패키지 측면(55)의 수평면 각도와 같게, 상부로 절곡될 수 있다. 또다른 실시예로서(도시되지 않음), 도1의 제6단계는 절단된 리드(30) 단부가 패키지 측면(55)으로부터 연장되지 않토록 패키지 측면(55)에서 리드(30)가 절단될 수 있다.
다른 실시예로서(도시되지 않음), 리드(30)의 절단된 단부(35)는 패키지 측면(55)을 지나 수평면인 측면으로 연장된다. 즉, 절단된 단부(35)는 도5와 같이 절곡되지 않고, 각도 θ가 0이 되도록 리드(30)의 나머지와 같이 수평면인 측면으로 연장된다. 그와 같은 패키지는 제6단계에서 절단 공정이 사용된 경우의 결과물이다. 원한다면, 제6단계에서 절단 공정이 사용된 경우, 단부(35)는 부가적인 절곡 단계에 의해 도5의 형상이 실현되도록 상부로 절곡될 수 있다.
도6에서, 솔더 범프(57)는 패키지(50)와 인쇄회로기판(도시되지 않음) 사이에 융착된다. 솔더 범프(57)는 리드(30)의 제2표면(32)과 접촉하고, 리드(30)의 단부(35)를 덮는다.
다른 실시예로서(도시되지 않음), 다이 패드(22)의 노출된 제2표면(24)은 패키지의 냉각을 용이하게 하기 위해 솔더 페이스트와 같은 도전체로 인쇄회로기판에 접속된다. 냉각은 상기 솔더 페이스트를 따라서 인쇄회로기판으로 열이 전도되는 작용에 의해 실현된다.
도7은 도5의 패키지(50)의 외부 저면(56)을 도시한 것이다. 패키지(50)의 제2표면(56)은 다이 패드(22)의 제2표면(24), 절단된 리드(30)의 제2표면, 그리고 경화된 봉지재로 이루어져 있다. 리드(30)의 제2표면(32)은 사각형 모양의 둘레를 갖는다. 리드(30)의 절단된 단부 영역(35)은 저면(56)을 약간 지나쳐서 연장되거나 또는 봉지재의 측면과 동일면을 이룰 수 있다. 적용분야에 따라서 원형의 둘레와 같이, 상기 제2표면(32)은 다른 크기, 다른 모양 등 여러가지 형상이 가능할 것이다. 다이 패드(22)의 제2표면(24) 역시 사각형 둘레를 갖지만 여러가지 다른 모양도 가능하다.
도7에서, 리드(30)의 제2표면(32)은 패키지(50) 저면(56)의 가장자리를 따라 열지어 배열되어 있다. 리드(30)의 절단된 끝단 영역(35)은 저면(56)의 둘레를 약간 초과하도록 연장되어 있다. 도8은 본 발명의 범주내인 또다른 패키지(60)의 저면(61) 외측을 도시한 것이다. 도8에서, 도9의 절단된 리드(63)중 노출된 사각형의 제2표면(64)은 패키지(60) 저면(61)의 둘레로부터 안쪽을 향하는 짧은 거리에 위치되어 있는 열로 배열되어 있다. 한예로, 제2표면(64)은 패키지(60)의 저면(61) 둘레로부터 대략 0.05∼0.50mm만큼 떨어진 위치에 형성 있으나, 그 거리는 적용분야에 따라서 변경된다. 다른 실시예로서(도시되지 않음), 제2표면(64)은 사각형보다는 원형의 둘레를 가지며 솔더 상호접속 볼 랜드를 형성한다.
도9는 도8의 패키지(60)를 만들기 위해 댐바(29) 내측을 취한 리드프레임(62)의 다이 패드(22)와 리드(63)의 단면도이다. 도9의 리드프레임(62)은 리드(63)에서 수직방향으로 함몰된 저면의 배열, 갯수 및 위치를 제외하고는 도2 및 도3의 리드프레임(20)과 거의 같고 제조 방식도 같다. 따라서, 중복되는 내용의 설명은 생략한다.
도2의 리드(30)와 같이, 도9의 리드(63)는 평면 또는 대략 평면인 제1표면(31)과 대향하는 평면 또는 대략 평면인 제2표면(64)을 포함한다. 제2표면(64)은 패키지의 외부 접점으로 이용된다. 그러나, 도2 및 3의 리드프레임(20)중 제2표면(32)과 다르게, 도9의 리드(63)에 대한 제2표면(64)은 댐바(29)(도2)에 내측 및 인접하여 위치하지는 않고, 리드(63)의 제3표면(66)과 제4표면(65) 사이에서 다이 패드(24) 근처에 위치한다. 제3표면(66)과 제4표면(65)은 제1표면(31)의 대향면이고, 평면 또는 대략 평면이며, 동일한 수평면이고, 리드(63)의 제2표면(64)으로부터 거리 "H1"만큼 수직방향으로 함몰되어 있다.(예를 들면, 제1표면(31)과 제2표면(64) 사이에서 수평면이다.) 제4표면(65)은 댐바(29)(도시되지는 않았으나 도2와 유사)와 제2표면(64) 사이에 형성되어 있고, 제3표면(66)은 제2표면(64)과 다이 패드(22) 사이에 형성되어 있다.
도8 및 9에서 리드(63)의 제2표면(64) 둘레는 패키지의 다른 외부 접속을 용이하게 하도록 다양한 형상이 가능하다. 예를 들면, 제2표면(64)은 도8에서와 같이 사각형 둘레를 가질 수 있다. 또한 다른 실시예로, 상기 제2표면(64)은 원형의 둘레를 가질 수 있다.
도10은 도8의 패키지(60)를 도시한 단면도이다. 도10의 패키지는 도9의 리드프레임을 이용하여 도1의 방법으로 제조된다. 도시된 바와 같이, 제4표면(65)은 패키지 측면(57)에 인접되어 있고, 제2표면(64)은 패키지(60)의 저면(61)의 둘레 내측에서 일정한 거리에 위치되어 있다.
도8과 도10에서, 패키지 몸체를 형성하는 봉지재는 제2표면(64)을 제외한 리드(63) 전체를 덮는다. 즉, 리드(63)의 제3표면(66)과 제4표면(65)은 봉지재에 의해 봉지되어 있고, 따라서 패키지 내측에 위치하게 된다. 다른 실시예로서, 리드의 절단된 단부가 패키지 측면(예를 들면 도5)을 초과하여 연장되는 경우, 봉지재는 패키지 측면으로 연장된 절단된 리드 영역을 덮지 않는다. 또다른 실시예로서, 예를 들면 도10에서 봉지재가 리드(63)의 제1표면(31) 단부 근처를 덮지 않토록 하여 제1표면(31)의 둘레가 상부로 노출되도록 할 수도 있다. 또한 이 경우에 상기 리드(64)의 제4표면(65) 역시 하부로 노출되도록 할 수 있으며, 이는 당업자의 선택적 사항에 불과하다.
도11은 도1의 방법에 의해 제조될 수 있는 본 발명에 따른, 다른 실시예에 의한 패키지(70)의 단면도이다. 도11은 도12의 11-11선을 따라서 취해진 것이다. 다이(52)가 통상적인 에폭시 다이 접착제(87)로 다이 패드(72)의 상부 제1표면(83)에 접착되어 있다. 다이(52)는 패키지(70)의 다이 패드(72) 둘레 및 리드(73)의 상부 제1표면(76)을 초과하여 연장되어 있다. 따라서, 패키지(70)는 거의 칩싸이즈에 가깝다. 다이(52)의 측면(52A)과 패키지 측면(77) 거리는 대략 0.6mm만큼 작거나 본드 와이어가 존재하는 측면보다 작다. 다른 실시예로서(도시되지 않음), 다이(53)는 다이 패드(72)의 둘레를 초과하여 연장되어 있으나, 리드(73)를 초과하여 연장되어 있지는 않다. 또다른 실시예로서(도시되지 않음), 다이의 측면에서 네방향이 아닌 두방향에만 본드 와이어가 위치될 경우, 본드 와이어가 연결되지 않은 다이 측면(52A)과 패키지 측면 사이의 거리는 대략 0.1mm보다 작을 수 있다.
도11에, 네개의 리드(73)가 도시되어 있다. 내부 리드(73)는 도13의 리드프레임(71)에 도시된 측면 절곡부를 포함하고, 이것들은 리드(73)의 바깥인 뒤쪽에 숨겨져 있으므로, 네개의 내부 리드(73)만이 단면도에 도시된다.
도11에서, 짧은 본드 와이어(77)가 다이(55)상의 각 본딩 패드(53)와 리드(73)의 상부 제1표면(76) 사이에 연결되어 있다. 본드 와이어(77)의 접속은 패키지 측면(79)에 인접하는 리드(73)의 제1단부(86)인 제1표면(76)에 실시된다.
도11의 패키지(70)는 비록 랜드 그리드 어레이(LGA) 패키지가 가능하지만, 볼 그리드 어레이 패키지이다. 도12에 도시된 바와 같이, 솔더 상호 접속 볼(78)의 배열이 패키지(70)의 저면(80)상에 형성되어 있다. 따라서, 다른 리드(73)의 제2표면(74)과 패키지 측면(79) 사이의 거리는 가변적이다.(도12)
도11의 패키지 몸체(81)는 비록 다른 봉지 방법이 사용될 수 있지만, 금형을 이용한 봉지재에 의해 형성된다. 도1의 제4단계동안, 봉지재는 다이(52)의 저면(89)과 리드(73)의 제1표면(76) 사이에 충진된다. 다이(52)의 저면(89)과 다이 패드(72)의 제1표면(82) 사이에 위치된 비전도성(예를 들면, 절연성) 접착에폭시(87)는 다이 패드(72)상에 다이(52)를 접착시키고, 리드(73)의 제1표면(76)상에서 다이(52)가 일정간격 이격되게 한다. 게다가, 다이(52)가 리드(73)를 초과하여 연장된 경우, 부가적인 절연 에폭시(87)가 다이(55)와 리드(73)가 떨어져서 일정거리 이격되도록 다이(55)의 저면(89)과 리드(73)의 제1표면(76) 사이에 위치된다.
도11의 각 리드(73)는 평면 또는 대략 평면인 제1표면(76)을 갖는다. 제1표면(76)에 대향하여서는 평면 또는 대략 평면인 제2표면(74)과 제3표면(75)이 형성된다. 제2표면(74)은 제1단부(86)에 대향하는 각 리드(30)의 제2단부(85)에 형성되어 있다. 대조적으로, 도6의 패키지(50)의 리드(30)의 제2표면(32) 및 도8의 패키지(60)의 리드(63)의 제2표면(64)의 위치는 각각의 패키지 저부 외측 표면 둘레이거나 그 내측에 있다.
도11에서, 각 리드(73)의 제3표면(75)은 리드(73)의 제2표면(74)에 인접하고, 또한 그 제2표면(74)으로부터 거리 "H1"만큼 수직 방향으로 함몰되어 있다. 제3표면(75)은 제1표면(76)과 제2표면(74) 사이에 형성되어 있고, 상기했듯이 도3의 리드(30)의 제3표면(33)에서와 같은 부분적인 에칭 과정에 의해 형성된다. 도시된 바와 같이, 봉지재는 제3표면(75)을 덮고, 따라서 리드(73)가 패키지 몸체(81)로부터 수직하게 뽑혀지는 것을 방지한다. 봉지재가 리드(73)의 제2표면(74)을 덮지는 않는다.
도11의 패키지(70)의 다이 패드(72)는 평면 또는 대략 평면인 제1표면(82)을 갖는다. 상기 제1표면(82)에 대향하여 평면 또는 대략 평면인 제2표면(83)이 형성되어 있고, 상기 제2표면(83)의 둘레에는 평면 또는 대략 평면인 제3표면(84)이 형성되어 있다. 제3표면(84)은 제2표면(83)을 둘러싸고 상기 제2표면(83)으로부터 거리 "H1"만큼 수직하게 함몰되어 있다. 다이 패드(72)의 제1표면(82)은 리드(73)의 제1표면(76)과 같은 수평면이다.
도11의 다이 패드(72)의 제3표면(84)은 제1표면(82)과 제2표면(83) 사이에 있고, 도3 및 도5의 다이 패드(22)의 제3표면(23)같은 부분 에칭 방법에 의해 형성된다. 도11에 도시된 바와 같이, 봉지재는 다이 패드(72)의 제3표면(84)을 덮고 따라서 다이 패드(72)가 패키지 몸체(81)에서 수직하게 빠지는 것을 방지한다. 봉지재가 다이 패드(72)의 제2표면(83)을 덮지는 않는다. 패키지의 냉각 성능을 높이기 위해, 다이 패드(72)의 제2표면(83)은 솔더 상호접속 볼이나 이와 동등한 도전체로 외부 인쇄회로기판에 접속된다. 다른 실시예로, 상기 다이 패드(72) 전체는 봉지재로 덮혀지고 따라서 완전히 패키지 몸체(81)내에 위치하도록 도1의 제4단계 동안, 상기 다이 패드(72)가 상부를 향할 수 있다. 이와 같은 경우에, 리드(73)의 제1표면(76)은 다이 패드(72)의 제1표면(82) 아래에 위치하게 된다.
도12는 리드(73)의 제2표면(74)상에 솔더 상호접속 볼이 위치되기 전 도11의 패키지(70)의 저면(80)을 도시한 것이다. 도시된 바와 같이, 제2표면(74)은 원형이며 어레이 되어 있다. 리드(73)의 제3표면(75)은 봉지재로 봉지되고 따라서 패키지몸체(81) 내측에 위치하므로 이 도면에 나타나 있지는 않다. 금속 코너 판(88)은 저면(80)의 네 코너 각각에 형성되어 있다.
도13은 도11과 12의 패키지(70)를 만들기에 적당한 리드프레임(71)의 평면도이다. 도2의 사각형 다이 패드(22)와는 다르게, 도13의 다이 패드(72)는 댐바(29)의 두 양쪽 측면에 연결되어 구획된 스트립이다. 다이 패드(72)는 패키지의 냉각을 위하여 인쇄회로기판에 솔더 볼로 접속되는 4개의 사각형 영역(72A)을 갖는다.
도13의 리드(73)는 적용분야에 따라 변경되는 다양한 모양 및 길이로 되어 있다. 특히, 어떤 리드(73)는 댐바(29)로부터 그 각각의 원형 제2표면(74) 및 제2단부(85)까지 직선형으로 연장되어 있다.(도11) 리드프레임(71)의 각 코너에 있는 두개의 리드(73)는 동일한 리드 단부(86)에 연결되지만, 이것이 반드시 필요한 것은 아니다. 다른 실시예로서(도시되지 않음), 리드(73)는 봉지재를 구속하기 위해 엥커이어 또는 관통홀을 가질 수 있다. 도1의 제6단계동안, 각 리드(73)는 도13의 리드프레임(71)으로부터 댐바(29)의 내측이 절단된다. 절단은 도13의 A-A, B-B, C-C 및 D-D선을 따라서 리드프레임(71)의 금속 코너(88)의 가장자리 외측인 댐바(29)의 내측에서 실시된다.
당업자는 상기 언급된 패키지, 리드프레임 그리고 조립 방법의 수많은 변경이 본 발명의 범주내에서 가능함을 알 수 있을 것이다. 예를 들어, 도14는 도5,10 및 11의 패키지들 다수가 동시에 형성되는 또다른 조립 방법을 도시한 순차 설명도이다. 도14 방법의 기본적인 단계는 도1의 방법과 같고, 따라서 자세하게 기술하지는 않는다. 도1과 도14의 다른 점은 상기 단계들이 동시에 다수의 패키지를 만들수 있도록 적당히 변경된다는 것이다. 도14의 방법은 하나의 금속 스트립 쉬트안에 매트릭스 형태로서 상호 인접하여 에칭된 리드프레임(20),(62), 또는 (71)과 같은 다수의 리드프레임을 제1단계에서 제공하는 것에 의해 가능하게 된다.
도15는 금속 스트립(90)안에 12개의 리드프레임(71)(도11)이 있는 2개의 매트릭스를 도시한 것이다. 스트립(90)안에서 에칭된 리드프레임(71)의 갯수는 변경가능하다. 예를 들어, 36 또는 64 리드프레임(91)이 스트립(90)안에 에칭될 수 있다. 리드프레임(91)은 상기 언급된 2단계의 화학적 에칭 방법 또는 화학적 에칭 방법보다는 2단계의 스탬핑 방법 등을 이용하여 스트립(90)내에서 동시에 형성될 수 있다. 도15의 외형에 대하여, 도14의 제4단계는 상기했듯이 스트립(90)의 각 리드프레임(71)상에 독립적인 패키지 몸체(81)를 형성하기 위해 통상적인 봉지 기술을 이용하여 수행된다. 즉, 금형은 각 다이를 위해 독립적인 몰드 캐비티를 갖고, 도4와 같이 독립적인 미완성 패키지의 배열이 형성된다. 제6단계는 펀치나 톱을 이용하여 스트립(90)으로부터 독립적인 패키지(70)를 절단한다.
도16은 8개의 리드프레임(20)(도2)으로 이루어진 2개의 매트릭스가 에칭되어 있는 다른 스트립(93)을 도시한 것이다. 도14의 제4단계동안 독립된 패키지를 몰딩하는 대신, 하나의 봉지재 블럭이 두개의 매트릭스 각각의 리드프레임(20) 전체에 충진된다. 이러한 봉지 블럭은 먼저 도16의 리드프레임(20)의 각 매트릭스 주위에 HYSOL 4451 접착제 비드를 형성함에 의해 시작된다. 상기 비드가 경화된 후, HYSOL 4451 액체 봉지재 또는 등가물이 댐 내측의 각 다이(52)와 미완성된 패키지(50)가 봉지재로 봉지되도록 상기 비드내측에 뿌려진다. 다음, 리드프레임(20)의 각 매트릭스 상부에 봉지재의 접촉 블럭을 형성하고, 가열하는 것과 같은 방법에 의해 봉지재가 경화되도록 한다. 도14의 제6단계에서, 스트립(93)의 2매트릭스의 각각으로부터 8개의 독립적인 패키지(50)로 절단하기 위해 톱이 사용된다. 제6단계는 리드프레임(20)과 다이 패드(22) 및 리드(30) 사이의 연결 역할을 한다. 제6단계는 또한 직각 패키지 측면을 형성하기 위해 봉지재의 블럭을 관통하여 절단하기도 한다.
상기 언급한 본 발명의 실시예는 일례에 불과하며 본 발명을 한정하는 것은 아니다. 본 발명의 다른 실시예는 상기 개시된 것에 의해 당업자에게 더욱 명확해질 것이다.
이와 같이 하여 본 발명의 집적회로 장치를 위한 패키지와 방법 및 그와 같은 패키지 제조를 위한 리드프레임에 의하면, 첫째 리드프레임이 패키지의 크기를 축소하는데 큰 역할을 한다는 것이다. 즉, 종래에는 패키지 몸체의 측면 외측에 기판과 접촉되는 입출력 수단이 형성되었지만 본 발명은 패키지 몸체의 저면에 기판과 접촉되는 입출력 수단(리드의 제2표면)이 구비됨으로써 그 패키지의 크기를 상당히 축소시킬 수 있다.
둘째, 리드프레임의 리드 및 다이 패드가 단면상 계단형으로 형성됨으로써 리드 및 다이 패드의 소정 부분(제2표면)이 패키지 몸체 저면으로 노출되면서도 봉지재와는 인터락킹(inter locking)되는 구조이기 때문에 리드나 다이 패드가 패키지 몸체로부터 종래와 같이 수직하게 또는 수평하게 뽑혀지지 않게 된다.
셋째, 다이가 탑재되는 다이 패드의 저면이 패키지 몸체 외부로 직접 노출되거나 또는 솔더페이스트 등에 기판에 접속됨으로써 다이로부터 열 방산 능력을 대폭 향상시킬 수 있는 효과가 있다.
넷째, 다이 패드 뿐만 아니라 리드 상부에까지 다양한 크기의 다이를 탑재할 수 있음으로써, 리드프레임의 범용성이 증가된다.
다섯째, 패키지 몸체 저면으로 노출되는 리드의 제2표면이 종래와 다르게 어레이 형태로 배치 가능함으로써 보다 많은 수의 입출력 수단을 확보할 수 있게 된다.
여섯째, 다수의 리드프레임이 하나의 매트릭스를 이루고, 또한 이 매트릭스가 하나의 금속 스트립을 이룸으로써 상기 금속 스트립채로 반도체 패키지 제조 공정을 실시하여 동시에 다수의 반도체패키지를 제조할 수 있어 생산 효율을 증가시킬 수 있게 된다.

Claims (29)

  1. 대략 평면인 제1표면, 대략 평면인 제2표면, 그리고 대략 평면인 제3표면을 구비하되, 상기 제2표면과 상기 제3표면은 상기 제1표면의 반대면이고, 상기 제3표면은 상기 제2표면의 둘레에 형성되며, 상기 제3표면은 상기 제1표면과 상기 제2표면 사이에 수직방향으로 형성되어 있는 금속 다이 패드와;
    상기 다이 패드의 제1표면상에 탑재된 집적회로 장치와;
    대략 평면인 제1표면, 대략 평면인 제2표면, 그리고 대략 평면인 제3표면을 구비하되, 상기 제2표면과 상기 제3표면은 상기 제1표면의 반대면이고, 상기 제3표면은 상기 제1표면과 제2표면 사이에 수직방향으로 형성되어 있는 다수의 금속 리드와;
    상기 집적회로 장치의 도전성 패드와 리드의 제1표면 사이를 연결하는 다수의 도전체와; 그리고
    상기 다이 패드의 제3표면과 상기 리드의 제3표면을 봉지하여 패키지 몸체를 형성하되, 리드의 제2표면은 패키지의 저면 외부로 노출되고, 리드의 제1표면은 다이 패드의 제1표면 또는 다이 패드의 제1표면 아래와 같은 수평면을 이루도록 하는 봉지재를 포함하여 이루어진 집적회로 장치를 위한 패키지.
  2. 제1항에 있어서, 상기 다이 패드의 제1표면은 상기 리드의 제1표면과 동일한 수평면이고, 상기 다이 패드의 제2표면은 상기 패키지의 저면 외부로 노출된 집적 회로 장치를 위한 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 리드의 제2표면은 둘레가 소정 형상으로 형성된 집적회로 장치를 위한 패키지.
  4. 제1항 또는 제2항에 있어서, 상기 패키지의 저면에는 리드의 제2표면이 봉지재의 둘레에 위치된 집적회로 장치를 위한 패키지.
  5. 제1항 또는 제2항에 있어서, 상기 패키지의 저면에는 리드의 제2표면이 봉지재의 둘레 내측에 위치된 집적회로 장치를 위한 패키지.
  6. 제1항 또는 제2항에 있어서, 상기 둘레 내측의 제2표면을 갖는 각각의 리드는 상기 리드의 제1표면 반대면으로서 대략 평면인 제4표면을 포함하되, 상기 제4표면은 수직 방향으로 상기 리드의 제1표면과 제2표면 사이에 형성되어 있고, 또한 상기 제4표면은 수직방향으로 상기 리드의 제2표면과 상기 패키지 저면 둘레 사이에 형성되어 있는 집적회로 장치를 위한 패키지.
  7. 제1항 또는 제2항에 있어서, 상기 패키지는 둘레 측면을 가지고, 다수의 상기 리드는 패키지의 측면을 초과하여 연장하는 제1영역을 포함하는 집적회로 장치를 위한 패키지.
  8. 제7항에 있어서, 상기 리드의 제1영역은 상부 또는 하부로 절곡된 것을 특징으로 하는 집적회로 장치를 위한 패키지.
  9. 제1항 또는 제2항에 있어서, 상기 다이 패드의 제1표면은 둘레를 가지고, 상기 집적회로 장치는 상기 다이 패드의 둘레를 초과하여 연장되거나 또는 리드의 일정 영역을 초과하여 연장된 집적회로 장치를 위한 패키지.
  10. 제9항에 있어서, 상기 패키지는 둘레 측면을 가지고, 상기 집적회로 장치의 측면은 패키지 측면으로부터 대략 0.1mm 또는 그보다 작은 거리에 위치된 집적회로 장치를 위한 패키지.
  11. 제9항에 있어서, 도전체가 상기 집적회로 장치의 제1측면에 인접하는 도전성 패드에 접속되고, 상기 제1측면은 패키지의 둘레 측면으로부터 0.6mm 또는 그보다 작은 위치에 있는 집적회로 장치를 위한 패키지.
  12. 제1항 또는 제2항에 있어서, 상기 패키지는 대략 0.1mm 또는 그보다 작은 두께를 갖는 집적회로 장치를 위한 패키지.
  13. 제1항 또는 제2항에 있어서, 리드의 제1표면과 상기 리드의 제3표면 사이의 수직 거리는 리드의 제1표면과 제2표면 사이의 수직 거리의 대략 25~75%인 집적회로 장치를 위한 패키지.
  14. 제1항 또는 제2항에 있어서, 상기 리드의 제2표면은 배열(array)되어 있는 집적회로 장치를 위한 패키지.
  15. 제1항 또는 제2항에 있어서, 상기 다수의 리드는 측면 절곡부를 포함하는 집적회로 장치를 위한 패키지.
  16. 제9항에 있어서, 상기 다수의 리드는 측면 절곡부를 포함하는 집적회로 장치를 위한 패키지.
  17. 제9항에 있어서, 상기 리드의 제2표면은 소정 형상으로 배열되어 있고, 리드의 제2표면은 원형의 둘레를 가지며, 다수의 리드는 측면 절곡부를 포함하는 집적회로 장치를 위한 패키지.
  18. 제1항 또는 제2항에 있어서, 상기 패키지는 둘레 측면을 가지고, 다수의 상기 리드는 패키지 몸체의 측면까지만 연장하여, 리드 끝단과 패키지 몸체 측면이 동일면인 집적 회로 장치를 위한 패키지.
  19. 에칭후 제거할 수 있는 수 있는 프레임과;
    상기 프레임 내측에 그 프레임과 연결된 것으로서, 대략 평면인 제1표면, 대략 평면인 제2표면, 그리고 대략 평면인 제3표면을 가지되, 상기 제2표면과 제3표면은 상기 제1표면의 반대면이고, 상기 제3표면은 제2표면의 둘레에 형성되고 또한 상기 제3표면은 상기 제1표면과 제2표면 사이에 수직하게 형성되어 이루어진 금속 다이 패드와;
    상기 다이 패드에 접촉하지 않으면서 상기 다이 패드를 향하여 프레임으로부터 연장된 것으로서, 대략 평면인 제1표면, 대략 평면인 제2표면 그리고 대략 평면인 제3표면을 가지되, 상기 각 리드의 제2표면과 제3표면은 상기 제1표면의 반대면이고, 상기 제3표면은 제1표면과 제2표면 사이에 수직하게 형성되어 이루어진 다수의 금속 리드를 포함하여 이루어진 봉지된 집적회로 패키지를 만들기 위한 금속 리드프레임.
  20. 매트릭스 내측에 상호 연결되어 에칭후 제거할 수 있는 다수의 금속 프레임과;
    상기 각 프레임 내측에 연결된 것으로서, 대략 평면인 제1표면, 대략 평면인 제2표면, 그리고 대략 평면인 제3평면을 가지며, 상기 제2표면과 제3평면은 제2표면의 반대면이고, 상기 제3평면은 제2표면의 둘레에 형성된 동시에 상기 제1표면과 제2표면 사이에 수직하게 형성되어 이루어진 금속 다이 패드와;
    특정한 프레임 내측에 상기 다이 패드에 접촉하지 않으면서 그 다이 패드를 향하여 각 프레임으로부터 연장된 것으로서, 대략 평면인 제1표면, 대략 평면인 제2표면 그리고 대략 평면인 제3표면을 가지며, 상기 제2표면과 제3표면은 제1표면의 반대면이고, 상기 제3표면은 상기 제1표면과 제2표면 사이에 수직하게 형성되어 이루어진 다수의 금속 리드를 포함하는 것을 특징으로 하는 동시에 다수의 봉지된 집적회로 패키지를 만들기 위한 패턴이 형성된 금속 스트립.
  21. 에칭후 제거할 수 있는 프레임과, 상기 프레임 내측에 그 프레임과 연결된 것으로서, 대략 평면인 제1표면, 대략 평면인 제2표면, 그리고 대략 평면인 제3표면을 가지며, 상기 제3표면은 제2표면의 둘레에 형성되며, 상기 제3표면은 상기 제1표면과 제2표면 사이에 수직하게 형성되어 이루어진 다이 패드를 포함하고,
    또한 상기 다이 패드에 접촉하지 않고 상기 다이 패드를 향하여 상기 프레임으로부터 연장된 것으로서, 대략 평면인 제1표면, 대략 평면인 제2표면 그리고 대략 평면인 제3표면을 가지며, 상기 제2표면과 제3표면은 상기 제1표면의 반대면이고, 상기 제3표면은 상기 제1표면과 제2표면 사이에 수직하게 형성되어 이루어진 다수의 리드가 포함된 리드프레임을 제공하는 단계와;
    상기 다이 패드의 제1표면상에 집적회로 장치를 탑재하는 단계와;
    상기 집적회로 장치상에 있는 다수의 본딩 패드 중 어느 하나를 각 리드의 제1표면에 전기적으로 접속하는 단계와;
    상기 집적회로 장치, 리드의 제1표면, 다이 패드의 제3표면 및 리드가 덮혀지되, 리드의 제2표면은 노출되도록 봉지재로 봉지하는 단계와;
    상기 봉지재를 경화하는 단계와;
    상기 리드의 제1표면은 상기 다이 패드의 제1표면 또는 다이 패드의 제1표면 아래와 동일 평면인 상기 프레임으로부터 상기 다이 패드와 상기 리드, 그리고 상기 리드프레임으로부터 완성된 패키지를 절단하는 단계를 포함하여 이루어진 집적회로 장치 패키지의 제조를 위한 방법.
  22. 제21항에 있어서, 상기 봉지재는 상기 다이 패드의 제2표면이 노출되도록 하고, 상기 다이 패드의 제1표면과 패키지 리드의 제1표면은 같은 평면이 되도록 하는 집적회로 장치 패키지의 제조를 위한 방법.
  23. 제22항에 있어서, 상기 봉지 단계 및 절단 단계전에 상기 다이 패드와 리드의 제2표면을 금속으로 도금하는 단계를 더 포함하는 집적회로 장치 패키지의 제조를 위한 방법.
  24. 제22항에 있어서, 상기 리드는 리드의 제1영역이 봉지재 외측으로 연장되도록 절단하는 집적회로 장치 패키지의 제조를 위한 방법.
  25. 제24항에 있어서, 상기 패키지 몸체의 저면에 대해 리드의 제1영역을 상부로 절곡하는 단계를 더 포함하는 집적회로 장치 패키지의 제조를 위한 방법.
  26. 매트릭스 내측에 다수의 에칭후 제거할 수 있는 프레임이 포함되어 있되, 상기 각각의 프레임 내측에는 그 프레임과 연결된 것으로서, 대략 평면인 제1표면, 대략 평면인 제2표면, 그리고 대략 평면인 제3표면을 가지며, 상기 제2표면과 제3표면은 제1표면의 반대면이고, 상기 제3표면은 제2표면의 둘레에 형성되며, 상기 제3표면은 상기 제1표면과 제2표면 사이에 수직하게 형성되어 이루어진 금속 다이를 포함하고,
    특정한 프레임 내측에 상기 다이 패드에 접촉하지 않은채 상기 다이 패드를 향하여 상기 각 프레임으로부터 연장된 것으로서, 대략 평면인 제1표면, 대략 평면인 제2표면 그리고 대략 평면인 제3표면을 가지며, 상기 제2표면과 제3표면은 상기 제1표면의 반대면이고, 상기 제3표면은 상기 제1표면과 제2표면 사이에 수직하게 형성되어 이루어진 리드를 포함하여 이루어진 패턴이 형성된 금속 스트립을 제공하는 단계와;
    각 집적회로 장치상에 있는 다수의 본딩패드중 어느 하나를 집적회로 장치로서 같은 프레임 내측에 있는 리드의 제1표면과 전기적으로 연결하는 단계와;
    각 집적회로 장치, 다이 패드 및 리드의 제1표면, 다이 패드 및 리드의 제2표면은 봉지재로 덮혀지도록 하되, 리드의 제2표면은 노출되도록 봉지하는 단계와;
    봉지재를 경화시키는 단계와;
    각 패키지에 있는 리드의 제1표면은 다이 패드의 제1표면 또는 다이 패드의 제1표면 아래와 동일 평면인 각각의 프레임으로부터 다이 패드 및 리드 그리고 금속 스트립으로부터 다수의 완성된 패키지를 절단하는 단계를 포함하여 이루어진 동시에 다수의 집적회로 장치 패키지를 제조하는 방법.
  27. 제26항에 있어서, 상기 봉지재는 다이 패드의 제2표면이 노출되도록, 그리고 다이 패드의 제1표면이 패키지 리드의 제1표면과 동일 평면이 되도록 봉지되는 동시에다수의 집적회로 장치 패키지를 제조하는 방법.
  28. 금속 쉬트를 제공하는 단계와;
    금속 쉬트의 선택된 영역을 제거하고 프레임, 상기 프레임 내측에 위치하고 그 프레임에 연결된 다이 패드, 그리고 상기 다이 패드에 접촉됨이 없이 상기 프레임으로부터 다이 패드를 향하여 연장된 다수의 리드를 포함하는 리드프레임을 형성하되;
    상기 다이 패드는 대략 평면인 제1표면과 이것의 반대면으로서 대략 평면인 제2표면을 포함하고, 상기 리드는 대략 평면인 제1표면과 이것의 반대면으로서 대략 평면인 제2표면을 포함하도록 하는 단계와;
    상기 리드프레임의 다이 패드와 리드의 한면중 선택된 영역에 패턴이 형성된 포토레지스트 마스크를 형성하는 단계와;
    다이 패드와 리드의 한면을 화학적으로 부분 에칭함으로써, 상기 다이 패드와 리드의 마스크되지 않은 면을 제거하여 상기 다이 패드 및 상기 각 리드에 대략 평면인 제3표면을 형성하되;
    상기 다이 패드의 제3표면은 상기 다이 패드의 제1표면의 반대면이고, 상기 다이 패드의 제2표면의 둘레에 형성되며, 상기 다이 패드의 제1표면과 제2표면 사이에 수직하게 형성되고;
    상기 각 리드의 제3표면은 상기 리드의 제1표면의 반대면이고, 상기 리드의 제1표면과 제2표면 사이에 수직하게 형성되어 이루어짐을 포함하는 집적회로 패키지 제조를 위한 금속 리드프레임의 제조 방법.
  29. 제28항에 있어서, 상기 제거 단계는 상기 금속 쉬트에 패턴이 형성된 포토레지스트 마스크를 제공하고, 상기 금속 쉬트의 상기 선택된 영역을 제거하기 위해 스트립을 화학적으로 에칭하는 것을 포함하는 집적회로 패키지 제조를 위한 금속 리드프레임의 제조 방법.
KR10-1999-0042950A 1998-10-21 1999-10-05 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및 KR100381837B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/176.614 1998-10-21
US09/176,614 US6281568B1 (en) 1998-10-21 1998-10-21 Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US9/176.614 1998-10-21

Publications (2)

Publication Number Publication Date
KR20000028854A true KR20000028854A (ko) 2000-05-25
KR100381837B1 KR100381837B1 (ko) 2003-04-26

Family

ID=22645103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0042950A KR100381837B1 (ko) 1998-10-21 1999-10-05 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및

Country Status (5)

Country Link
US (3) US6281568B1 (ko)
EP (1) EP0989608A3 (ko)
JP (1) JP2000150765A (ko)
KR (1) KR100381837B1 (ko)
TW (1) TW429570B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020008244A (ko) * 2000-07-20 2002-01-30 마이클 디. 오브라이언 리드프레임 스트립과 이를 이용한 반도체패키지 및 그제조 방법
KR20020021476A (ko) * 2000-09-15 2002-03-21 이중구 칩 스케일 반도체 팩키지 및, 그것의 제조 방법
KR100701402B1 (ko) * 2001-03-19 2007-03-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR101505088B1 (ko) * 2013-10-22 2015-03-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지와 리드프레임 패들 구조 및 방법

Families Citing this family (313)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US6949816B2 (en) * 2003-04-21 2005-09-27 Motorola, Inc. Semiconductor component having first surface area for electrically coupling to a semiconductor chip and second surface area for electrically coupling to a substrate, and method of manufacturing same
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
US20030011048A1 (en) * 1999-03-19 2003-01-16 Abbott Donald C. Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
US6274927B1 (en) 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
MY133357A (en) 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
US6221748B1 (en) * 1999-08-19 2001-04-24 Micron Technology, Inc. Apparatus and method for providing mechanically pre-formed conductive leads
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP3461332B2 (ja) * 1999-09-10 2003-10-27 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂パッケージと光電子装置
KR20010037254A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
JP3501281B2 (ja) * 1999-11-15 2004-03-02 沖電気工業株式会社 半導体装置
US6627864B1 (en) * 1999-11-22 2003-09-30 Amkor Technology, Inc. Thin image sensor package
KR20010058583A (ko) * 1999-12-30 2001-07-06 마이클 디. 오브라이언 리드 엔드 그리드 어레이 반도체패키지
US6686652B1 (en) * 2000-03-20 2004-02-03 National Semiconductor Locking lead tips and die attach pad for a leadless package apparatus and method
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6571466B1 (en) 2000-03-27 2003-06-03 Amkor Technology, Inc. Flip chip image sensor package fabrication method
US6525405B1 (en) * 2000-03-30 2003-02-25 Alphatec Holding Company Limited Leadless semiconductor product packaging apparatus having a window lid and method for packaging
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6518659B1 (en) 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
US6424031B1 (en) 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US6624507B1 (en) * 2000-05-09 2003-09-23 National Semiconductor Corporation Miniature semiconductor package for opto-electronic devices
US6916121B2 (en) * 2001-08-03 2005-07-12 National Semiconductor Corporation Optical sub-assembly for optoelectronic modules
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
US6353257B1 (en) * 2000-05-19 2002-03-05 Siliconware Precision Industries Co., Ltd. Semiconductor package configuration based on lead frame having recessed and shouldered portions for flash prevention
JP2001358276A (ja) * 2000-06-12 2001-12-26 Mitsui High Tec Inc 半導体装置およびリードフレーム
US6501158B1 (en) * 2000-06-22 2002-12-31 Skyworks Solutions, Inc. Structure and method for securing a molding compound to a leadframe paddle
US6544817B2 (en) * 2000-06-23 2003-04-08 Carsem Semiconductor Sdn. Bhd. Method for sawing a moulded leadframe package
US6667544B1 (en) * 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
TW473965B (en) * 2000-09-04 2002-01-21 Siliconware Precision Industries Co Ltd Thin type semiconductor device and the manufacturing method thereof
US7288833B2 (en) * 2000-09-13 2007-10-30 Carsem (M) Sdn. Bhd. Stress-free lead frame
US6867483B2 (en) * 2000-09-13 2005-03-15 Carsen Semiconductor Sdn. Bhd. Stress-free lead frame
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
US7129575B1 (en) * 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US7071089B1 (en) * 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
JP4417541B2 (ja) * 2000-10-23 2010-02-17 ローム株式会社 半導体装置およびその製造方法
US6528857B1 (en) 2000-11-13 2003-03-04 Amkor Technology, Inc. Chip size image sensor bumped package
US6509560B1 (en) * 2000-11-13 2003-01-21 Amkor Technology, Inc. Chip size image sensor in wirebond package with step-up ring for electrical contact
US6629633B1 (en) 2000-11-13 2003-10-07 Amkor Technology, Inc. Chip size image sensor bumped package fabrication method
US6620646B1 (en) 2000-11-13 2003-09-16 Amkor Technology, Inc. Chip size image sensor wirebond package fabrication method
US6849916B1 (en) 2000-11-15 2005-02-01 Amkor Technology, Inc. Flip chip on glass sensor package
US6342406B1 (en) 2000-11-15 2002-01-29 Amkor Technology, Inc. Flip chip on glass image sensor package fabrication method
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
US6734536B2 (en) * 2001-01-12 2004-05-11 Rohm Co., Ltd. Surface-mounting semiconductor device and method of making the same
KR100394030B1 (ko) * 2001-01-15 2003-08-06 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR20020065734A (ko) * 2001-02-07 2002-08-14 주식회사 칩팩코리아 반도체 패키지 및 그 제조방법
KR20020065733A (ko) * 2001-02-07 2002-08-14 주식회사 칩팩코리아 반도체 패키지 및 그 제조방법
KR20020065729A (ko) * 2001-02-07 2002-08-14 주식회사 칩팩코리아 반도체 패키지
KR20020065735A (ko) * 2001-02-07 2002-08-14 주식회사 칩팩코리아 반도체 패키지 및 그 제조방법
JP3628971B2 (ja) * 2001-02-15 2005-03-16 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
US6605865B2 (en) 2001-03-19 2003-08-12 Amkor Technology, Inc. Semiconductor package with optimized leadframe bonding strength
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US6469398B1 (en) * 2001-03-29 2002-10-22 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6614102B1 (en) 2001-05-04 2003-09-02 Amkor Technology, Inc. Shielded semiconductor leadframe package
US6437429B1 (en) * 2001-05-11 2002-08-20 Walsin Advanced Electronics Ltd Semiconductor package with metal pads
FR2825515B1 (fr) 2001-05-31 2003-12-12 St Microelectronics Sa Boitier semi-conducteur a grille evidee et grille evidee
KR100868419B1 (ko) * 2001-06-07 2008-11-11 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법
JP3470111B2 (ja) * 2001-06-28 2003-11-25 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
US20040053447A1 (en) * 2001-06-29 2004-03-18 Foster Donald Craig Leadframe having fine pitch bond fingers formed using laser cutting method
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
JP2003046053A (ja) * 2001-07-27 2003-02-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7023705B2 (en) 2001-08-03 2006-04-04 National Semiconductor Corporation Ceramic optical sub-assembly for optoelectronic modules
US7269027B2 (en) * 2001-08-03 2007-09-11 National Semiconductor Corporation Ceramic optical sub-assembly for optoelectronic modules
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US7102216B1 (en) 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6973225B2 (en) * 2001-09-24 2005-12-06 National Semiconductor Corporation Techniques for attaching rotated photonic devices to an optical sub-assembly in an optoelectronic package
AUPR811101A0 (en) * 2001-10-05 2001-10-25 Talmor, Eyal Mr Retractable cable assemblies and devices including the same
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US6611047B2 (en) 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
KR100405272B1 (ko) * 2001-10-18 2003-11-12 주식회사 코스타트반도체 큐. 에프. 엔(ｑｆｎ) 반도체 패키지
US20050051859A1 (en) * 2001-10-25 2005-03-10 Amkor Technology, Inc. Look down image sensor package
US6686651B1 (en) 2001-11-27 2004-02-03 Amkor Technology, Inc. Multi-layer leadframe structure
DE10158770B4 (de) * 2001-11-29 2006-08-03 Infineon Technologies Ag Leiterrahmen und Bauelement mit einem Leiterrahmen
US6989295B1 (en) 2002-01-09 2006-01-24 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes an insulative housing with first and second housing portions
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
JP3939554B2 (ja) * 2002-01-15 2007-07-04 シャープ株式会社 半導体用リードフレーム
US6798046B1 (en) 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
TW533566B (en) * 2002-01-31 2003-05-21 Siliconware Precision Industries Co Ltd Short-prevented lead frame and method for fabricating semiconductor package with the same
US6621140B1 (en) * 2002-02-25 2003-09-16 Rf Micro Devices, Inc. Leadframe inductors
US6885086B1 (en) 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
US20030178707A1 (en) * 2002-03-21 2003-09-25 Abbott Donald C. Preplated stamped small outline no-lead leadframes having etched profiles
US20040159931A1 (en) * 2002-03-27 2004-08-19 International Business Machines Corporation Electronic package, heater block and method
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
KR100993277B1 (ko) * 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 전자 장치
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
TW560023B (en) * 2002-06-20 2003-11-01 Advanced Semiconductor Eng Semiconductor device and method for manufacturing a semiconductor package
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
JP3699966B2 (ja) * 2002-10-24 2005-09-28 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
US7042071B2 (en) * 2002-10-24 2006-05-09 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US8129222B2 (en) * 2002-11-27 2012-03-06 United Test And Assembly Test Center Ltd. High density chip scale leadframe package and method of manufacturing the package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
JP2004228167A (ja) * 2003-01-20 2004-08-12 Sanyo Electric Co Ltd リードフレーム及びそれを用いた半導体装置
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US7002239B1 (en) * 2003-02-14 2006-02-21 National Semiconductor Corporation Leadless leadframe packaging panel featuring peripheral dummy leads
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US20040178483A1 (en) * 2003-03-12 2004-09-16 Cheng-Ho Hsu Method of packaging a quad flat no-lead semiconductor and a quad flat no-lead semiconductor
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US20070031996A1 (en) * 2003-04-26 2007-02-08 Chopin Sheila F Packaged integrated circuit having a heat spreader and method therefor
US6894376B1 (en) * 2003-06-09 2005-05-17 National Semiconductor Corporation Leadless microelectronic package and a method to maximize the die size in the package
US7074647B2 (en) * 2003-07-07 2006-07-11 Freescale Semiconductor, Inc. Semiconductor component comprising leadframe, semiconductor chip and integrated passive component in vertical relationship to each other
US7156562B2 (en) * 2003-07-15 2007-01-02 National Semiconductor Corporation Opto-electronic module form factor having adjustable optical plane height
US6985668B2 (en) * 2003-07-15 2006-01-10 National Semiconductor Corporation Multi-purpose optical light pipe
US6903449B2 (en) * 2003-08-01 2005-06-07 Micron Technology, Inc. Semiconductor component having chip on board leadframe
JP2005057067A (ja) * 2003-08-05 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
EP1654753A4 (en) * 2003-08-14 2009-01-21 Advanced Interconnect Tech Ltd SEMICONDUCTOR APPARATUS HOUSING AND METHOD OF MANUFACTURING THE SAME
JP2005079365A (ja) * 2003-09-01 2005-03-24 Oki Electric Ind Co Ltd 基板フレーム及びこれを用いた半導体装置の製造方法
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7129576B2 (en) * 2003-09-26 2006-10-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
US6977431B1 (en) 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
US20050146057A1 (en) * 2003-12-31 2005-07-07 Khor Ah L. Micro lead frame package having transparent encapsulant
JP4255842B2 (ja) * 2004-01-09 2009-04-15 パナソニック株式会社 半導体装置
US20050189626A1 (en) * 2004-01-29 2005-09-01 Tan Xiaochun Semiconductor device support structures
TWM253056U (en) * 2004-02-13 2004-12-11 Optimum Care Int Tech Inc Compact chip packaging structure
TWI253736B (en) * 2004-02-25 2006-04-21 Optimum Care Int Tech Inc Composition structure of high-density pin
US20050189622A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
US7242076B2 (en) * 2004-05-18 2007-07-10 Fairchild Semiconductor Corporation Packaged integrated circuit with MLP leadframe and method of making same
US7186588B1 (en) 2004-06-18 2007-03-06 National Semiconductor Corporation Method of fabricating a micro-array integrated circuit package
US7087986B1 (en) * 2004-06-18 2006-08-08 National Semiconductor Corporation Solder pad configuration for use in a micro-array integrated circuit package
US7259460B1 (en) 2004-06-18 2007-08-21 National Semiconductor Corporation Wire bonding on thinned portions of a lead-frame configured for use in a micro-array integrated circuit package
US7064419B1 (en) * 2004-06-18 2006-06-20 National Semiconductor Corporation Die attach region for use in a micro-array integrated circuit package
TWI244185B (en) * 2004-06-30 2005-11-21 Advanced Semiconductor Eng Quad flat non leaded package
US7154165B2 (en) * 2004-07-21 2006-12-26 Linear Technology Corporation Flashless lead frame with horizontal singulation
CN1295768C (zh) * 2004-08-09 2007-01-17 江苏长电科技股份有限公司 集成电路或分立元件超薄无脚封装工艺及其封装结构
CN100447998C (zh) * 2004-08-09 2008-12-31 江苏长电科技股份有限公司 集成电路或分立元件超薄无脚封装用引线框架
US7161232B1 (en) * 2004-09-14 2007-01-09 National Semiconductor Corporation Apparatus and method for miniature semiconductor packages
JP5011115B2 (ja) 2004-10-18 2012-08-29 スタッツ・チップパック・インコーポレイテッド マルチチップリードフレーム半導体パッケージ
DE102005003390B4 (de) * 2005-01-24 2007-09-13 Qimonda Ag Substrat für ein FBGA-Halbleiterbauelement
US20060181861A1 (en) * 2005-02-17 2006-08-17 Walker Harold Y Jr Etched leadframe for reducing metal gaps
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US20060214271A1 (en) * 2005-03-23 2006-09-28 Jeremy Loraine Device and applications for passive RF components in leadframes
CN100376021C (zh) * 2005-07-18 2008-03-19 江苏长电科技股份有限公司 适用于集成电路或分立元件的平面凸点式封装工艺
JP2006318996A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置
US7675166B2 (en) * 2005-05-11 2010-03-09 Maxim Integrated Products, Inc. Integrated circuit package device comprising electrical contacts making solderless and bondless electrical-mechanical connection
KR101146973B1 (ko) * 2005-06-27 2012-05-22 페어차일드코리아반도체 주식회사 패키지 프레임 및 그를 이용한 반도체 패키지
JP4679991B2 (ja) * 2005-07-26 2011-05-11 ルネサスエレクトロニクス株式会社 半導体装置
TWI285415B (en) * 2005-08-01 2007-08-11 Advanced Semiconductor Eng Package structure having recession portion on the surface thereof and method of making the same
US8786165B2 (en) * 2005-09-16 2014-07-22 Tsmc Solid State Lighting Ltd. QFN/SON compatible package with SMT land pads
US7399658B2 (en) * 2005-10-21 2008-07-15 Stats Chippac Ltd. Pre-molded leadframe and method therefor
US20070096269A1 (en) 2005-10-31 2007-05-03 Mediatek Inc. Leadframe for semiconductor packages
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7943431B2 (en) * 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7960819B2 (en) * 2006-07-13 2011-06-14 Cree, Inc. Leadframe-based packages for solid state emitting devices
US8044418B2 (en) 2006-07-13 2011-10-25 Cree, Inc. Leadframe-based packages for solid state light emitting devices
US7816769B2 (en) * 2006-08-28 2010-10-19 Atmel Corporation Stackable packages for three-dimensional packaging of semiconductor dice
US20080111219A1 (en) * 2006-11-14 2008-05-15 Gem Services, Inc. Package designs for vertical conduction die
US20080135991A1 (en) * 2006-12-12 2008-06-12 Gem Services, Inc. Semiconductor device package featuring encapsulated leadframe with projecting bumps or balls
US7608482B1 (en) * 2006-12-21 2009-10-27 National Semiconductor Corporation Integrated circuit package with molded insulation
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
CN101241890B (zh) * 2007-02-06 2012-05-23 百慕达南茂科技股份有限公司 芯片封装结构及其制作方法
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
JP2008235557A (ja) * 2007-03-20 2008-10-02 Rohm Co Ltd リードフレームおよび半導体装置
JP5122172B2 (ja) 2007-03-30 2013-01-16 ローム株式会社 半導体発光装置
US20080284038A1 (en) * 2007-05-16 2008-11-20 Dimaano Jr Antonio B Integrated circuit package system with perimeter paddle
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
GB2451077A (en) * 2007-07-17 2009-01-21 Zetex Semiconductors Plc Semiconductor chip package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US20110272768A1 (en) * 2007-09-13 2011-11-10 Sun-A Corporation Lead Frame and Method of Producing Lead Frame
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
WO2009081494A1 (ja) * 2007-12-26 2009-07-02 Renesas Technology Corp. 半導体装置及びその製造方法
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8110446B2 (en) * 2008-03-25 2012-02-07 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a post/base heat spreader and a conductive trace
US8310043B2 (en) 2008-03-25 2012-11-13 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with ESD protection layer
US8148747B2 (en) * 2008-03-25 2012-04-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/cap heat spreader
US20090284932A1 (en) * 2008-03-25 2009-11-19 Bridge Semiconductor Corporation Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
US20110278638A1 (en) 2008-03-25 2011-11-17 Lin Charles W C Semiconductor chip assembly with post/dielectric/post heat spreader
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
US8525214B2 (en) 2008-03-25 2013-09-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with thermal via
US8288792B2 (en) * 2008-03-25 2012-10-16 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/post heat spreader
US8067784B2 (en) 2008-03-25 2011-11-29 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and substrate
US8129742B2 (en) 2008-03-25 2012-03-06 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and plated through-hole
US8203167B2 (en) * 2008-03-25 2012-06-19 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and adhesive between base and terminal
US8193556B2 (en) * 2008-03-25 2012-06-05 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and cavity in post
US20100052005A1 (en) * 2008-03-25 2010-03-04 Lin Charles W C Semiconductor chip assembly with post/base heat spreader and conductive trace
US20110156090A1 (en) * 2008-03-25 2011-06-30 Lin Charles W C Semiconductor chip assembly with post/base/post heat spreader and asymmetric posts
US20100181594A1 (en) 2008-03-25 2010-07-22 Lin Charles W C Semiconductor chip assembly with post/base heat spreader and cavity over post
US8212279B2 (en) 2008-03-25 2012-07-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader, signal post and cavity
US20100072511A1 (en) * 2008-03-25 2010-03-25 Lin Charles W C Semiconductor chip assembly with copper/aluminum post/base heat spreader
US8232576B1 (en) 2008-03-25 2012-07-31 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and ceramic block in post
US8354688B2 (en) 2008-03-25 2013-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump
US8269336B2 (en) * 2008-03-25 2012-09-18 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and signal post
US8329510B2 (en) 2008-03-25 2012-12-11 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a post/base heat spreader with an ESD protection layer
US20110163348A1 (en) * 2008-03-25 2011-07-07 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and inverted cavity in bump
US8531024B2 (en) * 2008-03-25 2013-09-10 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace
US8314438B2 (en) * 2008-03-25 2012-11-20 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and cavity in bump
US8378372B2 (en) * 2008-03-25 2013-02-19 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and horizontal signal routing
US8415703B2 (en) 2008-03-25 2013-04-09 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/flange heat spreader and cavity in flange
US8207553B2 (en) * 2008-03-25 2012-06-26 Bridge Semiconductor Corporation Semiconductor chip assembly with base heat spreader and cavity in base
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
JP5334239B2 (ja) * 2008-06-24 2013-11-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
JP5549066B2 (ja) * 2008-09-30 2014-07-16 凸版印刷株式会社 リードフレーム型基板とその製造方法、及び半導体装置
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) * 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
WO2010099673A1 (en) * 2009-03-06 2010-09-10 Kaixin Inc. Leadless integrated circuit package having high density contacts
DE102009012517A1 (de) * 2009-03-10 2010-09-16 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8324653B1 (en) 2009-08-06 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with ceramic/metal substrate
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8841547B1 (en) 2009-10-09 2014-09-23 Amkor Technology, Inc. Concentrated photovoltaic receiver package with built-in connector
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
JP2012004596A (ja) * 2010-01-29 2012-01-05 Toshiba Corp Ｌｅｄパッケージ及びその製造方法
JP4951090B2 (ja) * 2010-01-29 2012-06-13 株式会社東芝 Ｌｅｄパッケージ
JP2011176364A (ja) * 2010-01-29 2011-09-08 Toshiba Corp Ｌｅｄパッケージ
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US20110248392A1 (en) * 2010-04-12 2011-10-13 Texas Instruments Incorporated Ball-Grid Array Device Having Chip Assembled on Half-Etched metal Leadframe
US8917521B2 (en) * 2010-04-28 2014-12-23 Advanpack Solutions Pte Ltd. Etch-back type semiconductor package, substrate and manufacturing method thereof
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8581382B2 (en) 2010-06-18 2013-11-12 Stats Chippac Ltd. Integrated circuit packaging system with leadframe and method of manufacture thereof
US8390103B2 (en) 2010-07-12 2013-03-05 Analog Devices, Inc. Apparatus for integrated circuit packaging
US9059151B2 (en) 2010-07-20 2015-06-16 Stats Chippac Ltd. Integrated circuit packaging system with island terminals and embedded paddle and method of manufacture thereof
TWI427750B (zh) * 2010-07-20 2014-02-21 Siliconix Electronic Co Ltd 包括晶粒及ｌ形引線之半導體封裝及其製造方法
JP2012028699A (ja) * 2010-07-27 2012-02-09 Panasonic Corp 半導体装置、リードフレーム集合体及びその製造方法
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
JP5311505B2 (ja) * 2010-09-13 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置
US8552517B1 (en) * 2010-09-14 2013-10-08 Amkor Technology, Inc. Conductive paste and mold for electrical connection of photovoltaic die to substrate
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US9129949B2 (en) * 2011-02-09 2015-09-08 Mitsubishi Electric Corporation Power semiconductor module
JP2012227329A (ja) * 2011-04-19 2012-11-15 Mitsui High Tec Inc 半導体装置及びその製造方法
US8994157B1 (en) 2011-05-27 2015-03-31 Scientific Components Corporation Circuit system in a package
US8513787B2 (en) * 2011-08-16 2013-08-20 Advanced Analogic Technologies, Incorporated Multi-die semiconductor package with one or more embedded die pads
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US8803302B2 (en) * 2012-05-31 2014-08-12 Freescale Semiconductor, Inc. System, method and apparatus for leadless surface mounted semiconductor package
US8877564B2 (en) * 2012-06-29 2014-11-04 Intersil Americas LLC Solder flow impeding feature on a lead frame
JP6052734B2 (ja) * 2013-03-18 2016-12-27 Ｓｈマテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
US9041205B2 (en) 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US10515928B2 (en) * 2014-01-29 2019-12-24 Texas Instruments Incorporated Stacked semiconductor system having interposer of half-etched and molded sheet metal
US20150262918A1 (en) * 2014-03-14 2015-09-17 Texas Instruments Incorporated Structure and method of packaged semiconductor devices with bent-lead qfn leadframes
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US20150325503A1 (en) * 2014-05-08 2015-11-12 Infineon Technologies Ag Method of singularizing packages and leadframe
US9337130B2 (en) * 2014-07-28 2016-05-10 Texas Instruments Incorporated Leadframe strip and leadframes
US9754861B2 (en) * 2014-10-10 2017-09-05 Stmicroelectronics Pte Ltd Patterned lead frame
JP6398143B2 (ja) * 2015-02-27 2018-10-03 大口マテリアル株式会社 リードフレーム及びその製造方法
US10008472B2 (en) 2015-06-29 2018-06-26 Stmicroelectronics, Inc. Method for making semiconductor device with sidewall recess and related devices
US9355945B1 (en) * 2015-09-02 2016-05-31 Freescale Semiconductor, Inc. Semiconductor device with heat-dissipating lead frame
KR101747226B1 (ko) * 2016-03-16 2017-06-27 해성디에스 주식회사 반도체 패키지 기판 및 그 제조 방법
US9595455B1 (en) * 2016-06-09 2017-03-14 Nxp B.V. Integrated circuit module with filled contact gaps
JP6607571B2 (ja) * 2016-07-28 2019-11-20 株式会社東海理化電機製作所 半導体装置の製造方法
US10607927B2 (en) * 2016-09-09 2020-03-31 Texas Instruments Incorporated Spot-solderable leads for semiconductor device packages
US10109563B2 (en) 2017-01-05 2018-10-23 Stmicroelectronics, Inc. Modified leadframe design with adhesive overflow recesses
CN107078122B (zh) * 2017-01-22 2020-04-03 深圳市汇顶科技股份有限公司 一种指纹芯片封装及加工方法
US10366946B2 (en) 2017-10-30 2019-07-30 Infineon Technologies Ag Connection member with bulk body and electrically and thermally conductive coating
US11538768B2 (en) * 2019-10-04 2022-12-27 Texas Instruments Incorporated Leadframe with ground pad cantilever
US11742265B2 (en) * 2019-10-22 2023-08-29 Texas Instruments Incorporated Exposed heat-generating devices
JP7051921B2 (ja) * 2020-03-13 2022-04-11 ローム株式会社 半導体装置
US20210296216A1 (en) * 2020-03-17 2021-09-23 Powertech Technology Inc. Semiconductor device, lead frame, and method for manufacturing semiconductor device
US20210305136A1 (en) * 2020-03-27 2021-09-30 Integrated Silicon Solution Inc. Package structure
US20210376563A1 (en) * 2020-05-26 2021-12-02 Excelitas Canada, Inc. Semiconductor Side Emitting Laser Leadframe Package and Method of Producing Same
CN113394188B (zh) * 2021-05-14 2022-04-22 南通华达微电子集团股份有限公司 具有异形锁孔的引线框架

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838984A (en) 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
US4054238A (en) 1976-03-23 1977-10-18 Western Electric Company, Inc. Method, apparatus and lead frame for assembling leads with terminals on a substrate
JPS55163868A (en) * 1979-06-08 1980-12-20 Fujitsu Ltd Lead frame and semiconductor device using the same
JPS5745959A (en) 1980-09-02 1982-03-16 Nec Corp Resin-sealed semiconductor device
JPS58101317A (ja) 1981-12-14 1983-06-16 Koike Sanso Kogyo Co Ltd ポジシヨナ−の回転位置決め装置
JPS58160095A (ja) 1982-03-12 1983-09-22 明産株式会社 スリツタナイフの自動位置定めの行なえるスリツタ装置
FR2524707B1 (fr) 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
JPS59227143A (ja) 1983-06-07 1984-12-20 Dainippon Printing Co Ltd 集積回路パツケ−ジ
JPS6052050A (ja) 1983-08-31 1985-03-23 Dainippon Printing Co Ltd リ−ドフレ−ムの製造方法
JPS60195957A (ja) * 1984-03-19 1985-10-04 Hitachi Ltd リ−ドフレ−ム
JPH0612796B2 (ja) 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
JPS6139555A (ja) 1984-07-31 1986-02-25 Toshiba Corp 放熱板付樹脂封止形半導体装置
JPS629639A (ja) 1985-07-05 1987-01-17 Nec Yamagata Ltd 半導体装置の製造方法
US4756080A (en) 1986-01-27 1988-07-12 American Microsystems, Inc. Metal foil semiconductor interconnection method
US4812896A (en) 1986-11-13 1989-03-14 Olin Corporation Metal electronic package sealed with thermoplastic having a grafted metal deactivator and antioxidant
JPS63205935A (ja) 1987-02-23 1988-08-25 Toshiba Corp 放熱板付樹脂封止型半導体装置
JP2509607B2 (ja) 1987-03-23 1996-06-26 株式会社東芝 樹脂封止型半導体装置
JPS6454749A (en) 1987-08-26 1989-03-02 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
JPH01106456A (ja) * 1987-10-19 1989-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
KR930009213B1 (ko) 1988-09-29 1993-09-24 이노우에 다카오 접착 테이프
US5277972B1 (en) 1988-09-29 1996-11-05 Tomoegawa Paper Co Ltd Adhesive tapes
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5041902A (en) 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
ATE186795T1 (de) 1990-07-21 1999-12-15 Mitsui Chemicals Inc Halbleiteranordnung mit einer packung
EP0509065A1 (en) 1990-08-01 1992-10-21 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5298685A (en) 1990-10-30 1994-03-29 International Business Machines Corporation Interconnection method and structure for organic circuit boards
US5174960A (en) 1990-11-19 1992-12-29 Eastman Kodak Company Apparatus for shuttling a test element from a discharge path to a wash station
US5216278A (en) 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5172214A (en) 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
US5157480A (en) 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5172213A (en) 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
US5221642A (en) 1991-08-15 1993-06-22 Staktek Corporation Lead-on-chip integrated circuit fabrication method
JP2658661B2 (ja) 1991-09-18 1997-09-30 日本電気株式会社 多層印刷配線板の製造方法
US5200809A (en) 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
US5332864A (en) 1991-12-27 1994-07-26 Vlsi Technology, Inc. Integrated circuit package having an interposer
US5214845A (en) 1992-05-11 1993-06-01 Micron Technology, Inc. Method for producing high speed integrated circuits
EP0598914B1 (en) 1992-06-05 2000-10-11 Mitsui Chemicals, Inc. Three-dimensional printed circuit board, electronic circuit package using this board, and method for manufacturing this board
US5278446A (en) 1992-07-06 1994-01-11 Motorola, Inc. Reduced stress plastic package
GB9216079D0 (en) 1992-07-28 1992-09-09 Foseco Int Lining of molten metal handling vessel
JP2503841B2 (ja) 1992-08-10 1996-06-05 タイガー魔法瓶株式会社 炊飯器
JPH0692076A (ja) 1992-09-16 1994-04-05 Oki Electric Ind Co Ltd Ｉｃカードモジュール用リードフレーム形状
US5608267A (en) 1992-09-17 1997-03-04 Olin Corporation Molded plastic semiconductor package including heat spreader
US5859471A (en) 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
US5406124A (en) 1992-12-04 1995-04-11 Mitsui Toatsu Chemicals, Inc. Insulating adhesive tape, and lead frame and semiconductor device employing the tape
US5327008A (en) 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
US5474958A (en) 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5336931A (en) 1993-09-03 1994-08-09 Motorola, Inc. Anchoring method for flow formed integrated circuit covers
US5641997A (en) 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
US5521429A (en) * 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
KR970010676B1 (ko) * 1994-03-29 1997-06-30 엘지반도체 주식회사 반도체 패키지 및 이에 사용되는 리드 프레임
US5701034A (en) 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
JP3243116B2 (ja) 1994-05-17 2002-01-07 株式会社日立製作所 半導体装置
US5604376A (en) 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
KR960009774A (ko) 1994-08-06 1996-03-22 김광호 전전자 교환기의 클럭 폴트 검출회로
KR0145768B1 (ko) 1994-08-16 1998-08-01 김광호 리드 프레임과 그를 이용한 반도체 패키지 제조방법
JP3475306B2 (ja) 1994-10-26 2003-12-08 大日本印刷株式会社 樹脂封止型半導体装置の製造方法
JPH08306853A (ja) 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH098205A (ja) 1995-06-14 1997-01-10 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JPH098206A (ja) 1995-06-19 1997-01-10 Dainippon Printing Co Ltd リードフレームおよびｂｇａタイプの樹脂封止型半導体装置
JPH098207A (ja) 1995-06-21 1997-01-10 Dainippon Printing Co Ltd 樹脂封止型半導体装置
US5650663A (en) 1995-07-03 1997-07-22 Olin Corporation Electronic package with improved thermal properties
JP3163961B2 (ja) 1995-09-22 2001-05-08 日立電線株式会社 半導体装置
JP3123638B2 (ja) 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5696666A (en) 1995-10-11 1997-12-09 Motorola, Inc. Low profile exposed die chip carrier package
US5646831A (en) 1995-12-28 1997-07-08 Vlsi Technology, Inc. Electrically enhanced power quad flat pack arrangement
US5866939A (en) 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
US5760465A (en) 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100220154B1 (ko) 1996-04-01 1999-09-01 김규현 반도체 패키지의 제조방법
US6001671A (en) 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
US5736432A (en) 1996-09-20 1998-04-07 National Semiconductor Corporation Lead frame with lead finger locking feature and method for making same
JP3012816B2 (ja) 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
US6072228A (en) 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
US5981314A (en) 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
TW351008B (en) * 1996-12-24 1999-01-21 Matsushita Electronics Corp Lead holder, manufacturing method of lead holder, semiconductor and manufacturing method of semiconductor
JP3538290B2 (ja) * 1997-01-09 2004-06-14 株式会社ルネサステクノロジ 配線部材およびこれを有するリードフレーム
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US5986885A (en) 1997-04-08 1999-11-16 Integrated Device Technology, Inc. Semiconductor package with internal heatsink and assembly method
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
US5977630A (en) * 1997-08-15 1999-11-02 International Rectifier Corp. Plural semiconductor die housed in common package with split heat sink
US6130473A (en) 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6198171B1 (en) 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020008244A (ko) * 2000-07-20 2002-01-30 마이클 디. 오브라이언 리드프레임 스트립과 이를 이용한 반도체패키지 및 그제조 방법
KR20020021476A (ko) * 2000-09-15 2002-03-21 이중구 칩 스케일 반도체 팩키지 및, 그것의 제조 방법
KR100701402B1 (ko) * 2001-03-19 2007-03-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR101505088B1 (ko) * 2013-10-22 2015-03-23 앰코 테크놀로지 코리아 주식회사 반도체 패키지와 리드프레임 패들 구조 및 방법

Also Published As

Publication number Publication date
EP0989608A2 (en) 2000-03-29
US6455356B1 (en) 2002-09-24
JP2000150765A (ja) 2000-05-30
US6281568B1 (en) 2001-08-28
US6521987B1 (en) 2003-02-18
TW429570B (en) 2001-04-11
EP0989608A3 (en) 2001-01-10
KR100381837B1 (ko) 2003-04-26

Similar Documents

Publication Publication Date Title
KR100381837B1 (ko) 플라스틱 집적회로 장치 패키지와 마이크로 리드프레임 및
US9224676B1 (en) Integrated circuit package and method of making the same
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US9362210B2 (en) Leadframe and semiconductor package made using the leadframe
US7033866B2 (en) Method for making dual gauge leadframe
US6525406B1 (en) Semiconductor device having increased moisture path and increased solder joint strength
US7560804B1 (en) Integrated circuit package and method of making the same
WO2004001847A1 (en) Improved integrated circuit package and method of manufacturing the integrated circuit package
JP2005529493A (ja) 半導体デバイスを有するノンリードクワッドフラットパッケージ
US6555899B1 (en) Semiconductor package leadframe assembly and method of manufacture
CN117558699A (zh) 通过3d堆叠解决方案的qfn上的smd集成
US7112474B1 (en) Method of making an integrated circuit package
US7005326B1 (en) Method of making an integrated circuit package
US7071541B1 (en) Plastic integrated circuit package and method and leadframe for making the package
US7030474B1 (en) Plastic integrated circuit package and method and leadframe for making the package
US6893900B1 (en) Method of making an integrated circuit package
US20060278964A1 (en) Plastic integrated circuit package, leadframe and method for use in making the package
KR100800135B1 (ko) 칩 사이즈 패키지 제조방법
KR20060017165A (ko) 듀얼 게이지 리드프레임

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130411

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140410

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160412

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180404

Year of fee payment: 16