JP6607571B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6607571B2 JP6607571B2 JP2016148081A JP2016148081A JP6607571B2 JP 6607571 B2 JP6607571 B2 JP 6607571B2 JP 2016148081 A JP2016148081 A JP 2016148081A JP 2016148081 A JP2016148081 A JP 2016148081A JP 6607571 B2 JP6607571 B2 JP 6607571B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- anchor portion
- outer leads
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/041—Connecting or disconnecting interconnections to or from leadframes, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/048—Mechanical treatments, e.g. punching, cutting, deforming or cold welding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/016—Manufacture or treatment using moulds
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
実施の形態に係る半導体装置の製造方法は、複数の回路パターン形成領域が並んで形成されたリードフレームを準備し、回路パターン形成領域に電子部品を取り付けて電子回路部を形成し、電子回路部を覆うと共に複数のアウターリードが露出するように、封止樹脂によって第1の封止体を形成し、複数のアウターリードを繋ぐタイバーの一部を切断してアウターリードのそれぞれにアンカ部を形成すると共にリードフレームと繋がる他のタイバーと複数のアウターリードとを切断して一次成形体を形成し、一次成形体の第1の封止体及びアンカ部を覆うように封止樹脂によって第2の封止体を形成して二次成形体を形成するものである。
(半導体装置1の概要)
図1(a)は、実施の形態に係る半導体装置の一例を示す概略図であり、図1(b)は、半導体装置の一次成形体の一例を示す概略図である。図2は、実施の形態に係る半導体装置の回路パターンが形成されたリードフレームの一例を示す概略図である。なお、以下に記載する実施の形態に係る各図において、図形間の比率は、実際の比率とは異なる場合がある。
一次成形体5は、例えば、図2に示すように、リードフレーム2の回路パターン形成領域20ごとに形成される。このリードフレーム2は、例えば、アルミニウム、銅、鉄などの金属材料又は合金材料の薄板である。
第2の封止体6は、一次成形体5のアウターリード25b〜アウターリード28bの一部を露出させるように封止して形成される。第2の封止体6は、一例として、PE(ポリエチレン)やPP(ポリプロピレン)などの熱可塑性樹脂を用いて形成される。
図3(a)〜図3(d)は、実施の形態に係る半導体装置の製造方法の一例を説明するための概略図である。図3(a)〜図3(d)は、1つの回路パターン形成領域20を図示している。
図4(a)〜図4(c)は、変形例に係る半導体装置のアンカ部の一例を示す概略図である。この図4(a)〜図4(c)では、アウターリードの一部を図示している。
本実施の形態に係る半導体装置1の製造方法は、アウターリード25b〜アウターリード28bを支持するタイバー23を利用してアンカ部25c〜アンカ部28cを生成し、製造コストを抑制することができる。具体的には、半導体装置1の製造方法は、リードフレーム2から一次成形体5を切り離す際にタイバー23の一部を切断することでアンカ部25c〜アンカ部28cを形成する。従って半導体装置1の製造方法は、本来は切断によって無くなるタイバー23を、その一部だけ切断して残すことによってアンカ部25c〜アンカ部28cを生成するので、この方法を採用しない場合と比べて、製造コストを抑制することができる。
Claims (3)
- 複数の回路パターン形成領域が並んで形成されたリードフレームを準備し、
前記回路パターン形成領域に電子部品を取り付けて電子回路部を形成し、
前記電子回路部を覆うと共に複数のアウターリードが露出するように、封止樹脂によって第1の封止体を形成し、
前記複数のアウターリードを繋ぐタイバーの一部を切断して前記アウターリードのそれぞれにアンカ部を形成すると共に前記リードフレームと繋がる他のタイバーと前記複数のアウターリードとを切断して一次成形体を形成し、
前記一次成形体の前記第1の封止体及び前記アンカ部を覆うように封止樹脂によって第2の封止体を形成して二次成形体を形成する、
半導体装置の製造方法。 - 前記アウターリードがコネクタ端子として前記第2の封止体に形成されたコネクタ部内に露出する、
請求項1に記載の半導体装置の製造方法。 - 前記複数のアウターリードを繋ぐタイバーが複数形成され、前記アウターリードごとに複数のアンカ部が形成される、
請求項1又は2に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016148081A JP6607571B2 (ja) | 2016-07-28 | 2016-07-28 | 半導体装置の製造方法 |
| DE112017003773.5T DE112017003773T5 (de) | 2016-07-28 | 2017-06-12 | Verfahren zum Herstellen einer Halbleitervorrichtung |
| US16/320,335 US20190280190A1 (en) | 2016-07-28 | 2017-06-12 | Method for manufacturing semiconductor device |
| PCT/JP2017/021633 WO2018020864A1 (ja) | 2016-07-28 | 2017-06-12 | 半導体装置の製造方法 |
| CN201780046451.0A CN109564879A (zh) | 2016-07-28 | 2017-06-12 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016148081A JP6607571B2 (ja) | 2016-07-28 | 2016-07-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018018953A JP2018018953A (ja) | 2018-02-01 |
| JP6607571B2 true JP6607571B2 (ja) | 2019-11-20 |
Family
ID=61015861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016148081A Expired - Fee Related JP6607571B2 (ja) | 2016-07-28 | 2016-07-28 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20190280190A1 (ja) |
| JP (1) | JP6607571B2 (ja) |
| CN (1) | CN109564879A (ja) |
| DE (1) | DE112017003773T5 (ja) |
| WO (1) | WO2018020864A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110993786B (zh) * | 2019-11-13 | 2023-05-30 | 合肥久昌半导体有限公司 | 一种多排大功率霍尔元件加工工艺 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04364766A (ja) * | 1991-06-12 | 1992-12-17 | Yamada Seisakusho Co Ltd | 半導体装置の製造方法および半導体装置 |
| JPH08116009A (ja) * | 1994-10-18 | 1996-05-07 | Hitachi Ltd | 半導体装置の製造方法 |
| US6281568B1 (en) * | 1998-10-21 | 2001-08-28 | Amkor Technology, Inc. | Plastic integrated circuit device package and leadframe having partially undercut leads and die pad |
| JP2004063688A (ja) * | 2002-07-26 | 2004-02-26 | Mitsubishi Electric Corp | 半導体装置及び半導体アセンブリモジュール |
| JP3736516B2 (ja) * | 2002-11-01 | 2006-01-18 | 松下電器産業株式会社 | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 |
| JP2006261242A (ja) * | 2005-03-15 | 2006-09-28 | Toshiba Corp | リードフレームおよびそれを用いた光半導体装置 |
| JP5467799B2 (ja) * | 2009-05-14 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5380244B2 (ja) * | 2009-10-22 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US8530981B2 (en) * | 2009-12-31 | 2013-09-10 | Texas Instruments Incorporated | Leadframe-based premolded package having acoustic air channel for micro-electro-mechanical system |
| JP5798021B2 (ja) * | 2011-12-01 | 2015-10-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8946880B2 (en) * | 2012-03-23 | 2015-02-03 | Texas Instruments Incorporated | Packaged semiconductor device having multilevel leadframes configured as modules |
| JP6034078B2 (ja) * | 2012-07-10 | 2016-11-30 | アピックヤマダ株式会社 | プリモールドリードフレームの製造方法、および、半導体装置の製造方法 |
| EP3039821B1 (en) * | 2013-08-26 | 2016-12-21 | Telefonaktiebolaget LM Ericsson (publ) | Apparatus and method for processing data streams in a communication network |
| JP2015095486A (ja) | 2013-11-08 | 2015-05-18 | アイシン精機株式会社 | 半導体装置 |
| US9666511B2 (en) * | 2015-01-15 | 2017-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Isolation method for a stand alone high voltage laterally-diffused metal-oxide semiconductor (LDMOS) transistor |
-
2016
- 2016-07-28 JP JP2016148081A patent/JP6607571B2/ja not_active Expired - Fee Related
-
2017
- 2017-06-12 WO PCT/JP2017/021633 patent/WO2018020864A1/ja not_active Ceased
- 2017-06-12 CN CN201780046451.0A patent/CN109564879A/zh active Pending
- 2017-06-12 DE DE112017003773.5T patent/DE112017003773T5/de not_active Withdrawn
- 2017-06-12 US US16/320,335 patent/US20190280190A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN109564879A (zh) | 2019-04-02 |
| US20190280190A1 (en) | 2019-09-12 |
| JP2018018953A (ja) | 2018-02-01 |
| WO2018020864A1 (ja) | 2018-02-01 |
| DE112017003773T5 (de) | 2019-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8643189B1 (en) | Packaged semiconductor die with power rail pads | |
| US9947614B2 (en) | Packaged semiconductor device having bent leads and method for forming | |
| CN101617243B (zh) | 传感器封装 | |
| US10515880B2 (en) | Lead frame with bendable leads | |
| CN106981471B (zh) | 引线框组合件 | |
| US9134193B2 (en) | Stacked die sensor package | |
| JP6607571B2 (ja) | 半導体装置の製造方法 | |
| KR102148550B1 (ko) | 측정 송신기의 제조 방법 | |
| US10854540B2 (en) | Packaged IC component | |
| US8927343B2 (en) | Package process | |
| JP2009271000A (ja) | 電流センサ及び電流センサの製造方法 | |
| JP6111973B2 (ja) | 半導体装置 | |
| JP6814078B2 (ja) | センサ装置及びその製造方法 | |
| US20150214167A1 (en) | Semiconductor die with variable length bond pad | |
| CN107408553A (zh) | 半导体装置 | |
| US20150162269A1 (en) | Semiconductor die package with insulated wires for routing power signals | |
| JP2013015358A (ja) | 電流センサ | |
| CN110707063B (zh) | 具有可弯曲引线的引线框架 | |
| CN109841590A (zh) | 用于具有j引线和鸥翼引线的集成电路装置的引线框 | |
| JP2019029585A (ja) | モジュール装置及びその製造方法 | |
| JP2016197636A (ja) | モールドパッケージ | |
| JP6621321B2 (ja) | 半導体パッケージ及び半導体アセンブリ | |
| JP6218724B2 (ja) | センサーモジュールおよびその製造方法 | |
| CN109904136A (zh) | 用于具有j引线和鸥翼引线的集成电路装置的引线框 | |
| CN105321907A (zh) | 电构件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191001 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191016 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6607571 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |