JP2004063688A - 半導体装置及び半導体アセンブリモジュール - Google Patents
半導体装置及び半導体アセンブリモジュール Download PDFInfo
- Publication number
- JP2004063688A JP2004063688A JP2002218681A JP2002218681A JP2004063688A JP 2004063688 A JP2004063688 A JP 2004063688A JP 2002218681 A JP2002218681 A JP 2002218681A JP 2002218681 A JP2002218681 A JP 2002218681A JP 2004063688 A JP2004063688 A JP 2004063688A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- plastic package
- leads
- tie bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01083—Bismuth [Bi]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Abstract
【課題】挿入実装型の半導体装置をはんだ付けにより外部基板等に容易にかつ確実に実装することを可能にする手段を提供する。
【解決手段】半導体装置１においては、半導体素子２、３が、リード４を備えたリードフレーム５に搭載されている。半導体素子２、３は、金属細線６、７によりリード４と接続されている。半導体装置１はヒートシンク８も備えている。各部材２〜８はプラスチックパッケージ１０によって封止されている。リード４はプラスチックパッケージ外に露出している。端部リード４ａ〜４ｄには、幅の広い第１リード部と、幅の狭い第２リード部と、外部基板に挿入される第３リード部と、半導体装置１と外部基板との間隙を一定に保つ突起状の間隙規制部９とが設けられている。リード４からプラスチックパッケージ１０への放熱経路の熱抵抗の増加によりリードの温度上昇性が向上し、はんだ付け性が改善される。
【選択図】 図１
【解決手段】半導体装置１においては、半導体素子２、３が、リード４を備えたリードフレーム５に搭載されている。半導体素子２、３は、金属細線６、７によりリード４と接続されている。半導体装置１はヒートシンク８も備えている。各部材２〜８はプラスチックパッケージ１０によって封止されている。リード４はプラスチックパッケージ外に露出している。端部リード４ａ〜４ｄには、幅の広い第１リード部と、幅の狭い第２リード部と、外部基板に挿入される第３リード部と、半導体装置１と外部基板との間隙を一定に保つ突起状の間隙規制部９とが設けられている。リード４からプラスチックパッケージ１０への放熱経路の熱抵抗の増加によりリードの温度上昇性が向上し、はんだ付け性が改善される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、挿入実装型の半導体装置及び半導体アセンブリモジュールに関するものであり、より詳しくは、リードのはんだ付け性を改善することができ、とくにパワーモジュールにおける鉛フリーはんだ実装に対するリードのはんだ付け性を改善することができる半導体装置及び該半導体装置を用いた半導体アセンブリモジュールに関するものである。
【０００２】
【従来の技術】
一般に、挿入実装型の半導体装置は、該半導体装置から突出するリードを外部基板のスルーホール等に挿入してはんだ付けすることにより、外部基板に実装される。以下、図２３（ａ）〜（ｄ）及び図２４に示すＤＩＰＩＰＭを例にとって、従来の挿入実装型の半導体装置の構造と、その外部基板への実装手法とを説明する。
【０００３】
図２３（ａ）〜（ｄ）及び図２４に示すように、この従来の半導体装置１０１では、電力用半導体素子１０２と制御用半導体素子１０３とが、リード１０４を備えた銅製のリードフレーム１０５に搭載されている。両半導体素子１０２、１０３は、それぞれ、金属細線６、７によって、対応するリード１０４に電気的に接続されている。さらに、半導体装置１０１は、放熱性を高めるためのヒートシンク１０８を備えている。ここで、リードフレーム１０５は回路基板を兼ねている。そして、これらの各部材１０２〜１０８は、プラスチックパッケージ１１０によって封止されている。
【０００４】
図２３（ｂ）、（ｃ）から明らかなとおり、従来の半導体装置１０１（ＤＩＰＩＰＭ）では、リード１０４は、外部基板（図示せず）のスルーホールに挿入される幅の狭い先端側の部分Ｂ１と、この部分Ｂ１よりも幅の広い根元側の部分Ｂ２とからなる。そして、半導体装置１０１を外部基板に搭載する際には、リード１０４の幅が変化する部分を利用して、半導体装置１０１と外部基板とを、両者の間隙（間隔）が一定に保たれるように、高さ方向に位置合せするようにしている。
【０００５】
【発明が解決しようとする課題】
ところで、一般に、挿入実装型の半導体装置の外部基板へのはんだ付けには、フローはんだ付け方式や、ポイントフローはんだ付け方式が用いられる。これらは、はんだ付けされるリードと外部基板とにフラックスを供給した後、これらを予熱し、この後溶融したはんだを供給することにより、リード及び外部基板の温度を、はんだの液相線温度以上に上昇させ、はんだ付けを行うものである。
【０００６】
そして、この従来の半導体装置１０１の外部基板へのはんだ付けも、同様の手法でなされるが、この場合、リード１０４のはんだ付けされる部分Ｂ１から、外部基板には挿入されない部分Ｂ２を通ってプラスチックパッケージ１１０に比較的大量の熱が放出される。このため、はんだ付けプロセス中に、リード１０４のはんだ付けされるべき部分Ｂ１の温度がはんだの液相線温度に達せず、はんだ付け不良が生じるといった問題がある。
【０００７】
さらに、環境問題の観点から近年使用量が増加しているＳｎをベースとするＰｂフリーはんだを用いる場合、従来用いられているＳｎ−Ｐｂ共晶はんだに比べて液相線温度が４０°Ｋ程度高くなるため、上記問題はより顕在化する。これは、後で説明するとおり、はんだの液相線温度の上昇分（４０°Ｋ）を補償するために、予熱温度や溶融はんだの温度などといったプロセス温度を高めることが困難だからである。
【０００８】
ここで、表面実装型の半導体装置の場合には、はんだ付けプロセスにおいて、一般に、はんだ付けされる構造体全体、すなわち半導体装置及び基板の全体を加熱する方式、例えばフローはんだ付け等の方式が用いられる。このため、リードから樹脂パッケージへの熱放散によるはんだ付け不良は起こらず、問題は生じない。
【０００９】
この課題に対して、特開昭６３−７６３５７公報では、図２５に示すように、樹脂パッケージ２０１内に、半導体チップ２０２と、金属細線２０３と、３種のリード２０５、２０７、２０９とが埋め込まれた半導体装置において、高さ調整用のリード段差部２１０、２１１、２１２の位置を、樹脂パッケージ２０１内に位置するリード埋込部２０４、２０６、２０８の体積に応じて相違させるといった手法が提案されている。
【００１０】
しかしながら、この手法によれば、リード段差部２１１が最も基板に近いリード２０７では、はんだ付け性が全く改善されないといった問題がある。半導体装置のはんだ付け性を改善するには、全てのリードについてはんだ付け性を改善することが必要であることは明白である。この点において、この手法による課題解決は不十分であるといわざるをえない。とくに、液相線温度の高い鉛フリーはんだを用いるはんだ実装の場合、はんだ付け不良が発生する危険性が高いといった問題もある。
【００１１】
さらに、基板に接触して半導体装置と基板との間隙を一定に規定するには、同じ高さのところに２つ以上のリード段差部を設けることが必要である。しかし、この手法では、リード段差部の位置は、リード埋込部の金属リードの体積に応じて相違するので、同じ高さのところに２つ以上のリード段差部を設けるには、リードの設計に大きな制約を課さなければならないといった問題もある。また、逆に、リード埋込部の金属リードの体積が異なるリード間において、同じ高さのところにリード段差部を設けた場合、良好なはんだ付け性を確保できない危険性が高いといった問題がある。さらにまた、この手法では、リード段差部の位置を決めることが非常に煩雑であるといった問題もある。
【００１２】
次に、予熱温度を高くするといったアプローチにより、上記問題を回避しようとすると、外部基板全体の温度が上昇してしまう。そして、外部基板には半導体装置１０１だけでなく種々の電子部品が実装され、その中には耐熱温度が低いもの（例えば、電解コンデンサ）も少なからず存在する。このため、予熱温度を高めるといったアプローチによる問題解決には限界がある。さらに、予熱によって半導体装置１０１ないし外部基板が高温になりすぎると、フラックスが活性力を失ってしまう。このため、肝心のはんだ付けプロセス時に、その効果を発揮することができず、却ってはんだ付け性を損なってしまうといった不具合が生じる。
【００１３】
また、供給される溶融はんだの温度を高くすることにより、上記問題を回避しようとするアプローチもなされているが、前記のとおり、部品の耐熱温度やフラックスの失活の観点から、このアプローチによる問題解決にも限界がある。さらに、プロセス時間を長くするといったアプローチも可能であるが、この場合も、外部基板全体の温度が上昇してしまうため、上記問題が解決されないばかりか、プロセス時間の増加により半導体装置のコストアップを招くといった不具合が生じる。
【００１４】
なお、前記のとおり、Ｐｂフリーはんだを用いて半導体装置を実装する場合は、はんだの液相線温が４０°Ｋ程度も上昇するわけであるから、上記問題はより顕著になり、前記の各アプローチによる解決がより困難になることはいうまでもない。
【００１５】
本発明は、上記従来の問題を解決するためになされたものであって、予熱温度や供給する溶融はんだの温度を高めることなく、またプロセス時間を長くすることなく、挿入実装型の半導体装置をはんだ付けにより外部基板等に容易にかつ確実に実装することを可能にする手段を提供することを解決すべき課題とする。
【００１６】
【課題を解決するための手段】
上記課題を解決するためになされた本発明の第１の態様にかかる半導体装置は、（ｉ）プラスチックパッケージと、（ｉｉ）プラスチックパッケージから外部に突出する複数のリードと、（ｉｉｉ）プラスチックパッケージによって保護された単数又は複数の半導体素子と、（ｉｖ）プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、（ｖ）リードを外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置であって、（ｖｉ）リードが、プラスチックパッケージ側に位置する第１リード部と、第１リード部よりリード先端側に位置する第２リード部と、第２リード部よりリード先端側に位置しリード挿入部に挿入される第３リード部とを有し、（ｖｉｉ）第２リード部の断面積が、第１リード部の断面積よりも小さく設定され、（ｖｉｉｉ）少なくとも一部のリードが、第２リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、（ｉｘ）かつ、間隙規制手段が、リード幅を第２リードの幅よりも局部的に大きくすることにより形成されていることを特徴とするものである。
【００１７】
本発明の第１の態様にかかる半導体装置においては、リードが、リードフレームの一部として形成されているのが好ましい。リードがプラスチックパッケージの側部に列状に配置されている場合は、この列の両端のリードのみが間隙規制用リードであるのが好ましい。また、第１リード部の厚さと第２リード部の厚さとが同一であり、かつ第２リード部の幅が第１リード部の幅よりも狭いのが好ましい。
【００１８】
本発明の第１の態様にかかる半導体装置においては、リード部が、銅又は銅を主成分とする合金で形成されているのが好ましい。第２リード部の断面積は、第３リード部の断面積の１７５％以下であるのが好ましく、１３０％以下であるのがより好ましい。半導体素子としては、例えば電力用半導体素子、制御用半導体素子等があげられる。また、第２リード部の断面積は、第３リード部の断面積と同一であるのが好ましい。
【００１９】
本発明の第１の態様にかかる半導体装置においては、間隙規制手段が、リード幅方向に関して両方向に突起する形状に形成されていてもよい。この場合、間隙規制手段のリード幅は、第１リード部のリード幅と同一であるのが好ましい。
また、リードは、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに２つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断（タイバカット）することにより形成されたものであってもよい。この場合、両穴部は、リード幅方向に関して、狭幅部の範囲内には存在しないように該範囲の両側に位置するとともに、広幅部の両側辺の延長線上に位置するように形成される。
【００２０】
本発明の第２の態様にかかる半導体装置は、本発明の第１の態様にかかる半導体装置のように間隙規制手段がリード幅を第２リードの幅よりも局部的に大きくすることにより形成されているのではなく、間隙規制手段がリードに２個所以上の屈曲個所を設けることにより形成されている。この半導体装置においては、第３リード部が、リード幅方向に関して、第１リード部が形成されている範囲内に形成され、かつ、リード幅方向の一方側で、第１リード部の側辺と第３リード部の側辺とが同一直線上に位置しているのが好ましい。
【００２１】
本発明の第２の態様にかかる半導体装置においては、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものであってもよい。この場合、穴部は、リード幅方向に関して、狭幅部の範囲を含むように位置するとともに、広幅部の一方の側辺の延長線上に位置しかつ他方の側辺の延長線上に位置しないように形成される。
【００２２】
本発明の第３の態様にかかる半導体装置は、本発明の第１の態様にかかる半導体装置のように間隙規制手段がリード幅を第２リードの幅よりも局部的に大きくすることにより形成されているのではなく、間隙規制用リードにおいて第２リード部と間隙規制手段とが、第１リード部よりもリード先端側でリードに穴部を設けることにより形成されている。この半導体装置においては、第２リード部の両側辺と第１リード部の両側辺とが、それぞれ、同一直線上に位置するのが好ましい。
【００２３】
本発明の第３の態様にかかる半導体装置においては、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものであってもよい。この場合、穴部が、リード幅方向に関して、狭幅部の範囲を含むように位置するとともに、広幅部の両側辺の延長線上に位置しないように形成される。
【００２４】
本発明の第１〜第３の態様にかかる半導体装置においては、上記穴部は、対向する２辺がリード伸長方向又はリード幅方向と平行である長方形の角穴であるのが好ましい。
また、本発明の第１〜第３の態様にかかる半導体装置においては、リードに、Ｓｎ（錫）を基材とし、Ｐｂ（鉛）を含まないはんだがコーティングされているのが好ましい。
【００２５】
本発明の第１の態様にかかる半導体装置においては、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに狭幅部側の部位に２つの切欠部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものであってもよい。この場合、両切欠部は、リード幅方向に関して、狭幅部の範囲の両側に位置するとともに、広幅部の両側辺の延長線上に位置するように、かつ間隙規制手段を予め備えるように形成される。
【００２６】
本発明にかかる半導体アセンブリモジュールは、本発明の第１〜第３の態様のいずれか１つにかかる半導体装置が、はんだを用いて外部電気部材に挿入実装されていることを特徴とするものである。この半導体アセンブリモジュールにおいては、半導体装置が、Ｓｎを基材とし、Ｐｂを含まないはんだを用いて外部電気部材に実装されているのが好ましい。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態を具体的に説明する。
実施の形態１．
以下、本発明の実施の形態１を説明する。実施の形態１にかかる半導体装置は、静電対応パッケージ型の大型ＤＩＰである。
図１（ａ）〜（ｄ）は、それぞれ、実施の形態１にかかる半導体装置の平面図、正面図、後面図及び側面図である。図２（ａ）は、この半導体装置の側面断面図であり、図２（ｂ）はこの半導体装置の１つの端部リードを拡大して示した斜視図である。また、図３は、この半導体装置を基板に実装した状態を示す正面図である。なお、図１〜図３に示す半導体装置は、いわゆる挿入実装型の半導体装置である。
【００２８】
図１〜図３に示すように、実施の形態１にかかる半導体装置１においては、電力用半導体素子２と制御用半導体素子３とが、複数のリード４を備えた銅製のリードフレーム５に搭載されている。両半導体素子２、３は、それぞれ、対応するリード４と、金属細線６、７によって電気的に接続されている。さらに、半導体装置１は、放熱性を高めるためのヒートシンク８を備えている。ここで、リードフレーム５は回路基板を兼ねている。半導体装置１は、これを構成する上記各部材２〜８がプラスチックパッケージ１０によって封止された構造を有している。なお、リード４の一部は、プラスチックパッケージ１０の外に露出している。
【００２９】
半導体装置１の前面又は後面で半導体装置１の長手方向に一列に並んでいる複数のリード４のうち、列の両端部に位置するリード４ａ、４ｂ、４ｃ、４ｄ（以下、「端部リード」という。）には、それぞれ、突起状の間隙規制部９が設けられている。この間隙規制部９は、半導体装置１を外部基板２５に挿入・実装したときに、半導体装置１と外部基板２５との間隙ｄ（間隔）を一定に保つために設けられている。
【００３０】
これらの端部リード４ａ〜４ｄは、それぞれ、プラスチックパッケージ１０から突出する第１リード部２１と、第１リード部２１と間隙規制部９との間に位置する第２リード部２２と、間隙規制部９よりも先端側（外側）に位置し外部基板２５に挿入される第３リード部２３とを備えている。ここで、第２、第３リード部２２、２３の幅（リードの伸びる方向と垂直な方向の寸法）は、それぞれ、第１リード部２１の幅よりも狭くなっている。このため、第２、第３リード部２２、２３の断面積（リードの伸びる方向と垂直な断面）は、第１リード部２１の断面積よりも小さくなっている。なお、この間隙規制部９の長さ（リードの伸びる方向の寸法）は、間隙ｄを一定に保つことができる強度を有する範囲において、小さいほど望ましい。
【００３１】
以下、半導体装置１の製造方法を説明する。
この半導体装置１の製造プロセスにおいては、まず、銅製のリードフレーム５に、電力用半導体素子２と制御用半導体素子３とをダイボンディングにより取り付ける（搭載する）。次に、電力用半導体素子２とリードフレーム５とを、Ａｌからなる金属細線６を用いてワイヤボンディングにより電気的に接続する一方、制御用半導体素子３とリードフレーム５とを、Ａｕからなる金属細線７を用いてワイヤボンディングにより電気的に接続する。そして、両半導体素子２、３と両金属細線６、７とを保護するために、トランスファーモールド技術を用いて、プラスチックパッケージ１０を形成する。その際、プラスチックパッケージ１０内にヒートシンク８を組み込む。
【００３２】
この後、リードフレーム５の余分な部分、例えばタイバなどをタイバカット工程で切断し、リード４（端部リード４ａ〜４ｄを含む）を形成する。リード４には、ディッピング技術やめっき技術等によりはんだをコーティングし、さらにリードフォーミングを行う。これにより、半導体装置１（製品）が完成する。
【００３３】
以下、リードフレーム５の形状を詳細に説明する。
図４は、リードフレーム５を示している。なお、図４中の破線は、プラスチックパッケージ１０の外形を示している。また、図５は、図４中にＲで示された、タイバ１１を含む部分（以下、「タイバ部」という。）を拡大して示している。
【００３４】
図４及び図５に示すように、タイバ１１の伸びる方向（図４、図５では左右方向）と垂直な方向にみて、タイバ１１よりもリードフレーム５の中央側（以下、「内側」という。）に位置する部分４１（以下、「広幅部」という。）の幅は、タイバ１１よりもリードフレームの端部側（以下、「外側」という。）に位置する部分４３（以下、「狭幅部」という。）の幅よりも大きくなっている。最終的な製品の状態では、広幅部４１の一部は、プラスチックパッケージ１０から外部に突出して、リード４の一部をなす第１リード部２１を形成する。このようにリード４のプラスチックパッケージ１０に近い部分（以下、「根元部」という。）の幅を広くしてその剛性を高くすることにより、半導体装置１の剛性、とくに外部基板２５への実装後の剛性を確保している。
【００３５】
また、半導体装置１を製造する際には、リードフレーム５の変形などといった不良、とくにモールド工程においてリードフレーム５の一部がモールド樹脂により流されてしまったり、ねじれ変形が発生するといった不良を防ぐためにも、根元部の剛性を高くする必要がある。これにより、半導体装置１の製造の容易性を確保している。このような理由により、リード４全体の幅を狭くすることはできない。そこで、リード４の根元部、すなわち第１リード部２１では、その幅を、従来のこの種の半導体装置のリードと同様にしている。
【００３６】
次に、端部リード４ａ〜４ｄを形成するためのタイバカット工程を説明する。図６は、図５に示すタイバ近傍部に、これを切断すべき線、すなわちタイバカットライン（破線）を追加したものである。すなわち、タイバカット工程では、タイバ近傍部をこのタイバカットラインに沿って切断する。図６から明らかなとおり、タイバ１１と広幅部４１と狭幅部４３とを含むタイバ近傍部をこのタイバカットラインに沿って切断することにより、間隙規制部９と第１〜第３リード部２１〜２３とを備えた端部リード４ａ〜４ｄを形成することができる。したがって、ほぼ従来のこの種の半導体装置の製造プロセスと同様の製造性を確保しながら、本発明の特徴であるリード形状を、容易に得ることができる。
【００３７】
図７は、端部リード４ａ〜４ｄのもう１つの形成手法を示している。図７に示すように、この形成手法では、タイバ１１に、所定の形状を有する２つの切欠部３１が設けられたリードフレーム５を用いる。これらの切欠部３１は、狭幅部４３の両側において、タイバ１１の外側の部分に形成されている。そして、これらの切欠部３１は、タイバ１１に、予め、間隙規制部９と第２リード部２２とが形成されるような形状を有している。
【００３８】
この形成手法によれば、タイバカット工程で、タイバ１１よりも内側に位置する広幅部４１の外形に沿って、図７中の破線で示すように、直線的にタイバカットを行うだけで、本発明の特徴であるリード形状を、容易に得ることができる。この場合、シンプルな金型によって容易にプレス切断を行うことができるので、コスト上も有利である。また、予め、間隙規制部９をリードフレーム５に形成しているので、該間隙規制部９の形状が安定するといった利点もある。
【００３９】
とくに、半導体装置１がパワー半導体素子を含む場合、第３リード部２３の断面積は、電流容量によって決定されることが多い。この場合、第２リード部２２の断面積を、第３リード部２３よりも小さくすることはできない。したがって、第２リード部２２の断面積を第３リード部２３の断面積と同じにすると、最も効率よくはんだ付け性を改善することができる。つまり、第２リード部２２の断面積（幅）と第３リード部２３の断面積（幅）とを同一にして、さらに両者間に間隙規制部９を設ければ、前記の利点に加えて、最大限にはんだ付け性を改善することができるという利点もある。
【００４０】
以下、図３を参照しつつ、半導体装置１を外部基板２５に実装する方法を説明する。挿入実装型の半導体装置１の実装においては、半導体装置１の各リード４（端部リード４ａ〜４ｄを含む）を、それぞれ、外部基板２５に設けられた対応するスルーホール２６に挿入する。このとき、半導体装置１は、各端部リード４ａ〜４ｄに設けられた間隙規制部９によって、半導体装置１と外部基板２５との間隙ｄ（間隔）が一定となるように位置決めされる。
【００４１】
次に、はんだ付けされる外部基板２５のスルーホール２６とリード４とにフラックスを供給する。この後、予熱工程を経て、フローはんだ付け手法により、外部基板２５の、半導体装置１が実装された面とは反対側の面側から、溶融したはんだをスルーホール２６とリード４とに供給する。そして、スルーホール２６の温度とリード４の温度とを、供給したはんだの液相線温度以上に上昇させることにより、良好なはんだ付けを行い、この後はんだを凝固させる。
【００４２】
ここで、前記温度上昇が不十分な場合は、はんだ濡れが不十分となり、はんだ付け不良を引き起こす。これは、前記のとおり、一般的には、リード４からパッケージ１０への放熱量が多いために生じる現象である。そこで、この実施の形態１にかかる半導体装置１では、リード４からパッケージ１０への放熱量を、断面積（幅）の小さい第２リード部２２を設けることにより低減するようにしている。すなわち、第２リード部２２の断面積が小さいので、リード４からパッケージ１０への放熱量が大幅に低減され、上記現象が生じない。これにより、良好なはんだ付け性を実現することができる。より具体的には、リード４からパッケージ１０への伝熱経路である第２リード部２２の断面積を小さくすることにより、リード４からパッケージ１０に至る熱抵抗を増大させ、リード４からパッケージ１０への放熱量を低減するようにしている。
【００４３】
その結果、実施の形態１にかかる半導体装置１によれば、従来のはんだ付けプロセスを変更することなく、はんだ付け不良を低減させることができる。このため、不良品の手直し等にかかるコストを低減することができるといったメリットがある。
【００４４】
このように、実施の形態１にかかる半導体装置１においては、プラスチックパッケージ１０から突出する端部リード４ａ〜４ｄに、それぞれ、根元部に位置する断面積が大きい第１リード部２１と、間隙規制部９と、第２リード部２２とが設けられている。そして、第２リード部２２の断面積は、第１リード部２１の断面積よりも小さく、かつ間隙規制部９の幅よりも小さい。このため、外部基板２５に実装した後における半導体装置１の剛性、半導体装置１自体の製造の容易性、及び、外部基板２５への半導体装置１の実装時における位置合せ性を確保しつつ、リード４を外部基板２５に挿入し、はんだ付けして実装する際の、はんだ付け性を改善することができる。
【００４５】
実施の形態２．
以下、図８〜図１０を参照しつつ、本発明の実施の形態２を説明する。ただし、実施の形態２にかかる半導体装置は図１〜図７に示す実施の形態１にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態１と異なる点を説明する。なお、図８〜図１０中において、図１〜図７に示す実施の形態１の部材と共通な部材には、同一の参照番号が付されている。なお、ここでは、間隙規制部９の形状が長方形状の場合について例示したが、形状はこれに限定されるものではなく、正方形、台形、三角形等の形状であっても、間隙を規制できる形状であればよい。
【００４６】
図８（ａ）は、実施の形態２にかかる半導体装置の正面図である。図８（ｂ）は、この半導体装置の１つの端部リードを拡大して示した斜視図である。図８に示す半導体装置は、挿入実装型の半導体装置である。
図８（ａ）、（ｂ）に示すように、実施の形態２にかかる半導体装置１では、各端部リード４ａ〜４ｄに設けられた間隙規制部９が、リード幅方向にみて両方向に突起している。すなわち、第２リード部２２と間隙規制部９と第３リード部２３とは十字形をなしている。その他の点については、実施の形態１にかかる半導体装置１と同様である。つまり、実施の形態２にかかる半導体装置１は、実施の形態１にかかる半導体装置とは、端部リード４ａ〜４ｄの形状が異なるだけである。
【００４７】
次に、端部リード４ａ〜４ｄを形成するためのタイバカット工程を説明する。図９は、図５に示すタイバ近傍部にタイバカットライン（破線）を追加したものである。すなわち、タイバカット工程では、タイバ近傍部をタイバカットラインに沿って切断する。図９から明らかなとおり、タイバ１１と広幅部４１と狭幅部４３とを含むタイバ近傍部をこのタイバカットラインに沿って切断することにより、図８（ｂ）に示すような間隙規制部９と第１〜第３リード部２１〜２３とを備えた端部リード４ａ〜４ｄを形成することができる。したがって、ほぼ従来のこの種の半導体装置の製造プロセスと同様の製造性を確保しながら、本発明の特徴であるリード形状を、容易に得ることができる。
【００４８】
図１０は、端部リード４ａ〜４ｄのもう１つの形成手法を示している。図１０に示すように、この形成手法では、タイバ１１に、長方形の２つの角穴３２が設けられたリードフレーム５を用いる。これらの角穴３２は、おおむね狭幅部４３の両側において、タイバ１１のほぼ中央部に形成されている。そして、これらの角穴３２は、直線的なタイバカットにより、タイバ１１に間隙規制部９と第２リード部２２とが形成されるような形状を有している。
【００４９】
この形成手法によれば、タイバカット工程で、タイバ１１よりも内側に位置する広幅部４１の外形に沿って、図１０中の破線で示すように、直線的にタイバカットを行うだけで、本発明の特徴であるリード形状を、容易に得ることができる。この場合、シンプルな金型によって容易にプレス切断を行うことができるので、コスト上も有利である。
【００５０】
この形成手法によれば、実施の形態１の場合に比べて、次のメリットがさらに付加される。すなわち、間隙規制部９が両側に突起しているので、位置決め安定性が高い。また、タイバ１１には、切欠部３１でなく角穴３２が設けられるので、切欠部３１（図７参照）が設けられる場合に比べてタイバ部の剛性が大きく、半導体装置１の製造プロセスに及ぼす影響が極めて小さい。この場合、端部リード４ａ〜４ｄを曲げる部位は、第１リード部２１、第２リード２２のいずれでもよい。なお、この形成手法では、間隙規制部９を予めリードフレーム５に完全に形成する（作り込む）ことはできない。
【００５１】
以上、実施の形態２にかかる半導体装置１においても、実施の形態１にかかる半導体装置１の場合と同様に、あるいはそれ以上に外部基板２５に実装した後における半導体装置１の剛性、半導体装置１自体の製造の容易性、及び、外部基板２５への半導体装置１の実装時における位置合せ性を確保しつつ、リード４を外部基板２５に挿入し、はんだ付けして実装する際の、はんだ付け性を改善することができる。
【００５２】
実施の形態３．
以下、図１１〜図１３を参照しつつ、本発明の実施の形態３を説明する。ただし、実施の形態３にかかる半導体装置は図１〜図７に示す実施の形態１にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態１と異なる点を説明する。なお、図１１〜図１３中において、図１〜図７に示す実施の形態１の部材と共通な部材には、同一の参照番号が付されている。
【００５３】
図１１（ａ）は、実施の形態３にかかる半導体装置の正面図である。図１１（ｂ）は、この半導体装置の１つの端部リードを拡大して示した斜視図である。図１１（ｃ）は、端部リードの変形例を示す斜視図である。図１１に示す半導体装置は、挿入実装型の半導体装置である。
【００５４】
図１１（ａ）〜（ｃ）に示すように、実施の形態３にかかる半導体装置１では、各端部リード４ａ〜４ｄに設けられた間隙規制部９が、該端部リード４ａ〜４ｄの幅の狭い部分に複数個の屈曲部位を設けることにより、すなわち複数回屈曲させることにより形成されている。なお、図１１（ａ）、（ｂ）に示す端部リード４ｂでは、直角の屈曲部位が２つ設けられ、図１１（ｃ）に示す端部リード４ｂでは、直角の屈曲部位が４つ設けられている。その他の点については、実施の形態１にかかる半導体装置１と同様である。つまり、実施の形態３にかかる半導体装置１は、実施の形態１にかかる半導体装置とは、端部リード４ａ〜４ｄの形状が異なるだけである。
【００５５】
次に、端部リード４ａ〜４ｄを形成するためのタイバカット工程を説明する。実施の形態３にかかるタイバカット工程では、タイバ近傍部を、図１２（ａ）に示すタイバカットライン（破線）に沿って切断する。なお、このタイバ近傍部は、図５に示すタイバ近傍部に比べて、狭幅部４３の位置が、タイバ１１の伸びる方向にずれている。
【００５６】
図１２（ａ）から明らかなとおり、タイバ１１と広幅部４１と狭幅部４３とを含むタイバ近傍部をこのタイバカットラインに沿って切断することにより、図１１（ｂ）に示すような間隙規制部９と第１〜第３リード部２１〜２３とを備えた端部リード４ａ〜４ｄを形成することができる。なお、図１１（ｃ）に示す端部リード４ａ〜４ｄを形成する場合は、図５に示すタイバ近傍部を、図１２（ｂ）に示すタイバカットライン（破線）に沿って切断する。したがって、ほぼ従来のこの種の半導体装置の製造プロセスと同様の製造性を確保しながら、本発明の特徴であるリード形状を、容易に得ることができる。
【００５７】
図１３は、端部リード４ａ〜４ｄのもう１つの形成手法を示している。図１３に示すように、この形成手法では、タイバ１１に、長方形の角穴３３が設けられたリードフレーム５を用いる。この角穴３３は、広幅部４１と対応する部分よりややタイバ１１の伸びる方向にややずれた位置において、タイバ１１のほぼ中央部に形成されている。そして、この角穴３３は、直線的なタイバカットにより、タイバ１１に間隙規制部９と第２リード部２２とが形成されるような形状を有している。
【００５８】
この形成手法によれば、タイバカット工程で、タイバ１１よりも内側に位置する広幅部４１の外形に沿って、図１３中の破線で示すように、直線的にタイバカットを行うだけで、本発明の特徴であるリード形状を、容易に得ることができる。この場合、シンプルな金型によって容易にプレス切断を行うことができるので、コスト上も有利である。
【００５９】
この形成手法によれば、実施の形態２の場合に比べて、次のメリットがさらに付加される。すなわち、実質的に第２リード部２２を長くすることができる。なお、例えば、図１１（ｃ）に示すように、屈曲部位が３ケ所を超える形状とすれば、第２リード部２２を長くすることができるばかりでなく、ストレスリリーフ効果による、はんだ付け部の長寿命化も実現することができる。
【００６０】
以上、実施の形態３にかかる半導体装置１においても、外部基板２５に実装した後における半導体装置１の剛性、半導体装置１自体の製造の容易性、及び、外部基板２５への半導体装置１の実装時における位置合せ性を確保しつつ、リード４を外部基板２５に挿入し、はんだ付けして実装する際の、はんだ付け性を改善することができる。
【００６１】
実施の形態４．
以下、図１４〜図１６を参照しつつ、本発明の実施の形態４を説明する。ただし、実施の形態４にかかる半導体装置は図１〜図７に示す実施の形態１にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態１と異なる点を説明する。なお、図１４〜図１６中において、図１〜図７に示す実施の形態１の部材と共通な部材には、同一の参照番号が付されている。
【００６２】
図１４（ａ）は、実施の形態４にかかる半導体装置の正面図である。図１４（ｂ）は、この半導体装置の１つの端部リードを拡大して示した斜視図である。図１１に示す半導体装置は、挿入実装型の半導体装置である。図１４（ａ）、（ｂ）に示すように、実施の形態４にかかる半導体装置１では、各端部リード４ａ〜４ｄに設けられた間隙規制部９と断面積が小さい第２リード部２２とが、第１リード部２１に隣接し、かつ第１リード部２１と同じ幅をもつ部分に長方形の穴部２４を設けることにより形成されている。その他の点については、実施の形態１にかかる半導体装置１と同様である。つまり、実施の形態４にかかる半導体装置１は、実施の形態１にかかる半導体装置とは、端部リード４ａ〜４ｄの形状が異なるだけである。
【００６３】
次に、端部リード４ａ〜４ｄを形成するためのタイバカット工程を説明する。実施の形態４にかかるタイバカット工程では、図５に示すタイバ近傍部を、図１５に示すタイバカットライン（破線）に沿って切断する。図１５から明らかなとおり、タイバ１１と広幅部４１と狭幅部４３とを含むタイバ近傍部をこのタイバカットラインに沿って切断することにより、図１４（ｂ）に示すような間隙規制部９と第１〜第３リード部２１〜２３とを備えた端部リード４ａ〜４ｄを形成することができる。したがって、ほぼ従来のこの種の半導体装置の製造プロセスと同様の製造性を確保しながら、本発明の特徴であるリード形状を、容易に得ることができる。
【００６４】
図１６は、端部リード４ａ〜４ｄのもう１つの形成手法を示している。図１６に示すように、この形成手法では、タイバ１１に、長方形の角穴３４が設けられたリードフレーム５を用いる。この角穴３４は、タイバ１１と広幅部４１とにまたがって形成されている。そして、この角穴３４は、直線的なタイバカットにより、タイバ１１ないし広幅部４１に、間隙規制部９と第２リード部２２とが形成されるような形状を有している。
【００６５】
この形成手法によれば、タイバカット工程で、タイバ１１よりも内側に位置する広幅部４１の外形に沿って、図１６中の破線で示すように、直線的にタイバカットを行うだけで、本発明の特徴であるリード形状を、容易に得ることができる。この場合、シンプルな金型によって容易にプレス切断を行うことができるので、コスト上も有利である。
【００６６】
この形成手法によれば、実施の形態３の場合に比べて、次のメリットがさらに付加される。すなわち、第２リード部２２を長くすることができる。また、第２リード部２２の剛性を高くすることができる。なお、実施の形態４にかかる半導体装置１は、このほか、実施の形態２にかかる半導体装置１と同様の利点も備えている。
【００６７】
以上、実施の形態４にかかる半導体装置１においても、外部基板２５に実装した後における半導体装置１の剛性、半導体装置１自体の製造の容易性、及び、外部基板２５への半導体装置１の実装時における位置合せ性を確保しつつ、リード４を外部基板２５に挿入し、はんだ付けして実装する際の、はんだ付け性を改善することができる。
【００６８】
実施の形態５．
以下、図１７〜図１８を参照しつつ、本発明の実施の形態５を説明する。ただし、実施の形態５にかかる半導体装置は図１〜図７に示す実施の形態１にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態１と異なる点を説明する。なお、図１７〜図１８中において、図１〜図７に示す実施の形態１の部材と共通な部材には、同一の参照番号が付されている。
【００６９】
図１７（ａ）〜（ｃ）と図１８（ａ）、（ｂ）とに示すように、この実施の形態５にかかる半導体装置５１は、実施の形態１にかかる半導体装置１とは形態が異なる。すなわち、実施の形態５にかかる半導体装置５１は、ヒートシンクを有しない点と、リードフレーム５が折り曲げられている点とで、実施の形態１にかかる半導体装置１とは異なる。しかしながら、実施の形態５にかかる半導体装置５１のその他の構成は、実施の形態１にかかる半導体装置１と同様である。
【００７０】
半導体装置５１では、リードフレーム５の折り曲げられた部位５ａに電力用半導体素子２が搭載され、折り曲げられていない部位５ｂに制御用素子３が搭載されている。また、電力用半導体素子２同士の接続と、電力用半導体素子２とリードフレーム５との接続にはＡｌからなる金属細線６（Ａｌ細線）が用いられ、また制御用半導体素子３とリードフレーム５との接続にはＡｕからなる金属細線７（Ａｕ細線）が用いられている。上記各部材２〜７は、全体がトランスファモールド技術によって形成されたプラスチックパッケージ１０によって封止されている。ただし、リード４はその根元部の一部のみが封止されているだけである。
【００７１】
この半導体装置５１の端部リード４ａ〜４ｄは、実施の形態１にかかる半導体装置１の端部リード４ａ〜４ｄと同様の形状に形成され、実施の形態１の場合と同様のタイバカット工程で形成される。しかし、半導体装置５１の端部リード４ａ〜４ｄは、実施の形態２〜４のいずれかにかかる半導体装置１の端部リード４ａ〜４ｄと同様の形状に形成され、実施の形態２〜４のいずれかの場合と同様のタイバカット工程で形成されてもよい。この半導体装置５１においては、実施の形態１にかかる半導体装置１と同様の作用・効果が得られる。なお、端部リード４ａ〜４ｄを、実施の形態２〜４と同様の形状に形成し、実施の形態２〜４と同様のタイバカット工程を用いる場合は、実施の形態２〜４にかかる半導体装置１と同様の作用・効果が得られるのはもちろんである。
【００７２】
以上、実施の形態５にかかる半導体装置５１においても、外部基板２５に実装した後における半導体装置５１の剛性、半導体装置５１自体の製造の容易性、及び、外部基板２５への半導体装置１の実装時における位置合せ性を確保しつつ、リード４を外部基板２５に挿入し、はんだ付けして実装する際の、はんだ付け性を改善することができる。
【００７３】
実施の形態６．
以下、図１９〜図２０を参照しつつ、本発明の実施の形態６を説明する。ただし、実施の形態６にかかる半導体装置は図１〜図７に示す実施の形態１にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態１と異なる点を説明する。なお、図１９〜図２０中において、図１〜図７に示す実施の形態１の部材と共通な部材には、同一の参照番号が付されている。
【００７４】
図１９（ａ）〜（ｃ）と図２０（ａ）、（ｂ）とに示すように、この実施の形態６にかかる半導体装置６１は、実施の形態１にかかる半導体装置１とは形態が異なる。すなわち、実施の形態６にかかる半導体装置６１は、ヒートシンク８がリードフレーム５に接合されている点と、ヒートシンク８が複数個に分割されている点と、ヒートシンク８が完全にプラスチックパッケージ１０に内包されたフルモールド構造になっている点とで、実施の形態１にかかる半導体装置１とは異なる。しかしながら、実施の形態６にかかる半導体装置６１のその他の構成は、実施の形態１にかかる半導体装置１と同様である。
【００７５】
半導体装置６１では、リードフレーム５に電力用半導体素子２と制御用素子３とが搭載されている。また、電力用半導体素子２同士の接続と、電力用半導体素子２とリードフレーム５との接続にはＡｌからなる金属細線６が用いられ、他方制御用半導体素子３とリードフレーム５との接続にはＡｕからなる金属細線７が用いられている。さらに、リードフレーム５には、電力用半導体素子２と対向する位置にヒートシンク８が接合されている。上記各部材２〜８は、全体がトランスファモールド技術によって形成されたプラスチックパッケージ１０によって封止されている。ただし、リード４はその根元部の一部のみが封止されているだけである。
【００７６】
この半導体装置６１の端部リード４ａ〜４ｄは、実施の形態１にかかる半導体装置１の端部リード４ａ〜４ｄと同様の形状に形成され、実施の形態１の場合と同様のタイバカット工程で形成される。しかし、半導体装置６１の端部リード４ａ〜４ｄは、実施の形態２〜４のいずれかにかかる半導体装置１の端部リード４ａ〜４ｄと同様の形状に形成され、実施の形態２〜４のいずれかの場合と同様のタイバカット工程で形成されてもよい。この半導体装置６１においては、実施の形態１にかかる半導体装置１と同様の作用・効果が得られる。なお、端部リード４ａ〜４ｄを、実施の形態２〜４と同様の形状に形成し、実施の形態２〜４と同様のタイバカット工程を用いる場合は、実施の形態２〜４にかかる半導体装置１と同様の作用・効果が得られるのはもちろんである。
【００７７】
なお、この実施の形態６では、リードフレーム５とヒートシンク８とが接合されているので、トランスファモールド工程において、流動樹脂の粘性力を受ける面積が大きくなる。したがって、フレームを変形させようとする粘性力が増大しており、これによって生じるリードフレーム５の変形を防止するには、リード４の剛性を高くする必要がある。とくに、プラスチックパッケージ１０に近い第１リード部２１の剛性を高くすることが必要である。しかし、この半導体装置６１のリード４（端部リード４ａ〜４ｄを含む）は、幅の広い第１リード部２１を有するため該部の剛性は大きく、半導体装置６１自体の製造の容易性を損なうことはない。かつ、幅の狭い第２リード部２２と、はんだ付けされる第３リード部２３と、間隙規制部９とを有するので、外部基板２５への実装時のはんだ付け性を改善することができる。
【００７８】
実施の形態７．
以下、本発明の実施の形態７を説明する。
本願発明者らは、本発明の有用性を実証するため、第２リード部２２の断面積を、第１リード部２１の断面積よりも小さくすることにより、はんだ付け性が改善されるかどうかを調べる実験を行った。この実験では、プラスチックパッケージ１０への放熱を妨げるために断面積を低減させた第２リード部２２の断面積と、溶融はんだから直接熱量を受ける第３リ−ド部２３の断面積との比、すなわち、（第２リード部断面積）／（第３リード部断面積）で定義される「リード部断面積比」が重要なことから、このリード部断面積比を実験パラメータとした。
【００７９】
この実験では、半導体装置として、リード表面にＳｎ−Ｃｕはんだめっきが施されたＤＩＰＩＰＭを用いた。また、外部基板として、ガラスエポキシ製のプリント基板を用いた。そして、はんだとして、鉛フリーはんだの中で最も一般的なＳｎ−３Ａｇ―０．５Ｃｕはんだを用いて、フローはんだ付け実験を行った。このフローはんだ付けにおいては、溶融はんだの温度は一般的な２５０℃とした。また、フローはんだ付け装置内での予熱条件は、一般的に同一のプリント基板上に搭載されることの多い電解コンデンサの耐熱温度（通常８５℃）を越えないように考慮して決定した。この予熱条件では、プリント基板の表面温度は１５０℃程度まで上昇するのに対し、ＤＩＰＩＰＭの表面温度は５０℃程度までしか上昇しない。このように、部品間に大きな温度差が生じているが、これは現状のフローはんだ付け装置における限界である。
【００８０】
この予熱工程において、予熱温度を高くしたり、あるいは予熱時間を長くして、ＤＩＰＩＰＭをさらに高温になるように予熱すると、プリント基板もまた高温化される。このため、はんだ付け性自体は良好になるが、電解コンデンサの耐熱温度を超えてしまうといった問題が生じる。また、たとえこのプリント基板に電解コンデンンサが搭載されていない場合でも、予熱温度を高くすると、はんだ付けプロセス時に被はんだ接合面を清浄化するために用いられるフラックスが活性力を失ってしまう。このため、肝心のはんだづけプロセス時に効果を発揮することができず、却ってはんだ付け性を損なうといった問題が生じる。したがって、このような問題を考慮すれば、予熱温度を上記以上に高くすることはできない。
【００８１】
次の表１に、この実験の結果を示す。表１においては、「◎◎」、「◎」、「○」、「△」、「×」は、はんだ付け性の良好さをあらわしており、前者ほどはんだ付け性が良好であることを示している。これらのうち、「◎◎」、「◎」、「○」が、良品レベル、すなわち信頼性上も問題がないレベルである。
【００８２】
また、図２１に、表１において※印を付した実験結果をわかりやすく表示するため、従来のリード４４ｂ（リード断面積比３００％）と、この従来のリード４４ｂの一部を切除加工することにより本発明のリード構造を模擬したリード４４ａ（リード断面積１２５％、以下「本発明の模擬リード４４ａ」という。）とを混在させたＤＩＰＩＰＭにおける、はんだ付け部の拡大写真を示す。図２１に示すように、従来のリード４４ｂでは、はんだの濡れ上がりが不十分であり、スルーホール上面にはんだが濡れ上がっておらず、良好とは言えないはんだ付けとなっている（Ｂ）。これに対して、本発明の模擬リード４４ａにおいては、濡れ上がりが充分であり、良好なはんだ付けが行われていることがわかる（Ａ）。
なお、Ｐｂ―Ｓｎ共晶はんだを用いた実験でも、改善効果の程度はやや小さくなるものの、同様の効果が得られることが確認された。
【００８３】
【表１】表１ 実験結果
【００８４】
この実験結果によれば、第２リード部２２を備えていない従来のリード構造に比べて、断面積が小さい第２リード部２２を有する本発明にかかるリード構造では、上記全サンプルにおいて、はんだ付け性が改善されていること、すなわち本発明の有効性が実証されているといえる。また、この実験結果によれば、本発明にかかるリード構造において、第２リード部２２の断面積は、第３リード部２３の断面積の１７５％以下であることが望ましいといえる。また、はんだづけプロセス時のプロセスマージンを考えれば、第２リード部２２の断面積は、第３のリード部の断面積の１３０％以下であることが、より望ましい。
【００８５】
実施の形態８．
以下、図２２を参照しつつ、本発明の実施の形態８にかかる半導体アセンブリモジュールを説明する。この実施の形態８にかかる半導体アセンブリモジュール８０は、半導体装置１を、種々の電子部品とともにプリント基板である外部基板２５に組み付けたものである。
【００８６】
図２２に示すように、この半導体アセンブリモジュールにおいては、外部基板２５（プリント基板）に、本発明にかかる半導体装置１が、Ｐｂフリーはんだ（Ｓｎ−３Ａｇ−０．５Ｃｕ）を用いて実装されている。外部基板２５上には、半導体装置１のほかに、電解コンデンサ８１と、ディスクリートタイプのトランジスタ８２と、チップ部品８３とが搭載されている。これら電子部品８１〜８３が、本発明にかかる半導体装置１と同じ外部基板２５上に実装されて、半導体アセンブリモジュール８０が形成されている。本発明にかかる半導体装置１を用いることにより、リードのはんだ付け性が改善され、下記のとおり、種々の効果が得られる。
【００８７】
従来の半導体装置を用いた半導体アセンブリモジュールでは、半導体装置と外部基板とのはんだ接合部が、信頼性の乏しいはんだ付け構造となりやすかったため、実装後の検査ないし手直しが必要不可欠であった。これに対して、本発明にかかる半導体装置１を用いれば、はんだ付け性が良好なため、はんだ付け部の信頼性に優れた半導体アセンブリモジュール８０を容易に得ることができる。このため、従来行われている目視検査工程や手直し工程を削減することが可能となり、半導体アセンブリモジュール８０のコストを低減することができる。さらに、半導体アセンブリモジュール８０の信頼性が安定して高く維持されるので、これを用いた最終製品の信頼性を安定して高く維持することが容易となる。
【００８８】
なお、この半導体アセンブリモジュール８０において、外部基板２５に実装される電子部品の種類ないし数は、図２２中に例示されたものに限定されるわけではない。また、ここでは、本発明によるはんだ付け性の改善効果が著しいＰｂフリーはんだ（Ｓｎ−３Ａｇ−０．５Ｃｕ）を用いた実装手法を例示している。しかし、Ｐｂ−Ｓｎ共晶はんだ等を用いる場合でも同様の効果が期待できるので、はんだ種は、Ｐｂフリーはんだに限定されるわけではない。ただし、Ｐｂ−Ｓｎ共晶はんだ、あるいはＰｂ−Ｓｎ共晶はんだよりも高温側に液相線温度を有するはんだの方が、はんだ付け性の改善効果が顕著であるので、これらのはんだを用いるのが望ましい。
【００８９】
ところで、前記の各実施の形態にかかる半導体装置１、５１、６１では、いずれも、リード４（端部リード４ａ〜４ｄを含む）は、プラスチックパッケージ１０の側面から外部に突出し、途中でほぼ９０度曲げられている。しかし、これらの半導体装置１、５１、６１において、リード４は、プラスチックパッケージ１０の側面以外の部位、例えばプラスチックパッケージ１０の上面等から突出していてもよい。
【００９０】
前記の各実施の形態かかる半導体装置１、５１、６１では、いずれも、リード４が、プラスチックパッケージ１０の２つの側面から突出しているが、４つの側面から突出していても、また１つの側面から突出していてもよい。また、これらの半導体装置１、５１、６１では、リード４は、途中で１回だけ曲げられている。しかし、リード４は、外部基板２５への挿入実装が可能な形態をしていれば、途中で曲げられていなくてもよく、また途中で２回以上曲げられていてもよい。
【００９１】
前記の各実施の形態で用いられるはんだの組成について、Ｐｂフリーはんだという限定を加えている場合は、Ｐｂを含まないＳｎをベースとするはんだであればよい。また、とくには限定を加えていない場合は、はんだの種類は問わない。ただし、前記のとおり、Ｐｂ−Ｓｎ共晶はんだか、Ｐｂ−Ｓｎ共晶はんだよりも高温側に液相線温度を有するはんだの方が、はんだ付け性の改善効果が顕著であるので、これらのはんだを用いるのが望ましい。
【００９２】
前記の各実施の形態では、外部基板２５として、ガラスエポキシ製のプリント基板を例示している。しかし、外部基板２５はこのようなものに限られるわけではなく、紙フェノール、コンポジットを主材料とするプリント基板であってもよい。また、半導体装置１、５１、６１を挿入実装することができる外部電気部品であれば、基板でなくてもよい。
【００９３】
【発明の効果】
本発明の第１の態様にかかる半導体装置によれば、リードからプラスチックパッケージに向かう放熱経路の熱抵抗の増加によってリードの温度上昇性が向上し、はんだ付け性が改善される。また、第１リード部の剛性が大きいので、半導体装置の製造の容易性が損なわれない。よって、はんだ付け実装プロセスにおいて、予熱温度や供給する溶融はんだの温度を高めることなく、またプロセス時間を長くすることなく、挿入実装型の半導体装置をはんだ付けにより外部電気部材に容易かつ確実に実装することができる。
【００９４】
第１の態様にかかる半導体装置において、リードが、リードフレームの一部として形成されている場合は、リードの位置合わせが容易となる。
【００９５】
第１の態様にかかる半導体装置において、両端のリードのみが間隙規制用リードである場合は、半導体装置の外部電気部材に対する位置を最もよく安定させることができる。なお、１列中で最小２つのリードが間隙規制用リードであれば、半導体装置と外部電気部材との間隙を一定に保つことができるが、該列の両端のリードが間隙規制用リードである場合は、半導体装置の外部電気部材に対する位置が最もよく安定する。
【００９６】
第１の態様にかかる半導体装置において、第１リード部の厚さと第２リード部の厚さとが同一であり、かつ第２リード部の幅が第１リード部の幅よりも狭い場合は、同一厚さの通常のリードフレームを用いることができるので、半導体装置のコストを低減することができる。
【００９７】
第１の態様にかかる半導体装置において、リードが銅又は銅を主成分とする合金で形成されている場合は、リードの熱伝導率が大きいので、はんだ付け性の改善の効果がより大きくなる。
【００９８】
第１の態様にかかる半導体装置において、第２リード部の断面積が、第３リード部の断面積の１７５％以下である場合、とくに１３０％以下である場合は、はんだ付け性の改善の効果が、とくに大きくなる。
【００９９】
第１の態様にかかる半導体装置において、半導体素子が電力用半導体素子を含む場合、すなわち半導体装置がパワーモジュールに用いられる場合は、大電流を取り扱う関係上、リードの厚さが大きくなるので、はんだ付け性改善の効果がとくに大きくなる。
【０１００】
第１の態様にかかる半導体装置において、第２リード部の断面積が第３リード部の断面積と同一である場合は、最も効率の良い（電流容量／熱抵抗）リード形状となる。第３リード部の形状はリードの電流容量から決定されるケースが多いので、第２のリード部は第３のリード部よりも細くはできないからである。
【０１０１】
第１の態様にかかる半導体装置において、間隙規制手段が、リード幅方向に関して両方向に突起する形状に形成されている場合は、半導体装置を間隙規制手段の両サイドで支えることができるので、半導体装置の安定性が高くなる。
【０１０２】
この半導体装置において、間隙規制手段のリード幅が、第１リード部のリード幅と同一である場合は、リードひいては半導体装置の製造が容易となる。
【０１０３】
また、この半導体装置において、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに２つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものである場合は、タイバカットが容易となり、その金型の寿命が長くなり、半導体装置のコストが低減される。また、半導体装置自体の製造性を悪化させない。
【０１０４】
本発明の第２の態様にかかる半導体装置によれば、基本的には、本発明の第１の態様にかかる半導体装置と同様の効果が得られる。さらに、間隙規制手段が、リードに２個所以上の屈曲個所を設けることにより形成されているので、第２リード部を長くすることができ、はんだ付け性の改善の効果がより大きくなる。
【０１０５】
第２の態様にかかる半導体装置において、第３リード部が、リード幅方向に関して、第１リード部が形成されている範囲内に形成され、かつ、リード幅方向の一方側で、第１リード部の側辺と第３リード部の側辺とが同一直線上に位置している場合は、半導体装置の製造が容易となる。
【０１０６】
第２の態様にかかる半導体装置において、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものである場合は、タイバカットが容易となり、その金型の寿命が長くなり、半導体装置のコストが低減される。また、半導体装置自体の製造性を悪化させない。
【０１０７】
本発明の第３の態様にかかる半導体装置によれば、基本的には、本発明の第１の態様にかかる半導体装置と同様の効果が得られる。さらに、間隙規制用リードにおいては、第２リード部と間隙規制手段とが、第１リード部よりもリード先端側でリードに穴部を設けることにより形成されているので、第２リード部の剛性が高くなる。
【０１０８】
第３の態様にかかる半導体装置において、第２リード部の両側辺と第１リード部の両側辺とが、それぞれ、同一直線上に位置する場合は、半導体装置の製造が容易となる。
【０１０９】
第３の態様にかかる半導体装置において、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものである場合は、タイバカットが容易となり、その金型の寿命が長くなり、半導体装置のコストが低減される。また、半導体装置自体の製造性を悪化させない。
【０１１０】
第１〜第３の態様のいずれか１つにかかる半導体装置において、穴部が、対向する２辺がリード伸長方向又はリード幅方向と平行である長方形の角穴である場合は、第２リード部の幅が一定となるので、適正なリード断面積を得ることが容易となる。
【０１１１】
第１の態様にかかる半導体装置において、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに狭幅部側の部位に２つの切欠部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものである場合は、タイバカットが容易となり、その金型の寿命が長くなり、半導体装置のコストが低減される。また、半導体装置自体の製造性を悪化させない。
【０１１２】
第１〜第３の態様のいずれか１つにかかる半導体装置において、リードに、Ｓｎを基材とし、Ｐｂを含まないはんだがコーティングされている場合は、液相線温度が高いＰｂフリーはんだによるはんだ付け性を向上させることができる。なお、はんだ付け実装のプロセスの検査で、コーティングされたはんだの状態を確認することにより、リードが良好なはんだ付けが可能な温度レベルまで温度上昇したどうかを簡単に判定することができる。
【０１１３】
本発明にかかる半導体アセンブリモジュールによれば、はんだ付け性の向上した半導体装置を用いるので、半導体装置をはんだを用いて外部電気部材に容易にかつ確実に実装することができる。
【０１１４】
上記半導体アセンブリモジュールにおいて、半導体装置が、錫を基材とし、鉛を含まないはんだを用いて外部電気部材に実装されている場合は、液相線温度が高いＰｂフリーはんだによるはんだ付け性を向上させることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、それぞれ、実施の形態１にかかる半導体装置の平面図、正面図、後面図及び側面図である。
【図２】（ａ）は、図１に示す半導体装置の側面断面図であり、（ｂ）はこの半導体装置の１つの端部リードを拡大して示した斜視図である。
【図３】実施の形態１にかかる半導体装置が外部基板に実装された状態を示す正面図である。
【図４】リードフレームの平面図である。
【図５】図４に示すリードフレーム中のタイバ部を拡大して示した図である。
【図６】タイバ部を切断して実施の形態１にかかる端部リードを形成するためのタイバカット手法を示す図である。
【図７】タイバ部を切断して実施の形態１にかかる端部リードを形成するためのもう１つのタイバカット手法を示す図である。
【図８】（ａ）は実施の形態２にかかる半導体装置の正面図であり、（ｂ）はこの半導体装置の１つの端部リードを拡大して示した斜視図である。
【図９】タイバ部を切断して実施の形態２にかかる端部リードを形成するためのタイバカット手法を示す図である。
【図１０】タイバ部を切断して実施の形態２にかかる端部リードを形成するためのもう１つのタイバカット手法を示す図である。
【図１１】（ａ）は実施の形態３にかかる半導体装置の正面図であり、（ｂ）はこの半導体装置の１つの端部リードを拡大して示した斜視図であり、（ｃ）は端部リードの変形例を示す斜視図である。
【図１２】（ａ）はタイバ部を切断して実施の形態３にかかる端部リードを形成するためのタイバカット手法を示す図であり、（ｂ）は図１１（ｃ）に示す端部リードの変形例を形成するためのタイバカット手法を示す図である。
【図１３】タイバ部を切断して実施の形態３にかかる端部リードを形成するためのもう１つのタイバカット手法を示す図である。
【図１４】（ａ）は実施の形態４にかかる半導体装置の正面図であり、（ｂ）はこの半導体装置の１つの端部リードを拡大して示した斜視図である。
【図１５】タイバ部を切断して実施の形態４にかかる端部リードを形成するためのタイバカット手法を示す図である。
【図１６】タイバ部を切断して実施の形態４にかかる端部リードを形成するためのもう１つのタイバカット手法を示す図である。
【図１７】（ａ）〜（ｃ）は、それぞれ、実施の形態５にかかる半導体装置の平面図、正面図及び側面図である。
【図１８】（ａ）及び（ｂ）は、それぞれ、実施の形態５にかかる半導体装置の後面図及び側面断面図である。
【図１９】（ａ）〜（ｃ）は、それぞれ、実施の形態６にかかる半導体装置の平面図、正面図及び側面図である。
【図２０】（ａ）及び（ｂ）は、それぞれ、実施の形態６にかかる半導体装置の後面図及び側面断面図である。
【図２１】リードと外部基板とのはんだ付け部の金属の接合状態（金属構造）を示す図面に代わる写真である。
【図２２】実施の形態８にかかる半導体アセンブリモジュールの斜視図である。
【図２３】（ａ）〜（ｄ）は、それぞれ、従来の半導体装置の平面図、正面図、後面図及び側面図である。
【図２４】図２３に示す従来の半導体装置の側面断面図である。
【図２５】従来のもう１つの半導体装置の構成を示す正面図である。
【符号の説明】
１ 半導体装置、 ２ 電力用半導体素子、 ３ 制御用半導体素子、 ４ リード、 ４ａ 端部リード、 ４ｂ 端部リード、 ４ｃ 端部リード、 ４ｄ 端部リード、 ５ リードフレーム、 ６ 金属細線、 ７ 金属細線、 ８ ヒートシンク、 ９ 間隙規制部、 １０ プラスチックパッケージ、 １１ タイバ、 ２１ 第１リード部、 ２２ 第２リード部、 ２３ 第３リード部、 ２４ 穴部、 ２５ 外部基板、 ２６ スルーホール、 ３１ 切欠部、 ３２ 角穴、 ３３ 角穴、 ３４ 角穴、 ４１ 広幅部、 ４３ 狭幅部、 ４４ａ 模擬リード、 ４４ｂ 従来のリード、 ５１ 半導体装置、６１ 半導体装置、 ８０ 半導体アセンブリモジュール、 ８１ 電解コンデンサ、 ８２ トランジスタ、 ８３ チップ部品。
【発明の属する技術分野】
本発明は、挿入実装型の半導体装置及び半導体アセンブリモジュールに関するものであり、より詳しくは、リードのはんだ付け性を改善することができ、とくにパワーモジュールにおける鉛フリーはんだ実装に対するリードのはんだ付け性を改善することができる半導体装置及び該半導体装置を用いた半導体アセンブリモジュールに関するものである。
【０００２】
【従来の技術】
一般に、挿入実装型の半導体装置は、該半導体装置から突出するリードを外部基板のスルーホール等に挿入してはんだ付けすることにより、外部基板に実装される。以下、図２３（ａ）〜（ｄ）及び図２４に示すＤＩＰＩＰＭを例にとって、従来の挿入実装型の半導体装置の構造と、その外部基板への実装手法とを説明する。
【０００３】
図２３（ａ）〜（ｄ）及び図２４に示すように、この従来の半導体装置１０１では、電力用半導体素子１０２と制御用半導体素子１０３とが、リード１０４を備えた銅製のリードフレーム１０５に搭載されている。両半導体素子１０２、１０３は、それぞれ、金属細線６、７によって、対応するリード１０４に電気的に接続されている。さらに、半導体装置１０１は、放熱性を高めるためのヒートシンク１０８を備えている。ここで、リードフレーム１０５は回路基板を兼ねている。そして、これらの各部材１０２〜１０８は、プラスチックパッケージ１１０によって封止されている。
【０００４】
図２３（ｂ）、（ｃ）から明らかなとおり、従来の半導体装置１０１（ＤＩＰＩＰＭ）では、リード１０４は、外部基板（図示せず）のスルーホールに挿入される幅の狭い先端側の部分Ｂ１と、この部分Ｂ１よりも幅の広い根元側の部分Ｂ２とからなる。そして、半導体装置１０１を外部基板に搭載する際には、リード１０４の幅が変化する部分を利用して、半導体装置１０１と外部基板とを、両者の間隙（間隔）が一定に保たれるように、高さ方向に位置合せするようにしている。
【０００５】
【発明が解決しようとする課題】
ところで、一般に、挿入実装型の半導体装置の外部基板へのはんだ付けには、フローはんだ付け方式や、ポイントフローはんだ付け方式が用いられる。これらは、はんだ付けされるリードと外部基板とにフラックスを供給した後、これらを予熱し、この後溶融したはんだを供給することにより、リード及び外部基板の温度を、はんだの液相線温度以上に上昇させ、はんだ付けを行うものである。
【０００６】
そして、この従来の半導体装置１０１の外部基板へのはんだ付けも、同様の手法でなされるが、この場合、リード１０４のはんだ付けされる部分Ｂ１から、外部基板には挿入されない部分Ｂ２を通ってプラスチックパッケージ１１０に比較的大量の熱が放出される。このため、はんだ付けプロセス中に、リード１０４のはんだ付けされるべき部分Ｂ１の温度がはんだの液相線温度に達せず、はんだ付け不良が生じるといった問題がある。
【０００７】
さらに、環境問題の観点から近年使用量が増加しているＳｎをベースとするＰｂフリーはんだを用いる場合、従来用いられているＳｎ−Ｐｂ共晶はんだに比べて液相線温度が４０°Ｋ程度高くなるため、上記問題はより顕在化する。これは、後で説明するとおり、はんだの液相線温度の上昇分（４０°Ｋ）を補償するために、予熱温度や溶融はんだの温度などといったプロセス温度を高めることが困難だからである。
【０００８】
ここで、表面実装型の半導体装置の場合には、はんだ付けプロセスにおいて、一般に、はんだ付けされる構造体全体、すなわち半導体装置及び基板の全体を加熱する方式、例えばフローはんだ付け等の方式が用いられる。このため、リードから樹脂パッケージへの熱放散によるはんだ付け不良は起こらず、問題は生じない。
【０００９】
この課題に対して、特開昭６３−７６３５７公報では、図２５に示すように、樹脂パッケージ２０１内に、半導体チップ２０２と、金属細線２０３と、３種のリード２０５、２０７、２０９とが埋め込まれた半導体装置において、高さ調整用のリード段差部２１０、２１１、２１２の位置を、樹脂パッケージ２０１内に位置するリード埋込部２０４、２０６、２０８の体積に応じて相違させるといった手法が提案されている。
【００１０】
しかしながら、この手法によれば、リード段差部２１１が最も基板に近いリード２０７では、はんだ付け性が全く改善されないといった問題がある。半導体装置のはんだ付け性を改善するには、全てのリードについてはんだ付け性を改善することが必要であることは明白である。この点において、この手法による課題解決は不十分であるといわざるをえない。とくに、液相線温度の高い鉛フリーはんだを用いるはんだ実装の場合、はんだ付け不良が発生する危険性が高いといった問題もある。
【００１１】
さらに、基板に接触して半導体装置と基板との間隙を一定に規定するには、同じ高さのところに２つ以上のリード段差部を設けることが必要である。しかし、この手法では、リード段差部の位置は、リード埋込部の金属リードの体積に応じて相違するので、同じ高さのところに２つ以上のリード段差部を設けるには、リードの設計に大きな制約を課さなければならないといった問題もある。また、逆に、リード埋込部の金属リードの体積が異なるリード間において、同じ高さのところにリード段差部を設けた場合、良好なはんだ付け性を確保できない危険性が高いといった問題がある。さらにまた、この手法では、リード段差部の位置を決めることが非常に煩雑であるといった問題もある。
【００１２】
次に、予熱温度を高くするといったアプローチにより、上記問題を回避しようとすると、外部基板全体の温度が上昇してしまう。そして、外部基板には半導体装置１０１だけでなく種々の電子部品が実装され、その中には耐熱温度が低いもの（例えば、電解コンデンサ）も少なからず存在する。このため、予熱温度を高めるといったアプローチによる問題解決には限界がある。さらに、予熱によって半導体装置１０１ないし外部基板が高温になりすぎると、フラックスが活性力を失ってしまう。このため、肝心のはんだ付けプロセス時に、その効果を発揮することができず、却ってはんだ付け性を損なってしまうといった不具合が生じる。
【００１３】
また、供給される溶融はんだの温度を高くすることにより、上記問題を回避しようとするアプローチもなされているが、前記のとおり、部品の耐熱温度やフラックスの失活の観点から、このアプローチによる問題解決にも限界がある。さらに、プロセス時間を長くするといったアプローチも可能であるが、この場合も、外部基板全体の温度が上昇してしまうため、上記問題が解決されないばかりか、プロセス時間の増加により半導体装置のコストアップを招くといった不具合が生じる。
【００１４】
なお、前記のとおり、Ｐｂフリーはんだを用いて半導体装置を実装する場合は、はんだの液相線温が４０°Ｋ程度も上昇するわけであるから、上記問題はより顕著になり、前記の各アプローチによる解決がより困難になることはいうまでもない。
【００１５】
本発明は、上記従来の問題を解決するためになされたものであって、予熱温度や供給する溶融はんだの温度を高めることなく、またプロセス時間を長くすることなく、挿入実装型の半導体装置をはんだ付けにより外部基板等に容易にかつ確実に実装することを可能にする手段を提供することを解決すべき課題とする。
【００１６】
【課題を解決するための手段】
上記課題を解決するためになされた本発明の第１の態様にかかる半導体装置は、（ｉ）プラスチックパッケージと、（ｉｉ）プラスチックパッケージから外部に突出する複数のリードと、（ｉｉｉ）プラスチックパッケージによって保護された単数又は複数の半導体素子と、（ｉｖ）プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、（ｖ）リードを外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置であって、（ｖｉ）リードが、プラスチックパッケージ側に位置する第１リード部と、第１リード部よりリード先端側に位置する第２リード部と、第２リード部よりリード先端側に位置しリード挿入部に挿入される第３リード部とを有し、（ｖｉｉ）第２リード部の断面積が、第１リード部の断面積よりも小さく設定され、（ｖｉｉｉ）少なくとも一部のリードが、第２リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、（ｉｘ）かつ、間隙規制手段が、リード幅を第２リードの幅よりも局部的に大きくすることにより形成されていることを特徴とするものである。
【００１７】
本発明の第１の態様にかかる半導体装置においては、リードが、リードフレームの一部として形成されているのが好ましい。リードがプラスチックパッケージの側部に列状に配置されている場合は、この列の両端のリードのみが間隙規制用リードであるのが好ましい。また、第１リード部の厚さと第２リード部の厚さとが同一であり、かつ第２リード部の幅が第１リード部の幅よりも狭いのが好ましい。
【００１８】
本発明の第１の態様にかかる半導体装置においては、リード部が、銅又は銅を主成分とする合金で形成されているのが好ましい。第２リード部の断面積は、第３リード部の断面積の１７５％以下であるのが好ましく、１３０％以下であるのがより好ましい。半導体素子としては、例えば電力用半導体素子、制御用半導体素子等があげられる。また、第２リード部の断面積は、第３リード部の断面積と同一であるのが好ましい。
【００１９】
本発明の第１の態様にかかる半導体装置においては、間隙規制手段が、リード幅方向に関して両方向に突起する形状に形成されていてもよい。この場合、間隙規制手段のリード幅は、第１リード部のリード幅と同一であるのが好ましい。
また、リードは、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに２つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断（タイバカット）することにより形成されたものであってもよい。この場合、両穴部は、リード幅方向に関して、狭幅部の範囲内には存在しないように該範囲の両側に位置するとともに、広幅部の両側辺の延長線上に位置するように形成される。
【００２０】
本発明の第２の態様にかかる半導体装置は、本発明の第１の態様にかかる半導体装置のように間隙規制手段がリード幅を第２リードの幅よりも局部的に大きくすることにより形成されているのではなく、間隙規制手段がリードに２個所以上の屈曲個所を設けることにより形成されている。この半導体装置においては、第３リード部が、リード幅方向に関して、第１リード部が形成されている範囲内に形成され、かつ、リード幅方向の一方側で、第１リード部の側辺と第３リード部の側辺とが同一直線上に位置しているのが好ましい。
【００２１】
本発明の第２の態様にかかる半導体装置においては、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものであってもよい。この場合、穴部は、リード幅方向に関して、狭幅部の範囲を含むように位置するとともに、広幅部の一方の側辺の延長線上に位置しかつ他方の側辺の延長線上に位置しないように形成される。
【００２２】
本発明の第３の態様にかかる半導体装置は、本発明の第１の態様にかかる半導体装置のように間隙規制手段がリード幅を第２リードの幅よりも局部的に大きくすることにより形成されているのではなく、間隙規制用リードにおいて第２リード部と間隙規制手段とが、第１リード部よりもリード先端側でリードに穴部を設けることにより形成されている。この半導体装置においては、第２リード部の両側辺と第１リード部の両側辺とが、それぞれ、同一直線上に位置するのが好ましい。
【００２３】
本発明の第３の態様にかかる半導体装置においては、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものであってもよい。この場合、穴部が、リード幅方向に関して、狭幅部の範囲を含むように位置するとともに、広幅部の両側辺の延長線上に位置しないように形成される。
【００２４】
本発明の第１〜第３の態様にかかる半導体装置においては、上記穴部は、対向する２辺がリード伸長方向又はリード幅方向と平行である長方形の角穴であるのが好ましい。
また、本発明の第１〜第３の態様にかかる半導体装置においては、リードに、Ｓｎ（錫）を基材とし、Ｐｂ（鉛）を含まないはんだがコーティングされているのが好ましい。
【００２５】
本発明の第１の態様にかかる半導体装置においては、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに狭幅部側の部位に２つの切欠部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものであってもよい。この場合、両切欠部は、リード幅方向に関して、狭幅部の範囲の両側に位置するとともに、広幅部の両側辺の延長線上に位置するように、かつ間隙規制手段を予め備えるように形成される。
【００２６】
本発明にかかる半導体アセンブリモジュールは、本発明の第１〜第３の態様のいずれか１つにかかる半導体装置が、はんだを用いて外部電気部材に挿入実装されていることを特徴とするものである。この半導体アセンブリモジュールにおいては、半導体装置が、Ｓｎを基材とし、Ｐｂを含まないはんだを用いて外部電気部材に実装されているのが好ましい。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態を具体的に説明する。
実施の形態１．
以下、本発明の実施の形態１を説明する。実施の形態１にかかる半導体装置は、静電対応パッケージ型の大型ＤＩＰである。
図１（ａ）〜（ｄ）は、それぞれ、実施の形態１にかかる半導体装置の平面図、正面図、後面図及び側面図である。図２（ａ）は、この半導体装置の側面断面図であり、図２（ｂ）はこの半導体装置の１つの端部リードを拡大して示した斜視図である。また、図３は、この半導体装置を基板に実装した状態を示す正面図である。なお、図１〜図３に示す半導体装置は、いわゆる挿入実装型の半導体装置である。
【００２８】
図１〜図３に示すように、実施の形態１にかかる半導体装置１においては、電力用半導体素子２と制御用半導体素子３とが、複数のリード４を備えた銅製のリードフレーム５に搭載されている。両半導体素子２、３は、それぞれ、対応するリード４と、金属細線６、７によって電気的に接続されている。さらに、半導体装置１は、放熱性を高めるためのヒートシンク８を備えている。ここで、リードフレーム５は回路基板を兼ねている。半導体装置１は、これを構成する上記各部材２〜８がプラスチックパッケージ１０によって封止された構造を有している。なお、リード４の一部は、プラスチックパッケージ１０の外に露出している。
【００２９】
半導体装置１の前面又は後面で半導体装置１の長手方向に一列に並んでいる複数のリード４のうち、列の両端部に位置するリード４ａ、４ｂ、４ｃ、４ｄ（以下、「端部リード」という。）には、それぞれ、突起状の間隙規制部９が設けられている。この間隙規制部９は、半導体装置１を外部基板２５に挿入・実装したときに、半導体装置１と外部基板２５との間隙ｄ（間隔）を一定に保つために設けられている。
【００３０】
これらの端部リード４ａ〜４ｄは、それぞれ、プラスチックパッケージ１０から突出する第１リード部２１と、第１リード部２１と間隙規制部９との間に位置する第２リード部２２と、間隙規制部９よりも先端側（外側）に位置し外部基板２５に挿入される第３リード部２３とを備えている。ここで、第２、第３リード部２２、２３の幅（リードの伸びる方向と垂直な方向の寸法）は、それぞれ、第１リード部２１の幅よりも狭くなっている。このため、第２、第３リード部２２、２３の断面積（リードの伸びる方向と垂直な断面）は、第１リード部２１の断面積よりも小さくなっている。なお、この間隙規制部９の長さ（リードの伸びる方向の寸法）は、間隙ｄを一定に保つことができる強度を有する範囲において、小さいほど望ましい。
【００３１】
以下、半導体装置１の製造方法を説明する。
この半導体装置１の製造プロセスにおいては、まず、銅製のリードフレーム５に、電力用半導体素子２と制御用半導体素子３とをダイボンディングにより取り付ける（搭載する）。次に、電力用半導体素子２とリードフレーム５とを、Ａｌからなる金属細線６を用いてワイヤボンディングにより電気的に接続する一方、制御用半導体素子３とリードフレーム５とを、Ａｕからなる金属細線７を用いてワイヤボンディングにより電気的に接続する。そして、両半導体素子２、３と両金属細線６、７とを保護するために、トランスファーモールド技術を用いて、プラスチックパッケージ１０を形成する。その際、プラスチックパッケージ１０内にヒートシンク８を組み込む。
【００３２】
この後、リードフレーム５の余分な部分、例えばタイバなどをタイバカット工程で切断し、リード４（端部リード４ａ〜４ｄを含む）を形成する。リード４には、ディッピング技術やめっき技術等によりはんだをコーティングし、さらにリードフォーミングを行う。これにより、半導体装置１（製品）が完成する。
【００３３】
以下、リードフレーム５の形状を詳細に説明する。
図４は、リードフレーム５を示している。なお、図４中の破線は、プラスチックパッケージ１０の外形を示している。また、図５は、図４中にＲで示された、タイバ１１を含む部分（以下、「タイバ部」という。）を拡大して示している。
【００３４】
図４及び図５に示すように、タイバ１１の伸びる方向（図４、図５では左右方向）と垂直な方向にみて、タイバ１１よりもリードフレーム５の中央側（以下、「内側」という。）に位置する部分４１（以下、「広幅部」という。）の幅は、タイバ１１よりもリードフレームの端部側（以下、「外側」という。）に位置する部分４３（以下、「狭幅部」という。）の幅よりも大きくなっている。最終的な製品の状態では、広幅部４１の一部は、プラスチックパッケージ１０から外部に突出して、リード４の一部をなす第１リード部２１を形成する。このようにリード４のプラスチックパッケージ１０に近い部分（以下、「根元部」という。）の幅を広くしてその剛性を高くすることにより、半導体装置１の剛性、とくに外部基板２５への実装後の剛性を確保している。
【００３５】
また、半導体装置１を製造する際には、リードフレーム５の変形などといった不良、とくにモールド工程においてリードフレーム５の一部がモールド樹脂により流されてしまったり、ねじれ変形が発生するといった不良を防ぐためにも、根元部の剛性を高くする必要がある。これにより、半導体装置１の製造の容易性を確保している。このような理由により、リード４全体の幅を狭くすることはできない。そこで、リード４の根元部、すなわち第１リード部２１では、その幅を、従来のこの種の半導体装置のリードと同様にしている。
【００３６】
次に、端部リード４ａ〜４ｄを形成するためのタイバカット工程を説明する。図６は、図５に示すタイバ近傍部に、これを切断すべき線、すなわちタイバカットライン（破線）を追加したものである。すなわち、タイバカット工程では、タイバ近傍部をこのタイバカットラインに沿って切断する。図６から明らかなとおり、タイバ１１と広幅部４１と狭幅部４３とを含むタイバ近傍部をこのタイバカットラインに沿って切断することにより、間隙規制部９と第１〜第３リード部２１〜２３とを備えた端部リード４ａ〜４ｄを形成することができる。したがって、ほぼ従来のこの種の半導体装置の製造プロセスと同様の製造性を確保しながら、本発明の特徴であるリード形状を、容易に得ることができる。
【００３７】
図７は、端部リード４ａ〜４ｄのもう１つの形成手法を示している。図７に示すように、この形成手法では、タイバ１１に、所定の形状を有する２つの切欠部３１が設けられたリードフレーム５を用いる。これらの切欠部３１は、狭幅部４３の両側において、タイバ１１の外側の部分に形成されている。そして、これらの切欠部３１は、タイバ１１に、予め、間隙規制部９と第２リード部２２とが形成されるような形状を有している。
【００３８】
この形成手法によれば、タイバカット工程で、タイバ１１よりも内側に位置する広幅部４１の外形に沿って、図７中の破線で示すように、直線的にタイバカットを行うだけで、本発明の特徴であるリード形状を、容易に得ることができる。この場合、シンプルな金型によって容易にプレス切断を行うことができるので、コスト上も有利である。また、予め、間隙規制部９をリードフレーム５に形成しているので、該間隙規制部９の形状が安定するといった利点もある。
【００３９】
とくに、半導体装置１がパワー半導体素子を含む場合、第３リード部２３の断面積は、電流容量によって決定されることが多い。この場合、第２リード部２２の断面積を、第３リード部２３よりも小さくすることはできない。したがって、第２リード部２２の断面積を第３リード部２３の断面積と同じにすると、最も効率よくはんだ付け性を改善することができる。つまり、第２リード部２２の断面積（幅）と第３リード部２３の断面積（幅）とを同一にして、さらに両者間に間隙規制部９を設ければ、前記の利点に加えて、最大限にはんだ付け性を改善することができるという利点もある。
【００４０】
以下、図３を参照しつつ、半導体装置１を外部基板２５に実装する方法を説明する。挿入実装型の半導体装置１の実装においては、半導体装置１の各リード４（端部リード４ａ〜４ｄを含む）を、それぞれ、外部基板２５に設けられた対応するスルーホール２６に挿入する。このとき、半導体装置１は、各端部リード４ａ〜４ｄに設けられた間隙規制部９によって、半導体装置１と外部基板２５との間隙ｄ（間隔）が一定となるように位置決めされる。
【００４１】
次に、はんだ付けされる外部基板２５のスルーホール２６とリード４とにフラックスを供給する。この後、予熱工程を経て、フローはんだ付け手法により、外部基板２５の、半導体装置１が実装された面とは反対側の面側から、溶融したはんだをスルーホール２６とリード４とに供給する。そして、スルーホール２６の温度とリード４の温度とを、供給したはんだの液相線温度以上に上昇させることにより、良好なはんだ付けを行い、この後はんだを凝固させる。
【００４２】
ここで、前記温度上昇が不十分な場合は、はんだ濡れが不十分となり、はんだ付け不良を引き起こす。これは、前記のとおり、一般的には、リード４からパッケージ１０への放熱量が多いために生じる現象である。そこで、この実施の形態１にかかる半導体装置１では、リード４からパッケージ１０への放熱量を、断面積（幅）の小さい第２リード部２２を設けることにより低減するようにしている。すなわち、第２リード部２２の断面積が小さいので、リード４からパッケージ１０への放熱量が大幅に低減され、上記現象が生じない。これにより、良好なはんだ付け性を実現することができる。より具体的には、リード４からパッケージ１０への伝熱経路である第２リード部２２の断面積を小さくすることにより、リード４からパッケージ１０に至る熱抵抗を増大させ、リード４からパッケージ１０への放熱量を低減するようにしている。
【００４３】
その結果、実施の形態１にかかる半導体装置１によれば、従来のはんだ付けプロセスを変更することなく、はんだ付け不良を低減させることができる。このため、不良品の手直し等にかかるコストを低減することができるといったメリットがある。
【００４４】
このように、実施の形態１にかかる半導体装置１においては、プラスチックパッケージ１０から突出する端部リード４ａ〜４ｄに、それぞれ、根元部に位置する断面積が大きい第１リード部２１と、間隙規制部９と、第２リード部２２とが設けられている。そして、第２リード部２２の断面積は、第１リード部２１の断面積よりも小さく、かつ間隙規制部９の幅よりも小さい。このため、外部基板２５に実装した後における半導体装置１の剛性、半導体装置１自体の製造の容易性、及び、外部基板２５への半導体装置１の実装時における位置合せ性を確保しつつ、リード４を外部基板２５に挿入し、はんだ付けして実装する際の、はんだ付け性を改善することができる。
【００４５】
実施の形態２．
以下、図８〜図１０を参照しつつ、本発明の実施の形態２を説明する。ただし、実施の形態２にかかる半導体装置は図１〜図７に示す実施の形態１にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態１と異なる点を説明する。なお、図８〜図１０中において、図１〜図７に示す実施の形態１の部材と共通な部材には、同一の参照番号が付されている。なお、ここでは、間隙規制部９の形状が長方形状の場合について例示したが、形状はこれに限定されるものではなく、正方形、台形、三角形等の形状であっても、間隙を規制できる形状であればよい。
【００４６】
図８（ａ）は、実施の形態２にかかる半導体装置の正面図である。図８（ｂ）は、この半導体装置の１つの端部リードを拡大して示した斜視図である。図８に示す半導体装置は、挿入実装型の半導体装置である。
図８（ａ）、（ｂ）に示すように、実施の形態２にかかる半導体装置１では、各端部リード４ａ〜４ｄに設けられた間隙規制部９が、リード幅方向にみて両方向に突起している。すなわち、第２リード部２２と間隙規制部９と第３リード部２３とは十字形をなしている。その他の点については、実施の形態１にかかる半導体装置１と同様である。つまり、実施の形態２にかかる半導体装置１は、実施の形態１にかかる半導体装置とは、端部リード４ａ〜４ｄの形状が異なるだけである。
【００４７】
次に、端部リード４ａ〜４ｄを形成するためのタイバカット工程を説明する。図９は、図５に示すタイバ近傍部にタイバカットライン（破線）を追加したものである。すなわち、タイバカット工程では、タイバ近傍部をタイバカットラインに沿って切断する。図９から明らかなとおり、タイバ１１と広幅部４１と狭幅部４３とを含むタイバ近傍部をこのタイバカットラインに沿って切断することにより、図８（ｂ）に示すような間隙規制部９と第１〜第３リード部２１〜２３とを備えた端部リード４ａ〜４ｄを形成することができる。したがって、ほぼ従来のこの種の半導体装置の製造プロセスと同様の製造性を確保しながら、本発明の特徴であるリード形状を、容易に得ることができる。
【００４８】
図１０は、端部リード４ａ〜４ｄのもう１つの形成手法を示している。図１０に示すように、この形成手法では、タイバ１１に、長方形の２つの角穴３２が設けられたリードフレーム５を用いる。これらの角穴３２は、おおむね狭幅部４３の両側において、タイバ１１のほぼ中央部に形成されている。そして、これらの角穴３２は、直線的なタイバカットにより、タイバ１１に間隙規制部９と第２リード部２２とが形成されるような形状を有している。
【００４９】
この形成手法によれば、タイバカット工程で、タイバ１１よりも内側に位置する広幅部４１の外形に沿って、図１０中の破線で示すように、直線的にタイバカットを行うだけで、本発明の特徴であるリード形状を、容易に得ることができる。この場合、シンプルな金型によって容易にプレス切断を行うことができるので、コスト上も有利である。
【００５０】
この形成手法によれば、実施の形態１の場合に比べて、次のメリットがさらに付加される。すなわち、間隙規制部９が両側に突起しているので、位置決め安定性が高い。また、タイバ１１には、切欠部３１でなく角穴３２が設けられるので、切欠部３１（図７参照）が設けられる場合に比べてタイバ部の剛性が大きく、半導体装置１の製造プロセスに及ぼす影響が極めて小さい。この場合、端部リード４ａ〜４ｄを曲げる部位は、第１リード部２１、第２リード２２のいずれでもよい。なお、この形成手法では、間隙規制部９を予めリードフレーム５に完全に形成する（作り込む）ことはできない。
【００５１】
以上、実施の形態２にかかる半導体装置１においても、実施の形態１にかかる半導体装置１の場合と同様に、あるいはそれ以上に外部基板２５に実装した後における半導体装置１の剛性、半導体装置１自体の製造の容易性、及び、外部基板２５への半導体装置１の実装時における位置合せ性を確保しつつ、リード４を外部基板２５に挿入し、はんだ付けして実装する際の、はんだ付け性を改善することができる。
【００５２】
実施の形態３．
以下、図１１〜図１３を参照しつつ、本発明の実施の形態３を説明する。ただし、実施の形態３にかかる半導体装置は図１〜図７に示す実施の形態１にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態１と異なる点を説明する。なお、図１１〜図１３中において、図１〜図７に示す実施の形態１の部材と共通な部材には、同一の参照番号が付されている。
【００５３】
図１１（ａ）は、実施の形態３にかかる半導体装置の正面図である。図１１（ｂ）は、この半導体装置の１つの端部リードを拡大して示した斜視図である。図１１（ｃ）は、端部リードの変形例を示す斜視図である。図１１に示す半導体装置は、挿入実装型の半導体装置である。
【００５４】
図１１（ａ）〜（ｃ）に示すように、実施の形態３にかかる半導体装置１では、各端部リード４ａ〜４ｄに設けられた間隙規制部９が、該端部リード４ａ〜４ｄの幅の狭い部分に複数個の屈曲部位を設けることにより、すなわち複数回屈曲させることにより形成されている。なお、図１１（ａ）、（ｂ）に示す端部リード４ｂでは、直角の屈曲部位が２つ設けられ、図１１（ｃ）に示す端部リード４ｂでは、直角の屈曲部位が４つ設けられている。その他の点については、実施の形態１にかかる半導体装置１と同様である。つまり、実施の形態３にかかる半導体装置１は、実施の形態１にかかる半導体装置とは、端部リード４ａ〜４ｄの形状が異なるだけである。
【００５５】
次に、端部リード４ａ〜４ｄを形成するためのタイバカット工程を説明する。実施の形態３にかかるタイバカット工程では、タイバ近傍部を、図１２（ａ）に示すタイバカットライン（破線）に沿って切断する。なお、このタイバ近傍部は、図５に示すタイバ近傍部に比べて、狭幅部４３の位置が、タイバ１１の伸びる方向にずれている。
【００５６】
図１２（ａ）から明らかなとおり、タイバ１１と広幅部４１と狭幅部４３とを含むタイバ近傍部をこのタイバカットラインに沿って切断することにより、図１１（ｂ）に示すような間隙規制部９と第１〜第３リード部２１〜２３とを備えた端部リード４ａ〜４ｄを形成することができる。なお、図１１（ｃ）に示す端部リード４ａ〜４ｄを形成する場合は、図５に示すタイバ近傍部を、図１２（ｂ）に示すタイバカットライン（破線）に沿って切断する。したがって、ほぼ従来のこの種の半導体装置の製造プロセスと同様の製造性を確保しながら、本発明の特徴であるリード形状を、容易に得ることができる。
【００５７】
図１３は、端部リード４ａ〜４ｄのもう１つの形成手法を示している。図１３に示すように、この形成手法では、タイバ１１に、長方形の角穴３３が設けられたリードフレーム５を用いる。この角穴３３は、広幅部４１と対応する部分よりややタイバ１１の伸びる方向にややずれた位置において、タイバ１１のほぼ中央部に形成されている。そして、この角穴３３は、直線的なタイバカットにより、タイバ１１に間隙規制部９と第２リード部２２とが形成されるような形状を有している。
【００５８】
この形成手法によれば、タイバカット工程で、タイバ１１よりも内側に位置する広幅部４１の外形に沿って、図１３中の破線で示すように、直線的にタイバカットを行うだけで、本発明の特徴であるリード形状を、容易に得ることができる。この場合、シンプルな金型によって容易にプレス切断を行うことができるので、コスト上も有利である。
【００５９】
この形成手法によれば、実施の形態２の場合に比べて、次のメリットがさらに付加される。すなわち、実質的に第２リード部２２を長くすることができる。なお、例えば、図１１（ｃ）に示すように、屈曲部位が３ケ所を超える形状とすれば、第２リード部２２を長くすることができるばかりでなく、ストレスリリーフ効果による、はんだ付け部の長寿命化も実現することができる。
【００６０】
以上、実施の形態３にかかる半導体装置１においても、外部基板２５に実装した後における半導体装置１の剛性、半導体装置１自体の製造の容易性、及び、外部基板２５への半導体装置１の実装時における位置合せ性を確保しつつ、リード４を外部基板２５に挿入し、はんだ付けして実装する際の、はんだ付け性を改善することができる。
【００６１】
実施の形態４．
以下、図１４〜図１６を参照しつつ、本発明の実施の形態４を説明する。ただし、実施の形態４にかかる半導体装置は図１〜図７に示す実施の形態１にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態１と異なる点を説明する。なお、図１４〜図１６中において、図１〜図７に示す実施の形態１の部材と共通な部材には、同一の参照番号が付されている。
【００６２】
図１４（ａ）は、実施の形態４にかかる半導体装置の正面図である。図１４（ｂ）は、この半導体装置の１つの端部リードを拡大して示した斜視図である。図１１に示す半導体装置は、挿入実装型の半導体装置である。図１４（ａ）、（ｂ）に示すように、実施の形態４にかかる半導体装置１では、各端部リード４ａ〜４ｄに設けられた間隙規制部９と断面積が小さい第２リード部２２とが、第１リード部２１に隣接し、かつ第１リード部２１と同じ幅をもつ部分に長方形の穴部２４を設けることにより形成されている。その他の点については、実施の形態１にかかる半導体装置１と同様である。つまり、実施の形態４にかかる半導体装置１は、実施の形態１にかかる半導体装置とは、端部リード４ａ〜４ｄの形状が異なるだけである。
【００６３】
次に、端部リード４ａ〜４ｄを形成するためのタイバカット工程を説明する。実施の形態４にかかるタイバカット工程では、図５に示すタイバ近傍部を、図１５に示すタイバカットライン（破線）に沿って切断する。図１５から明らかなとおり、タイバ１１と広幅部４１と狭幅部４３とを含むタイバ近傍部をこのタイバカットラインに沿って切断することにより、図１４（ｂ）に示すような間隙規制部９と第１〜第３リード部２１〜２３とを備えた端部リード４ａ〜４ｄを形成することができる。したがって、ほぼ従来のこの種の半導体装置の製造プロセスと同様の製造性を確保しながら、本発明の特徴であるリード形状を、容易に得ることができる。
【００６４】
図１６は、端部リード４ａ〜４ｄのもう１つの形成手法を示している。図１６に示すように、この形成手法では、タイバ１１に、長方形の角穴３４が設けられたリードフレーム５を用いる。この角穴３４は、タイバ１１と広幅部４１とにまたがって形成されている。そして、この角穴３４は、直線的なタイバカットにより、タイバ１１ないし広幅部４１に、間隙規制部９と第２リード部２２とが形成されるような形状を有している。
【００６５】
この形成手法によれば、タイバカット工程で、タイバ１１よりも内側に位置する広幅部４１の外形に沿って、図１６中の破線で示すように、直線的にタイバカットを行うだけで、本発明の特徴であるリード形状を、容易に得ることができる。この場合、シンプルな金型によって容易にプレス切断を行うことができるので、コスト上も有利である。
【００６６】
この形成手法によれば、実施の形態３の場合に比べて、次のメリットがさらに付加される。すなわち、第２リード部２２を長くすることができる。また、第２リード部２２の剛性を高くすることができる。なお、実施の形態４にかかる半導体装置１は、このほか、実施の形態２にかかる半導体装置１と同様の利点も備えている。
【００６７】
以上、実施の形態４にかかる半導体装置１においても、外部基板２５に実装した後における半導体装置１の剛性、半導体装置１自体の製造の容易性、及び、外部基板２５への半導体装置１の実装時における位置合せ性を確保しつつ、リード４を外部基板２５に挿入し、はんだ付けして実装する際の、はんだ付け性を改善することができる。
【００６８】
実施の形態５．
以下、図１７〜図１８を参照しつつ、本発明の実施の形態５を説明する。ただし、実施の形態５にかかる半導体装置は図１〜図７に示す実施の形態１にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態１と異なる点を説明する。なお、図１７〜図１８中において、図１〜図７に示す実施の形態１の部材と共通な部材には、同一の参照番号が付されている。
【００６９】
図１７（ａ）〜（ｃ）と図１８（ａ）、（ｂ）とに示すように、この実施の形態５にかかる半導体装置５１は、実施の形態１にかかる半導体装置１とは形態が異なる。すなわち、実施の形態５にかかる半導体装置５１は、ヒートシンクを有しない点と、リードフレーム５が折り曲げられている点とで、実施の形態１にかかる半導体装置１とは異なる。しかしながら、実施の形態５にかかる半導体装置５１のその他の構成は、実施の形態１にかかる半導体装置１と同様である。
【００７０】
半導体装置５１では、リードフレーム５の折り曲げられた部位５ａに電力用半導体素子２が搭載され、折り曲げられていない部位５ｂに制御用素子３が搭載されている。また、電力用半導体素子２同士の接続と、電力用半導体素子２とリードフレーム５との接続にはＡｌからなる金属細線６（Ａｌ細線）が用いられ、また制御用半導体素子３とリードフレーム５との接続にはＡｕからなる金属細線７（Ａｕ細線）が用いられている。上記各部材２〜７は、全体がトランスファモールド技術によって形成されたプラスチックパッケージ１０によって封止されている。ただし、リード４はその根元部の一部のみが封止されているだけである。
【００７１】
この半導体装置５１の端部リード４ａ〜４ｄは、実施の形態１にかかる半導体装置１の端部リード４ａ〜４ｄと同様の形状に形成され、実施の形態１の場合と同様のタイバカット工程で形成される。しかし、半導体装置５１の端部リード４ａ〜４ｄは、実施の形態２〜４のいずれかにかかる半導体装置１の端部リード４ａ〜４ｄと同様の形状に形成され、実施の形態２〜４のいずれかの場合と同様のタイバカット工程で形成されてもよい。この半導体装置５１においては、実施の形態１にかかる半導体装置１と同様の作用・効果が得られる。なお、端部リード４ａ〜４ｄを、実施の形態２〜４と同様の形状に形成し、実施の形態２〜４と同様のタイバカット工程を用いる場合は、実施の形態２〜４にかかる半導体装置１と同様の作用・効果が得られるのはもちろんである。
【００７２】
以上、実施の形態５にかかる半導体装置５１においても、外部基板２５に実装した後における半導体装置５１の剛性、半導体装置５１自体の製造の容易性、及び、外部基板２５への半導体装置１の実装時における位置合せ性を確保しつつ、リード４を外部基板２５に挿入し、はんだ付けして実装する際の、はんだ付け性を改善することができる。
【００７３】
実施の形態６．
以下、図１９〜図２０を参照しつつ、本発明の実施の形態６を説明する。ただし、実施の形態６にかかる半導体装置は図１〜図７に示す実施の形態１にかかる半導体装置と多くの共通点をもつ。そこで、以下では、説明の重複を避けるため、主として実施の形態１と異なる点を説明する。なお、図１９〜図２０中において、図１〜図７に示す実施の形態１の部材と共通な部材には、同一の参照番号が付されている。
【００７４】
図１９（ａ）〜（ｃ）と図２０（ａ）、（ｂ）とに示すように、この実施の形態６にかかる半導体装置６１は、実施の形態１にかかる半導体装置１とは形態が異なる。すなわち、実施の形態６にかかる半導体装置６１は、ヒートシンク８がリードフレーム５に接合されている点と、ヒートシンク８が複数個に分割されている点と、ヒートシンク８が完全にプラスチックパッケージ１０に内包されたフルモールド構造になっている点とで、実施の形態１にかかる半導体装置１とは異なる。しかしながら、実施の形態６にかかる半導体装置６１のその他の構成は、実施の形態１にかかる半導体装置１と同様である。
【００７５】
半導体装置６１では、リードフレーム５に電力用半導体素子２と制御用素子３とが搭載されている。また、電力用半導体素子２同士の接続と、電力用半導体素子２とリードフレーム５との接続にはＡｌからなる金属細線６が用いられ、他方制御用半導体素子３とリードフレーム５との接続にはＡｕからなる金属細線７が用いられている。さらに、リードフレーム５には、電力用半導体素子２と対向する位置にヒートシンク８が接合されている。上記各部材２〜８は、全体がトランスファモールド技術によって形成されたプラスチックパッケージ１０によって封止されている。ただし、リード４はその根元部の一部のみが封止されているだけである。
【００７６】
この半導体装置６１の端部リード４ａ〜４ｄは、実施の形態１にかかる半導体装置１の端部リード４ａ〜４ｄと同様の形状に形成され、実施の形態１の場合と同様のタイバカット工程で形成される。しかし、半導体装置６１の端部リード４ａ〜４ｄは、実施の形態２〜４のいずれかにかかる半導体装置１の端部リード４ａ〜４ｄと同様の形状に形成され、実施の形態２〜４のいずれかの場合と同様のタイバカット工程で形成されてもよい。この半導体装置６１においては、実施の形態１にかかる半導体装置１と同様の作用・効果が得られる。なお、端部リード４ａ〜４ｄを、実施の形態２〜４と同様の形状に形成し、実施の形態２〜４と同様のタイバカット工程を用いる場合は、実施の形態２〜４にかかる半導体装置１と同様の作用・効果が得られるのはもちろんである。
【００７７】
なお、この実施の形態６では、リードフレーム５とヒートシンク８とが接合されているので、トランスファモールド工程において、流動樹脂の粘性力を受ける面積が大きくなる。したがって、フレームを変形させようとする粘性力が増大しており、これによって生じるリードフレーム５の変形を防止するには、リード４の剛性を高くする必要がある。とくに、プラスチックパッケージ１０に近い第１リード部２１の剛性を高くすることが必要である。しかし、この半導体装置６１のリード４（端部リード４ａ〜４ｄを含む）は、幅の広い第１リード部２１を有するため該部の剛性は大きく、半導体装置６１自体の製造の容易性を損なうことはない。かつ、幅の狭い第２リード部２２と、はんだ付けされる第３リード部２３と、間隙規制部９とを有するので、外部基板２５への実装時のはんだ付け性を改善することができる。
【００７８】
実施の形態７．
以下、本発明の実施の形態７を説明する。
本願発明者らは、本発明の有用性を実証するため、第２リード部２２の断面積を、第１リード部２１の断面積よりも小さくすることにより、はんだ付け性が改善されるかどうかを調べる実験を行った。この実験では、プラスチックパッケージ１０への放熱を妨げるために断面積を低減させた第２リード部２２の断面積と、溶融はんだから直接熱量を受ける第３リ−ド部２３の断面積との比、すなわち、（第２リード部断面積）／（第３リード部断面積）で定義される「リード部断面積比」が重要なことから、このリード部断面積比を実験パラメータとした。
【００７９】
この実験では、半導体装置として、リード表面にＳｎ−Ｃｕはんだめっきが施されたＤＩＰＩＰＭを用いた。また、外部基板として、ガラスエポキシ製のプリント基板を用いた。そして、はんだとして、鉛フリーはんだの中で最も一般的なＳｎ−３Ａｇ―０．５Ｃｕはんだを用いて、フローはんだ付け実験を行った。このフローはんだ付けにおいては、溶融はんだの温度は一般的な２５０℃とした。また、フローはんだ付け装置内での予熱条件は、一般的に同一のプリント基板上に搭載されることの多い電解コンデンサの耐熱温度（通常８５℃）を越えないように考慮して決定した。この予熱条件では、プリント基板の表面温度は１５０℃程度まで上昇するのに対し、ＤＩＰＩＰＭの表面温度は５０℃程度までしか上昇しない。このように、部品間に大きな温度差が生じているが、これは現状のフローはんだ付け装置における限界である。
【００８０】
この予熱工程において、予熱温度を高くしたり、あるいは予熱時間を長くして、ＤＩＰＩＰＭをさらに高温になるように予熱すると、プリント基板もまた高温化される。このため、はんだ付け性自体は良好になるが、電解コンデンサの耐熱温度を超えてしまうといった問題が生じる。また、たとえこのプリント基板に電解コンデンンサが搭載されていない場合でも、予熱温度を高くすると、はんだ付けプロセス時に被はんだ接合面を清浄化するために用いられるフラックスが活性力を失ってしまう。このため、肝心のはんだづけプロセス時に効果を発揮することができず、却ってはんだ付け性を損なうといった問題が生じる。したがって、このような問題を考慮すれば、予熱温度を上記以上に高くすることはできない。
【００８１】
次の表１に、この実験の結果を示す。表１においては、「◎◎」、「◎」、「○」、「△」、「×」は、はんだ付け性の良好さをあらわしており、前者ほどはんだ付け性が良好であることを示している。これらのうち、「◎◎」、「◎」、「○」が、良品レベル、すなわち信頼性上も問題がないレベルである。
【００８２】
また、図２１に、表１において※印を付した実験結果をわかりやすく表示するため、従来のリード４４ｂ（リード断面積比３００％）と、この従来のリード４４ｂの一部を切除加工することにより本発明のリード構造を模擬したリード４４ａ（リード断面積１２５％、以下「本発明の模擬リード４４ａ」という。）とを混在させたＤＩＰＩＰＭにおける、はんだ付け部の拡大写真を示す。図２１に示すように、従来のリード４４ｂでは、はんだの濡れ上がりが不十分であり、スルーホール上面にはんだが濡れ上がっておらず、良好とは言えないはんだ付けとなっている（Ｂ）。これに対して、本発明の模擬リード４４ａにおいては、濡れ上がりが充分であり、良好なはんだ付けが行われていることがわかる（Ａ）。
なお、Ｐｂ―Ｓｎ共晶はんだを用いた実験でも、改善効果の程度はやや小さくなるものの、同様の効果が得られることが確認された。
【００８３】
【表１】表１ 実験結果
この実験結果によれば、第２リード部２２を備えていない従来のリード構造に比べて、断面積が小さい第２リード部２２を有する本発明にかかるリード構造では、上記全サンプルにおいて、はんだ付け性が改善されていること、すなわち本発明の有効性が実証されているといえる。また、この実験結果によれば、本発明にかかるリード構造において、第２リード部２２の断面積は、第３リード部２３の断面積の１７５％以下であることが望ましいといえる。また、はんだづけプロセス時のプロセスマージンを考えれば、第２リード部２２の断面積は、第３のリード部の断面積の１３０％以下であることが、より望ましい。
【００８５】
実施の形態８．
以下、図２２を参照しつつ、本発明の実施の形態８にかかる半導体アセンブリモジュールを説明する。この実施の形態８にかかる半導体アセンブリモジュール８０は、半導体装置１を、種々の電子部品とともにプリント基板である外部基板２５に組み付けたものである。
【００８６】
図２２に示すように、この半導体アセンブリモジュールにおいては、外部基板２５（プリント基板）に、本発明にかかる半導体装置１が、Ｐｂフリーはんだ（Ｓｎ−３Ａｇ−０．５Ｃｕ）を用いて実装されている。外部基板２５上には、半導体装置１のほかに、電解コンデンサ８１と、ディスクリートタイプのトランジスタ８２と、チップ部品８３とが搭載されている。これら電子部品８１〜８３が、本発明にかかる半導体装置１と同じ外部基板２５上に実装されて、半導体アセンブリモジュール８０が形成されている。本発明にかかる半導体装置１を用いることにより、リードのはんだ付け性が改善され、下記のとおり、種々の効果が得られる。
【００８７】
従来の半導体装置を用いた半導体アセンブリモジュールでは、半導体装置と外部基板とのはんだ接合部が、信頼性の乏しいはんだ付け構造となりやすかったため、実装後の検査ないし手直しが必要不可欠であった。これに対して、本発明にかかる半導体装置１を用いれば、はんだ付け性が良好なため、はんだ付け部の信頼性に優れた半導体アセンブリモジュール８０を容易に得ることができる。このため、従来行われている目視検査工程や手直し工程を削減することが可能となり、半導体アセンブリモジュール８０のコストを低減することができる。さらに、半導体アセンブリモジュール８０の信頼性が安定して高く維持されるので、これを用いた最終製品の信頼性を安定して高く維持することが容易となる。
【００８８】
なお、この半導体アセンブリモジュール８０において、外部基板２５に実装される電子部品の種類ないし数は、図２２中に例示されたものに限定されるわけではない。また、ここでは、本発明によるはんだ付け性の改善効果が著しいＰｂフリーはんだ（Ｓｎ−３Ａｇ−０．５Ｃｕ）を用いた実装手法を例示している。しかし、Ｐｂ−Ｓｎ共晶はんだ等を用いる場合でも同様の効果が期待できるので、はんだ種は、Ｐｂフリーはんだに限定されるわけではない。ただし、Ｐｂ−Ｓｎ共晶はんだ、あるいはＰｂ−Ｓｎ共晶はんだよりも高温側に液相線温度を有するはんだの方が、はんだ付け性の改善効果が顕著であるので、これらのはんだを用いるのが望ましい。
【００８９】
ところで、前記の各実施の形態にかかる半導体装置１、５１、６１では、いずれも、リード４（端部リード４ａ〜４ｄを含む）は、プラスチックパッケージ１０の側面から外部に突出し、途中でほぼ９０度曲げられている。しかし、これらの半導体装置１、５１、６１において、リード４は、プラスチックパッケージ１０の側面以外の部位、例えばプラスチックパッケージ１０の上面等から突出していてもよい。
【００９０】
前記の各実施の形態かかる半導体装置１、５１、６１では、いずれも、リード４が、プラスチックパッケージ１０の２つの側面から突出しているが、４つの側面から突出していても、また１つの側面から突出していてもよい。また、これらの半導体装置１、５１、６１では、リード４は、途中で１回だけ曲げられている。しかし、リード４は、外部基板２５への挿入実装が可能な形態をしていれば、途中で曲げられていなくてもよく、また途中で２回以上曲げられていてもよい。
【００９１】
前記の各実施の形態で用いられるはんだの組成について、Ｐｂフリーはんだという限定を加えている場合は、Ｐｂを含まないＳｎをベースとするはんだであればよい。また、とくには限定を加えていない場合は、はんだの種類は問わない。ただし、前記のとおり、Ｐｂ−Ｓｎ共晶はんだか、Ｐｂ−Ｓｎ共晶はんだよりも高温側に液相線温度を有するはんだの方が、はんだ付け性の改善効果が顕著であるので、これらのはんだを用いるのが望ましい。
【００９２】
前記の各実施の形態では、外部基板２５として、ガラスエポキシ製のプリント基板を例示している。しかし、外部基板２５はこのようなものに限られるわけではなく、紙フェノール、コンポジットを主材料とするプリント基板であってもよい。また、半導体装置１、５１、６１を挿入実装することができる外部電気部品であれば、基板でなくてもよい。
【００９３】
【発明の効果】
本発明の第１の態様にかかる半導体装置によれば、リードからプラスチックパッケージに向かう放熱経路の熱抵抗の増加によってリードの温度上昇性が向上し、はんだ付け性が改善される。また、第１リード部の剛性が大きいので、半導体装置の製造の容易性が損なわれない。よって、はんだ付け実装プロセスにおいて、予熱温度や供給する溶融はんだの温度を高めることなく、またプロセス時間を長くすることなく、挿入実装型の半導体装置をはんだ付けにより外部電気部材に容易かつ確実に実装することができる。
【００９４】
第１の態様にかかる半導体装置において、リードが、リードフレームの一部として形成されている場合は、リードの位置合わせが容易となる。
【００９５】
第１の態様にかかる半導体装置において、両端のリードのみが間隙規制用リードである場合は、半導体装置の外部電気部材に対する位置を最もよく安定させることができる。なお、１列中で最小２つのリードが間隙規制用リードであれば、半導体装置と外部電気部材との間隙を一定に保つことができるが、該列の両端のリードが間隙規制用リードである場合は、半導体装置の外部電気部材に対する位置が最もよく安定する。
【００９６】
第１の態様にかかる半導体装置において、第１リード部の厚さと第２リード部の厚さとが同一であり、かつ第２リード部の幅が第１リード部の幅よりも狭い場合は、同一厚さの通常のリードフレームを用いることができるので、半導体装置のコストを低減することができる。
【００９７】
第１の態様にかかる半導体装置において、リードが銅又は銅を主成分とする合金で形成されている場合は、リードの熱伝導率が大きいので、はんだ付け性の改善の効果がより大きくなる。
【００９８】
第１の態様にかかる半導体装置において、第２リード部の断面積が、第３リード部の断面積の１７５％以下である場合、とくに１３０％以下である場合は、はんだ付け性の改善の効果が、とくに大きくなる。
【００９９】
第１の態様にかかる半導体装置において、半導体素子が電力用半導体素子を含む場合、すなわち半導体装置がパワーモジュールに用いられる場合は、大電流を取り扱う関係上、リードの厚さが大きくなるので、はんだ付け性改善の効果がとくに大きくなる。
【０１００】
第１の態様にかかる半導体装置において、第２リード部の断面積が第３リード部の断面積と同一である場合は、最も効率の良い（電流容量／熱抵抗）リード形状となる。第３リード部の形状はリードの電流容量から決定されるケースが多いので、第２のリード部は第３のリード部よりも細くはできないからである。
【０１０１】
第１の態様にかかる半導体装置において、間隙規制手段が、リード幅方向に関して両方向に突起する形状に形成されている場合は、半導体装置を間隙規制手段の両サイドで支えることができるので、半導体装置の安定性が高くなる。
【０１０２】
この半導体装置において、間隙規制手段のリード幅が、第１リード部のリード幅と同一である場合は、リードひいては半導体装置の製造が容易となる。
【０１０３】
また、この半導体装置において、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに２つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものである場合は、タイバカットが容易となり、その金型の寿命が長くなり、半導体装置のコストが低減される。また、半導体装置自体の製造性を悪化させない。
【０１０４】
本発明の第２の態様にかかる半導体装置によれば、基本的には、本発明の第１の態様にかかる半導体装置と同様の効果が得られる。さらに、間隙規制手段が、リードに２個所以上の屈曲個所を設けることにより形成されているので、第２リード部を長くすることができ、はんだ付け性の改善の効果がより大きくなる。
【０１０５】
第２の態様にかかる半導体装置において、第３リード部が、リード幅方向に関して、第１リード部が形成されている範囲内に形成され、かつ、リード幅方向の一方側で、第１リード部の側辺と第３リード部の側辺とが同一直線上に位置している場合は、半導体装置の製造が容易となる。
【０１０６】
第２の態様にかかる半導体装置において、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものである場合は、タイバカットが容易となり、その金型の寿命が長くなり、半導体装置のコストが低減される。また、半導体装置自体の製造性を悪化させない。
【０１０７】
本発明の第３の態様にかかる半導体装置によれば、基本的には、本発明の第１の態様にかかる半導体装置と同様の効果が得られる。さらに、間隙規制用リードにおいては、第２リード部と間隙規制手段とが、第１リード部よりもリード先端側でリードに穴部を設けることにより形成されているので、第２リード部の剛性が高くなる。
【０１０８】
第３の態様にかかる半導体装置において、第２リード部の両側辺と第１リード部の両側辺とが、それぞれ、同一直線上に位置する場合は、半導体装置の製造が容易となる。
【０１０９】
第３の態様にかかる半導体装置において、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものである場合は、タイバカットが容易となり、その金型の寿命が長くなり、半導体装置のコストが低減される。また、半導体装置自体の製造性を悪化させない。
【０１１０】
第１〜第３の態様のいずれか１つにかかる半導体装置において、穴部が、対向する２辺がリード伸長方向又はリード幅方向と平行である長方形の角穴である場合は、第２リード部の幅が一定となるので、適正なリード断面積を得ることが容易となる。
【０１１１】
第１の態様にかかる半導体装置において、リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに狭幅部側の部位に２つの切欠部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものである場合は、タイバカットが容易となり、その金型の寿命が長くなり、半導体装置のコストが低減される。また、半導体装置自体の製造性を悪化させない。
【０１１２】
第１〜第３の態様のいずれか１つにかかる半導体装置において、リードに、Ｓｎを基材とし、Ｐｂを含まないはんだがコーティングされている場合は、液相線温度が高いＰｂフリーはんだによるはんだ付け性を向上させることができる。なお、はんだ付け実装のプロセスの検査で、コーティングされたはんだの状態を確認することにより、リードが良好なはんだ付けが可能な温度レベルまで温度上昇したどうかを簡単に判定することができる。
【０１１３】
本発明にかかる半導体アセンブリモジュールによれば、はんだ付け性の向上した半導体装置を用いるので、半導体装置をはんだを用いて外部電気部材に容易にかつ確実に実装することができる。
【０１１４】
上記半導体アセンブリモジュールにおいて、半導体装置が、錫を基材とし、鉛を含まないはんだを用いて外部電気部材に実装されている場合は、液相線温度が高いＰｂフリーはんだによるはんだ付け性を向上させることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、それぞれ、実施の形態１にかかる半導体装置の平面図、正面図、後面図及び側面図である。
【図２】（ａ）は、図１に示す半導体装置の側面断面図であり、（ｂ）はこの半導体装置の１つの端部リードを拡大して示した斜視図である。
【図３】実施の形態１にかかる半導体装置が外部基板に実装された状態を示す正面図である。
【図４】リードフレームの平面図である。
【図５】図４に示すリードフレーム中のタイバ部を拡大して示した図である。
【図６】タイバ部を切断して実施の形態１にかかる端部リードを形成するためのタイバカット手法を示す図である。
【図７】タイバ部を切断して実施の形態１にかかる端部リードを形成するためのもう１つのタイバカット手法を示す図である。
【図８】（ａ）は実施の形態２にかかる半導体装置の正面図であり、（ｂ）はこの半導体装置の１つの端部リードを拡大して示した斜視図である。
【図９】タイバ部を切断して実施の形態２にかかる端部リードを形成するためのタイバカット手法を示す図である。
【図１０】タイバ部を切断して実施の形態２にかかる端部リードを形成するためのもう１つのタイバカット手法を示す図である。
【図１１】（ａ）は実施の形態３にかかる半導体装置の正面図であり、（ｂ）はこの半導体装置の１つの端部リードを拡大して示した斜視図であり、（ｃ）は端部リードの変形例を示す斜視図である。
【図１２】（ａ）はタイバ部を切断して実施の形態３にかかる端部リードを形成するためのタイバカット手法を示す図であり、（ｂ）は図１１（ｃ）に示す端部リードの変形例を形成するためのタイバカット手法を示す図である。
【図１３】タイバ部を切断して実施の形態３にかかる端部リードを形成するためのもう１つのタイバカット手法を示す図である。
【図１４】（ａ）は実施の形態４にかかる半導体装置の正面図であり、（ｂ）はこの半導体装置の１つの端部リードを拡大して示した斜視図である。
【図１５】タイバ部を切断して実施の形態４にかかる端部リードを形成するためのタイバカット手法を示す図である。
【図１６】タイバ部を切断して実施の形態４にかかる端部リードを形成するためのもう１つのタイバカット手法を示す図である。
【図１７】（ａ）〜（ｃ）は、それぞれ、実施の形態５にかかる半導体装置の平面図、正面図及び側面図である。
【図１８】（ａ）及び（ｂ）は、それぞれ、実施の形態５にかかる半導体装置の後面図及び側面断面図である。
【図１９】（ａ）〜（ｃ）は、それぞれ、実施の形態６にかかる半導体装置の平面図、正面図及び側面図である。
【図２０】（ａ）及び（ｂ）は、それぞれ、実施の形態６にかかる半導体装置の後面図及び側面断面図である。
【図２１】リードと外部基板とのはんだ付け部の金属の接合状態（金属構造）を示す図面に代わる写真である。
【図２２】実施の形態８にかかる半導体アセンブリモジュールの斜視図である。
【図２３】（ａ）〜（ｄ）は、それぞれ、従来の半導体装置の平面図、正面図、後面図及び側面図である。
【図２４】図２３に示す従来の半導体装置の側面断面図である。
【図２５】従来のもう１つの半導体装置の構成を示す正面図である。
【符号の説明】
１ 半導体装置、 ２ 電力用半導体素子、 ３ 制御用半導体素子、 ４ リード、 ４ａ 端部リード、 ４ｂ 端部リード、 ４ｃ 端部リード、 ４ｄ 端部リード、 ５ リードフレーム、 ６ 金属細線、 ７ 金属細線、 ８ ヒートシンク、 ９ 間隙規制部、 １０ プラスチックパッケージ、 １１ タイバ、 ２１ 第１リード部、 ２２ 第２リード部、 ２３ 第３リード部、 ２４ 穴部、 ２５ 外部基板、 ２６ スルーホール、 ３１ 切欠部、 ３２ 角穴、 ３３ 角穴、 ３４ 角穴、 ４１ 広幅部、 ４３ 狭幅部、 ４４ａ 模擬リード、 ４４ｂ 従来のリード、 ５１ 半導体装置、６１ 半導体装置、 ８０ 半導体アセンブリモジュール、 ８１ 電解コンデンサ、 ８２ トランジスタ、 ８３ チップ部品。
Claims (18)
- プラスチックパッケージと、
プラスチックパッケージから外部に突出する複数のリードと、
プラスチックパッケージによって保護された単数又は複数の半導体素子と、
プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、
リードを外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置であって、
リードが、プラスチックパッケージ側に位置する第１リード部と、第１リード部よりリード先端側に位置する第２リード部と、第２リード部よりリード先端側に位置しリード挿入部に挿入される第３リード部とを有し、
第２リード部の断面積が、第１リード部の断面積よりも小さく設定され、
少なくとも一部のリードが、第２リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、
かつ、間隙規制手段が、リード幅を第２リードの幅よりも局部的に大きくすることにより形成されていることを特徴とする半導体装置。 - リードがプラスチックパッケージの側部に列状に配置されていて、該列の両端のリードのみが間隙規制用リードであることを特徴とする請求項１に記載の半導体装置。
- 第１リード部の厚さと第２リード部の厚さとが同一であり、かつ第２リード部の幅が第１リード部の幅よりも狭いことを特徴とする請求項１に記載の半導体装置。
- 第２リード部の断面積が第３リード部の断面積と同一であることを特徴とする請求項１に記載の半導体装置。
- 間隙規制手段が、リード幅方向に関して両方向に突起する形状に形成されていることを特徴とする請求項１に記載の半導体装置。
- 間隙規制手段のリード幅が、第１リード部のリード幅と同一であることを特徴とする請求項５に記載の半導体装置。
- リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに２つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものであって、
上記両穴部が、リード幅方向に関して、狭幅部の範囲内には存在しないように該範囲の両側に位置するとともに、広幅部の両側辺の延長線上に位置するように形成されていることを特徴とする請求項６に記載の半導体装置。 - プラスチックパッケージと、
プラスチックパッケージから外部に突出する複数のリードと、
プラスチックパッケージによって保護された単数又は複数の半導体素子と、
プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、
リードを、外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置であって、
リードが、プラスチックパッケージ側に位置する第１リード部と、第１リード部よりリード先端側に位置する第２リード部と、第２リード部よりリード先端側に位置しリード挿入部に挿入される第３リード部とを有し、
第２リード部の断面積が、第１リード部の断面積よりも小さく設定され、
少なくとも一部のリードが、第２リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、
かつ、間隙規制手段が、リードに２個所以上の屈曲個所を設けることにより形成されていることを特徴とする半導体装置。 - 第３リード部が、リード幅方向に関して、第１リード部が形成されている範囲内に形成され、
かつ、リード幅方向の一方側で、第１リード部の側辺と第３リード部の側辺とが同一直線上に位置していることを特徴とする請求項８に記載の半導体装置。 - リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものであって、
上記穴部が、リード幅方向に関して、狭幅部の範囲を含むように位置するとともに、広幅部の一方の側辺の延長線上に位置しかつ他方の側辺の延長線上に位置しないように形成されていることを特徴とする請求項９に記載の半導体装置。 - プラスチックパッケージと、
プラスチックパッケージから外部に突出する複数のリードと、
プラスチックパッケージによって保護された単数又は複数の半導体素子と、
プラスチックパッケージによって保護され、半導体素子とリードとを接続する電気配線とを有し、
リードを、外部電気部材に設けられたリード挿入部に挿入してはんだ接合することにより、外部電気部材に実装されるようになっている挿入実装型の半導体装置であって、
リードが、プラスチックパッケージ側に位置する第１リード部と、第１リード部よりリード先端側に位置する第２リード部と、第２リード部よりリード先端側に位置しリード挿入部に挿入される第３リード部とを有し、
第２リード部の断面積が、第１リード部の断面積よりも小さく設定され、
少なくとも一部のリードが、第２リード部よりリード先端側に位置して半導体装置と外部電気部材との間隙を一定に規制する間隙規制手段を備えた間隙規制用リードとされ、
間隙規制用リードにおいては、第２リード部と間隙規制手段とが、第１リード部よりもリード先端側でリードに穴部を設けることにより形成されていることを特徴とする半導体装置。 - 第２リード部の両側辺と第１リード部の両側辺とが、それぞれ、同一直線上に位置することを特徴とする請求項１１に記載の半導体装置。
- リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに１つの穴部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものであって、
上記穴部が、リード幅方向に関して、狭幅部の範囲を含むように位置するとともに、広幅部の両側辺の延長線上に位置しないように形成されていることを特徴とする請求項１２に記載の半導体装置。 - 上記穴部が、対向する２辺がリード伸長方向又はリード幅方向と平行である長方形の角穴であることを特徴とする請求項７、１０又は１３に記載の半導体装置。
- リードが、第１リード部に対応する広幅部と、第３リード部に対応する狭幅部と、広幅部と狭幅部とを連結するとともに狭幅部側の部位に２つの切欠部が形成されたタイバ部とを有するリードフレームを直線状に切断することにより形成されたものであって、
上記両切欠部が、リード幅方向に関して、狭幅部の範囲の両側に位置するとともに、広幅部の両側辺の延長線上に位置するように、かつ間隙規制手段を予め備えるように形成されていることを特徴とする請求項１に記載の半導体装置。 - リードに、錫を基材とし、鉛を含まないはんだがコーティングされていることを特徴とする請求項１〜１５のいずれか１つに記載の半導体装置。
- 請求項１〜１６のいずれか１つに記載の半導体装置が、はんだを用いて外部電気部材に挿入実装されていることを特徴とする半導体アセンブリモジュール。
- 半導体装置が、錫を基材とし、鉛を含まないはんだを用いて外部電気部材に実装されていることを特徴とする請求項１７に記載の半導体アセンブリモジュール。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002218681A JP2004063688A (ja) | 2002-07-26 | 2002-07-26 | 半導体装置及び半導体アセンブリモジュール |
| KR1020030050422A KR100576300B1 (ko) | 2002-07-26 | 2003-07-23 | 반도체장치 |
| US10/625,583 US7361983B2 (en) | 2002-07-26 | 2003-07-24 | Semiconductor device and semiconductor assembly module with a gap-controlling lead structure |
| CNB031328997A CN1269390C (zh) | 2002-07-26 | 2003-07-25 | 半导体装置及半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002218681A JP2004063688A (ja) | 2002-07-26 | 2002-07-26 | 半導体装置及び半導体アセンブリモジュール |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006167727A Division JP4350727B2 (ja) | 2006-06-16 | 2006-06-16 | 挿入実装型の半導体装置を製造する方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004063688A true JP2004063688A (ja) | 2004-02-26 |
Family
ID=31939799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002218681A Pending JP2004063688A (ja) | 2002-07-26 | 2002-07-26 | 半導体装置及び半導体アセンブリモジュール |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7361983B2 (ja) |
| JP (1) | JP2004063688A (ja) |
| KR (1) | KR100576300B1 (ja) |
| CN (1) | CN1269390C (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196598A (ja) * | 2005-01-12 | 2006-07-27 | Sharp Corp | ソリッドステートリレー、電子機器及びソリッドステートリレーの製造方法 |
| JP2006245620A (ja) * | 2006-06-16 | 2006-09-14 | Mitsubishi Electric Corp | 挿入実装型の半導体装置を製造する方法 |
| JP2007242743A (ja) * | 2006-03-07 | 2007-09-20 | Hitachi Ltd | 鉛フリーはんだを用いたリード付き電子部品 |
| JP2010016289A (ja) * | 2008-07-07 | 2010-01-21 | Mitsubishi Electric Corp | 半導体パッケージおよび半導体装置 |
| JP2010032510A (ja) * | 2008-07-21 | 2010-02-12 | Robert Bosch Gmbh | 半導体構成素子のためのケーシング |
| JP2010118390A (ja) * | 2008-11-11 | 2010-05-27 | Mitsubishi Electric Corp | 半導体装置および半導体装置の実装方法 |
| JP2011029402A (ja) * | 2009-07-24 | 2011-02-10 | Daishinku Corp | リードタイプの電子部品及びリードフレーム |
| JP2013016606A (ja) * | 2011-07-04 | 2013-01-24 | Daikin Ind Ltd | パワーモジュールの冷却構造 |
| JP2018081947A (ja) * | 2016-11-14 | 2018-05-24 | 三菱電機株式会社 | パワーモジュールおよびその製造方法 |
| JP2018110143A (ja) * | 2016-12-28 | 2018-07-12 | 三菱電機株式会社 | 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法 |
| JP2020181864A (ja) * | 2019-04-24 | 2020-11-05 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2021190607A (ja) * | 2020-06-02 | 2021-12-13 | 三菱電機株式会社 | 半導体装置の製造方法、および、半導体装置 |
| DE102022129699A1 (de) | 2021-11-24 | 2023-05-25 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zum Herstellen derselben |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3938067B2 (ja) * | 2003-02-18 | 2007-06-27 | 株式会社日立製作所 | 電子回路装置 |
| TWI228303B (en) * | 2003-10-29 | 2005-02-21 | Advanced Semiconductor Eng | Semiconductor package, method for manufacturing the same and lead frame for use in the same |
| KR100584699B1 (ko) * | 2004-11-04 | 2006-05-30 | 삼성전자주식회사 | 고정 테이프를 갖는 리드 프레임 |
| JP4426955B2 (ja) | 2004-11-30 | 2010-03-03 | 株式会社ルネサステクノロジ | 半導体装置 |
| US8334583B2 (en) * | 2005-07-20 | 2012-12-18 | Infineon Technologies Ag | Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component |
| EP1746648A3 (en) * | 2005-07-22 | 2008-09-03 | Marvell World Trade Ltd. | Packaging for high speed integrated circuits |
| US20070018292A1 (en) * | 2005-07-22 | 2007-01-25 | Sehat Sutardja | Packaging for high speed integrated circuits |
| FR2901637B1 (fr) * | 2006-05-24 | 2008-09-05 | St Microelectronics Sa | Boitier semi-conducteur a pattes fonctionnelles et auxiliaires et procede pour sa fabrication |
| US7875962B2 (en) * | 2007-10-15 | 2011-01-25 | Power Integrations, Inc. | Package for a power semiconductor device |
| JP2009239898A (ja) * | 2008-03-06 | 2009-10-15 | Nec Electronics Corp | 固体撮像装置および固体撮像装置用パッケージ |
| US8227908B2 (en) | 2008-07-07 | 2012-07-24 | Infineon Technologies Ag | Electronic device having contact elements with a specified cross section and manufacturing thereof |
| US20100188078A1 (en) * | 2009-01-28 | 2010-07-29 | Andrea Foletto | Magnetic sensor with concentrator for increased sensing range |
| US8207455B2 (en) | 2009-07-31 | 2012-06-26 | Power Integrations, Inc. | Power semiconductor package with bottom surface protrusions |
| JP5220714B2 (ja) * | 2009-09-18 | 2013-06-26 | セイコーインスツル株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| EP3090838B1 (en) | 2011-05-19 | 2020-06-17 | Black & Decker Inc. | Power tool with force sensing electronic clutch |
| US8629539B2 (en) | 2012-01-16 | 2014-01-14 | Allegro Microsystems, Llc | Methods and apparatus for magnetic sensor having non-conductive die paddle |
| JP5851897B2 (ja) * | 2012-03-19 | 2016-02-03 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US10234513B2 (en) | 2012-03-20 | 2019-03-19 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US9666788B2 (en) * | 2012-03-20 | 2017-05-30 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
| US9812588B2 (en) | 2012-03-20 | 2017-11-07 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US9494660B2 (en) | 2012-03-20 | 2016-11-15 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
| US8896106B2 (en) * | 2012-07-09 | 2014-11-25 | Infineon Technologies Ag | Semiconductor packages having multiple lead frames and methods of formation thereof |
| KR101412913B1 (ko) * | 2012-07-31 | 2014-06-26 | 삼성전기주식회사 | 반도체 패키지, 반도체 패키지 제조 방법 및 반도체 패키지 제조 금형 |
| US9411025B2 (en) | 2013-04-26 | 2016-08-09 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame and a magnet |
| US9418953B2 (en) | 2014-01-13 | 2016-08-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging through pre-formed metal pins |
| CN103811456A (zh) * | 2014-02-18 | 2014-05-21 | 江阴苏阳电子股份有限公司 | 多芯片dip封装结构 |
| EP3086628B1 (en) * | 2015-04-21 | 2018-07-18 | Braun GmbH | Special electric component, printed circuit board assembly, and method of manufacturing an electric appliance |
| JP6380244B2 (ja) * | 2015-06-15 | 2018-08-29 | 三菱電機株式会社 | 半導体装置、電力変換装置 |
| JP6607571B2 (ja) * | 2016-07-28 | 2019-11-20 | 株式会社東海理化電機製作所 | 半導体装置の製造方法 |
| JP6738020B2 (ja) * | 2016-12-09 | 2020-08-12 | 豊田合成株式会社 | 電子装置 |
| US10608501B2 (en) | 2017-05-24 | 2020-03-31 | Black & Decker Inc. | Variable-speed input unit having segmented pads for a power tool |
| JP7167477B2 (ja) * | 2018-05-07 | 2022-11-09 | オムロン株式会社 | 電子装置 |
| USD888673S1 (en) | 2018-06-26 | 2020-06-30 | Rohm Co., Ltd. | Semiconductor module |
| JP1641098S (ja) * | 2018-06-26 | 2019-09-09 | ||
| US10921391B2 (en) | 2018-08-06 | 2021-02-16 | Allegro Microsystems, Llc | Magnetic field sensor with spacer |
| JP7134131B2 (ja) * | 2019-04-26 | 2022-09-09 | 三菱電機株式会社 | 半導体装置 |
| US11166401B2 (en) * | 2019-04-30 | 2021-11-02 | International Business Machines Corporation | Dye and pry process for surface mount technology dual in-line memory module |
| US10991644B2 (en) | 2019-08-22 | 2021-04-27 | Allegro Microsystems, Llc | Integrated circuit package having a low profile |
| JP7114537B2 (ja) * | 2019-09-13 | 2022-08-08 | 株式会社東芝 | 半導体検査装置及び半導体装置の検査方法 |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3418535A (en) * | 1967-01-23 | 1968-12-24 | Elco Corp | Interconnection matrix for dual-in-line packages |
| US3825876A (en) * | 1971-08-12 | 1974-07-23 | Augat Inc | Electrical component mounting |
| US3989331A (en) * | 1974-08-21 | 1976-11-02 | Augat, Inc. | Dual-in-line socket |
| JPS54103158A (en) | 1978-01-31 | 1979-08-14 | Hanabusa Michio | Electric toothbrush that brush teeth toward nose from gum |
| DE2812768B2 (de) * | 1978-03-23 | 1980-09-25 | Stettner & Co, 8560 Lauf | Elektrisches Bauelement mit Anschlußdrahten zum Einstecken in Bohrungen der Platte einer gedruckten Schaltung |
| JPS58182438A (ja) | 1982-04-15 | 1983-10-25 | 石川島播磨重工業株式会社 | 揚水式発電方法 |
| US4680613A (en) * | 1983-12-01 | 1987-07-14 | Fairchild Semiconductor Corporation | Low impedance package for integrated circuit die |
| JPS61174656A (ja) | 1985-01-29 | 1986-08-06 | Nec Corp | 集積回路装置 |
| JPH073849B2 (ja) | 1986-02-28 | 1995-01-18 | 九州日本電気株式会社 | リ−ドフレ−ム |
| JPS63166254A (ja) | 1986-12-27 | 1988-07-09 | Nec Corp | 半導体装置 |
| JPS63244659A (ja) | 1987-03-30 | 1988-10-12 | Nec Corp | 半導体集積回路用容器 |
| JPH01122579A (ja) * | 1987-11-06 | 1989-05-15 | Toshiba Components Co Ltd | 回路基板 |
| JPH01207961A (ja) * | 1988-02-15 | 1989-08-21 | Nec Corp | 半導体装置 |
| JPH03124010A (ja) | 1989-10-08 | 1991-05-27 | Murata Mfg Co Ltd | 電子部品の端子 |
| US5166570A (en) * | 1990-06-08 | 1992-11-24 | Murata Manufacturing Co. Ltd. | Electronic component |
| JPH04284661A (ja) * | 1991-03-13 | 1992-10-09 | Toshiba Corp | 半導体装置 |
| JP3093476B2 (ja) * | 1992-08-31 | 2000-10-03 | ローム株式会社 | 電子部品およびその実装方法 |
| JP3937265B2 (ja) * | 1997-09-29 | 2007-06-27 | エルピーダメモリ株式会社 | 半導体装置 |
| US6476481B2 (en) * | 1998-05-05 | 2002-11-05 | International Rectifier Corporation | High current capacity semiconductor device package and lead frame with large area connection posts and modified outline |
| TW434756B (en) * | 1998-06-01 | 2001-05-16 | Hitachi Ltd | Semiconductor device and its manufacturing method |
| US6255722B1 (en) * | 1998-06-11 | 2001-07-03 | International Rectifier Corp. | High current capacity semiconductor device housing |
| JP2000188366A (ja) * | 1998-12-24 | 2000-07-04 | Hitachi Ltd | 半導体装置 |
| US6225683B1 (en) * | 1999-05-14 | 2001-05-01 | Analog Devices, Inc. | Die size-increasing integrated circuit leads and thermally enhanced leadframe |
| JP4007741B2 (ja) | 2000-01-12 | 2007-11-14 | 三菱電機株式会社 | 半導体装置 |
| JP2001257303A (ja) | 2000-03-13 | 2001-09-21 | Hitachi Cable Ltd | 電子部品用リード材及びそれを用いた半導体装置 |
| JP2001264667A (ja) * | 2000-03-15 | 2001-09-26 | Sony Corp | 光スキャニング装置 |
| KR100542336B1 (ko) * | 2000-07-17 | 2006-01-11 | 산요덴키가부시키가이샤 | 반도체 레이저장치 |
| US6415977B1 (en) * | 2000-08-30 | 2002-07-09 | Micron Technology, Inc. | Method and apparatus for marking and identifying a defective die site |
| JP2002100857A (ja) * | 2000-09-25 | 2002-04-05 | Matsushita Electric Ind Co Ltd | フラックス塗布方法、フローはんだ付け方法およびこれらのための装置ならびに電子回路基板 |
| US6849805B2 (en) * | 2000-12-28 | 2005-02-01 | Canon Kabushiki Kaisha | Printed wiring board and electronic apparatus |
| JP2002373713A (ja) * | 2001-04-12 | 2002-12-26 | Fujitsu Ten Ltd | リード端子の構造 |
| JP4073183B2 (ja) * | 2001-08-01 | 2008-04-09 | 株式会社日立製作所 | Ｐｂフリーはんだを用いた混載実装方法及び実装品 |
| US20030079911A1 (en) * | 2001-08-13 | 2003-05-01 | Bogursky Robert M. | Discrete solder ball contact and circuit board assembly utilizing same |
| JP2003110082A (ja) * | 2001-09-28 | 2003-04-11 | Mitsubishi Electric Corp | リードフレーム、半導体装置および半導体チップの載置位置確認方法 |
| JP2003264364A (ja) * | 2002-03-12 | 2003-09-19 | Canon Inc | 電気回路装置及びその製造方法 |
| JP2003264365A (ja) * | 2002-03-12 | 2003-09-19 | Canon Inc | 電子部品及び電子回路装置 |
| JP2003273320A (ja) * | 2002-03-13 | 2003-09-26 | Mitsubishi Electric Corp | 半導体モジュール |
-
2002
- 2002-07-26 JP JP2002218681A patent/JP2004063688A/ja active Pending
-
2003
- 2003-07-23 KR KR1020030050422A patent/KR100576300B1/ko active IP Right Grant
- 2003-07-24 US US10/625,583 patent/US7361983B2/en not_active Expired - Lifetime
- 2003-07-25 CN CNB031328997A patent/CN1269390C/zh not_active Expired - Lifetime
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196598A (ja) * | 2005-01-12 | 2006-07-27 | Sharp Corp | ソリッドステートリレー、電子機器及びソリッドステートリレーの製造方法 |
| JP2007242743A (ja) * | 2006-03-07 | 2007-09-20 | Hitachi Ltd | 鉛フリーはんだを用いたリード付き電子部品 |
| JP4595835B2 (ja) * | 2006-03-07 | 2010-12-08 | 株式会社日立製作所 | 鉛フリーはんだを用いたリード付き電子部品 |
| JP2006245620A (ja) * | 2006-06-16 | 2006-09-14 | Mitsubishi Electric Corp | 挿入実装型の半導体装置を製造する方法 |
| JP2010016289A (ja) * | 2008-07-07 | 2010-01-21 | Mitsubishi Electric Corp | 半導体パッケージおよび半導体装置 |
| JP2010032510A (ja) * | 2008-07-21 | 2010-02-12 | Robert Bosch Gmbh | 半導体構成素子のためのケーシング |
| JP2010118390A (ja) * | 2008-11-11 | 2010-05-27 | Mitsubishi Electric Corp | 半導体装置および半導体装置の実装方法 |
| JP2011029402A (ja) * | 2009-07-24 | 2011-02-10 | Daishinku Corp | リードタイプの電子部品及びリードフレーム |
| JP2013016606A (ja) * | 2011-07-04 | 2013-01-24 | Daikin Ind Ltd | パワーモジュールの冷却構造 |
| JP2018081947A (ja) * | 2016-11-14 | 2018-05-24 | 三菱電機株式会社 | パワーモジュールおよびその製造方法 |
| JP2018110143A (ja) * | 2016-12-28 | 2018-07-12 | 三菱電機株式会社 | 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法 |
| JP2020181864A (ja) * | 2019-04-24 | 2020-11-05 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US11527471B2 (en) | 2019-04-24 | 2022-12-13 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the semiconductor device |
| JP2021190607A (ja) * | 2020-06-02 | 2021-12-13 | 三菱電機株式会社 | 半導体装置の製造方法、および、半導体装置 |
| US11894291B2 (en) | 2020-06-02 | 2024-02-06 | Mitsubishi Electric Corporation | Manufacturing method of semiconductor device and semiconductor device |
| JP7479759B2 (ja) | 2020-06-02 | 2024-05-09 | 三菱電機株式会社 | 半導体装置の製造方法、および、半導体装置 |
| DE102022129699A1 (de) | 2021-11-24 | 2023-05-25 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zum Herstellen derselben |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1269390C (zh) | 2006-08-09 |
| KR100576300B1 (ko) | 2006-05-04 |
| KR20040025545A (ko) | 2004-03-24 |
| US20040145043A1 (en) | 2004-07-29 |
| CN1487782A (zh) | 2004-04-07 |
| US7361983B2 (en) | 2008-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100576300B1 (ko) | 반도체장치 | |
| US5783865A (en) | Wiring substrate and semiconductor device | |
| JP5578326B2 (ja) | リード部品及びその製造方法、並びに半導体パッケージ | |
| JP2009009957A (ja) | 半導体装置 | |
| CN108780786B (zh) | 电子装置 | |
| JP2002026195A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2000058739A (ja) | 半導体装置およびその製造に用いるリードフレーム | |
| JP4350727B2 (ja) | 挿入実装型の半導体装置を製造する方法 | |
| JP2004147416A (ja) | 回路体の形成方法 | |
| JP2009188005A (ja) | 表面実装型半導体装置 | |
| JP2005203616A (ja) | チップ部品実装構造及びチップ部品実装方法 | |
| JP5366507B2 (ja) | 電力用半導体装置および電力用半導体装置の実装方法 | |
| JP2010034168A (ja) | 電子部品ハンダ付け方法 | |
| WO2017221419A1 (ja) | 回路基板およびその製造方法ならびに電子装置 | |
| JP2570581B2 (ja) | 垂直型表面実装半導体パッケージ | |
| JP4137782B2 (ja) | リードフレーム、このリードフレームを用いた面実装型半導体装置およびこの面実装型半導体装置を回路基板上に搭載した電子機器 | |
| JP2002026482A (ja) | 電子部品の実装構造 | |
| WO2021112073A1 (ja) | 電子部品実装用基体、電子部品実装体およびその製造方法、ならびに電子機器 | |
| JP4816796B2 (ja) | 回路基板および電子部品のプリント基板への実装方法 | |
| JP2914370B1 (ja) | 半導体パッケージ | |
| JP3048236B2 (ja) | 電子部品 | |
| JP2005353731A (ja) | チップ部品実装体及び半導体装置 | |
| JP2002184791A (ja) | 半導体デバイス | |
| JP3139747B2 (ja) | チップ部品 | |
| JPH05206359A (ja) | 半導体電子部品及び半導体電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060310 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060616 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060627 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060922 |