JP7134131B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7134131B2
JP7134131B2 JP2019084802A JP2019084802A JP7134131B2 JP 7134131 B2 JP7134131 B2 JP 7134131B2 JP 2019084802 A JP2019084802 A JP 2019084802A JP 2019084802 A JP2019084802 A JP 2019084802A JP 7134131 B2 JP7134131 B2 JP 7134131B2
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
semiconductor element
mold resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019084802A
Other languages
English (en)
Other versions
JP2020181917A5 (ja
JP2020181917A (ja
Inventor
祥 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019084802A priority Critical patent/JP7134131B2/ja
Priority to US16/736,501 priority patent/US11164812B2/en
Priority to DE102020110616.5A priority patent/DE102020110616A1/de
Priority to CN202010316092.XA priority patent/CN111863742A/zh
Publication of JP2020181917A publication Critical patent/JP2020181917A/ja
Publication of JP2020181917A5 publication Critical patent/JP2020181917A5/ja
Application granted granted Critical
Publication of JP7134131B2 publication Critical patent/JP7134131B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体装置に関する。
半導体装置は、多くの場合は、半導体素子、リードフレーム及びモールド樹脂を備える。半導体素子は、リードフレームのダイパッドの搭載面上に搭載される。モールド樹脂は、半導体素子及びダイパッドを封止する。モールド樹脂は、多くの場合は、トランスファーモールドにより形成される。しかし、モールド樹脂がトランスファーモールドにより形成される場合は、樹脂を適切に充填することができないという問題が生じることがある。例えば、樹脂を充填しにくい部分に未充填部、ボイド等が形成されるという問題が生じることがある。このため、樹脂を適切に充填するための手法が検討されている。
例えば、特許文献１に記載された技術においては、薄型半導体装置が、半導体チップ、リードフレーム及びパッケージ部を備える（段落０００７及び０００８）。パッケージ部が形成される際には、溶融樹脂が、樹脂流入ゲートを介してキャビティに流入する（段落０００７）。また、流入した溶融樹脂の一部が、樹脂流入ゲートに対して対角となる位置に設けられた樹脂流出ゲートから流出する（段落０００７）。また、流出した溶融樹脂が、樹脂溜まりに溜められる（段落０００７）。特許文献１に記載された技術によれば、キャビティ内に溶融樹脂の流れを発生させることができ、樹脂の未充填部等がなく均整なパッケージ部を容易に形成することができる（段落０００６及び０００９）。
また、特許文献２に記載された技術においては、半導体装置が、半導体ペレット、リードフレーム及び封止体を備える（段落００１９及び００３２）。封止体が形成される際には、樹脂が、ゲートを介してキャビティ内に注入される（段落００１９）。キャビティから流出した樹脂は、フローキャビティに注入される（段落００２０）。
一方、半導体素子の駆動回路や保護回路を組み込んだインテリジェントパワーモジュール等の半導体装置は、半導体素子及びダイパッドを外部から良好に絶縁することができる高い絶縁性を有しなければならないだけでなく、半導体素子により発せられる熱をモールド樹脂の外部に良好に放つことができる高い放熱性を有しなければならない。このため、当該半導体装置においては、半導体素子により発せられる熱を低い熱伝導率しか有しないモールド樹脂を経由してモールド樹脂の外部に放つだけでは不十分である。そこで、当該半導体装置には、ダイパッドの裏面側に配置され高い熱伝導率を有しモールド樹脂の外部に露出する絶縁シートが備えられる。
特開平０５－０３６７４５号公報 特開平０５－０９５０１４号公報
インテリジェントパワーモジュール等の半導体装置は、多くの場合は、複数の半導体素子を備える。このため、当該半導体装置に上述した絶縁シートが備えられる場合は、絶縁シートの配置面積が広くなり、当該半導体装置のコストを低減することができない。
本発明は、この問題に鑑みてなされた。本発明が解決しようとする課題は、高い放熱性及び高い絶縁性を有する半導体装置のコストを低減することである。
半導体装置は、第１の半導体素子、第２の半導体素子、リードフレーム、モールド樹脂及び絶縁シートを備える。リードフレームは、ダイパッドを備える。ダイパッドは、搭載面及び裏面を備える。搭載面は、第１及び第２の搭載領域を有する。裏面は、第１及び第２の裏領域を有する。第１及び第２の半導体素子は、それぞれ第１及び第２の搭載領域上に搭載される。第１及び第２の裏領域は、それぞれ第１及び第２の搭載領域の裏側にある。モールド樹脂は、第１の半導体素子、第２の半導体素子及びダイパッドを封止し、第２の裏領域に直接的に接触する。絶縁シートは、第１の裏領域上に配置され、モールド樹脂の外側に露出し、モールド樹脂の熱伝導率より高い熱伝導率を有する。モールド樹脂は、モールド樹脂のリードフレームが突出する面とは異なる面に設けられた第１のゲート樹脂残り及び第２のゲート樹脂残りを備える。

本発明によれば、第１の半導体素子により発せられる熱が、モールド樹脂の熱伝導率より高い熱伝導率を有する絶縁シートを経由してモールド樹脂の外部に良好に放たれる。このため、高い放熱性を有する半導体装置を提供することができる。
また、本発明によれば、第１の半導体素子、第２の半導体素子及びダイパッドがモールド樹脂及び絶縁シートにより外部から良好に絶縁される。このため、高い絶縁性を有する半導体装置を提供することができる。
また、本発明によれば、第２の裏領域上に絶縁シートが配置されない。このため、絶縁シートを減らすことができ、半導体装置のコストを低減することができる。
また、本発明によれば、第２の半導体素子により発せられる熱は、モールド樹脂を経由してモールド樹脂の外部に良好に放つことができる。このため、第２の裏領域上に絶縁シートが配置されないことは、高い放熱性を有する半導体装置を提供することの妨げとはならない。
本発明の目的、特徴、局面及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１の半導体装置を模式的に図示する断面図である。 実施の形態２の半導体装置を模式的に図示する断面図である。 実施の形態３の半導体装置を模式的に図示する平面図である。 実施の形態４の半導体装置を模式的に図示する平面図である。 実施の形態５の半導体装置を模式的に図示する平面図である。
１ 実施の形態１
図１は、実施の形態１の半導体装置を模式的に図示する断面図である。
図１に図示される実施の形態１の半導体装置１は、パワーモジュール等である。
半導体装置１は、第１の半導体素子１０１、第２の半導体素子１０２、集積回路（ＩＣ）１０３、ワイヤ１０４、接合材１０５、接合材１０６、接合材１０７、リードフレーム１０８、モールド樹脂１０９及び絶縁シート１１０を備える。
リードフレーム１０８は、ダイパッド１２１を備える。
ダイパッド１２１は、搭載面１３１及び裏面１３２を有する。搭載面１３１は、一方の主面である。裏面１３２は、他方の主面であり、搭載面１３１の裏側にある。搭載面１３１は、第１の搭載領域１４１及び第２の搭載領域１４２を有する。裏面１３２は、第１の裏領域１５１及び第２の裏領域１５２を有する。第１の裏領域１５１は、第１の搭載領域１４１の裏側にある。第２の裏領域１５２は、第２の搭載領域１４２の裏側にある。
第１の半導体素子１０１及び第２の半導体素子１０２は、パワー半導体素子である。パワー半導体素子は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、等の主にスイッチングする素子である。
第２の半導体素子１０２は、第１の半導体素子１０１の発熱量より小さい発熱量を有する。パワー半導体素子は標準的なモジュールにおいては、ダイオードである。
第１の半導体素子１０１は、第１の搭載領域１４１上に搭載される。第１の半導体素子１０１は、接合材１０５を介してダイパッド１２１に接合される。第２の半導体素子１０２は、第２の搭載領域１４２上に搭載される。第２の半導体素子１０２は、接合材１０６を介してダイパッド１２１に接合される。
ＩＣ１０３は、リードフレーム１０８上に搭載される。ＩＣ１０３は、接合材１０７を介してリードフレーム１０８に接合される。
ワイヤ１０４は、第１の半導体素子１０１、第２の半導体素子１０２、ＩＣ１０３及びリードフレーム１０８を電気的に接続する。
モールド樹脂１０９は、第１の半導体素子１０１、第２の半導体素子１０２、ＩＣ１０３、ワイヤ１０４、接合材１０５、接合材１０６、接合材１０７及びダイパッド１２１を覆う。モールド樹脂１０９は、第１の半導体素子１０１、第２の半導体素子１０２、ＩＣ１０３、ワイヤ１０４、接合材１０５、接合材１０６、接合材１０７及びダイパッド１２１を封止する。
モールド樹脂１０９は、トランスファーモールドにより形成される。
絶縁シート１１０は、第１の裏領域１５１上に配置される。絶縁シート１１０は、モールド樹脂１０９の外部に露出する。
絶縁シート１１０は、モールド樹脂１０９の熱伝導率より高い熱伝導率を有する。絶縁シート１１０は、絶縁層を備える。絶縁層は、樹脂からなるマトリックス、及び高い熱伝導率を有するセラミックスからなるフィラーを備える。フィラーは、マトリックス中に分散している。
第２の裏領域１５２上には、絶縁シートが配置されない。このため、モールド樹脂１０９は、絶縁シートを介することなく、第２の裏領域１５２に直接的に接触する。
実施の形態１の発明によれば、大きい発熱量を有する第１の半導体素子１０１により発せられる熱が、モールド樹脂１０９の熱伝導率より高い熱伝導率を有する絶縁シート１１０を経由してモールド樹脂１０９の外部に良好に放たれる。このため、高い放熱性を有する半導体装置１を提供することができる。
また、実施の形態１の発明によれば、小さい発熱量しか有しない第２の半導体素子１０２により発せられる熱は、モールド樹脂１０９を経由してモールド樹脂１０９の外部に良好に放つことができる。このため、第２の裏領域１５２上に絶縁シートが配置されないことは、高い放熱性を有する半導体装置１を提供することの妨げとはならない。
また、実施の形態１の発明によれば、第１の半導体素子１０１、第２の半導体素子１０２、ＩＣ１０３、ワイヤ１０４及びダイパッド１２１が、モールド樹脂１０９及び絶縁シート１１０により外部から良好に絶縁される。このため、高い絶縁性を有する半導体装置１を提供することができる。
また、実施の形態１の発明によれば、第２の裏領域１５２上に絶縁シートが配置されない。このため、絶縁シートの配置面積を狭くすることができ、半導体装置１のコストを低減することができる。
２ 実施の形態２
図２は、実施の形態２の半導体装置を模式的に図示する断面図である。
図２に図示される実施の形態２の半導体装置２は、主に下述する点で図１に図示される実施の形態１の半導体装置１と相違する。説明されない点については、実施の形態１の半導体装置１において採用される構成と同様の構成が実施の形態２の半導体装置２においても採用される。
実施の形態２の半導体装置２においては、第１の半導体素子１０１が、互いに分離された複数の半導体素子１０１ａ及び１０１ｂからなる。また、第１の搭載領域１４１が、互いに分離された複数の搭載領域１４１ａ及び１４１ｂからなる。また、第１の裏領域１５１が、互いに分離された複数の裏領域１５１ａ及び１５１ｂからなる。また、絶縁シート１１０が、互いに分離された複数の絶縁シート１１０ａ及び１１０ｂからなる。
複数の半導体素子１０１ａ及び１０１ｂは、それぞれ複数の搭載領域１４１ａ及び１４１ｂ上に搭載される。複数の裏領域１５１ａ及び１５１ｂは、それぞれ複数の搭載領域１４１ａ及び１４１ｂの裏側にある。複数の絶縁シート１１０ａ及び１１０ｂは、それぞれ複数の裏領域１５１ａ及び１５１ｂ上に配置される。
複数の絶縁シート１１０ａ及び１１０ｂの数、配置及び配置面積は、複数の半導体素子１０１ａ及び１０１ｂの数、配置及びサイズに応じて変更され、限定されない。
実施の形態２の発明によれば、実施の形態１の発明と同様に、高い放熱性を有する半導体装置２を提供することができ、高い絶縁性を有する半導体装置２を提供することができ、特に内部に搭載される第１の半導体素子数が多くなる場合に、絶縁シートを分割することと合わせて絶縁シート１１０の配置面積を狭くすることができ、半導体装置２のコストを低減することができる。
加えて、実施の形態２の発明によれば、絶縁シート１１０が互いに分離された複数の絶縁シート１１０ａ及び１１０ｂからなる。このため、複数の半導体素子１０１ａ及び１０１ｂの配置の自由度を向上することができる。
３ 実施の形態３
図３は、実施の形態３の半導体装置を模式的に図示する平面図である。ここでは、内部の構成を示すためにモールド樹脂を外形以外は透明として図示している。
図３に図示される実施の形態３の半導体装置３は、主に下述する点で図１に図示される実施の形態１の半導体装置１又は図２に図示される実施の形態２の半導体装置２と相違する。説明されない点については、実施の形態１の半導体装置１又は実施の形態２の半導体装置２において採用される構成と同様の構成が実施の形態３の半導体装置３においても採用される。
実施の形態３の半導体装置３に備えられるモールド樹脂１０９が形成される際には、樹脂流動体が、第１のゲートを経由してモールド成型部に流入する。流入した樹脂流動体の一部は、モールド成型工程において硬化し、モールド樹脂１０９に変化する。流入した樹脂流動体の残りは、第２のゲートを経由してモールド成型部から流出し、モールド成型部の外部に設置される樹脂溜まりまで流れる。このため、モールド樹脂１０９は、モールド成型部に収容された場合に第１のゲートが存在する位置に、周辺部より突出する第１のゲート樹脂残り１６１を備える。また、モールド樹脂１０９は、モールド成型部に収容された場合に第２のゲートが存在する位置に、周辺部より突出する第２のゲート樹脂残り１６２を備える。
モールド樹脂１０９は、第１の面１７１及び第２の面１７２を有する。第２の面１７２は、第１の面１７１がある側と反対の側にある。第１のゲート樹脂残り１６１は、第１の面１７１上にある。第２のゲート樹脂残り１６２は、第２の面１７２上にある。
加えて、実施の形態３の発明によれば、樹脂流動体の残りが、第２のゲートを経由してモールド成型部から流出し、モールド成型部の外部に設置される樹脂溜まり(図示していない)まで流れる。このため、モールド成型部において樹脂流動体が流動する時間を長くすることができ、モールド樹脂１０９にボイド、未充填部等が形成されることを抑制することができる。
また、実施の形態３の発明によれば、樹脂流動体が第２の裏領域１５２上を流動しやすくなり、第２の裏領域１５２上にボイド、未充填部等が形成されることを抑制することができる。
ボイド、未充填部等が形成されることを抑制することができるという効果は、ボイド、未充填部等が形成されやすい部分に顕著に現れる。例えば、搭載面１３１上の空間が相対的に広く、裏面１３２上の空間が相対的に狭い場合は、樹脂流動体は、搭載面１３１上を相対的に速く流動し、裏面１３２上を相対的に遅く流動する。このため、裏面１３２上は、搭載面１３１上からの樹脂流動体の回り込み等によりボイド、未充填部等が形成されやすい部分になる。したがって、搭載面１３１上の空間が相対的に広く、裏面１３２上の空間が相対的に狭い場合は、ボイド、未充填部等が形成されることを抑制することができるという効果は、裏面１３２上に顕著に現れる。
また、ボイド、未充填部等が形成されることを抑制することができるという効果は、半導体装置３が大きなサイズを有する場合、リードフレーム１０８が複雑な構造を有する場合等に顕著に表れる。したがって、半導体装置３がインテリジェントパワーモジュールである場合等に顕著に表れる。
実施の形態３の発明によれば、上記の効果により実施の形態１の発明と同様に、高い放熱性を有する半導体装置３を提供することができ、高い絶縁性を有する半導体装置３を提供することができ、絶縁シートの配置面積を狭くすることができ、半導体装置３のコストを低減することができる。
４ 実施の形態４
図４は、実施の形態４の半導体装置を模式的に図示する平面図である。
実施の形態４の半導体装置４においては、第２のゲート樹脂残り１６２は、互いに分離された複数のゲート樹脂残り１６２ａ及び１６２ｂからなる。複数のゲート樹脂残り１６２ａ及び１６２ｂの数、位置及びサイズは、半導体装置４の構造に応じて変更され、限定されない。
５ 実施の形態５
実施の形態５の半導体装置５においては、第１のゲート樹脂残り１６１を構成するゲート樹脂残りの数、位置及びサイズは、限定されない。図５に図示される実施の形態５の半導体装置５においては、第１のゲート樹脂残り１６１は、互いに分離された複数のゲート樹脂残り１６１ａ、１６１ｂ及び１６１ｃからなる。
実施の形態５の発明によれば、実施の形態１の発明と同様に、高い放熱性を有する半導体装置５を提供することができ、高い絶縁性を有する半導体装置５を提供することができる。特に内部に搭載される第１の半導体素子数が多くなる場合に、図５に示すように絶縁シートを分割することと合わせて、半導体装置５のコストを低減することができる。
また、実施の形態５の発明によれば、実施の形態３～４の発明と同様に、モールド樹脂１０９にボイド、未充填部等が形成されることを抑制することができる。

加えて、実施の形態５の発明によれば、モールド成型部から流出する樹脂流動体の残りが経由する第２のゲートが存在する位置に備えられる第２のゲート樹脂残り１６２が、互いに分離された複数のゲート樹脂残り１６２ａ、１６２ｂ及び１６２ｃを備える。このため、樹脂流動体の流動性の調整の自由度が向上し、モールド樹脂１０９にボイド、未充填部等が形成されないように樹脂流動体の流動性を調整することが容易になる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１，２，３，４ 半導体装置、１０１ 第１の半導体素子、１０２ 第２の半導体素子、１０３ 集積回路（ＩＣ）、１０４ ワイヤ、１０５，１０６，１０７ 接合材、１０８ リードフレーム、１０９ モールド樹脂、１１０ 絶縁シート、１２１ ダイパッド、１３１ 搭載面、１３２ 裏面、１４１ 第１の搭載領域、１４２ 第２の搭載領域、１５１ 第１の裏領域、１５２ 第２の裏領域、１６１ 第１のゲート樹脂残り、１６２ 第２のゲート樹脂残り。

Claims (4)

  1. 第１の半導体素子と、
    第２の半導体素子と、
    前記第１の半導体素子が搭載される第１の搭載領域と前記第２の半導体素子が搭載される第２の搭載領域とを有する搭載面と、前記第１の搭載領域の裏側にある第１の裏領域と前記第２の搭載領域の裏側にある第２の裏領域とを有する裏面と、を有するダイパッドを備えるリードフレームと、
    前記第１の半導体素子、前記第２の半導体素子及び前記ダイパッドを封止し、前記第２の裏領域に直接的に接触するモールド樹脂と、
    前記第１の裏領域上に配置され、前記モールド樹脂の外部に露出し、前記モールド樹脂の熱伝導率より高い熱伝導率を有する絶縁シートと、
    を備え、
    前記モールド樹脂は、前記モールド樹脂の前記リードフレームが突出する面とは異なる面に設けられた第１のゲート樹脂残り及び第２のゲート樹脂残りを備える
    半導体装置。
  2. 前記第２の半導体素子は、前記第１の半導体素子の発熱量より小さい発熱量を有する
    請求項１の半導体装置。
  3. 前記絶縁シートは、互いに分離された複数の絶縁シートを備える
    請求項１又は２の半導体装置。
  4. 前記第２のゲート樹脂残りは、互いに分離された複数のゲート樹脂残りを備える
    請求項１から３までのいずれかの半導体装置。
JP2019084802A 2019-04-26 2019-04-26 半導体装置 Active JP7134131B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019084802A JP7134131B2 (ja) 2019-04-26 2019-04-26 半導体装置
US16/736,501 US11164812B2 (en) 2019-04-26 2020-01-07 Semiconductor device
DE102020110616.5A DE102020110616A1 (de) 2019-04-26 2020-04-20 Halbleitervorrichtung
CN202010316092.XA CN111863742A (zh) 2019-04-26 2020-04-21 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019084802A JP7134131B2 (ja) 2019-04-26 2019-04-26 半導体装置

Publications (3)

Publication Number Publication Date
JP2020181917A JP2020181917A (ja) 2020-11-05
JP2020181917A5 JP2020181917A5 (ja) 2021-07-26
JP7134131B2 true JP7134131B2 (ja) 2022-09-09

Family

ID=72840145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019084802A Active JP7134131B2 (ja) 2019-04-26 2019-04-26 半導体装置

Country Status (4)

Country Link
US (1) US11164812B2 (ja)
JP (1) JP7134131B2 (ja)
CN (1) CN111863742A (ja)
DE (1) DE102020110616A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005232313A (ja) 2004-02-19 2005-09-02 Mitsubishi Electric Corp 熱伝導性樹脂シートおよびこれを用いたパワーモジュール
US20140055173A1 (en) 2012-08-21 2014-02-27 Mitsubishi Electric Corporation Power module
WO2015104834A1 (ja) 2014-01-10 2015-07-16 三菱電機株式会社 電力半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0536745A (ja) 1991-08-01 1993-02-12 Shinko Electric Ind Co Ltd 封止金型及び封止方法
JPH0595014A (ja) 1991-10-02 1993-04-16 Hitachi Ltd 封止体形成方法
JP3345241B2 (ja) * 1995-11-30 2002-11-18 三菱電機株式会社 半導体装置
JP3572833B2 (ja) * 1996-12-19 2004-10-06 株式会社デンソー 樹脂封止型半導体装置の製造方法
JP3390661B2 (ja) * 1997-11-13 2003-03-24 三菱電機株式会社 パワーモジュール
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
JP5272191B2 (ja) * 2007-08-31 2013-08-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR101204564B1 (ko) * 2011-09-30 2012-11-23 삼성전기주식회사 전력 모듈 패키지 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005232313A (ja) 2004-02-19 2005-09-02 Mitsubishi Electric Corp 熱伝導性樹脂シートおよびこれを用いたパワーモジュール
US20060188727A1 (en) 2004-02-19 2006-08-24 Mitsubishi Denki Kabushiki Kaisha Thermally conductive resin sheet and power module using the same
US20140055173A1 (en) 2012-08-21 2014-02-27 Mitsubishi Electric Corporation Power module
JP2014041852A (ja) 2012-08-21 2014-03-06 Mitsubishi Electric Corp パワーモジュール
CN103633077A (zh) 2012-08-21 2014-03-12 三菱电机株式会社 功率模块
WO2015104834A1 (ja) 2014-01-10 2015-07-16 三菱電機株式会社 電力半導体装置
US20160233151A1 (en) 2014-01-10 2016-08-11 Mitsubishi Electric Corporation Power semiconductor device

Also Published As

Publication number Publication date
CN111863742A (zh) 2020-10-30
DE102020110616A1 (de) 2020-10-29
US20200343173A1 (en) 2020-10-29
US11164812B2 (en) 2021-11-02
JP2020181917A (ja) 2020-11-05

Similar Documents

Publication Publication Date Title
JP6765469B2 (ja) パワーモジュール半導体装置
US7671453B2 (en) Semiconductor device and method for producing the same
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
JP3737673B2 (ja) 半導体装置
JPH09139461A (ja) 半導体パワーモジュール
KR960012449A (ko) 반도체장치
JPH09153572A (ja) 半導体装置
JP5180722B2 (ja) 半導体装置の製造方法
JP7134131B2 (ja) 半導体装置
JP5341339B2 (ja) 回路装置
JP2013074035A (ja) 半導体装置の製造方法
JP2017092250A (ja) 半導体装置及びその製造方法
JPH06232294A (ja) 半導体集積回路装置
JP2013229472A (ja) 半導体装置
JP2005116963A (ja) 半導体装置
JP2007288044A (ja) 半導体装置
JPH077110A (ja) 半導体装置
JP2007042827A (ja) パワー半導体装置
JP2012114455A (ja) 電力用半導体装置
JP2022099720A (ja) 半導体パッケージおよびこれを用いた電子装置
JP3702655B2 (ja) 樹脂封止型半導体装置の製造方法
JP2007134585A (ja) 半導体装置及びその製造方法
JP2013187268A (ja) 半導体モジュール
JP2014116382A (ja) 半導体装置及びその製造方法
TWI253731B (en) Semiconductor package

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210512

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220830

R150 Certificate of patent or registration of utility model

Ref document number: 7134131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150