JP2017092250A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2017092250A
JP2017092250A JP2015220614A JP2015220614A JP2017092250A JP 2017092250 A JP2017092250 A JP 2017092250A JP 2015220614 A JP2015220614 A JP 2015220614A JP 2015220614 A JP2015220614 A JP 2015220614A JP 2017092250 A JP2017092250 A JP 2017092250A
Authority
JP
Japan
Prior art keywords
thermal conductive
sealing resin
substrate
low
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015220614A
Other languages
English (en)
Inventor
富士夫 吾郷
Fujio Ago
富士夫 吾郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2015220614A priority Critical patent/JP2017092250A/ja
Publication of JP2017092250A publication Critical patent/JP2017092250A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】基板における任意の位置において、高熱伝導封止樹脂部及び低熱伝導封止樹脂部を形成する半導体装置及びその製造方法を提供する。
【解決手段】半導体装置(1)は、基板(5)に実装された高発熱素子(21)及び該高発熱素子(21)よりも発熱の少ない低発熱素子(23)と、高発熱素子(21)を封止する高熱伝導封止樹脂部(30)と、低発熱素子(23)を封止する、高熱伝導封止樹脂部(30)よりも低熱伝導性の低熱伝導封止樹脂部(40)と、高熱伝導封止樹脂部(30)と低熱伝導封止樹脂部(40)との間での境界を画定するために基板(5)に設けられた仕切り部(17,18)と、を備える。
【選択図】図1

Description

この発明は、半導体装置及びその製造方法に関する。
近年、パワー半導体素子における電力密度の増大に伴い、パワー半導体素子からの発熱量が増大しているため、半導体装置が高温でも動作することが求められている。半導体装置の高温動作を可能にするため、様々な構造及び材料が検討されている。
インテリジェントパワーモジュール(Intelligent Power Module:IPM)は、高温で動作可能なGaN,SiC等のパワー半導体素子と、パワー半導体素子を駆動するための制御用半導体素子を一つのパッケージにモジュール化した半導体装置である。制御用半導体素子は、主にシリコン材料から構成されているため、パワー半導体素子よりも耐熱性が劣り、100℃以下で動作させる必要がある。したがって、パワー半導体素子からの熱をモジュール外に効率よく放出して、制御用半導体素子を耐熱温度以下に保持することが要求される。
半導体装置では、熱伝導率の大きい金属部材が放熱部として働き、熱伝導率の小さい封止樹脂が断熱部として働く。そのため、熱伝導率が大きく且つ絶縁性を有するフィラーを封止樹脂に混入することで、封止樹脂の熱伝導率を大きくすることが一般的に行われている。
例えば、特許文献1では、ゲル状のシリコーン樹脂に熱伝導性の良いフィラーを充填した封止樹脂材を用いることによって、半導体素子に対する低応力特性と高放熱特性とを両立させる技術が提案されている。
また、特許文献2では、高熱伝導性のフィラーが沈殿硬化した樹脂分離層で半導体チップ表面を覆い、封止樹脂の放熱機能を高める技術が提案されている。
特許文献3では、熱伝導媒体であるフィラーを含有した絶縁封止材の注型作業中にフィラーを沈降させ、電力素子周辺に高熱伝導部を形成し、制御素子周辺に低熱伝導部を形成する技術が提案されている。
特開平5−129474号公報 特開平2−94458号公報 特開平3−32032号公報
しかしながら、特許文献1では、基板上の半導体素子を封止する封止用樹脂材の熱伝導性が基板において一様となってしまい、熱伝導性の異なる封止樹脂部を基板における任意の位置に形成できない。また、特許文献2及び特許文献3では、熱伝導性の異なる封止樹脂部を形成できるものの、基板における任意の位置で封止樹脂部を形成するものではない。
ところで、パワー半導体素子のような発熱量の大きな高発熱素子は、高い熱伝導性を有する高熱伝導封止樹脂部で封止することで積極的に放熱することが求められる。また、制御用半導体素子のような耐熱性の劣る低発熱素子は、低い熱伝導性を有する低熱伝導封止樹脂部で封止することで周囲から熱が伝わってこないようにすることが求められる。しかしながら、特許文献1から特許文献3に開示された従来技術では、高熱伝導封止樹脂部及び低熱伝導封止樹脂部を、基板における任意の位置に形成できず、熱伝導性を制御することができない。
したがって、この発明の解決すべき技術的課題は、基板における任意の位置において、高熱伝導封止樹脂部及び低熱伝導封止樹脂部を形成する半導体装置及びその製造方法を提供することにある。
上記技術的課題を解決するために、この発明によれば、以下の半導体装置及びその製造方法が提供される。
すなわち、この発明に係る半導体装置は、
基板に実装された高発熱素子及び該高発熱素子よりも発熱の少ない低発熱素子と、
前記高発熱素子を封止する高熱伝導封止樹脂部と、
前記低発熱素子を封止する、前記高熱伝導封止樹脂部よりも低熱伝導性の低熱伝導封止樹脂部と、
前記高熱伝導封止樹脂部と前記低熱伝導封止樹脂部との間での境界を画定するために前記基板に設けられた仕切り部と、を備えることを特徴とする。
前記仕切り部が、前記基板上に立設された仕切り壁であるか、又は、前記基板に形成された凹部であることが好ましい。
前記高熱伝導封止樹脂部と前記低熱伝導封止樹脂部とが接しないように、前記仕切り壁の高さが構成されていることが好ましい。
前記高熱伝導封止樹脂部が高熱伝導性フィラーを含有し、前記低熱伝導封止樹脂部が前記高熱伝導性フィラーを含有しないか又は前記高熱伝導封止樹脂部よりも前記高熱伝導性フィラーの含有量が少ないことが好ましい。
高発熱素子及び低発熱素子を基板上に実装するステップと、
前記高発熱素子と前記低発熱素子との間での境界を画定する仕切り壁を前記基板上に形成するステップと、
前記高発熱素子を高熱伝導封止樹脂部で封止するとともに、前記低発熱素子を低熱伝導封止樹脂部で封止するステップと、を備えることが好ましい。
凹部を基板上に形成するステップと、
高発熱素子及び低発熱素子の一方を前記凹部に実装するとともに、前記高発熱素子及び前記低発熱素子の他方を前記凹部以外の前記基板上に実装するステップと、
前記高発熱素子を高熱伝導封止樹脂部で封止するとともに、前記低発熱素子を低熱伝導封止樹脂部で封止するステップと、を備えることが好ましい。
仕切り部によって、高熱伝導封止樹脂部及び前記低熱伝導封止樹脂部の配置が決められるので、仕切り部の配置場所を変えることにより、基板における任意の位置において、高発熱素子を封止する高熱伝導封止樹脂部と、低発熱素子を封止する低熱伝導封止樹脂部とを形成することができる。
この発明の第1実施形態に係る半導体装置の模式的断面図。 図1に示した半導体装置の要部を模式的に説明する拡大平面図。 第2実施形態に係る半導体装置の模式的断面図。 第3実施形態に係る半導体装置の模式的断面図。 半導体装置の一つの製造方法を説明するフローチャート。 半導体装置の他の製造方法を説明するフローチャート。 半導体装置のさらなる他の製造方法を説明するフローチャート。
(第1実施形態)
以下に、第1実施形態に係る半導体装置1の構成について、図1及び図2を参照しながら説明する。なお、この実施形態は、あくまでも一例であって、当該実施形態に限定されるものではない。
図1は半導体装置1の模式的断面図であり、図2は半導体装置1の要部を模式的に説明する拡大平面図である。図1に基づいて、半導体装置1の全体構成を説明する。
図1に示すように、半導体装置1は、ヒートシンク3、基板5、仕切り壁17、パワー半導体素子21、制御用半導体素子23、高熱伝導封止樹脂部30、低熱伝導封止樹脂部40、及び、カバー7を備え、一つのパッケージにモジュール化されている。
ヒートシンク3は、例えば、銅又はアルミニウム等の熱伝導性が高い金属から形成されている。ヒートシンク3の上には、例えばアルミナからなる厚膜回路基板5が載置されている。ヒートシンク3の上面における周縁部には、一面が閉じられた筒状のカバー7が全周にわたって密着するように配置され、半導体装置1の内部が閉塞されている。
基板5の上面には、所定パターンの配線電極9が形成されている。基板5の上面には、パワー半導体素子21及び制御用半導体素子23が実装されている。基板5へのパワー半導体素子21及び制御用半導体素子23の実装は、例えば、図1に示すように、フリップチップ法によって行われる。フリップチップ法では、パワー半導体素子21及び制御用半導体素子23の裏面側の電極パッドに形成された半田バンプ又はAuバンプ等の接続部13と、基板5の上面に形成された配線電極9とを対向して密着させることにより、パワー半導体素子21及び制御用半導体素子23の各電極パッドと基板5の配線電極9とを電気的に接続する。基板5とパワー半導体素子21及び制御用半導体素子23との間の各隙間には、それぞれ、アンダーフィル材15が充填されて、パワー半導体素子21及び制御用半導体素子23が基板5に密着して固定されている。
なお、図2に示すように、基板5へのパワー半導体素子21及び制御用半導体素子23の実装は、ワイヤボンド法によって行ってもよい。ワイヤボンド法では、パワー半導体素子21の電極パッドが設けられた回路面を上向きにした状態(フェイスアップ)でパワー半導体素子21を基板5に実装し、電極パッドと基板5の配線電極9とが金属ワイヤ11で電気的に接続される。制御用半導体素子23も、同様のワイヤボンド法で実装することができる。
パワー半導体素子21を取り囲むように、仕切り壁17が基板5の上面に立設されている。仕切り壁17は、高熱伝導封止樹脂部30と低熱伝導封止樹脂部40との間での境界を画定する仕切り部として働く。仕切り壁17は、基板5に実装されたパワー半導体素子21を取り囲む所定幅と、パワー半導体素子21の上面よりも高い所定高さとを有するように構成されている。仕切り壁17は、例えば、所定幅及び所定高さを有するように、図示しない吐出ノズルから液状の熱硬化性樹脂を滴下して壁状体を形成したあと加熱・硬化させることによって形成される。また、仕切り壁17は、パワー半導体素子21を取り囲む所定幅及び所定高さを有する筒状の壁体部材を予め形成しておき、該壁体部材を基板5の上面に接着剤等で固着することによって形成してもよい。
制御用半導体素子23は、パワー半導体素子21の制御電極に微小電流の電気信号(制御信号)を供給する半導体素子であり、その発熱量が小さく、例えば100℃以上の高温になる恐れがない。しかしながら、100℃を超える高温になると、制御用半導体素子23が正常に動作しない恐れがあるため、外部からの熱が制御用半導体素子23に伝わらないようにする必要がある。したがって、制御用半導体素子23は、パワー半導体素子21よりも発熱の少ない低発熱素子として働く。制御用半導体素子23として、シリコン半導体をベースにしたIC又はLSI等が例示される。
パワー半導体素子21は、例えば1アンペア以上の大電流が流れる大信号系の半導体素子である。パワー半導体素子21は、その発熱量が大きく、例えば120℃以上の高温になる恐れがある。パワー半導体素子21は、窒化ガリウム(GaN)又は炭化珪素(SiC)等からなり、大きな発熱量によって高温になったとしても動作可能である。しかしながら、パワー半導体素子21は、長期間にわたって安定して動作するように、できるだけ放熱させて高温にならないようにすることを要する。したがって、パワー半導体素子21は、制御用半導体素子23よりも発熱の多い高発熱素子として働く。パワー半導体素子21として、IGBT(絶縁ゲート型バイポーラトランジスタ)、バイポーラ型トランジスタ又はパワーMOSFET(金属酸化膜型電界効果トランジスタ)が例示される。
半導体装置1の内部には、高熱伝導性樹脂及び低熱伝導性樹脂が充填されて、基板5とパワー半導体素子21と制御用半導体素子23とが封止されている。より具体的には、仕切り壁17で取り囲まれて仕切り壁17の内側部分にあるパワー半導体素子21が、高熱伝導封止樹脂部30で覆われて封止されている。また、仕切り壁17の外側部分にある制御用半導体素子23が、低熱伝導封止樹脂部40で覆われて封止されている。樹脂充填後の半導体装置1の内部の上方には、空間8が形成されている。
高熱伝導封止樹脂部30及び低熱伝導封止樹脂部40を構成する樹脂31として、エポキシ樹脂、アクリル系樹脂及びシリコーン系樹脂等が例示される。高熱伝導封止樹脂部30及び低熱伝導封止樹脂部40は、熱硬化性の液状シリコーン樹脂等を用いるディスペンス法、エポキシ樹脂等の熱硬化性樹脂を用いるトランスファーモールド、又は、アクリル系樹脂及びシリコーン系樹脂等の熱可塑性樹脂を用いるインジェクションモールドによって形成される。
高熱伝導封止樹脂部30は、高い熱伝導性を発揮するために、熱伝導性が良好である充填材すなわち高熱伝導性フィラー33を樹脂31中に分散した状態で含有する。高熱伝導性フィラー33は、例えば、シリカ、アルミナ、炭化ケイ素、窒化アルミニウム、酸化マグネシウム、ダイヤモンド等の高熱伝導性で且つ電気絶縁性を有する無機材料である。高熱伝導性フィラー33の含有量が多くなるほど熱抵抗の低減に貢献するが、樹脂による封止工程において樹脂の流動性が低下してボイドが出現しやすくなる。そのため、これらの点を考慮して高熱伝導性フィラー33の最適な含有量が決定される。したがって、高熱伝導封止樹脂部30は、その内部で封止されたパワー半導体素子21から発生した熱を外部に逃がす高熱伝導部材として働く。
低熱伝導封止樹脂部40は、高熱伝導封止樹脂部30よりも低い熱伝導性を有して断熱性を発揮するために、低熱伝導性樹脂単体から構成されるか、又は、高熱伝導封止樹脂部30での高熱伝導性フィラー33の含有量よりも少量の高熱伝導性フィラー33を含有する。したがって、低熱伝導封止樹脂部40は、外部から内部への伝熱を防止する断熱部材として働く。高熱伝導性フィラー33の含有量がゼロあるいは少量であることにより、低熱伝導封止樹脂部40が安定的に形成される。
仕切り壁17の内側部分すなわちパワー半導体素子21の側では、仕切り壁17の上端まで高熱伝導性樹脂が充填される。それによって、高熱伝導封止樹脂部30が仕切り壁17の内側部分全体を満たすように形成されて、パワー半導体素子21が高熱伝導封止樹脂部30で完全に覆われている。仕切り壁17の外側部分すなわち制御用半導体素子23の側では、仕切り壁17の上端部を越える高さまで低熱伝導性樹脂が充填される。それによって、低熱伝導封止樹脂部40が仕切り壁17の外側部分に形成されて、制御用半導体素子23が低熱伝導封止樹脂部40で完全に覆われている。また、高熱伝導封止樹脂部30の上部が低熱伝導封止樹脂部40で覆われている。
当該構成によれば、仕切り壁17の配置場所を変えることにより、基板5における任意の位置において、パワー半導体素子21を封止する高熱伝導封止樹脂部30と、制御用半導体素子23を封止する低熱伝導封止樹脂部40とを形成することができる。そして、高熱伝導封止樹脂部30によって、高熱伝導封止樹脂部30の内部においてパワー半導体素子21から発生した熱を外部に逃がすことができる。それとともに、低熱伝導封止樹脂部40によって外部から内部への伝熱を防止して、制御用半導体素子23の温度上昇を抑制できる。したがって、半導体装置1は正常に動作できる。
次に、図5を参照しながら、上記第1実施形態に係る半導体装置1の製造方法の一例を説明する。
ステップS11において、高発熱素子としてのパワー半導体素子21及び低発熱素子としての制御用半導体素子23を基板5の上面に実装する。基板5へのパワー半導体素子21及び制御用半導体素子23の実装は、例えば、フリップチップ法又はワイヤボンド法によって行われる。
ステップS12において、仕切り部としての仕切り壁17を基板5の上面に形成する。基板5の上面への仕切り壁17の形成は、例えば、吐出ノズルから滴下した液状の熱硬化性樹脂の壁状体を加熱・硬化させる方法、又は、仕切り壁17は、予め形成された筒状の壁体部材を接着剤等で固着する方法によって行われる。
ステップS13において、パワー半導体素子21を取り囲む仕切り壁17の内側部分に高熱伝導性樹脂を注入して、仕切り壁17の内側部分全部を満たすように充填する。例えば、仕切り壁17の内側部分の上方から高熱伝導性樹脂を注入するディスペンス法によって、高熱伝導性樹脂が充填される。
ステップS14において、制御用半導体素子23が配置されている仕切り壁17の外側部分に低熱伝導性樹脂を注入して、仕切り壁17の上端部を越える高さまで充填する。例えば、仕切り壁17の外側部分の上方から低熱伝導性樹脂を注入するディスペンス法によって、低熱伝導性樹脂が充填される。
ステップS15において、加熱により、高熱伝導性樹脂及び低熱伝導性樹脂が硬化して、高熱伝導封止樹脂部30及び低熱伝導封止樹脂部40をそれぞれ形成する。その結果、仕切り壁17の配置場所を変えることにより、基板5における任意の位置において、パワー半導体素子21が高熱伝導封止樹脂部30で封止されるとともに制御用半導体素子23が低熱伝導封止樹脂部40で封止された半導体装置1が容易に製造される。
(第2実施形態)
次に、図3を参照しながら、この発明の第2実施形態を説明する。第2実施形態において、上記第1実施形態での構成要素と同じ機能を有する構成要素には同じ符号を付して、重複する説明を省略する。
第2実施形態の仕切り壁17は、第1実施形態の仕切り壁17よりも高く構成されている。そして、低熱伝導封止樹脂部40が高熱伝導封止樹脂部30の上に覆い被さることがないように、仕切り壁17の高さが寸法構成されている。仕切り壁17の内側に封止されている高熱伝導封止樹脂部30の高さが高くなっている。低熱伝導封止樹脂部40が仕切り壁17を乗り越えて低熱伝導封止樹脂部40が高熱伝導封止樹脂部30に接しないように充填される。そして、高熱伝導封止樹脂部30の上部が低熱伝導封止樹脂部40で覆われていない。
パワー半導体素子21が実装される仕切り壁17の内側部分が高熱伝導封止樹脂部30だけで構成されているので、高熱伝導封止樹脂部30での放熱性が優れている。そのため、高熱伝導封止樹脂部30で封止されたパワー半導体素子21が高温になることが抑制される。
次に、図6を参照しながら、上記第2実施形態に係る半導体装置1の製造方法の一例を説明する。
ステップS21において、高発熱素子としてのパワー半導体素子21及び低発熱素子としての制御用半導体素子23を基板5の上面に実装する。基板5へのパワー半導体素子21及び制御用半導体素子23の実装は、例えば、フリップチップ法又はワイヤボンド法によって行われる。
ステップS22において、第1実施形態の仕切り壁17よりも高い仕切り壁17を基板5の上面に形成する。基板5の上面への仕切り壁17の形成は、例えば、吐出ノズルから滴下した液状の熱硬化性樹脂の壁状体を加熱・硬化させる方法、又は、仕切り壁17は、予め形成された筒状の壁体部材を接着剤等で固着する方法によって行われる。
ステップS23において、仕切り壁17の内側部分に、すなわちパワー半導体素子21が配置された部分に高熱伝導性樹脂を注入して、仕切り壁17の内側部分全部を満たす手前まで充填する。例えば、仕切り壁17の内側部分の上方から高熱伝導性樹脂を注入するディスペンス法によって、高熱伝導性樹脂が充填される。それとともに、仕切り壁17の外側部分に、すなわち制御用半導体素子23が配置されている部分に低熱伝導性樹脂を注入して、仕切り壁17の上端部を越えない高さまで充填する。例えば、仕切り壁17の外側部分の上方から低熱伝導性樹脂を注入するディスペンス法によって、低熱伝導性樹脂が充填される。なお、高熱伝導性樹脂及び低熱伝導性樹脂の注入は、同時であっても、同時でなくてもよい。
ステップS25において、加熱により、高熱伝導性樹脂及び低熱伝導性樹脂が硬化して、高熱伝導封止樹脂部30及び低熱伝導封止樹脂部40をそれぞれ形成する。その結果、仕切り壁17の配置場所を変えることにより、基板5における任意の位置において、パワー半導体素子21が高熱伝導封止樹脂部30で封止されるとともに制御用半導体素子23が低熱伝導封止樹脂部40で封止された半導体装置1が容易に製造される。
(第3実施形態)
次に、図4を参照しながら、この発明の第3実施形態を説明する。第3実施形態において、上記第1実施形態での構成要素と同じ機能を有する構成要素には同じ符号を付して、重複する説明を省略する。
第3実施形態の仕切り部は、基板5での平坦な上面が部分的に窪んだ凹部18として構成されている。凹部18においても、基板5での他の平坦部と同様に、所定パターンの配線電極9及び電極パッドが形成されている。凹部18での配線電極9は、平坦部での配線電極9と電気的に接続されている。凹部18は、平坦な上面から基板5の厚み下方向に、パワー半導体素子21を収容可能な深さで形成されている。
凹部18においては、パワー半導体素子21がフリップチップ法又はワイヤボンド法によって実装されている。凹部18の底面とパワー半導体素子21との間の隙間には、アンダーフィル材15が充填されて、パワー半導体素子21が凹部18の底面に密着している。
パワー半導体素子21が実装された凹部18に対して高熱伝導性樹脂が充填されて、基板5の凹部18とパワー半導体素子21とが封止されている。より具体的には、高熱伝導性樹脂が基板5の平坦な上面と面一になるように充填されて、凹部18に実装されているパワー半導体素子21が、高熱伝導封止樹脂部30で覆われて封止されている。
凹部18の外側部分に、すなわち制御用半導体素子23が実装されている部分に対して低熱伝導性樹脂が充填されて、基板5の平坦部と制御用半導体素子23とが封止されている。そして、高熱伝導封止樹脂部30の上部が、低熱伝導封止樹脂部40で覆われている。樹脂充填後の半導体装置1の内部の上方には、空間8が形成されている。
基板5における凹部18の形成によって基板5の厚みが薄くなり、基板5による熱抵抗が小さくなり、ヒートシンク3への放熱が容易になる。そのため、高熱伝導封止樹脂部30で封止されたパワー半導体素子21が高温になることが抑制される。
次に、図7を参照しながら、上記第3実施形態に係る半導体装置1の製造方法の一例を説明する。
ステップS31において、基板5の平坦な上面において部分的に窪んだ凹部18を形成する。基板5への凹部18の形成は、例えば、平板状の基板5を物理的に削る方法、又は、基板5のプレス成型あるいは射出成型の際に凹部に対応する突部を有する金型で形成する方法によって行われる。
ステップS32において、高発熱素子としてのパワー半導体素子21及び低発熱素子としての制御用半導体素子23を、それぞれ、基板5の凹部18及び平坦部に実装する。基板5へのパワー半導体素子21及び制御用半導体素子23の実装は、例えば、フリップチップ法又はワイヤボンド法によって行われる。
ステップS33において、凹部18に、すなわちパワー半導体素子21が実装された部分に高熱伝導性樹脂を注入して、凹部18の全部を満たすように充填する。例えば、凹部18の上方から高熱伝導性樹脂を注入するディスペンス法によって、高熱伝導性樹脂が充填される。
ステップS34において、凹部18の外側部分に、すなわち制御用半導体素子23が実装されている部分に低熱伝導性樹脂を注入して、制御用半導体素子23の上面部を越える高さまで充填する。低熱伝導性樹脂は、高熱伝導性樹脂が充填された凹部18も覆っている。例えば、凹部18の外側部分の上方から低熱伝導性樹脂を注入するディスペンス法によって、低熱伝導性樹脂が充填される。
ステップS35において、加熱により、高熱伝導性樹脂及び低熱伝導性樹脂が硬化して、高熱伝導封止樹脂部30及び低熱伝導封止樹脂部40をそれぞれ形成する。その結果、凹部18の配置場所を変えることにより、基板5における任意の位置において、パワー半導体素子21が高熱伝導封止樹脂部30で封止されるとともに制御用半導体素子23が低熱伝導封止樹脂部40で封止された半導体装置1が容易に製造される。
この発明の半導体装置1は、
基板5に実装された高発熱素子21及び低発熱素子23と、
前記高発熱素子21を封止する高熱伝導封止樹脂部30と、
前記低発熱素子23を封止する、前記高熱伝導封止樹脂部30よりも低熱伝導性の低熱伝導封止樹脂部40と、
前記高熱伝導封止樹脂部30と前記低熱伝導封止樹脂部40との間での境界を画定するために前記基板5に設けられた仕切り部17,18と、を備えることを特徴とする。
上記構成によれば、仕切り部17,18の配置場所を変えることにより、基板5における任意の位置において、高発熱素子21を封止する高熱伝導封止樹脂部30と、低発熱素子23を封止する低熱伝導封止樹脂部40とを形成することができる。そして、高熱伝導封止樹脂部30によって、高熱伝導封止樹脂部30の内部において高発熱素子21から発生した熱を外部に逃がすことができる。それとともに、低熱伝導封止樹脂部40によって外部から内部への伝熱を防止して、低発熱素子23の温度上昇を抑制できる。したがって、半導体装置1は正常に動作できる。
前記仕切り部が、前記基板5上に立設された仕切り壁17であるか、又は、前記基板5に形成された凹部18であることが好ましい。
上記構成によれば、基板5において仕切り部を容易に形成できる。
前記高熱伝導封止樹脂部30が高熱伝導性フィラー33を含有し、前記低熱伝導封止樹脂部40が前記高熱伝導性フィラー33を含有しないか又は前記高熱伝導封止樹脂部30よりも前記高熱伝導性フィラー33の含有量が少ないことが好ましい。
上記構成によれば、低熱伝導封止樹脂部40が安定的に形成される。
この発明の半導体装置1の製造方法は、
高発熱素子21及び低発熱素子23を基板5上に実装するステップと、
前記高発熱素子21と前記低発熱素子23との間での境界を画定する仕切り壁17を前記基板5上に形成するステップと、
前記高発熱素子21を高熱伝導封止樹脂部30で封止するとともに、前記低発熱素子23を低熱伝導封止樹脂部40で封止するステップと、を備える。
上記方法によれば、仕切り壁17の配置場所を変えることにより、基板5における任意の位置において、高発熱素子21が高熱伝導封止樹脂部30で封止されるとともに低発熱素子23が低熱伝導封止樹脂部40で封止された半導体装置1が容易に製造される。
この発明の半導体装置1の製造方法は、
凹部18を基板5上に形成するステップと、
高発熱素子21及び低発熱素子23の一方を前記凹部18に実装するとともに、前記高発熱素子21及び前記低発熱素子23の他方を前記凹部18以外の前記基板5上に実装するステップと、
前記高発熱素子21を高熱伝導封止樹脂部30で封止するとともに、前記低発熱素子23を低熱伝導封止樹脂部40で封止するステップと、を備える。
上記方法によれば、凹部18の配置場所を変えることにより、基板5における任意の位置において、高発熱素子21が高熱伝導封止樹脂部30で封止されるとともに低発熱素子23が低熱伝導封止樹脂部40で封止された半導体装置1が容易に製造される。
この発明の実施形態を具体的に説明したが、この発明は、上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
上述した半導体装置1では、仕切り壁17の内側部分及び外側部分において、又は、凹部18及び凹部18の外側部分において、パワー半導体素子21及び制御用半導体素子23がそれぞれ実装されている。しかしながら、仕切り壁17の内側部分及び外側部分において、又は、凹部18及び凹部18の外側部分において、制御用半導体素子23及びパワー半導体素子21がそれぞれ実装された態様であってもよい。
上記実施形態では、高発熱素子21及び低発熱素子23として、それぞれ、パワー半導体素子21及び制御用半導体素子23を例示したが、高発熱素子21及び低発熱素子23とは当該素子に限定されるものではない。
また、パワー半導体素子21及び制御用半導体素子23は、パッケージされたチップであってもよいし、パッケージされていないベアチップであってもよい。
1 半導体装置
3 ヒートシンク
5 基板
7 カバー
8 空間
9 配線電極
13 接続部
15 アンダーフィル材
17 仕切り壁(仕切り部)
18 凹部(仕切り部)
21 パワー半導体素子(高発熱素子)
23 制御用半導体素子(低発熱素子)
30 高熱伝導封止樹脂部
31 樹脂
33 高熱伝導性フィラー
40 低熱伝導封止樹脂部

Claims (5)

  1. 基板に実装された高発熱素子及び該高発熱素子よりも発熱の少ない低発熱素子と、
    前記高発熱素子を封止する高熱伝導封止樹脂部と、
    前記低発熱素子を封止する、前記高熱伝導封止樹脂部よりも低熱伝導性の低熱伝導封止樹脂部と、
    前記高熱伝導封止樹脂部と前記低熱伝導封止樹脂部との間での境界を画定するために前記基板に設けられた仕切り部と、を備えることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記仕切り部が、前記基板上に立設された仕切り壁であるか、又は、前記基板に形成された凹部であることを特徴とする半導体装置。
  3. 請求項1又は請求項2に記載の半導体装置において、
    前記高熱伝導封止樹脂部が高熱伝導性フィラーを含有し、前記低熱伝導封止樹脂部が前記高熱伝導性フィラーを含有しないか又は前記高熱伝導封止樹脂部よりも前記高熱伝導性フィラーの含有量が少ないことを特徴とする半導体装置。
  4. 高発熱素子及び低発熱素子を基板上に実装するステップと、
    前記高発熱素子と前記低発熱素子との間での境界を画定する仕切り壁を前記基板上に形成するステップと、
    前記高発熱素子を高熱伝導封止樹脂部で封止するとともに、前記低発熱素子を低熱伝導封止樹脂部で封止するステップと、を備えることを特徴とする半導体装置の製造方法。
  5. 凹部を基板上に形成するステップと、
    高発熱素子及び低発熱素子の一方を前記凹部に実装するとともに、前記高発熱素子及び前記低発熱素子の他方を前記凹部以外の前記基板上に実装するステップと、
    前記高発熱素子を高熱伝導封止樹脂部で封止するとともに、前記低発熱素子を低熱伝導封止樹脂部で封止するステップと、を備えることを特徴とする半導体装置の製造方法。
JP2015220614A 2015-11-10 2015-11-10 半導体装置及びその製造方法 Pending JP2017092250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015220614A JP2017092250A (ja) 2015-11-10 2015-11-10 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015220614A JP2017092250A (ja) 2015-11-10 2015-11-10 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2017092250A true JP2017092250A (ja) 2017-05-25

Family

ID=58768263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015220614A Pending JP2017092250A (ja) 2015-11-10 2015-11-10 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2017092250A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300795A (zh) * 2018-09-27 2019-02-01 苏州钱正科技咨询有限公司 一种半导体功率器件封装及其制备方法
JP2020047696A (ja) * 2018-09-18 2020-03-26 日立化成株式会社 半導体装置
WO2021191946A1 (ja) * 2020-03-23 2021-09-30 太陽誘電株式会社 パワーモジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047696A (ja) * 2018-09-18 2020-03-26 日立化成株式会社 半導体装置
JP7119817B2 (ja) 2018-09-18 2022-08-17 昭和電工マテリアルズ株式会社 半導体装置
CN109300795A (zh) * 2018-09-27 2019-02-01 苏州钱正科技咨询有限公司 一种半导体功率器件封装及其制备方法
WO2021191946A1 (ja) * 2020-03-23 2021-09-30 太陽誘電株式会社 パワーモジュール

Similar Documents

Publication Publication Date Title
KR101221805B1 (ko) 전력 소자용 패키지 및 패키지 어셈블리
US9171773B2 (en) Semiconductor device
CN104733329B (zh) 半导体封装结构和工艺
CN104620372B (zh) 半导体装置
US11776867B2 (en) Chip package
JP6707328B2 (ja) パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法
WO2014097798A1 (ja) 半導体装置
TWI628760B (zh) 用於經封裝半導體晶粒之內部熱擴散之設備及方法
CN106298700B (zh) 半导体装置
US20110042784A1 (en) Mechanical Barrier Element for Improved Thermal Reliability of Electronic Components
US20220102249A1 (en) Dual side cooling power module and manufacturing method of the same
KR20150060036A (ko) 전력 반도체 모듈 및 그 제조 방법
JP2017092250A (ja) 半導体装置及びその製造方法
JP4146888B2 (ja) 半導体モジュールと半導体モジュールの製造方法
JP5842109B2 (ja) 樹脂封止型半導体装置及びその製造方法
EP3958305B1 (en) Power semiconductor module arrangement and method for producing the same
JP7367309B2 (ja) 半導体モジュール、半導体装置及び半導体装置の製造方法
JP6021745B2 (ja) 冷却部材および半導体装置
KR20230159863A (ko) 일체형 열 확산기를 가진 전자 패키지
US11297727B2 (en) Power electronic module
JP2000150724A (ja) 半導体装置
CN111863742B (zh) 半导体装置
KR101474067B1 (ko) 열전도 모듈
WO2021181649A1 (ja) 半導体モジュールおよびその製造方法
JP5607447B2 (ja) 回路装置