TWI628760B - 用於經封裝半導體晶粒之內部熱擴散之設備及方法 - Google Patents

用於經封裝半導體晶粒之內部熱擴散之設備及方法 Download PDF

Info

Publication number
TWI628760B
TWI628760B TW106105192A TW106105192A TWI628760B TW I628760 B TWI628760 B TW I628760B TW 106105192 A TW106105192 A TW 106105192A TW 106105192 A TW106105192 A TW 106105192A TW I628760 B TWI628760 B TW I628760B
Authority
TW
Taiwan
Prior art keywords
die
barrier
heat spreader
substrate
dies
Prior art date
Application number
TW106105192A
Other languages
English (en)
Other versions
TW201735292A (zh
Inventor
大衛 R 亨布里
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201735292A publication Critical patent/TW201735292A/zh
Application granted granted Critical
Publication of TWI628760B publication Critical patent/TWI628760B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明揭示用於經封裝半導體晶粒之內部熱擴散之設備及方法。一實例性設備可包含一堆疊中之複數個晶粒、支撐該複數個晶粒之一底部晶粒、一阻障，及一熱擴散器。該底部晶粒之一部分可延伸超過該複數個晶粒，且可暴露延伸超過該複數個晶粒之底部晶粒之一頂表面。該阻障可係沿著該複數個晶粒及該底部晶粒安置，且該熱擴散器可係安置於該底部晶粒之該經暴露之頂表面上方，且係沿著該複數個晶粒安置。

Description

用於經封裝半導體晶粒之內部熱擴散之設備及方法
本發明係關於經封裝半導體晶粒，且更特定言之，本發明係關於經封裝半導體晶粒之熱擴散。
電子器件之演進迫使組件製造商發展更小裝置，同時提供更大功能性及速度。更小尺寸與改良操作目標之組合可導致內部熱產生增加。熱產生增加可歸因於各種因素，例如，更高操作功率、一單一封裝內之晶粒之數目增加及熱耗散最小之擁擠主機裝置。為了使組件繼續提供所欲效能，額外熱耗散必須以更快速率穿過多層。在組件(及包含該等組件之系統)更大時，歸因於熱耗散塊狀材料及/或圍繞該等組件之空氣流，可更容易達成額外熱耗散。然而，當前，小、高速裝置及含有多個晶粒之組件可受益於提供用於耗散此等裝置內產生之熱之更高熱傳導性路徑之封裝。
在本文中揭示實例性裝置。一實例性設備可包含一堆疊中之複數個晶粒。一底部晶粒可支撐該複數個晶粒。該底部晶粒之一部分可延伸超過該複數個晶粒且可暴露於該底部晶粒之一頂表面處。該實例性設備亦可包含沿著該複數個晶粒及底部晶粒安置之一阻障。該實例性設備可進一步包 含安置於該底部晶粒之頂表面上方且沿著該複數個晶粒安置之一熱散佈器。
另一實例性設備可進一步包含配置於一堆疊中之複數個第一晶粒。該實例性設備亦可包含耦合至該複數個第一晶粒之一第二晶粒。該第二晶粒之第一部分及第二部分可延伸超過該複數個第一晶粒。該第二晶粒之第三部分及第四部分可與該複數個第一晶粒之邊緣近似對準。該實例性設備亦可包含一第一阻障及一第二阻障，各阻障經安置成緊密接近於該複數個第一晶粒之各者之各自邊緣及該第二晶粒之第三部分及第四部分之各自邊緣。該實例性設備可進一步包含分別形成於該第二晶粒之第一部分及第二部分上方且緊密接近該複數個第一晶粒之各自邊緣之一第一熱散佈器及一第二熱熱散佈器。
100‧‧‧晶粒堆疊
102‧‧‧晶粒
104‧‧‧晶粒
104A‧‧‧晶粒
104C‧‧‧晶粒
104D‧‧‧晶粒
106‧‧‧底側填充材料
108‧‧‧空隙
110‧‧‧填充物
200‧‧‧經封裝晶粒堆疊
202‧‧‧基板
204‧‧‧晶粒
206‧‧‧晶粒
208‧‧‧熱擴散器
210‧‧‧阻障
212‧‧‧門廊
300‧‧‧經封裝晶粒堆疊
302‧‧‧基板
304‧‧‧晶粒
306‧‧‧晶粒
308‧‧‧熱擴散器
308A‧‧‧層
308B‧‧‧層
308C‧‧‧層
310‧‧‧阻障
310A‧‧‧層
310B‧‧‧層
312‧‧‧門廊
400‧‧‧經封裝晶粒堆疊
402‧‧‧基板
404‧‧‧晶粒
406‧‧‧晶粒
408‧‧‧熱擴散器
408A‧‧‧層
408B‧‧‧層
408C‧‧‧層
410‧‧‧阻障
410A‧‧‧層
410B‧‧‧層
412‧‧‧門廊
500‧‧‧經封裝晶粒堆疊
502‧‧‧基板
504‧‧‧晶粒
506‧‧‧晶粒
508‧‧‧熱擴散器
510‧‧‧門廊/門廊區域
512‧‧‧接合位點
600‧‧‧經封裝晶粒堆疊
602‧‧‧基板
604‧‧‧晶粒
606‧‧‧晶粒
608‧‧‧熱擴散器
610‧‧‧阻障
612‧‧‧底側填充材料
614‧‧‧熱界面材料(TIM)
616‧‧‧黏著劑
618‧‧‧蓋罩
A’-A”‧‧‧線
B’-B”‧‧‧線
圖1係一晶粒堆疊之一實例性說明圖。
圖2係根據本發明之一實施例之一經封裝晶粒堆疊之一平面圖之一實例性說明圖。
圖3A至圖3D係根據本發明之一實施例之一經封裝晶粒堆疊之側視圖及橫截面圖之實例性說明圖。
圖4A至圖4D係根據本發明之一實施例之一經封裝晶粒堆疊之側視圖及橫截面圖之實例性說明圖。
圖5係根據本發明之一實施例之一經封裝晶粒堆疊之一平面圖之一實例性說明圖。
圖6係根據本發明之一實施例之一經封裝晶粒堆疊之一實例性說明圖。
本文中揭示用於經封裝半導體晶粒之內部擴散之設備及方法。在下文中闡述特定細節以提供本發明之實施例之一充分理解。然而，熟習此項技術者將清楚可在不具有此等特定細節之情況下實踐本發明之實施例。再者，在本文中描述之本發明之特定實施例藉由實例提供且不應用於將本發明之範疇限於此等特定實施例。在其他例項中，並未詳細展示熟知電路、控制信號、時序協定及軟體操作，以便避免不必要地模糊本發明。
半導體裝置之熱管理愈來愈受顧慮且部分歸因於裝置尺寸與功率消耗之組合。其他因素亦可促成熱顧慮，諸如經封裝在一起之多個晶粒(例如晶粒堆疊)，其可包含促成熱提取缺點之多個界面。例如，在上升操作位準處，由晶粒之一堆疊產生之整體熱將增加，且該堆疊晶粒可惡化熱傳導且增加該堆疊操作環境之溫度。例如，歸因於在達到待耗散之封裝之一外部界面之前熱需要穿過多個界面，晶粒之一堆疊可呈現一困難熱提取組態。此外，歸因於晶粒封裝程序及/或封裝材料，熱提取亦會受限制。若未自該晶粒堆疊有效率地移除熱，則會引起該堆疊中之一或多個晶粒經歷高於其等指定最大操作溫度限制之溫度。
此外，封裝程序及封裝材料可進一步減少熱耗散。例如，在該封裝程序期間，包含於該封裝程序中之一或多種材料可自其等所欲位置移動(例如，流動)至一非所欲位置。該一或多種材料之流動可歸因於其等物理特性(諸如黏度)，且可進一步歸因於一經封裝晶粒堆疊內之小特徵可引發之毛細作用。該一或多種材料亦可特性化為相對不佳熱導體。因此，一或多種材料流向一非所欲位置及其等相對不佳傳熱性之組合可降低經封裝半導體晶粒堆疊之整體熱耗散。
圖1係一晶粒堆疊100之一實例性說明圖。晶粒堆疊100包含一晶粒102及複數個晶粒104。圖1中所描繪之晶粒數目係僅為圖解闡釋目的，且任何晶粒數目落於本發明之範疇內。為圖解闡釋目的，晶粒堆疊100亦包含一底側部填充材料106，其可已於一或多個封裝程序步驟期間形成。晶粒堆疊100可表示一經封裝晶粒堆疊或已部分地經封裝之一晶粒堆疊，且可用於圖解闡釋與經封裝晶粒堆疊相關聯之一或多個潛在問題。為避免模糊將討論之部分經封裝晶粒堆疊100之態樣，未展示額外封裝材料。圖2、圖3、圖4及/或圖5可描繪額外封裝態樣，且將在下文更詳細討論。
晶粒102及複數個晶粒104可係任何半導體晶粒。例如，晶粒102可係一邏輯晶粒，且複數個晶粒104可係具有用於儲存資料之記憶體電路之記憶體晶粒，諸如揮發性記憶體晶粒、非揮發性記憶體晶粒或其等之組合。晶粒102及複數個晶粒104可透過在一或多個製造步驟期間形成之一或多個金屬金屬接合(未展示)而電氣地且實體彼此耦合。該一或多個製造步驟可係半導體晶粒處理步驟與封裝製造步驟之組合。例如晶粒102、104之各者可具有形成於晶粒102、104之一頂側及/或底側之一或多個接合墊位點。該一或多個金屬接合形成於該一或多個接合墊位點上，使得可將堆疊中之晶粒接合至上方及/或下方之鄰近晶粒。在一些實施例中，可藉由形成於晶粒102、晶粒104之各者中之矽穿孔(TSV)電氣地耦合晶粒102、晶粒104。在形成該等金屬接合之後，晶粒102及晶粒104之各者可與鄰近晶粒分開達約30至50微米，例如，間距可發生於晶粒之間。例如，在接合形成之後，在晶粒102及晶粒104A之間之間距可為約30微米。例如，在晶粒102、晶粒104之各者之間之間距可至少部分地歸因於耦合晶粒堆疊之晶粒之金屬接合之尺寸。然而，間距及/或間距之尺寸的原因未限制本發 明之態樣。
例如，底側填充材料106可係一高度黏度材料，當固化時底側填充材料可提供對晶粒堆疊100之晶粒的結構支撐。在一些實施例中，底側填充材料106亦可提供用於晶粒堆疊100之熱耗散路徑。例如，底側填充材料106之熱傳導性可大於空氣。在一或多個封裝程序步驟期間可施加及形成底側填充材料106。例如，底側填充材料106可沿著複數個晶粒104之垂直側施配或施配於複數個晶粒104之垂直側上及施配至晶粒102之至少部分上，且經受使底側填充材料106能夠穿透及填充晶粒102、晶粒104間之空間的一或多個程序。例如，底側填充材料106可歸因於一毛細效應而填充晶粒102、晶粒104間之空間。可使用一後續熱步驟以固化底側填充材料106。
然而，在一些例項中，底側填充材料106可自晶粒102、晶粒104間之空間芯吸出(例如，滲透或流動)且匯聚於晶粒104之一基座處及晶粒102之至少一部分之頂上。底側填充材料106之芯吸及匯聚可導致形成底側材料106之一填充物110。例如，芯吸及匯聚(例如)填充物110之形成可發生於施加底側填充材料106與固化步驟之間。此芯吸及匯聚可歸因於底側填充材料106之低黏度，其可歸因於重力及表面張力而傾向於自晶粒102、晶粒104之間芯吸出。因而，當填充材料106開始自鄰近晶粒102、晶粒104之間芯吸時，填充物110可開始圍繞晶粒104之一或多者形成且形成於晶粒102之至少一部分上。在填充物110中之底側填充材料106之量可基於在處理期間存在或施配之底側填充材料106之一體積而自我限制。底側填充材料106存在之體積可部分基於晶粒堆疊之高度，例如，複數個晶粒104晶粒之一數目。例如，當填充物110開始形成且到達晶粒之間之空間(自該 等芯吸底側填充材料)時，自此等空間之芯吸減少或停止。對於更高晶粒數目疊(例如，8或12晶粒)之晶粒堆，芯吸及匯聚可更為明顯，此係因為可存在芯吸及匯聚之底側填充材料106之更大體積，且亦因為可存在介於形成填充物110與晶粒堆疊中之上晶粒之間的更大垂直距離，其可導致更大的過濾器。在一些實施例中，底側填充材料106之芯吸及匯聚可導致一或多個熱耗散及封裝顧慮。
一個顧慮可係形成於晶粒102、晶粒104之一或多個之間之空隙。例如，當底側填充材料106開始自晶粒104C及晶粒104D之間芯吸出時，底側填充材料106之芯吸可引起在晶粒104C與晶粒104D之間形成空隙108。基於晶粒堆疊100中之數目，可影響(例如，增加或減少)之空隙108之數目及尺寸(可與底側填充材料106之匯聚量相關)。例如，若晶粒堆疊100包含八個晶粒104，則在晶粒堆疊中之上晶粒之中間之底側填充材料106可引發較大的及/或愈來愈多空隙，而在填充物110中之底側填充材料106之量增加。空隙108可形成小於底側填充材料106保持之區域的在鄰近晶粒之間之熱傳送之區域，其可導致自晶粒堆疊100之整體熱耗散減少及/或在空隙108之下方或上方之晶粒104中形成熱點。此熱耗散減少可歸因於空隙之熱傳導性(例如，空氣之熱傳導性)小於底側填充材料106之熱傳導性，且進一步歸因於空隙108之邊界處的界面。此等空隙108可導致熱耗散減少及晶粒溫度增加。
上文顧慮亦可起因於晶粒堆疊100之高度。例如，若晶粒堆疊100對於底側材料106過高以至於無法被芯吸至在晶粒堆疊之頂晶粒(例如，晶粒104C及晶粒104D)之間的空間中，則晶粒之間的空隙可歸因於缺乏填充該等空間的底側填充材料。歸因於底側填充材料的表面張力不夠強以將底側 填充材料106拉至頂晶粒及接著拉至頂晶粒與其下方之晶粒之間的空間中，底側填充材料106可能無法芯吸至頂晶粒間之間的空間中。
一第二顧慮可係自晶粒102至包圍散熱器或熱傳送組件(諸如一保形封裝蓋罩，例如，蓋帽)的熱傳送減少。例如，填充物110可減少自填充物110下方之晶粒102之區域的熱傳送。自填充物110下方之區域的熱傳送減少可歸因於底側填充材料106之大體積與底側填充材料106之低熱傳導性的結合。因此，可導致自晶粒102之熱傳送減少。此外，底側填充材料106之填充物110亦可干擾其他封裝組件的放置。例如，一保形蓋罩(未展示)之放置可受到填充物110影響。例如，在一些實施例中，該保形蓋罩可自具有一高熱傳導性之一材料形成，且可經放置使得該蓋罩之一內部界面緊密接近(例如，50微米內)晶粒102之頂部及複數個晶粒104之側，以縮減需傳播熱以到達一熱擴散器之一距離。然而，若填充物110增加該保形蓋罩與晶粒102、晶粒104之間的距離，則增加需要傳播熱的距離，其可導致晶粒堆疊100的溫度增加。
在操作期間，歸因於晶粒102、晶粒104之各種電路的操作，晶粒堆疊100變熱。在一些例項中，熱點可係形成於晶粒堆疊100之一或多個晶粒中。例如，熱點可係發展於晶粒104A下方之晶粒102中。發展於晶粒104A下方之晶粒102中的熱點可額外限制自晶粒104A的熱傳送。為使熱耗散，發展於晶粒102中之熱可橫向地穿過晶粒102，且穿過底側填充材料106之填充物110而至一封裝之一熱耗散組件，諸如一熱擴散器(未展示)。然而，歸因於底側填充材料106之不佳熱傳導性，可減少熱之橫向傳播，其可導致晶粒堆疊100之增加的加熱。此外，發展於晶粒102中之熱可被傳播至一底層基板(未展示)，且向下流動及/或橫向流動至其他封裝組 件。在一些例項中，晶粒102及晶粒104A經歷之熱可大於其等之建議最大操作溫度。
例如，對於限制匯聚及改良熱擴散之一潛在解決方案可包含用於提供至一封裝蓋罩之一熱路徑之底側填充材料106之一阻障。例如，該阻障可經形成圍繞晶粒104之側，且可形成對底側填充材料106之芯吸或過度芯吸之一堤壩。因而，該阻障可消除或減少底側填充材料106之芯吸及匯聚的量。此外，因為該阻障可密切接觸或緊密接近晶粒102、晶粒104，所以可改良晶粒102、晶粒104的熱耗散，而可改良晶粒堆疊100之整體熱耗散及熱效能。
圖2係根據本發明之實施例之一經封裝晶粒堆疊200之一平面圖之一實例性說明圖。經封裝晶粒堆疊200包含一基板202、一晶粒204、複數個晶粒206、一或多個熱擴散器208，及一或多個阻障210。圖3中所描繪之組件的尺寸未按比例繪製，且僅為圖解闡釋目的。為了清楚起見，經封裝晶粒堆疊200之呈現省略一些封裝組件。例如，圖2中未展示一蓋罩、底部填充材料，及一熱界面材料，使得明確展示基板202、晶粒204、複數個晶粒206、一或多個熱擴散器208，與一或多個阻障210的關係。熱擴散器208及阻障210可提供用於一底側填充材料之一堤壩，諸如圖1之底側填充材料106。熱擴散器208及阻障210可進一步提供自經封裝晶粒堆疊200至一蓋罩(未展示)之一增強熱傳送路徑。
晶粒204可係用於複數個晶粒206之一邏輯晶粒。複數個晶粒206可包含一或多個記憶體晶粒，例如，四個、八個、或十二個記憶體晶粒。此外，類似於晶粒102、晶粒106，可經機械地且電氣地耦合至晶粒204及晶粒206。例如，可藉由金屬接合電氣地且機械地耦合至晶粒204及複數個 晶粒206。該等金屬接合可引起晶粒分離，例如，可使用一底側填充材料(未展示)來填充晶粒之間的空間。在一些實施例中，晶粒204可大於複數個晶粒206之各者。例如，晶粒204可在一個、兩個、三個或四個方向延伸超過複數個晶粒206，使得晶粒204之一部分或一區域被暴露且未被複數個晶粒206覆蓋。延伸超過複數個晶粒206之晶粒204的部分於本文中可稱為一門廊212。
熱擴散器208可形成於晶粒204之經暴露部分上方，例如門廊212，且自金屬或具有一相對高熱傳導性之非金屬材料(諸如銅)形成。例如，在25℃，銅之導熱率為~395W/mK。在一些實施例中，熱擴散器208可自導線之一堆疊形成，諸如圓導線或帶導線，將該等導線安置於彼此之頂上以形成晶粒204之經暴露部分上方之一結構且緊挨複數個晶粒206。例如，一導線層可形成於晶粒204之門廊212上方，其中形成後續導線層以積累熱擴散器208至一所欲高度。在一些實施例中，所欲高度可與複數個晶粒206之頂部之高度相稱。在一些實施例中，熱擴散器208可接合至基板202，其可已塗覆有一金屬層以促進接合。熱擴散器208可提供至經封裝晶粒堆疊200的一增強熱路徑。例如，熱擴散器208可提供自晶粒204之門廊212至一封裝蓋罩(未展示)之一熱路徑。
阻障210可自金屬或具有一相對高熱傳導性之一非金屬材料形成。例如，阻障210可自導線(諸如圓導線或帶導線)形成。阻障210可提供經封裝晶粒堆疊200之增強熱耗散。例如，阻障210可增強用於產生於至少晶粒204中之熱之熱傳送路徑。該增強熱傳送路徑可提供自基板202至一封裝蓋罩(未展示)之一熱傳送路徑。在一些實施例中，自基板202至阻障210之熱傳播可源於晶粒204內。例如，來自晶粒204之熱可在通過基板202傳播 至阻障210之前向下傳播至基板202中。
此外，熱擴散器208及阻障210可充當用於在封裝程序期間施加之底側填充材料之一堤壩。例如，在晶粒堆疊200(例如，晶粒204及複數個晶粒206)之封裝期間，熱擴散器208可形成於晶粒204之經暴露區域(例如，一門廊區域諸如門廊212)上方，且緊挨或鄰接複數個晶粒206，且在施加底側填充材料之前阻障210可鄰接複數個晶粒206。以此方式，熱擴散器208及阻障210可預防或減少自晶粒204與複數個晶粒206之間之空間芯吸出且匯聚圍繞晶粒204之部分上及基板202上之基座之底側填充材料之一量。
在一封裝程序期間，可在形成晶粒之後及形成或安置熱擴散器208及阻障210之後，將底側填充材料施加至晶粒堆疊200。在施加該底側填充材料之前，藉由圍繞複數個晶粒206安置熱擴散器208及阻障210，可減少或消除該底側填充材料之芯吸及匯聚。例如可圍繞複數個晶粒206之邊緣施加該底側填充材料，使得該底側填充材料可容納於熱擴散器208及阻障210內。具有該底側填充材料之晶粒堆疊200接著可經受一熱程序，使得該底側填充材料固化(例如，硬化)。經固化底側填充材料可提供對晶粒堆疊的結構完整性，且亦可略微增強熱傳送，此係因為經固化底側填充材料可與晶粒堆疊接觸，且因為經固化底側填充材料係比空氣更好之一熱導體。圖2展示在熱擴散器與阻障210之間之空隙，例如，熱擴散器與阻障未結合，但此態樣係非限制性的且其他實施例可包含以圍繞複數個晶粒堆疊之一連續環圈而形成之金屬導線，例如，形成熱擴散器208及阻障210之導線之連續環圈。
圖3A至圖3D係根據本發明之一實施例之一經封裝晶粒堆疊300之側 視圖及橫截面圖之一實例性說明圖。圖3A至圖3D中所展示之實例性說明圖省略一些封裝組件以不模糊本文所揭示之各種特徵且促進本發明之清楚。例如，省略一封裝蓋罩、一底側填充材料及一熱界面材料以不模糊本發明之態樣。經封裝晶粒堆疊300可係圖2中所展示之一經封裝晶粒堆疊200之一實例。圖3A至圖3D之經封裝晶粒堆疊300包含一基板302、一晶粒304及複數個晶粒306及一熱擴散器308。熱擴散器308可提供自晶粒304及複數個晶粒306之一增強熱傳送路徑，及至底側填充芯吸及匯聚之一堤壩，如圖1中所討論。
圖3A係沿著圖2中所展示之方向觀看之經封裝晶粒堆疊300之一側視圖。基板302可係一封裝基板，且可自數層有機材料(例如纖維玻璃)及金屬(例如銅)形成。可形成有機材料及銅之層以提供自基板302之一底側至基板之一頂側的導電路徑，例如，其中可將晶粒304接合至基板302之頂側。基板302之底側可包含(例如)允許接合經封裝晶粒堆疊300至一電路板及用於一主機系統與經封裝晶粒堆疊300之間之通信路徑之金屬接合墊。
例如，晶粒304可係一邏輯晶粒或一系統單晶片，且可接合至在晶粒304之一底側處之基板302之頂側。在晶粒304之一頂側上，可安置複數個晶粒306。可使用一壓縮接合程序將複數個晶粒306之一底部晶粒接合至晶粒304之頂側以形成耦合晶粒之金屬接合。可使用一類似程序接合晶粒之剩餘部分。複數個晶粒306可係記憶體晶粒、揮發性記憶體、非揮發性記憶體或其等之組合，且可透過具有晶粒304之TSV傳送。
晶粒304可在一側、兩側、三側或四側上延伸超過複數個晶粒306。因而，延伸超過晶粒306之晶粒304之區域可暴露於其頂側上。僅為了圖解闡釋目的，圖3A展示僅一側。延伸超過晶粒306晶粒304之區域或部分 可稱為一門廊區域。在一些實施例中，在晶粒304執行操作時，該門廊區域會產生需耗散之熱。如上文所討論，若底側填充材料匯聚至該門廊區域上，則熱耗散會受阻。形成於門廊區域上方且可與該門廊區域接觸之熱擴散器308可提供一增強熱傳送路徑及/或對該門廊區域上之底側填充材料匯聚之一堤壩。
熱擴散器308可自若干圓金屬導線(例如銅)層形成，其可在導線之兩端部處接合至基板302。例如，熱擴散器308之一第一層(諸如308A)可在一端部處經接合至基板302處、向上且在晶粒304之門廊區域上方延伸，接著在晶粒304之另一側上經接合至基板302。可針對額外導線重複該等步驟以形成各層，諸如層308A、308B及308C，且數層可形成於彼此之頂部上，使得熱擴散器308之高度可近似於複數個晶粒306之頂部之高度。儘管圖3A僅展示三個層且熱擴散器308在晶粒306之頂部下方，但是所展示組件之相對數目及尺寸無限制且僅為圖解闡釋目的而展示。
圖3B展示沿著圖2中所展示之線A’-A”切割之經封裝晶粒堆疊300之一橫截面圖。圖3B之橫截面圖展示熱擴散器308之形成及如何將熱擴散器308之個別導線安置於門廊區域(例如，晶粒304之一門廊312)上方且相對於其他導線之一實例性配置。形成熱擴散器308之導線可形成於門廊之上方。在一些實施例中，熱擴散器308可鄰接複數個晶粒306之側。在一些實施例中，熱擴散器308可與複數個晶粒306相距50微米至200微米，例如在複數個晶粒306之間形成。熱擴散器308可限制自複數個晶粒306之間芯吸出且匯聚在晶粒304之門廊區域上之底側填充材料(未展示)之一量。
圖3C係沿著圖2中所展示之方向B觀看之經封裝晶粒堆疊300之一側視圖。圖3C之視圖展示基板302、阻障310，及晶粒306。在圖3C中不存 在阻障310下方之晶粒304的部分。因而，阻障310可係形成於基板302上。例如，層310A最初可係形成於基板302上。層310A可自圓金屬導線(例如銅)形成，其在沿著基板302之表面之一部分延伸之導線之一長度之一端部處經接合至基板302，接著在另一端部處經接合。在一些實施例中，第一層310A可延伸晶粒304之長度。一第二層(諸如層310B)可係形成於第一層310A上方，及等等，直至已形成阻障310之整體層。阻障310可提供對經安置於晶粒堆疊300之鄰近晶粒之間之底側填充材料(未展示)之一堤壩，且進一步可提供自基板至一封裝蓋罩(未展示)之一增強熱傳送路徑。
圖3D展示圖2中展示之沿著線B’-B”切割之經封裝晶粒堆疊300之一橫截面圖。圖3D之橫截面圖展示阻障310之形成及阻障310之個別導線之一實例性配置。形成阻障310之導線可係形成於基板上。在一些實施例中，可定位阻障310以鄰接晶粒堆疊300之側。在一些實施例中，例如，阻障310可與晶粒304及複數個晶粒306相距50微米至200微米。阻障310可限制自複數個晶粒堆疊300芯吸出且匯聚在基板302上之底側填充材料(未展示)之量。
經封裝晶粒堆疊300可受益於熱擴散器308及阻障310。例如，熱擴散器308及阻障310可藉由提供自晶粒304及基板302至一封裝蓋罩之一熱傳送路徑來增強經封裝晶粒堆疊300之熱耗散。此外，熱擴散器308及阻障310可減少匯聚於晶粒304及基板302上之底側填充材料之量。
圖4A至圖4D係根據本發明之一實施例之經封裝晶粒堆疊400之側視圖及橫截面圖之一實例性說明圖。圖4A至圖4D中所展示之實例性說明圖省略一些封裝組件，以不模糊本文所揭示之各種特徵，且以促進本發明之 清楚。例如，可省略一封裝蓋罩、一底側填充材料及一熱界面材料，以不模糊本發明之樣態。經封裝晶粒堆疊400可係圖2中所展示之一經封裝晶粒堆疊200之一實例。圖4A至圖4D之經封裝晶粒堆疊400包含一基板402、一晶粒404及複數個晶粒406、一熱擴散器408，及一阻障410。熱擴散器408及阻障410可共同地提供自晶粒404及複數個晶粒406之一增強熱傳送路徑，及對底側填充材料芯吸及匯聚之一堤壩，如圖1中所討論。
圖4A至圖4D中所展示之組件可類似於關於圖3A至圖3D所討論之此等組件。因而，為了簡明起見，省略一詳細描述。例如，省略基板402、晶粒404，及複數個晶粒404。
圖4A係沿著圖2中所展示之方向A觀看之經封裝晶粒堆疊300之一側視圖。熱擴散器408係由(例如)銅製成之平坦金屬導線(例如，帶導線)形成。該帶導線可在兩端部處被接合至基板402。例如，熱擴散器408之一第一層(諸如408A)可在一端部處被接合至基板402，向上且在晶粒404之門廊區域上方延伸，且接著在晶粒404之另一側上被接合至基板402。可針對額外導線重複該等步驟以形成各層，諸如層408A、層408B、及層408C，且數層可係形成於彼此之頂部上，使得熱擴散器408之高度可近似於複數個晶粒406之頂部的高度。儘管圖4A僅展示三個層，且熱擴散器408在晶粒406的頂部下方，但是所展示之組件的相對數目及尺寸並無限制，且僅為圖解闡釋目的。
圖4B展示沿著圖2中所展示之線A’-A”切割之經封裝晶粒堆疊400之一橫截面圖。圖4B之橫截面圖展示熱擴散器408之形成及可如何將熱擴散器408之個別導線安置於晶粒404之一門廊412上方且相對於其他導線之一實例性配置。形成熱擴散器408之導線可係形成於門廊之上方。在一些實 施例中，熱擴散器408可鄰接複數個晶粒406之側。在一些實施例中，例如，熱擴散器408可與複數個晶粒406相距50微米至200微米。熱擴散器408可限制自複數個晶粒406之間芯吸出且匯聚在晶粒404之門廊區域上之底側填充材料(未展示)之量。
圖4C係沿著圖2中所展示之方向B觀看之經封裝晶粒堆疊400之一側視圖。圖4C之視圖展示基板402、阻障410，及晶粒406。在圖4C中不存在阻障410下方之晶粒404的部分。因而，阻障410可係形成於基板402上。例如，層410A最初可係形成於基板402上。層410A可自(例如)由銅製成之平坦金屬導線(例如，帶導線)所形成。第一層410A可在沿著基板402之表面之一部分延伸之導線之一長度之一端部處經接合至基板402，接著在另一端部處經接合。在一些實施例中，第一層410A可延伸晶粒410之長度。一第二層(諸如層410B)可係形成於第一層410A上方，及等等，直至形成阻障410之所有層。阻障410可提供對經安置於晶粒堆疊400之鄰近晶粒之間之底側填充材料(未展示)之一堤壩，且進一步可提供自基板402至一封裝蓋罩(未展示)之一增強熱傳送路徑。
圖4D展示沿著圖2中所展示之線B’-B”切割之經封裝晶粒堆疊400之一橫截面圖。圖4D展示之橫截面圖展示阻障410之形成及如何配置阻障410之個別導線之一實例。將晶粒404之邊緣與晶粒406近似對準。形成阻障410之導線可形成於基板上。在一些實施例中，阻障410可鄰接晶粒404及複數個晶粒406。在一些實施例中，例如，阻障410可與晶粒404及複數個晶粒406相距50微米至200微米。阻障410基於其對晶粒堆疊400的鄰近度而可限制自複數個晶粒堆疊400之間芯吸出且匯聚在基板402上的底側填充材料(未展示)之一量。
經封裝晶粒堆疊400可受益於熱擴散器408及阻障410。例如，熱擴散器408及阻障410可藉由提供自晶粒404及基板402至一封裝蓋罩之一熱傳送路徑而增強經封裝晶粒堆疊400之熱耗散。此外，熱擴散器408及阻障410可減少匯聚在晶粒404及基板402上之底側填充材料之一量。
圖5係根據本發明之一經封裝晶粒堆疊500之一實例性說明圖。經封裝晶粒堆疊500可包含一基板502、一晶粒504、複數個晶粒506及一熱擴散器508。圖5中所展示之許多元件類似於先前所討論元件，且因而為簡潔起見將詳細討論。例如，基板502及複數個晶粒506可類似於關於圖2所討論之組件，諸如基板202、晶粒204及複數個晶粒206。關於圖5，熱擴散器508可圍繞複數個晶粒506安置且可安置於晶粒504之門廊區域510上。熱擴散器508可提供至至少晶粒504之一增強熱耗散路徑，且可進一步提供用於經封裝晶粒堆疊500之一底側填充材料阻障。
熱擴散器508可自形成為圍繞複數個晶粒506之一環圈的導線之一連續長度形成。熱擴散器508可自圓導線或帶導線形成。在一些實施例中，導線可係銅導線，但可以其他方式使用其他導線。該連續環圈可安放在在至少一個方向延伸超過複數個晶粒506之門廊510上(例如，藉由門廊510支撐該連續環圈)。圖5展示在兩個方向(例如上及下)延伸超過複數個晶粒506之門廊510，但該門廊亦可在三個或四個方向中延伸超過複數個晶粒506。在一些實施例中，雖然使導線成環圈地圍繞複數個晶粒206，但是導線可經分層使得熱擴散器508之一高度與複數個晶粒506之高度相稱。此外，熱擴散器508可提供對包含於經封裝晶粒堆疊500中之底側填充材料的一堤壩。例如，可在將一底側填充材料配置於晶粒504及複數個晶粒506之間之空間中之前形成熱擴散器508，使得熱擴散器508限制芯吸且匯 聚在門廊510上且圍繞複數個晶粒506之一基座之底側填充材料(未展示)之一量。可藉由所屬技術領域中已知之任何手段使熱擴散器508成環圈地圍繞複數個晶粒506，且形成導線之環圈之方法係本發明之非限制性態樣。
基板502可包含提供形成熱擴散器508之導線之一接合位點之一接合位點512。在非限制性實例中，可將一導線接合至接合位點512，且接著該導線可成環圈地圍繞複數個晶粒506以形成熱擴散器508。一旦形成熱擴散器508，例如，導線已成環圈地圍繞複數個晶粒506達所欲次數，可將該導線接合至接合位點512以完成該環圈及緊固該導線之另一端部。接合位點512可自一或多種金屬形成且端部表面可係金。
熱擴散器508可以各種方式形成。例如，可將用於形成熱擴散器508之導線保持靜止，同時使基板502(包含晶粒504及複數個晶粒506)自旋以形成導線之環圈。可藉由在此一實施例中，夾具或一真空夾盤固持基板。另一實例可包含使基板502(包含晶粒504及複數個晶粒506)靜止保持，同時例如一導線接合機器使導線成環圈地圍繞複數個晶粒506以形成熱擴散器508。
圖6係根據本發明之一實施例之一經封裝晶粒堆疊600之一實例性說明圖。經封裝晶粒堆疊600可包含一基板602、一晶粒604、複數個晶粒606、一或多個熱擴散器608及一或多個阻障610、一底側填充材料612、一熱界面材料(TIM)614、一黏著劑616及一蓋罩618。在一些實施例中，經封裝晶粒堆疊600可係一記憶體裝置，但裝置之類型係本發明之一非限制性態樣。一或多個熱擴散器608及一或多個阻障610可透過減少或消除底側填充材料612匯聚而增強經封裝晶粒堆疊600之熱效能，且提供用於晶粒堆疊600之一增強熱路徑。
基板602可係用於半導體封裝之一基板。基板602可自有機材料(例如，樹脂、玻璃纖維等等)之組合所形成，且可係非非導電的。在一些實施例中，基板602可包含電跡線之多層及用於電跡線之各種層之間之電連接之導通孔，其可終止於用於電耦合至晶粒604之一或多個接點(未展示)處。蓋罩618可係用於經封裝晶粒堆疊600之一蓋且可圍封經封裝晶粒堆疊600之剩餘組件。例如，可藉由黏著劑616將蓋罩618附接至基板602。在一些實施例中，蓋罩618可促進熱耗散至包圍區域中或至一或多個散熱器(未展示)。
TIM 614可形成於複數個晶粒606之頂晶粒、晶粒604之暴露區域、熱擴散器608及阻障610及蓋罩618之間。可包含TIM 614以促進將熱自晶粒堆疊600傳送至蓋罩618，且亦可促進將蓋罩618安裝(例如，附接)至經封裝晶粒堆疊600之其他組件。TIM 614亦可提供對晶粒堆疊600的額外機械支撐。TIM 614可係可包含或不可包含金屬填充物(諸如銦或金)的環氧樹脂材料，可包含環氧樹脂材料以增強熱傳導。TIM 614之厚度可自20微米至50微米，其可取決於製造程序及/或封裝程序中之正常變化。
在一非限制性實例中，複數個晶粒606之各者可係一記憶體晶粒，諸如非揮發性記憶體晶粒或揮發性記憶體晶粒。晶粒604可係一界面晶粒或一邏輯晶粒。可藉由導通孔互連件(未展示)連接包含複數個晶粒206及晶粒204之晶粒堆疊，導通孔互連件可係用於在晶粒堆疊內傳播之命令及/或資料信號之一共同匯流排。可由一主機在外部地提供該命令及資料信號至晶粒之堆疊，且可作出回應而將資料提供至主機。此外，晶粒604可接收來自一或多個外部組件之資料及命令信號，且作出回應而將資料/命令信號提供至複數個晶粒606之一目標晶粒606。可將導通孔互連件耦合至形 成於晶粒602、晶粒604之各者之一頂側及/或一底側上之一或多個接合墊(未展示)。此外，該等接合墊可係用於形成經封裝晶粒堆疊600之鄰近晶粒之間之金屬接合之位置，類似於上文參考圖1所討論之金屬接合。
晶粒604可係經封裝晶粒堆疊600之一底部晶粒，且可支撐複數個晶粒606。此外，晶粒604、晶粒606之各者可與至少部分歸因於耦合晶粒之金屬接合之一鄰近晶粒分離。可使用一底側填充材料612填充鄰近晶粒之間之空間。如上文所描述，在具有底側填充材料612之間之填充間距可提供結構支撐至經封裝晶粒堆疊600，且亦可提供熱耗散。
描述於圖2至圖6中之晶粒堆疊僅為圖解闡釋目的且並非限制。在堆疊中之晶粒之數目中之所有變化及在堆疊中之晶粒之類型在本發明之範疇內。例如，可將一中介層晶粒插入於一晶粒與複數個晶粒606之底部晶粒之間，例如，中介層晶粒可提供進一步結構穩定性及熱增強。
從前述內容將暸解，儘管出於圖解之目的已在本文中描述本發明之特定實施例，但可在不脫離本發明之精神及範疇之情況下作出各種修改。因此，本發明除受到隨附申請專利範圍之限制以外不受任何限制。

Claims (20)

  1. 一種用於熱擴散之設備，其包括：複數個晶粒，其等在一堆疊中；一底部晶粒，其支撐該複數個晶粒，其中該底部晶粒之一部分延伸超過該複數個晶粒且經暴露於該底部晶粒之一頂表面處；一阻障，其係沿著該複數個晶粒及該底部晶粒安置；及一熱擴散器，其係安置於該底部晶粒之該頂表面之上方，且係沿著該複數個晶粒安置。
  2. 如請求項1之設備，其中該熱擴散器之端部係形成於一基板上。
  3. 如請求項1之設備，其中該阻障係由一基板支撐。
  4. 如請求項1之設備，其中該熱擴散器係自配置於一堆疊中之複數導線層形成。
  5. 如請求項4之設備，其中該導線係圓導線。
  6. 如請求項4之設備，其中該導線係帶導線。
  7. 如請求項1之設備，其中該阻障係自經形成於一堆疊中之複數個導線層形成。
  8. 如請求項7之設備，其中該導線係圓導線。
  9. 如請求項7之設備，其中該導線係帶導線。
  10. 一種用於熱擴散之設備，其包括：一第一晶粒；複數個第二晶粒，其中該第一晶粒及該複數個第二晶粒係配置於一堆疊中，使得該第一晶粒支撐該複數個第二晶粒；一阻障，其係形成於一基板上，且係沿著該第一晶粒及該複數個第二晶粒安置；一熱擴散器，其係形成於該第一晶粒之至少一部分上且鄰近於該複數個第二晶粒，其中該熱擴散器及該阻障經結構設計以限制自該複數個第二晶粒之間的空間芯吸(wicking)底側填充材料的量。
  11. 如請求項10之設備，其中該第一晶粒包括一邏輯晶粒，且該複數個第二晶粒包括複數個記憶體晶粒。
  12. 如請求項10之設備，進一步包括支撐該第一晶粒、該熱擴散器之端部，及該阻障之一基板，及經耦合至該基板且經結構設計以圍封該第一晶粒、該複數個第二晶粒、該熱擴散器及該阻障之一蓋罩。
  13. 如請求項11之設備，其中該熱擴散器及該阻障係自複數個導線形成。
  14. 如請求項13之設備，其中該熱擴散器及該阻障係自經安置於該複數個第二晶粒周圍之導線之一連續長度形成。
  15. 如請求項13之設備，其中該熱擴散器及該阻障在高度上係與該複數個第二晶粒之一頂相稱。
  16. 一種用於熱擴散之設備，其包括：複數個第一晶粒，其等經配置於一堆疊中；一第二晶粒，其經耦合至該複數個第一晶粒，其中該第二晶粒之第一部分及第二部分延伸超過該複數個第一晶粒，且其中該第二晶粒之第三部分及第四部分之邊緣係與該複數個第一晶粒之邊緣近似對準；一第一阻障及一第二阻障，各阻障經安置成緊密接近於該複數個第一晶粒之各者之各自邊緣及該第二晶粒之第三部分及第四部分之各自邊緣；及一第一熱擴散器及一第二熱擴散器，其等係分別形成於該第二晶粒之第一部分及第二部分上方，且緊密接近於該複數個第一晶粒之各自邊緣。
  17. 如請求項16之設備，其中該第二晶粒、第一阻障及第二阻障，以及 該第一熱擴散器與該第二熱擴散器之部分係形成於一基板上。
  18. 如請求項17之設備，其中將該第一阻障及該第二阻障之端部以及該第一熱擴散器及該第二熱擴散器之端部接合至該基板。
  19. 如請求項16之設備，其中該第一熱擴散器及該第二熱擴散器以及該第一阻障及該第二阻障係自複數個導線層形成。
  20. 如請求項19之設備，其中該第一阻障及該第二阻障以及該第一熱擴散器及該第二熱擴散器在高度上係與經配置於一堆疊中之該複數個第一晶粒之一頂相稱。
TW106105192A 2016-02-17 2017-02-17 用於經封裝半導體晶粒之內部熱擴散之設備及方法 TWI628760B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/046,078 2016-02-17
US15/046,078 US11329026B2 (en) 2016-02-17 2016-02-17 Apparatuses and methods for internal heat spreading for packaged semiconductor die

Publications (2)

Publication Number Publication Date
TW201735292A TW201735292A (zh) 2017-10-01
TWI628760B true TWI628760B (zh) 2018-07-01

Family

ID=59562259

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106105192A TWI628760B (zh) 2016-02-17 2017-02-17 用於經封裝半導體晶粒之內部熱擴散之設備及方法

Country Status (7)

Country Link
US (1) US11329026B2 (zh)
EP (1) EP3417480A4 (zh)
JP (1) JP6884791B2 (zh)
KR (1) KR102284598B1 (zh)
CN (1) CN108701664B (zh)
TW (1) TWI628760B (zh)
WO (1) WO2017142755A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074633B2 (en) * 2016-11-08 2018-09-11 Micron Technology, Inc. Semiconductor die assemblies having molded underfill structures and related technology
US10622282B2 (en) * 2017-07-28 2020-04-14 Qualcomm Incorporated Systems and methods for cooling an electronic device
US10748874B2 (en) 2018-10-24 2020-08-18 Micron Technology, Inc. Power and temperature management for functional blocks implemented by a 3D stacked integrated circuit
KR102661833B1 (ko) 2019-04-17 2024-05-02 삼성전자주식회사 반도체 패키지
CN114787990A (zh) * 2019-12-16 2022-07-22 华为技术有限公司 芯片封装及其制作方法
US11915991B2 (en) * 2021-03-26 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having first heat spreader and second heat spreader and manufacturing method thereof
US11984378B2 (en) * 2021-05-13 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure and method for forming the same
CN117276205B (zh) * 2023-09-14 2024-04-30 北京升宇科技有限公司 一种结温公差小的高可靠集成电路封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201314848A (zh) * 2011-09-19 2013-04-01 Advanced Semiconductor Eng 具有散熱結構之半導體封裝及其製造方法
TW201426958A (zh) * 2012-12-19 2014-07-01 Advanced Semiconductor Eng 堆疊式封裝件與其製造方法
TW201503315A (zh) * 2013-07-01 2015-01-16 Powertech Technology Inc 散熱型覆晶封裝構造
TW201519404A (zh) * 2013-11-14 2015-05-16 Taiwan Semiconductor Mfg Co Ltd 三維積體電路結構及其製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233474A (ja) 1997-02-19 1998-09-02 Hitachi Metals Ltd ヒートスプレッダおよびこれを用いた半導体装置ならびにヒートスプレッダの製造方法
US7215018B2 (en) * 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
KR100777926B1 (ko) 2006-08-29 2007-11-21 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
TW200820401A (en) 2006-10-23 2008-05-01 Via Tech Inc Chip package and manufacturing method thereof
JP2008235783A (ja) 2007-03-23 2008-10-02 Kyocera Corp 電子装置
US8030761B2 (en) 2007-05-23 2011-10-04 United Test And Assembly Center Ltd. Mold design and semiconductor package
CA2676495C (en) 2009-08-24 2014-04-08 Ibm Canada Limited - Ibm Canada Limitee Mechanical barrier element for improved thermal reliability of electronic components
KR101394205B1 (ko) * 2010-06-09 2014-05-14 에스케이하이닉스 주식회사 반도체 패키지
US8587111B2 (en) 2010-07-05 2013-11-19 Mosaid Technologies Incorporated Multi-chip package with thermal frame and method of assembling
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR101715761B1 (ko) 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8796829B2 (en) 2012-09-21 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
US9082743B2 (en) 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US9287240B2 (en) 2013-12-13 2016-03-15 Micron Technology, Inc. Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
KR102245003B1 (ko) * 2014-06-27 2021-04-28 삼성전자주식회사 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
US9691746B2 (en) * 2014-07-14 2017-06-27 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
US20160049383A1 (en) 2014-08-12 2016-02-18 Invensas Corporation Device and method for an integrated ultra-high-density device
CN107004674B (zh) * 2014-10-24 2018-09-07 Abb瑞士股份有限公司 半导体模块以及半导体模块的叠层布置
US9768149B2 (en) 2015-05-19 2017-09-19 Micron Technology, Inc. Semiconductor device assembly with heat transfer structure formed from semiconductor material
US10068875B2 (en) 2015-10-22 2018-09-04 Micron Technology, Inc. Apparatuses and methods for heat transfer from packaged semiconductor die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201314848A (zh) * 2011-09-19 2013-04-01 Advanced Semiconductor Eng 具有散熱結構之半導體封裝及其製造方法
TW201426958A (zh) * 2012-12-19 2014-07-01 Advanced Semiconductor Eng 堆疊式封裝件與其製造方法
TW201503315A (zh) * 2013-07-01 2015-01-16 Powertech Technology Inc 散熱型覆晶封裝構造
TW201519404A (zh) * 2013-11-14 2015-05-16 Taiwan Semiconductor Mfg Co Ltd 三維積體電路結構及其製造方法

Also Published As

Publication number Publication date
TW201735292A (zh) 2017-10-01
CN108701664B (zh) 2022-02-22
JP2019506003A (ja) 2019-02-28
US11329026B2 (en) 2022-05-10
WO2017142755A1 (en) 2017-08-24
US20170236804A1 (en) 2017-08-17
KR102284598B1 (ko) 2021-08-04
EP3417480A1 (en) 2018-12-26
CN108701664A (zh) 2018-10-23
EP3417480A4 (en) 2019-10-23
JP6884791B2 (ja) 2021-06-09
KR20180105725A (ko) 2018-09-28

Similar Documents

Publication Publication Date Title
TWI628760B (zh) 用於經封裝半導體晶粒之內部熱擴散之設備及方法
TWI582920B (zh) 半導體封裝以及其之製造方法
CN103715150B (zh) 芯片帽及戴有芯片帽的倒装芯片封装
TWI576969B (zh) 翹曲控制結構、翹曲控制圖案及半導體封裝
TWI749212B (zh) 半導體元件封裝及半導體裝置
TWI757587B (zh) 半導體裝置
KR20190045374A (ko) 고효율 열 경로 및 몰딩된 언더필을 구비한 적층형 반도체 다이 조립체
US20080093733A1 (en) Chip package and manufacturing method thereof
US8372692B2 (en) Method of stacking flip-chip on wire-bonded chip
KR102505853B1 (ko) 반도체 패키지
TW201201329A (en) Thermally enhanced electronic package and method of manufacturing the same
US20220157692A1 (en) Package structures
TWI764316B (zh) 半導體結構及其製造方法
TW201812932A (zh) 電子封裝件及其製法
JP2019068046A (ja) 熱的に結合されたパッケージ・オン・パッケージ半導体
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
US11658107B2 (en) Semiconductor package including an interposer and method of fabricating the same
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
US10068875B2 (en) Apparatuses and methods for heat transfer from packaged semiconductor die
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
US20120133039A1 (en) Semiconductor package with thermal via and method of fabrication
JP5078808B2 (ja) 半導体装置の製造方法
KR20080085441A (ko) 스택 패키지 및 그 제조방법
JP2007142105A (ja) 半導体装置および半導体装置の製造方法
TWI766540B (zh) 電子封裝件及其製法