JP6884791B2 - パッケージングされた半導体ダイの内部熱拡散のための装置 - Google Patents

パッケージングされた半導体ダイの内部熱拡散のための装置 Download PDF

Info

Publication number
JP6884791B2
JP6884791B2 JP2018543091A JP2018543091A JP6884791B2 JP 6884791 B2 JP6884791 B2 JP 6884791B2 JP 2018543091 A JP2018543091 A JP 2018543091A JP 2018543091 A JP2018543091 A JP 2018543091A JP 6884791 B2 JP6884791 B2 JP 6884791B2
Authority
JP
Japan
Prior art keywords
dies
die
heat spreader
barrier
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018543091A
Other languages
English (en)
Other versions
JP2019506003A (ja
Inventor
アール． ヘンブリー，デイビッド
アール． ヘンブリー，デイビッド
Original Assignee
マイクロン テクノロジー，インク．
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク．, マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2019506003A publication Critical patent/JP2019506003A/ja
Application granted granted Critical
Publication of JP6884791B2 publication Critical patent/JP6884791B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

エレクトロニクスの進化により、コンポーネント製造業者は、より優れた機能性とスピードを提供しながら、より小型のデバイスを開発することを強いられている。より小さなサイズと改善された戦略目標との組み合わせは、内部発熱の増加を導く可能性がある。発熱の増加は、例えば、より高い動作電力、単一のパッケージ内のダイの数の増加、および最小限の放熱を伴う込み合ったホストデバイスなどの様々な要因に起因し得る。コンポーネントが所望の性能を提供し続けるためには、さらなる熱をより速い速度で複数の層を介して放散させる必要がある。コンポーネント（およびコンポーネントを含むシステム）がより大きかった時には、さらなる熱の放熱は、コンポーネントの周囲の放熱バルク材料および／または気流のためにより容易に達成されていた可能性がある。しかしながら、現在、小型の高速デバイスおよび複数のダイを含むコンポーネントは、そのようなデバイス内で発生した熱を放熱するためのより高い熱伝導率の経路を提供するパッケージングから恩恵を受け得る。
例示的な装置が本明細書で開示される。例示的な装置は、積層された複数のダイを含み得る。底部のダイは、複数のダイを支持し得る。底部のダイの一部は、複数のダイを越えて延在してもよく、底部のダイの上面において露出されてもよい。例示的な装置はまた、複数のダイおよび底部のダイに沿って配置されたバリアを含み得る。例示的な装置は、底部のダイの上面を覆って、かつ、複数のダイに沿って配置されたヒートスプレッダをさらに含み得る。
別の例示的な装置は、スタック状に配置された複数の第１のダイを含み得る。例示的な装置はまた、複数の第１のダイに結合された第２のダイを含み得る。第２のダイの第１の部分および第２の部分は、複数の第１のダイを越えて延在してよい。第２のダイの第３の部分および第４の部分は、複数の第１のダイのエッジとほぼ整列していてよい。例示的な装置は、第２のダイの第３の部分および第４の部分のそれぞれのエッジおよび複数の第１のダイのそれぞれの各エッジに近接してそれぞれ配置された第１のバリアおよび第２のバリアも含み得る。例示的な装置は、第２のダイの第１の部分および第２の部分のそれぞれの上に、かつ複数の第１のダイのそれぞれのエッジに近接して形成された第１のヒートスプレッダおよび第２のヒートスプレッダをさらに含み得る。
ダイスタックの例示的な図である。 本開示の一実施形態に係るパッケージされたダイスタックの平面図の例示的な図である。 本開示の一実施形態に係るパッケージされたダイスタックの側面図および断面図を例示する図である。 本開示の一実施形態に係るパッケージされたダイスタックの側面図および断面図を例示する図である。 本開示の一実施形態に係るパッケージされたダイスタックの側面図および断面図を例示する図である。 本開示の一実施形態に係るパッケージされたダイスタックの側面図および断面図を例示する図である。 本開示の一実施形態に係るパッケージされたダイスタックの側面図および断面図を例示する図である。 本開示の一実施形態に係るパッケージされたダイスタックの側面図および断面図を例示する図である。 本開示の一実施形態に係るパッケージされたダイスタックの側面図および断面図を例示する図である。 本開示の一実施形態に係るパッケージされたダイスタックの側面図および断面図を例示する図である。 本開示の実施形態に係るパッケージされたダイスタックの平面図を例示する図である。 本開示の一実施形態に係るパッケージされたダイスタックの例示的な図である。
パッケージされた半導体ダイのための内部熱拡散のための装置および方法が本明細書で開示される。特定の詳細は、本開示の実施形態の十分な理解を提供するために以下に記載される。しかしながら、本開示の実施形態がこれらの特定の詳細なしに実施され得ることは、当業者には明らかであろう。さらに、本明細書に記載される本開示の特定の実施形態は、例として提供され、本開示の範囲をこれらの特定の実施形態に限定するために使用されるべきではない。他の例では、周知の回路、制御信号、タイミングプロトコル、およびソフトウェア動作は、不必要に不明瞭に開示することを、避けるために詳細に示されていない。
半導体デバイスの熱管理は、ますます関心が高まっており、部分的には、デバイスサイズと電力消費の組み合わせに起因するものである。例えば、複数のインタフェースを含み得る一緒にパッケージングされた複数のダイなど（例えば、ダイスタック）、他の要因もまた、熱の懸念に寄与し得、これは熱除去の欠陥に寄与し得る。高い動作レベルでは、例えば、積層されたダイによって生成される全体の熱が増加することになり、積層されたダイが熱伝導に悪影響を及ぼし、ダイスタックの動作環境の温度を増加させ得る。例えば、積層されたダイは、パッケージの外表面に熱が到達して放散される前に、それを通して熱を移動させる必要があり得る複数のインタフェースに起因して、熱除去が難しい構成を示し得る。さらに、ダイのパッケージング処理および／またはパッケージングの材料に起因しても、熱除去は制限され得る。熱がダイスタックから効率的に除去されない場合、積層された１つまたは複数のダイは、それらの規定の最大動作温度の限界を超える温度に曝され得る。
加えて、パッケージング処理およびパッケージングの材料が、さらに放熱を悪くし得る。例えば、パッケージング処理に含まれる１つまたは複数の材料は、パッケージング処理の期間中、望ましい場所から望ましくない場所に移動（例えば、流出）し得る。１つまたは複数の材料の流出は、例えば、粘性などのそれらの材料の物理的特性に起因し得、また更には、パッケージされたダイスタック内の小さなフィーチャが誘発し得る毛管現象に起因し得る。１つまたは複数の材料は、また、比較的低い熱導体であるものとして特徴付けられ得る。それゆえ、望ましくない場所に流出する１つまたは複数の材料と、それらの材料の比較的低い熱伝導率との組み合わせが、パッケージングされた半導体ダイスタックの全体の放熱を低減し得る。
図１は、ダイスタック１００の例示的な図である。ダイスタック１００は、ダイ１０２および複数のダイ１０４を含む。図１に描かれたダイの数は、例示目的のみであり、任意の数のダイが本開示の範囲内に入る。説明目的で、ダイスタック１００はまた、アンダーフィル材料１０６を含み、アンダーフィル材料１０６は、１つまたは複数のパッケージング処理工程の期間中に形成されていてよい。ダイスタック１００は、パッケージされたダイスタックまたは部分的にパッケージされているダイスタックを表し得、ダイスタック１００は、パッケージされたダイスタックに関連する１つまたは複数の潜在的な問題を説明するために使用され得る。議論されることになる部分的にパッケージされたダイスタック１００の態様を不明瞭にしないために、追加のパッケージング材料は示されていない。追加のパッケージングの態様は、図２、図３、図４および／または図５に示され得、以下にさらに詳細に議論されるであろう。
ダイ１０２および複数のダイ１０４は、任意の半導体ダイであり得る。例えば、ダイ１０２はロジックダイであってよく、複数のダイ１０４は、揮発性メモリダイ、不揮発性メモリダイ、または、それらの組み合わせなどのデータを記憶するためのメモリ回路を有するメモリダイであってよい。ダイ１０２および複数のダイ１０４は、１つまたは複数の製造工程の期間中に形成された１つまたは複数の金属ボンド（図示せず）を介して、電気的および物理的に互いに結合され得る。１つまたは複数の製造工程は、半導体ダイの処理工程と、パッケージング製造工程との組み合わせであってよい。例えば、ダイ１０２，１０４のそれぞれは、ダイ１０２，１０４の上面および／または底面に形成された１つまたは複数のボンディングパッドサイトを有し得る。スタック内のダイが、上側および／または下側にある隣接するダイに結合され得るように、１つまたは複数のボンディングパッドサイト上に１つまたは複数の金属ボンドが形成される。いくつかの実施形態では、ダイ１０２，１０４は、ダイ１０２，１０４のそれぞれに形成されるシリコン貫通ビア（ＴＳＶ）によって電気的に結合され得る。金属ボンドが形成された後、ダイ１０２および１０４の各々は、約３０〜５０ミクロンだけ隣接するダイから分離され得、例えば、ダイ間に隙間が生じ得る。例えば、ボンドの形成後、ダイ１０２とダイ１０４Ａとの間の空間は、約３０ミクロンであり得る。ダイ１０２，１０４の各々の間の空間は、例えば、ダイスタック１００のダイを結合する金属ボンドのサイズに少なくとも部分的には起因し得る。しかしながら、空間が生じる原因および／または空間の寸法は、本開示の態様を限定するものではない。
アンダーフィル材料１０６は、硬化したときに、例えば、ダイスタック１００に構造的支持を提供し得る高粘度材料であり得る。いくつかの実施形態では、アンダーフィル材料１０６は、ダイスタック１００に放熱経路も提供し得る。アンダーフィル材料１０６の熱伝導率は、例えば、空気よりも大きくてよい。アンダーフィル材料１０６は、１つまたは複数のパッケージング処理工程の期間中に適用（塗布）され、形成され得る。例えば、アンダーフィル材料１０６は、複数のダイ１０４の垂直側面に沿って、またはその垂直側面の上に、並びに、その少なくとも一部は、ダイ１０２の上へと吐出され得、そして、アンダーフィル材料１０６が浸透し、ダイ１０２，１０４の間の空間を充填できるように１つまたは複数の処理に曝され得る。例えば、アンダーフィル材料１０６は、毛管効果によってダイ１０２，１０４の間の空間を充填し得る。後続の加熱工程は、アンダーフィル材料１０６を硬化させるために使用され得る。
しかしながら、アンダーフィル材料１０６は、場合によっては、ダイ１０２，１０４の間の空間からウィッキングして出てきて（wick out：毛管現象で出てきて）（例えば、染み出るまたは溢れ出る）、ダイ１０４の底部およびダイ１０２の少なくとも一部の上に蓄積（pool：プール）し得る。アンダーフィル材料１０６のウィッキング（wicking：毛管作用による移動）および蓄積は、アンダーフィル材料１０６のフィレット１１０の形成を導き得る。ウィッキングおよび蓄積（例えば、フィレット１１０の形成）は、例えば、アンダーフィル材料１０６の適用（application）と硬化工程との間に生じ得る。このウィッキングおよび蓄積は、アンダーフィル材料１０６の低粘度に起因し得、アンダーフィル材料１０６は、重力および表面張力によってダイ１０２，１０４の間からウィッキングして出てくる傾向があり得る。このように、アンダーフィル材料１０６が隣接するダイ１０２，１０４の間からウィッキングし始めると、フィレット１１０は、１つまたは複数のダイ１０４の周りに、およびダイ１０２の少なくとも一部の上に形成し始め得る。フィレット１１０内のアンダーフィル材料１０６の量は、処理の期間中に存在するまたは吐出されるアンダーフィル材料１０６の体積に基づいて自己制限され得る。存在するアンダーフィル材料１０６の体積は、一部分においては、ダイスタックの高さ（例えば、複数のダイ１０４内のダイの数）に基づき得る。例えば、フィレット１１０が形成し始め、アンダーフィル材料がウィッキングしているダイの間の空間に到達すると、それらの空間からのウィッキングが減少または停止し得る。例えば、８ダイまたは１２ダイなど、ダイの数がより多いダイスタックの場合、より大きい体積のアンダーフィル材料１０６がウィッキングおよび蓄積し得、また、形成するフィレット１１０と、ダイスタックの上方のダイとの間により大きな垂直距離があり得るので、ウィッキングおよび蓄積は、より顕著になり得、これは、より大きなフィルタを導き得る。アンダーフィル材料１０６のウィッキングおよび蓄積は、いくつかの実施形態では、放熱とパッケージングの１つまたは複数の懸念をもたらし得る。
１つの懸念は、１つまたは複数のダイ１０２，１０４の間に空洞が形成され得ることである。例えば、アンダーフィル材料１０６がダイ１０４Ｃと１０４Ｄとの間からウィッキングして出てきはじめると、アンダーフィル材料１０６のウィッキングは、ダイ１０４Ｃと１０４Ｄの間に空洞１０８の形成を引き起こし得る。空洞１０８の数およびサイズは、アンダーフィル材料１０６の蓄積量に関係し得、ダイスタック１００内のダイの数に基づいて、例えば増加するまたは減少するなど影響され得る。例えば、ダイスタック１００が８つのダイ１０４を含む場合、プール内のアンダーフィル材料１０６の量が増加する間に、ダイスタック内の上方のダイの間のアンダーフィル材料１０６は、より大きな、および／またはより多くの空洞を負担し得る。空洞１０８は、隣接するダイの間の熱伝達が、アンダーフィル材料１０６がとどまる領域よりも小さくなり得る領域を形成し得、これは、ダイスタック１００からの全体的な放熱の減少および／または空洞１０８の下部または上にあるダイ１０４内のホットスポットの形成を導き得る。この放熱の減少は、空洞の熱伝導率（例えば、空気の熱伝導率）がアンダーフィル材料１０６の熱伝導率よりも小さいことに起因し得、さらに空洞１０８の境界におけるインタフェースに起因し得る。これらの空洞１０８は、放熱の低減およびダイ温度の増加を導き得る。
この懸念は、ダイスタック１００の高さによっても引き起こされ得る。例えば、ダイスタックの上部のダイ（例えば、ダイ１０４Ｃとダイ１０４Ｄ）の間の空間へとウィッキングされるにはアンダーフィル材料１０６に対してダイスタック１００が高すぎる場合、ダイの間の空洞は、空間を充填するアンダーフィル材料の不足に起因し得る。アンダーフィル材料１０６は、アンダーフィル材料１０６の表面張力が、アンダーフィル材料１０６を上部ダイまで引き上げて、その後、上部のダイとその下のダイとの間の空間へと引くのに十分強くはないため、上部ダイの間の空間にウィッキングしない可能性がある。
第２の懸念は、例えば、キャップなどのコンフォーマルなパッケージングの蓋などの周囲のヒートシンクまたは熱伝達構成要素へのダイ１０２からの熱伝達の減少であり得る。例えば、プールは、プールの下にあるダイ１０２の領域からの熱伝達を低減し得る。プールの下の領域からの熱伝達の減少は、アンダーフィル材料１０６の熱伝導率が低いこととともに、アンダーフィル材料１０６の体積が大きいことに起因し得る。その結果、ダイ１０２からの熱伝達の減少が起こり得る。さらに、アンダーフィル材料１０６のプールは、他のパッケージング構成要素の配置を妨げることもあり得る。例えば、コンフォーマルな蓋（図示せず）の配置は、プールによって行なわれ得る。コンフォーマルな蓋は、いくつかの実施形態では、高い熱伝導率を有する材料から形成され得、蓋の内側表面は、熱が伝搬してヒートスプレッダに到達するようにするために必要となる距離を低減するために、ダイ１０２の最上部のごく近傍（例えば、５０ミクロン以内）に来るように、および、複数のダイ１０４の側面に来るように、配置され得る。しかしながら、プールが、コンフォーマルな蓋とダイ１０２，１０４との間の距離を増加させる場合、熱が伝播するために必要となる距離が増加し、ダイスタック１００の温度の上昇を導き得る。
動作中、ダイスタック１００は、ダイ１０２，１０４の様々な回路の動作に起因して発熱し得る。ある場合には、ホットスポットがダイスタック１００の１つまたは複数のダイに形成され得る。例えば、ホットスポットは、ダイ１０４Ａの下のダイ１０２に発生し得る。ダイ１０４Ａの下のダイ１０２の領域に発生するホットスポットは、ダイ１０４Ａからの熱伝達をさらに制限し得る。放熱のために、ダイ１０２内で発生した熱は、ダイ１０２を通って、およびアンダーフィル材料１０６のプールを通って、ヒートスプレッダ（図示せず）などのパッケージの放熱構成要素へと横方向に伝搬し得る。しかしながら、アンダーフィル材料１０６の熱伝導率が低いため、熱の横方向の伝播が低減され得、これはダイスタック１００の加熱の増加を導き得る。さらに、ダイ１０２内で発生した熱は、下にある基板（図示せず）に伝播し得、他のパッケージング構成要素に下方におよび／または横方向に流れ得る。ある場合には、ダイ１０２および１０４Ａが曝される熱は、それらのダイのそれぞれの推奨される最大動作温度よりも高くなり得る。
蓄積を制限し、熱拡散を改善するための潜在的な解決策は、例えば、アンダーフィル材料１０６に対するバリアを含むことであり得、バリアはパッケージングの蓋への熱の経路を提供する。バリアは、ダイ１０４の側面の周りに形成されてよく、例えば、アンダーフィル材料１０６のウィッキングまたは過剰ウィッキングに対するダムを形成し得る。このように、バリアは、アンダーフィル材料１０６のウィッキングおよび蓄積の量を省くまたは低減し得る。さらに、バリアがダイ１０２，１０４に密接または近接しているので、ダイ１０２，１０４の放熱が改善され得、これはダイスタック１００の全体的な放熱および熱性能を改善し得る。
図２は、本開示の一実施形態に係るパッケージされたダイスタック２００の平面図の例示的な図である。パッケージされたダイスタック２００は、基板２０２と、ダイ２０４と、複数のダイ２０６と、１つまたは複数のヒートスプレッダ２０８と、１つまたは複数のバリア２１０とを含む。図２に示された構成要素の寸法は、縮尺通りではなく、例示的な目的のみのものである。パッケージされたダイスタック２００の提示は、明確にするために、いくつかのパッケージングの構成要素を省略している。例えば、基板２０２、ダイ２０４、複数のダイ２０６、１つまたは複数のヒートスプレッダ２０８、および１つまたは複数のバリア２１０の関係が、明確に示されるように、例えば、蓋、アンダーフィル材料、および熱界面材料は、図２に示されていない。ヒートスプレッダ２０８およびバリア２１０は、図１のアンダーフィル材料１０６などのアンダーフィル材料に対するダムを提供し得る。ヒートスプレッダ２０８およびバリア２１０は、パッケージされたダイスタック２００から蓋（図示せず）への改善された熱伝達経路をさらに提供し得る。
ダイ２０４は、複数のダイ２０６に対するロジックダイであり得る。複数のダイ２０６は、１つまたは複数のメモリダイ（例えば、４、８、または１２のメモリダイ）を含み得る。さらに、ダイ２０４および２０６は、ダイ１０２および１０６と同様に、機械的および電気的に結合され得る。例えば、ダイ２０４および複数のダイ２０６は、金属ボンドによって電気的および機械的に結合され得る。金属ボンドは、例えば、ダイ間の空間など、ダイを分離させ得、空間はアンダーフィル材料（図示せず）で充填され得る。いくつかの実施形態では、ダイ２０４は、複数のダイ２０６のそれぞれよりも大きくてよい。例えば、ダイ２０４は、ダイ２０４の一部または領域が露出されるように、および複数のダイ２０６によって覆われないように、１方向，２方向，３方向または４方向に複数のダイ２０６を越えて延在し得る。複数のダイ２０６を越えて延在するダイ２０４の部分は、本明細書ではポーチ２１２と呼ばれ得る。
ヒートスプレッダ２０８は、ダイ２０４の露出部分を覆って（例えば、ポーチ２１２を覆って）形成され得、銅などの比較的高い熱伝導率を有する金属材料または非金属材料から形成され得る。例えば、銅の熱伝導率は２５℃で〜３９５Ｗ／ｍＫである。いくつかの実施形態では、ヒートスプレッダ２０８は、ダイ２０４の露出した部分を覆って、かつ、複数のダイ２０６の隣に構造を形成するように、互いに重なりあって配置されたラウンドワイヤまたはリボンワイヤなどのワイヤのスタックから形成され得る。例えば、ワイヤの層は、ダイ２０４のポーチ２１２を覆って形成されてよく、それに続く複数のワイヤの層が形成し、所望の高さまでヒートスプレッダ２０８が積み上げられてよい。いくつかの実施形態では、所望の高さは、複数のダイ２０６の最上部の高さに釣り合う（同じ高さ）ものとしてよい。いくつかの実施形態では、ヒートスプレッダ２０８は、基板２０２に結合されてよく、結合を助けるために金属層でコーティングされていてもよい。ヒートスプレッダ２０８は、パッケージされたダイスタック２００に改善された熱経路を提供し得る。例えば、ヒートスプレッダ２０８は、ダイ２０４のポーチ２１２からパッケージングの蓋（図示せず）への熱経路を提供し得る。
バリア２１０は、比較的高い熱伝導率を有する金属材料または非金属材料から形成され得る。例えば、バリア２１０は、ラウンドワイヤまたはリボンワイヤなどのワイヤから形成され得る。バリア２１０は、パッケージされたダイスタック２００の改善された放熱を提供し得る。例えば、バリア２１０は、少なくともダイ２０４で発生する熱に対する熱伝達経路を改善し得る。改善された熱伝達経路は、基板２０２からパッケージングの蓋（図示せず）への熱伝達経路を提供し得る。いくつかの実施形態では、基板２０２からバリア２１０へ伝播する熱は、ダイ２０４に由来してよい。例えば、ダイ２０４からの熱は、基板２０２を介してバリア２１０に伝播する前に、基板２０２へと下方に伝搬し得る。
さらに、ヒートスプレッダ２０８およびバリア２１０は、パッケージング処理の期間中に適用されるアンダーフィル材料に対するダムとして働き得る。例えば、ダイスタック２００（例えば、ダイ２０４、および複数のダイ２０６）のパッケージングの期間中、ヒートスプレッダ２０８は、ダイ２０４の露出領域（例えば、ポーチ２１２などのポーチ領域）を覆って、並びに複数のダイ２０６の隣にまたは隣接して形成され得、バリア２１０は、アンダーフィル材料が適用される前に複数のダイ２０６に隣接し得る。このようにして、ヒートスプレッダ２０８およびバリア２１０は、ダイ２０４と複数のダイ２０６との間の空間からウィッキングして出てくるアンダーフィル材料の量、およびダイ２０４の一部上および基板２０２上の複数のダイ２０６のベースの周りに蓄積されるアンダーフィル材料の量を抑止または低減し得る。
パッケージング処理の期間中、アンダーフィル材料は、ダイスタックが形成された後で、並びにヒートスプレッダ２０８およびバリア２１０の形成または配置後に、ダイスタック２００に適用され得る。アンダーフィル材料を適用する前に、複数のダイ２０６の周りにヒートスプレッダ２０８およびバリア２１０を配置することにより、アンダーフィル材料のウィッキングおよび蓄積が低減または排除され得る。例えば、アンダーフィル材料がヒートスプレッダ２０８およびバリア２１０内に収容され得るように、アンダーフィル材料は、複数のダイ２０６の縁の周りに適用され得る。次いで、アンダーフィル材料を有するダイスタック２００は、アンダーフィル材料が硬化する（例えば、固まる）ように、熱処理に曝され得る。硬化したアンダーフィル材料は、ダイスタックに構造的完全性を提供し得、硬化したアンダーフィル材料は、ダイスタックと接触し、空気よりも良好な熱伝導体であるので、熱伝達もわずかに改善し得る。図２は、ヒートスプレッダとバリア２１０との間のギャップを示しており（例えば、それらは結合されていない）が、この態様は限定的ではなく、他の実施形態は、複数のダイスタックの周りに連続的なループで形成された金属ワイヤを含み得、このワイヤの連続的なループは、ヒートスプレッダ２０８およびバリア２１０を形成する。
図３Ａ〜図３Ｄは、本開示の一実施形態に係るパッケージされたダイスタック３００の側面図および断面図を例示する図である。図３Ａ〜図３Ｄに示された例示的な図は、本明細書に開示された様々な特徴を不明瞭にせず、本開示を明確にするのを助けるために、いくつかのパッケージングの構成要素を省略している。例えば、本開示の態様を不明瞭にしないように、パッケージングの蓋、アンダーフィル材料、および熱界面材料は省略される。パッケージされたダイスタック３００は、図２に示されるパッケージされたダイスタック２００の一例であり得る。図３Ａ〜３Ｄのパッケージされたダイスタック３００は、基板３０２、ダイ３０４および複数のダイ３０６、並びにヒートスプレッダ３０８を含む。ヒートスプレッダ３０８は、ダイ３０４および複数のダイ３０６からの改善された熱伝達経路と、図１で議論されるアンダーフィルのウィッキングおよび蓄積のためのダムを提供し得る。
図３Ａは、図２に示す方向Ａに沿って見るパッケージされたダイスタック３００の側面図である。基板３０２は、パッケージングの基板であってよく、例えば繊維ガラスなどの有機材料、および例えば銅などの金属の多数の層から形成されてよい。有機材料および銅の層は、基板３０２の底面から基板の上面まで導電性経路を提供するように形成され得、ここで、例えばダイ３０４は基板３０２の上面に結合され得る。基板３０２の底面は、例えば、パッケージされたダイスタック３００を回路基板に結合することを可能にし、およびホストシステムとパッケージングされたダイスタック３００との間の通信経路を可能にする金属ボンディングパッドを含み得る。
ダイ３０４は、例えば、ロジックダイまたはチップ上のシステムであってよく、ダイ３０４の底面において基板３０２の上面に結合されてよい。ダイ３０４の上面には、複数のダイ３０６が配置されてよい。ダイを結合する金属ボンドを形成するために、複数のダイ３０６の底部のダイは、圧縮結合処理を用いて、ダイ３０４の上面に結合され得る。残りのダイは、同様の処理を使用して結合され得る。複数のダイ３０６は、メモリダイ、揮発性メモリ、不揮発性メモリ、またはそれらの組み合わせであってよく、ＴＳＶを介してダイ３０４と通信してよい。
ダイ３０４は、１つ、２つ、３つ、または４つの側に複数のダイ３０６を越えて延在し得る。このように、ダイ３０６を越えて延在するダイ３０４の領域は、その上面が露出されていてよい。図３Ａは、例示目的のみで、片側のみを示す。ダイ３０６を越えて延在するダイ３０４の領域または部分は、ポーチ領域と呼ばれ得る。いくつかの実施形態では、ポーチ領域は、ダイ３０４が動作を実行しているときに熱を発生し得、これは放散される必要があり得る。上述したように、アンダーフィル材料がポーチ領域に蓄積すると、熱の放散が妨げられ得る。ポーチ領域を覆って形成され、ポーチ領域と接触し得るヒートスプレッダ３０８は、ポーチ領域上に蓄積するアンダーフィル材料に対する改善された熱伝達経路および／またはダムを提供し得る。
ヒートスプレッダ３０８は、例えば、銅などのラウンド金属ワイヤのいくつかの層から形成され得、ワイヤの両端において基板３０２に結合され得る。例えば、ヒートスプレッダ３０８Ａなどのヒートスプレッダ３０８の第１の層は、一方の端部で基板３０２に結合され、ダイ３０４のポーチ領域を覆って延在し、ダイ３０４の他方の側で基板３０２に結合され得る。例えば、層３０８Ａ、層３０８Ｂ、および層３０８Ｃなどの各層を形成するための追加のワイヤに対してこれらの工程は繰り返し実行され得、ヒートスプレッダ３０８が、複数のダイ３０６の上部とほぼ同じ高さになるように、複数の層が、互いに重ねて形成され得る。図３Ａは３つの層のみを示し、ヒートスプレッダ３０８はダイ３０６の最上部よりも下側にあるが、示された構成要素の相対的な数およびサイズは限定的なものではなく、説明のためにのみ示される。
図３Ｂは、図２に示される線Ａ’−Ａ’’に沿って切り取られた、パッケージされたダイスタック３００の断面図を示す。図３Ｂの断面図は、ヒートスプレッダ３０８の形成と、ヒートスプレッダ３０８の個々のワイヤが、例えばダイ３０４のポーチ３１２などのポーチ領域を覆って、他のワイヤとの関係で、どのようにして配置され得るのかの例示的な配置を示す。ヒートスプレッダ３０８を形成するワイヤは、ポーチを覆って形成され得る。いくつかの実施形態では、ヒートスプレッダ３０８は、複数のダイ３０６の側面に隣接し得る。いくつかの実施形態では、ヒートスプレッダ３０８は５０ミクロン〜２００ミクロンであり得、例えば、複数のダイ３０６から間に形成される。ヒートスプレッダ３０８は、複数のダイ３０６の間からウィッキングして出てき得、ダイ３０４のポーチ領域上に蓄積し得るアンダーフィル材料（図示せず）の量を制限し得る。
図３Ｃは、図２に示す方向Ｂに沿って見るパッケージされたダイスタック３００の側面図である。図３Ｃの図は、基板３０２、バリア３１０およびダイ３０６を示す。図３Ｃでは、バリア３１０の下にはダイ３０４の部分がない。このように、バリア３１０は、基板３０２上に形成されてもよい。例えば、層３１０Ａは、基板３０２上に最初に形成され得る。層３１０Ａは、例えば、銅などのラウンド金属ワイヤから形成され得、一端が基板３０２に結合されており、ワイヤの長さは基板３０２の表面の一部に沿って延在しており、次いで、他端で結合される。いくつかの実施形態では、第１の層３１０Ａは、ダイ３０４の長さを延ばし得る。層３１０Ｂなどの第２の層は、バリア３１０の全ての層が形成されるまで、第１の層３１０Ａなどを覆って形成され得る。バリア３１０は、ダイスタック３００の隣接するダイ間に配置されたアンダーフィル材料（図示せず）に対するダムを提供し得、さらに、基板３０２からパッケージングの蓋（図示せず）への改善された熱伝導経路を提供し得る。
図３Ｄは、図２に示される線Ｂ’−Ｂ’’に沿って切り取られたパッケージされたダイスタック３００の断面図を示す。図３Ｄの断面図は、バリア３１０の形成と、バリア３１０の個々のワイヤの配置例を示す。バリア３１０を形成するワイヤは、基板上に形成され得る。いくつかの実施形態では、バリア３１０は、ダイスタック３００の側面に隣接するように配置され得る。いくつかの実施形態では、バリア３１０は、例えば、ダイ３０４および複数のダイ３０６から５０ミクロン〜２００ミクロンであり得る。バリア３１０は、複数のダイスタック３００の間からウィッキングして出てきて、基板３０２上に蓄積し得るアンダーフィル材料（図示せず）の量を制限し得る。
パッケージされたダイスタック３００は、ヒートスプレッダ３０８およびバリア３１０から利益を受け得る。例えば、ヒートスプレッダ３０８およびバリア３１０は、ダイ３０４および基板３０２からパッケージングの蓋への熱伝達経路を提供することによって、パッケージされたダイスタック３００の放熱を改善させ得る。さらに、ヒートスプレッダ３０８およびバリア３１０は、ダイ３０４および基板３０２上に蓄積するアンダーフィル材料の量を低減し得る。
図４Ａ〜図４Ｄは、本開示の一実施形態に係るパッケージされたダイスタック４００の側面図および断面図を例示する図である。図４Ａ〜図４Ｄに示す例示的な図は、本明細書に開示された様々な特徴を不明瞭にせず、本開示を明確にするのを助けるために、いくつかのパッケージングの構成要素を省略している。例えば、本開示の態様を不明瞭にしないように、パッケージングの蓋、アンダーフィル材料、および熱界面材料は省略される。パッケージされたダイスタック４００は、図２に示されるパッケージされたダイスタック２００の一例であり得る。図４Ａ〜図４Ｄのパッケージされたダイスタック４００は、基板４０２、ダイ４０４および複数のダイ４０６、ヒートスプレッダ４０８、並びにバリア４１０を含む。ヒートスプレッダ４０８およびバリア４１０は、ダイ４０４および複数のダイ４０６からの改善された熱伝達経路と、図１で議論されるアンダーフィルのウィッキングおよび蓄積のためのダムをまとめて提供し得る。
図４Ａないし図４Ｄに示す構成要素は、図３Ａないし図３Ｄに関して論じた構成要素と同様であってよい。したがって、簡潔にするために、詳細な記載は省略する。例えば、基板４０２、ダイ４０４、および複数のダイ４０４の詳細な記載は省略する。
図４Ａは、図２に示す方向Ａに沿って見るパッケージされたダイスタック３００の側面図である。ヒートスプレッダ４０８は、例えば、銅から作られた平らな金属ワイヤ（例えば、リボンワイヤ）のいくつかの層から形成され得る。リボンワイヤは、両端において基板４０２に結合され得る。例えば、ヒートスプレッダ４０８の第１の層（例えば、４０８Ａ）は、一端で基板４０２に結合され、ダイ４０４のポーチ領域を覆って延在し、それから、ダイ４０４の他方の側で基板４０２に結合され得る。例えば、層４０８Ａ、層４０８Ｂ、および層４０８Ｃなどの各層を形成するための追加のワイヤに対してこれらの工程は繰り返され得、ヒートスプレッダ４０８が複数のダイ４０６の上部とほぼ同じ高さになるように、複数の層が互いに重ねて形成され得る。図４Ａは３つの層のみを示し、ヒートスプレッダ４０８はダイ４０６の最上部よりも下側にあるが、示された構成要素の相対的な数およびサイズは限定的なものではなく、説明のためにのみ示される。
図４Ｂは、図２に示される線Ａ’−Ａ’’に沿って切り出されたパッケージされたダイスタック４００の断面図を示す。図４Ｂの断面図は、ヒートスプレッダ４０８の形成と、ヒートスプレッダ４０８の個々のワイヤがダイ４０４のポーチ４１２を覆って、かつ、他のワイヤに対して、どのように配置され得るかの例示的な配置とを示す。ヒートスプレッダ４０８を形成するワイヤは、ポーチを覆って形成され得る。いくつかの実施形態では、ヒートスプレッダ４０８は、複数のダイ４０６の側面に隣接し得る。いくつかの実施形態では、ヒートスプレッダ４０８は、例えば、複数のダイ４０６から、５０〜２００ミクロンであってよい。ヒートスプレッダ４０８は、複数のダイ４０６の間からウィッキングして出てき得、ダイ４０４のポーチ領域上に蓄積し得るアンダーフィル材料（図示せず）の量を制限し得る。
図４Ｃは、図２に示す方向Ｂに沿って見るパッケージされたダイスタック４００の側面図である。図４Ｃの図は、基板４０２、バリア４１０およびダイ４０６を示す。図３Ｃでは、バリア３１０の下にダイ４０４の部分がない。したがって、バリア４１０は、基板４０２上に形成され得る。例えば、層４１０Ａは、基板４０２上に最初に形成され得る。層４１０Ａは、平坦な金属ワイヤ（例えば、リボンワイヤ）から形成され得、例えば、銅から形成され得る。第１の層４１０Ａは、一端において基板４０２に結合され得、ワイヤの長さは基板４０２の表面の一部に沿って延在し、次いで、他端において結合される。いくつかの実施形態では、第１の層４１０Ａは、ダイ４０４の長さを延ばし得る。層４１０Ｂなどの第２の層は、バリア４１０の全ての層が形成されるまで、第１の層４１０Ａなどを覆って形成され得る。バリア４１０は、ダイスタック４００の隣接するダイ間に配置されたアンダーフィル材料（図示せず）に対するダムを提供し得、さらに、基板４０２からパッケージングの蓋（図示せず）への改善された熱伝導経路を提供し得る。
図４Ｄは、図２に示される線Ｂ’−Ｂ’’に沿って切り出されたパッケージされたダイスタック４００の断面図を示す。図４Ｄの断面図は、バリア４１０の形成と、バリア４１０の個々のワイヤがどのように配置されるかの例を示す。ダイ４０４およびダイ４０６の縁は、ほぼ整列している。バリア４１０を形成するワイヤは、基板上に形成され得る。いくつかの実施形態では、バリア４１０は、ダイ４０４および複数のダイ４０６に隣接し得る。いくつかの実施形態では、バリア４１０は、例えば、ダイ４０４および複数のダイ４０６から、５０〜２００ミクロンであり得る。バリア４１０は、ダイスタック４００にバリア４１０が近接することに基づいて、複数のダイスタック４００の間からウィッキングして出てきて、基板４０２上に蓄積し得るアンダーフィル材料（図示せず）の量を制限し得る。
パッケージされたダイスタック４００は、ヒートスプレッダ４０８およびバリア４１０から利益を受け得る。例えば、ヒートスプレッダ４０８およびバリア４１０は、ダイ４０４および基板４０２からパッケージングの蓋への熱伝達経路を提供することによって、パッケージされたダイスタック４００の放熱を改善させ得る。さらに、ヒートスプレッダ４０８およびバリア４１０は、ダイ４０４および基板４０２上に蓄積するアンダーフィル材料の量を低減し得る。
図５は、本開示の一実施形態に係るパッケージされたダイスタック５００の例示的な図である。パッケージされたダイスタック５００は、基板５０２、ダイ５０４、複数のダイ５０６、およびヒートスプレッダ５０８を含み得る。図５に示す要素の多くは、先に説明した要素と同様であり、簡潔さのために詳細には論じない。例えば、基板５０２、ダイ５０４、および複数のダイ５０６は、基板２０２、ダイ２０４、および複数のダイ２０６など、図２に関して論じた構成要素と同様であってよい。図５に関して、ヒートスプレッダ５０８は、複数のダイ５０６の周囲に配置され得、かつ、ダイ５０４のポーチ領域５１０上に配置され得る。ヒートスプレッダ５０８は、少なくともダイ５０４に、改善された放熱経路を提供し得、さらに、パッケージされたダイスタック５００のためのアンダーフィルバリアを提供し得る。
ヒートスプレッダ５０８は、複数のダイ５０６の周りにループ状に形成される連続した長さのワイヤから形成され得る。ヒートスプレッダ５０８は、ラウンドワイヤまたはリボンワイヤから形成され得る。いくつかの実施形態では、ワイヤは銅ワイヤであってよく、さもなければ、別のワイヤが使用されてもよい。連続ループは、複数のダイ５０６を越えて少なくとも１つの方向に延在するポーチ５１０上に置かれ得る（例えば、ポーチ５１０によって支持され得る）。図５は、複数のダイ５０６を越えて２つの方向（例えば、上下）に延びるポーチ５１０を示しているが、ポーチはまた、３つまたは４つの方向で複数のダイ５０６を越えて延びてもよい。いくつかの実施形態では、ワイヤを複数のダイ２０６の周りにループさせながら、ヒートスプレッダ５０８の高さが複数のダイ５０６の高さと釣り合う（同じくらいになる）ように、ワイヤは積層され得る。さらに、ヒートスプレッダ５０８は、パッケージされたダイスタック５００に含まれるアンダーフィル材料にダムを提供し得る。例えば、ヒートスプレッダ５０８は、アンダーフィル材料（図示せず）がウィッキングし、ポーチ５１０の上および複数のダイ５０６のベースの周りに蓄積する量を、ヒートスプレッダ５０８が制限するように、アンダーフィル材料がダイ５０４と複数のダイ５０６との間の空間に吐出される前に形成され得る。ヒートスプレッダ５０８は、本技術分野で知られている任意の手段によって、複数のダイ５０６の周りにループされてよく、ワイヤのループを形成する方法は、本開示の非限定的な態様である。
基板５０２は、ヒートスプレッダ５０８を形成するワイヤに対する結合場所を提供するボンディングサイト５１２を含み得る。非限定的な例では、ワイヤがボンディングサイト５１２に結合され得、次いで、ワイヤが複数のダイ５０６の周りにループされてヒートスプレッダ５０８を形成し得る。一旦、ヒートスプレッダ５０８が形成される（例えば、ワイヤが複数のダイ５０６の周りに所望の回数だけループされる）と、ワイヤは、ループを完成し、ワイヤの他端を固定するために、ボンディングサイト５１２に結合され得る。ボンディングサイト５１２は、１つまたは複数の金属から形成され得、末端の表面は、金であり得る。
ヒートスプレッダ５０８は、様々な方法で形成され得る。例えば、ヒートスプレッダ５０８を形成するために使用されるワイヤは、基板５０２（ダイ５０４および複数のダイ５０６を含む）が回転されてワイヤのループを形成する間、安定に保持され得る。このような実施形態では、基板はクランプまたは真空チャックによって保持され得る。別の例は、ワイヤボンディング装置が、例えば、複数のダイ５０６の周りにワイヤをループしてヒートスプレッダ５０８を形成している間、基板５０２（ダイ５０４および複数のダイ５０６を含む）が安定に保持されていることを含み得る。
図６は、本開示の一実施形態に係るパッケージされたダイスタック６００の例示的な図である。パッケージされたダイスタック６００は、基板６０２と、ダイ６０４と、複数のダイ６０６と、１つまたは複数のヒートスプレッダ６０８と、１つまたは複数のバリア６１０と、アンダーフィル材料６１２と、熱界面材料（ＴＩＭ）６１４と、接着剤６１６と、蓋６１８とを含み得る。いくつかの実施形態では、パッケージされたダイスタック６００は、メモリデバイスであってよいが、デバイスの種類は、本開示の非限定的な態様である。１つまたは複数のヒートスプレッダ６０８および１つまたは複数のバリア６１０は、アンダーフィル材料６１２の蓄積を削減または排除を介して、パッケージされたダイスタック６００の熱性能を改善させ、ダイスタック６００に改善された熱経路を提供し得る。
基板６０２は、半導体パッケージングのための基板であってよい。基板６０２は、有機材料（例えば、樹脂、ガラス繊維など）の組み合わせから形成されてよく、また、非導電性であってよい。いくつかの実施形態では、基板６０２は、電気トレースの複数の層と、電気トレースの様々な層の間の電気的な接続のための貫通ビアとを含み得、貫通ビアは、ダイ６０４に電気的に接続するための１つまたは複数の接点（図示せず）で終端し得る。蓋６１８は、パッケージされたダイスタック６００のカバーであってよく、パッケージされたダイスタック６００の残りの構成要素を囲み得る。蓋６１８は、例えば、接着剤６１６によって基板６０２に取り付けられ得る。いくつかの実施形態では、蓋６１８は、周囲領域、或いは１つまたは複数のヒートシンク（図示せず）への放熱を促進し得る。
ＴＩＭ６１４は、複数のダイ６０６の最上部のダイ、ダイ６０４の露出領域、ヒートスプレッダ６０８およびバリア６１０、並びに、蓋６１８の間に形成され得る。ＴＩＭ６１４は、ダイスタック６００から蓋６１８への熱伝達を補助するために含まれ得、また、パッケージされたダイスタック６００の他の構成要素への蓋６１８のマウント（例えば、取り付け）を補助してもよい。ＴＩＭ６１４は、例えば、ダイスタック６００にも追加の機械的な支持を提供し得る。ＴＩＭ６１４は、例えば、インジウムまたは金などの金属充填剤を含んでも含まなくてもよいエポキシ材料であり得、これは熱伝導を改善させるために含まれ得る。ＴＩＭ６１４の厚さは、２０〜５０ミクロンであってよく、これは製造処理および／またはパッケージング処理の通常の変動（normal variations）に依存し得る。
非限定的な例では、複数のダイ６０６のそれぞれは、不揮発性または揮発性メモリダイなどのメモリダイであり得る。ダイ６０４は、インタフェースダイまたはロジックダイであり得る。複数のダイ２０６およびダイ２０４を含むダイのスタックは、貫通ビア相互接続（図示せず）によって相互接続され得、これはコマンドおよび／またはデータ信号がダイスタック内を伝播するための共通のバスであり得る。コマンドおよびデータ信号は、ホストによってダイのスタックへと外部から提供され得、それに応じてデータがホストに提供され得る。さらに、ダイ６０４は、１つまたは複数の外部構成要素からデータおよびコマンド信号を受信し得、それに応じて、データ／コマンド信号を複数のダイ６０６のターゲットダイ６０６に提供し得る。貫通ビア相互接続は、ダイ６０２，６０４のそれぞれの上側および／または下側に形成される１つまたは複数のボンディングパッド（図示せず）に接続され得る。さらに、ボンディングパッドは、パッケージされたダイスタック６００の隣接するダイ間に金属ボンドを形成するための場所であり得、これは図１を参照して上述した金属ボンドに類似している。
ダイ６０４は、パッケージされたダイスタック６００の底部のダイであり得、複数のダイ６０６を支持し得る。さらに、ダイ６０４，６０６の各々は、ダイを結合する金属ボンドに少なくとも部分的に起因して、隣接するダイ６０４，６０６から分離され得る。隣接するダイの間の空間は、アンダーフィル材料６１２で充填され得る。上述したように、ダイとアンダーフィル材料６１２との間の空間を充填することは、パッケージされたダイスタック６００に構造的な支持を提供し得、また、放熱も提供し得る。
図２から図６に示されたダイスタックは、例示的な目的のみのものであり、限定的なものではない。スタック内のダイの数およびスタック内のダイの種類における全ての可能な変形形態は、本開示の範囲内にある。例えば、ダイ６０４と複数のダイ６０６の底部のダイとの間に、インターポーザダイが挿入され得、これはさらなる構造的安定性および熱に対する改善を提供し得る。
前述のことから、本開示の特定の実施形態が例示目的で本明細書に記載されているが、本開示の精神および範囲から逸脱することなく様々な変更がなされ得ることが理解されるだろう。したがって、本開示は、添付の特許請求の範囲を除いて限定されない。

Claims (14)

  1. スタック状の複数のダイと、
    前記複数のダイを支持する底部のダイであって、前記底部のダイの一部は前記複数のダイを越えて延在し且つ前記底部のダイの上面において露出されている、底部のダイと、
    前記複数のダイおよび前記底部のダイに沿って配置された熱バリアと、
    スタック状に配置されたワイヤの複数の層から形成されたヒートスプレッダであって、該ヒートスプレッダは、更に、前記底部のダイの前記上面を覆って、かつ、前記複数のダイに沿って配置されており、該ヒートスプレッダの少なくとも一端部が、前記底部のダイを支持する基板上に直接形成されている、ヒートスプレッダと、
    を含む、装置。
  2. 前記熱バリアが前記基板によって支持されている、請求項１に記載の装置。
  3. スタック状の複数のダイと、
    前記複数のダイを支持する底部のダイであって、前記底部のダイの一部は前記複数のダイを越えて延在し且つ前記底部のダイの上面において露出されている、底部のダイと、
    前記複数のダイおよび前記底部のダイに沿って配置された熱バリアと、
    前記底部のダイの前記上面を覆って、かつ、前記複数のダイに沿って配置されたヒートスプレッダであって、該ヒートスプレッダの少なくとも一端部が、前記底部のダイを支持する基板上に直接形成されている、ヒートスプレッダと、
    を含む装置であって、
    前記熱バリアは、スタック状に形成されたワイヤの複数の層から形成されている、装置。
  4. 前記ワイヤはラウンドワイヤである、請求項１または３に記載の装置。
  5. 前記ワイヤはリボンワイヤである、請求項１または３に記載の装置。
  6. 第１のダイと、
    複数の第２のダイであって、前記第１のダイと前記複数の第２のダイは、前記第１のダイが前記複数の第２のダイを支持するようにスタック状に配置されている、複数の第２のダイと、
    基板上に形成され、且つ、前記第１のダイおよび前記複数の第２のダイに沿って配置されたバリアであって、基板によって直接支持されたバリアと、
    前記第１のダイの少なくとも一部を覆って形成され、かつ、前記複数の第２のダイに隣接して形成されたヒートスプレッダと、
    を含む装置であって、
    前記ヒートスプレッダおよび前記バリアは、ワイヤの複数の層から形成されており、前記ヒートスプレッダおよび前記バリアは、前記複数の第２のダイの間の空間からのアンダーフィル材料がウィッキングする量を制限するように構成されている、装置。
  7. 前記第１のダイはロジックダイを含み、前記複数の第２のダイは、複数のメモリダイを含む、請求項６に記載の装置。
  8. 前記基板は、前記第１のダイと、前記ヒートスプレッダの端部と、前記基板に結合され且つ前記第１のダイ、前記複数の第２のダイ、前記ヒートスプレッダ、および前記バリアを囲むように構成された蓋とをさらに支持する、請求項６に記載の装置。
  9. 第１のダイと、
    複数の第２のダイであって、前記第１のダイと前記複数の第２のダイは、前記第１のダイが前記複数の第２のダイを支持するようにスタック状に配置されている、複数の第２のダイと、
    基板上に形成され、且つ、前記第１のダイおよび前記複数の第２のダイに沿って配置されたバリアであって、基板によって直接支持されたバリアと、
    前記第１のダイの少なくとも一部を覆って形成され、かつ、前記複数の第２のダイに隣接して形成されたヒートスプレッダと、
    を含む装置であって、
    前記ヒートスプレッダおよび前記バリアは、前記複数の第２のダイの間の空間からのアンダーフィル材料がウィッキングする量を制限するように構成されており、
    前記ヒートスプレッダおよび前記バリアは、前記複数の第２のダイの周囲に配置される連続的な長さのワイヤから形成されている、装置。
  10. 前記ヒートスプレッダおよび前記バリアの高さは、前記複数の第２のダイの最上部の高さよりも低い、請求項６に記載の装置。
  11. スタック状に配置された複数の第１のダイと、
    前記複数の第１のダイに結合された第２のダイであって、前記複数の第１のダイの第１のエッジを越えて延在する第１の部分と、前記複数の第１のダイにおける前記第１のエッジとは反対側の第２のエッジを越えて延在する第２の部分と、前記複数の第１のダイの第３のエッジに対して略整列された第３の部分と、前記複数の第１のダイにおける前記第３のエッジとは反対側の第４のエッジに対して略整列された第４の部分と、を含む第２のダイと、
    第１の熱バリアおよび第２の熱バリアであって、前記第１の熱バリアが、前記複数の第１のダイの前記第３のエッジおよび前記第２のダイの前記第３の部分のエッジに近接して配置され、前記第２の熱バリアが、前記複数の第１のダイの前記第４のエッジおよび前記第２のダイの前記第４の部分のエッジに近接して配置された、第１の熱バリアおよび第２の熱バリアと、
    第１のヒートスプレッダおよび第２のヒートスプレッダであって、前記第１のヒートスプレッダが、前記第２のダイの前記第１の部分を覆って形成され、かつ、前記複数の第１のダイの前記第１のエッジに近接して形成され、前記第２のヒートスプレッダが、前記第２のダイの前記第２の部分を覆って形成され、かつ、前記複数の第１のダイの前記第２のエッジに近接して形成され、前記第１のヒートスプレッダ又は前記第２のヒートスプレッダの少なくとも一端部が、前記第２のダイに結合された基板上に直接形成されている、第１のヒートスプレッダおよび第２のヒートスプレッダと、
    を含む装置であって、
    前記第１のヒートスプレッダおよび前記第２のヒートスプレッダ、並びに、前記第１の熱バリアおよび前記第２の熱バリアは、ワイヤの複数の層から形成されている、装置。
  12. 前記第２のダイ、前記第１の熱バリアおよび前記第２の熱バリア、ならびに、前記第１のヒートスプレッダおよび前記第２のヒートスプレッダの一部分は、前記基板上に形成されている、請求項１１に記載の装置。
  13. 前記第１の熱バリアおよび前記第２の熱バリアの端部、並びに、前記第１のヒートスプレッダおよび前記第２のヒートスプレッダの端部は、前記基板に結合されている、請求項１２に記載の装置。
  14. 前記第１の熱バリアおよび前記第２の熱バリア、並びに、前記第１のヒートスプレッダおよび前記第２のヒートスプレッダは、スタック状に配置された前記複数の第１のダイの最上部と高さが釣り合っている、請求項１１に記載の装置。
JP2018543091A 2016-02-17 2017-02-08 パッケージングされた半導体ダイの内部熱拡散のための装置 Active JP6884791B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/046,078 US11329026B2 (en) 2016-02-17 2016-02-17 Apparatuses and methods for internal heat spreading for packaged semiconductor die
US15/046,078 2016-02-17
PCT/US2017/016941 WO2017142755A1 (en) 2016-02-17 2017-02-08 Apparatuses and methods for internal heat spreading for packaged semiconductor die

Publications (2)

Publication Number Publication Date
JP2019506003A JP2019506003A (ja) 2019-02-28
JP6884791B2 true JP6884791B2 (ja) 2021-06-09

Family

ID=59562259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018543091A Active JP6884791B2 (ja) 2016-02-17 2017-02-08 パッケージングされた半導体ダイの内部熱拡散のための装置

Country Status (7)

Country Link
US (1) US11329026B2 (ja)
EP (1) EP3417480A4 (ja)
JP (1) JP6884791B2 (ja)
KR (1) KR102284598B1 (ja)
CN (1) CN108701664B (ja)
TW (1) TWI628760B (ja)
WO (1) WO2017142755A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074633B2 (en) * 2016-11-08 2018-09-11 Micron Technology, Inc. Semiconductor die assemblies having molded underfill structures and related technology
US10622282B2 (en) * 2017-07-28 2020-04-14 Qualcomm Incorporated Systems and methods for cooling an electronic device
US10748874B2 (en) 2018-10-24 2020-08-18 Micron Technology, Inc. Power and temperature management for functional blocks implemented by a 3D stacked integrated circuit
KR102661833B1 (ko) 2019-04-17 2024-05-02 삼성전자주식회사 반도체 패키지
US11621223B2 (en) * 2019-05-22 2023-04-04 Intel Corporation Interconnect hub for dies
WO2021119930A1 (zh) * 2019-12-16 2021-06-24 华为技术有限公司 芯片封装及其制作方法
US11915991B2 (en) * 2021-03-26 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having first heat spreader and second heat spreader and manufacturing method thereof
US11984378B2 (en) * 2021-05-13 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure and method for forming the same
CN117276205B (zh) * 2023-09-14 2024-04-30 北京升宇科技有限公司 一种结温公差小的高可靠集成电路封装结构

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233474A (ja) 1997-02-19 1998-09-02 Hitachi Metals Ltd ヒートスプレッダおよびこれを用いた半導体装置ならびにヒートスプレッダの製造方法
US7215018B2 (en) * 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
KR100777926B1 (ko) 2006-08-29 2007-11-21 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
TW200820401A (en) 2006-10-23 2008-05-01 Via Tech Inc Chip package and manufacturing method thereof
JP2008235783A (ja) 2007-03-23 2008-10-02 Kyocera Corp 電子装置
US8030761B2 (en) 2007-05-23 2011-10-04 United Test And Assembly Center Ltd. Mold design and semiconductor package
CA2676495C (en) 2009-08-24 2014-04-08 Ibm Canada Limited - Ibm Canada Limitee Mechanical barrier element for improved thermal reliability of electronic components
KR101394205B1 (ko) 2010-06-09 2014-05-14 에스케이하이닉스 주식회사 반도체 패키지
US8587111B2 (en) 2010-07-05 2013-11-19 Mosaid Technologies Incorporated Multi-chip package with thermal frame and method of assembling
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR101715761B1 (ko) 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
TWI536516B (zh) 2011-09-19 2016-06-01 日月光半導體製造股份有限公司 具有散熱結構之半導體封裝及其製造方法
US8796829B2 (en) 2012-09-21 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
TW201426958A (zh) 2012-12-19 2014-07-01 Advanced Semiconductor Eng 堆疊式封裝件與其製造方法
TWI508255B (zh) 2013-07-01 2015-11-11 Powertech Technology Inc 散熱型覆晶封裝構造
US9082743B2 (en) 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US9570421B2 (en) 2013-11-14 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking of multiple dies for forming three dimensional integrated circuit (3DIC) structure
US9287240B2 (en) 2013-12-13 2016-03-15 Micron Technology, Inc. Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
KR102245003B1 (ko) * 2014-06-27 2021-04-28 삼성전자주식회사 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
US9691746B2 (en) * 2014-07-14 2017-06-27 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
US20160049383A1 (en) 2014-08-12 2016-02-18 Invensas Corporation Device and method for an integrated ultra-high-density device
WO2016062426A1 (en) * 2014-10-24 2016-04-28 Abb Technology Ag Semiconductor module and stack arrangement of semiconductor modules
US9768149B2 (en) 2015-05-19 2017-09-19 Micron Technology, Inc. Semiconductor device assembly with heat transfer structure formed from semiconductor material
US10068875B2 (en) 2015-10-22 2018-09-04 Micron Technology, Inc. Apparatuses and methods for heat transfer from packaged semiconductor die

Also Published As

Publication number Publication date
KR102284598B1 (ko) 2021-08-04
TWI628760B (zh) 2018-07-01
US20170236804A1 (en) 2017-08-17
EP3417480A1 (en) 2018-12-26
CN108701664B (zh) 2022-02-22
WO2017142755A1 (en) 2017-08-24
US11329026B2 (en) 2022-05-10
JP2019506003A (ja) 2019-02-28
KR20180105725A (ko) 2018-09-28
EP3417480A4 (en) 2019-10-23
CN108701664A (zh) 2018-10-23
TW201735292A (zh) 2017-10-01

Similar Documents

Publication Publication Date Title
JP6884791B2 (ja) パッケージングされた半導体ダイの内部熱拡散のための装置
CN103715150B (zh) 芯片帽及戴有芯片帽的倒装芯片封装
TWI446466B (zh) 在引線鍵合的晶片上疊置倒裝晶片的方法
CN103426839B (zh) 半导体封装
CN104051376A (zh) 功率覆盖结构及其制作方法
WO2002103793A1 (fr) Dispositif a semi-conducteurs et procede de fabrication associe
US20120139109A1 (en) Printed circuit board for semiconductor package configured to improve solder joint reliability and semiconductor package having the same
JP2011077108A (ja) 半導体装置
CN104966702A (zh) 半导体封装件
US11658107B2 (en) Semiconductor package including an interposer and method of fabricating the same
KR101054440B1 (ko) 전자 소자 패키지 및 그 제조 방법
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
JP5767695B2 (ja) 半導体装置
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
US9006904B2 (en) Dual side package on package
US20110316151A1 (en) Semiconductor package and method for manufacturing semiconductor package
US10068875B2 (en) Apparatuses and methods for heat transfer from packaged semiconductor die
JP2010263108A (ja) 半導体装置及びその製造方法
JP5078808B2 (ja) 半導体装置の製造方法
CN112331645A (zh) 半导体封装装置
KR20080085441A (ko) 스택 패키지 및 그 제조방법
CN104392979A (zh) 芯片堆叠封装结构
KR20120048230A (ko) 적층 반도체 패키지 및 그 제조 방법
TW200843049A (en) Semiconductor package
JP2015201661A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200501

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210512

R150 Certificate of patent or registration of utility model

Ref document number: 6884791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250