CN108701664A - 用于经封装半导体裸片的内部热扩散的设备及方法 - Google Patents

用于经封装半导体裸片的内部热扩散的设备及方法 Download PDF

Info

Publication number
CN108701664A
CN108701664A CN201780011784.XA CN201780011784A CN108701664A CN 108701664 A CN108701664 A CN 108701664A CN 201780011784 A CN201780011784 A CN 201780011784A CN 108701664 A CN108701664 A CN 108701664A
Authority
CN
China
Prior art keywords
bare die
die
bare
barrier
heat diffuser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780011784.XA
Other languages
English (en)
Other versions
CN108701664B (zh
Inventor
D·R·亨布里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN108701664A publication Critical patent/CN108701664A/zh
Application granted granted Critical
Publication of CN108701664B publication Critical patent/CN108701664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明揭示用于经封装半导体裸片的内部热扩散的设备及方法。实例设备可包含堆叠中的多个裸片、支撑所述多个裸片的底部裸片、阻障，及热扩散器。所述底部裸片的部分可延伸超过所述多个裸片，且可暴露延伸超过所述多个裸片的所述底部裸片的顶表面。所述阻障可沿着所述多个裸片及所述底部裸片安置，且所述热扩散器可安置于所述底部裸片的所述经暴露的顶表面上方，且沿着所述多个裸片安置。

Description

用于经封装半导体裸片的内部热扩散的设备及方法
背景技术
电子器件的演进迫使组件制造商发展更小装置，同时提供更大功能性及速度。更小尺寸与改进操作目标的组合可导致内部热产生增加。热产生增加可归因于各种因素，例如，更高操作功率、单一封装内的裸片的数目增加及热耗散最小的拥挤主机装置。为了使组件继续提供所要性能，额外热耗散必须以更快速率穿过多个层。在组件(及包含所述组件的系统)更大时，归因于热耗散块状材料及/或围绕所述组件的空气流，可更容易实现额外热耗散。然而，当前，小、高速装置及含有多个裸片的组件可受益于提供用于耗散此类装置内产生的热的更高热传导性路径的封装。
发明内容
在本文中揭示实例设备。实例设备可包含堆叠中的多个裸片。底部裸片可支撑所述多个裸片。所述底部裸片的部分可延伸超过所述多个裸片且可暴露于所述底部裸片的顶表面处。所述实例设备也可包含沿着所述多个裸片及底部裸片安置的阻障。所述实例设备可进一步包含安置于所述底部裸片的顶表面上方且沿着所述多个裸片安置的热扩散器。
另一实例设备可包含布置于堆叠中的多个第一裸片。所述实例设备也可包含耦合到所述多个第一裸片的第二裸片。所述第二裸片的第一部分及第二部分可延伸超过所述多个第一裸片。所述第二裸片的第三部分及第四部分可与所述多个第一裸片的边缘近似对准。所述实例设备也可包含第一阻障及第二阻障，每一阻障经安置成紧密接近于所述多个第一裸片中的每一者的相应边缘及所述第二裸片的第三部分及第四部分的相应边缘。所述实例设备可进一步包含分别形成于所述第二裸片的第一部分及第二部分上方且紧密接近所述多个第一裸片的相应边缘的第一热扩散器及第二热扩散器。
附图说明
图1是裸片堆叠的实例说明。
图2是根据本发明的实施例的经封装裸片堆叠的平面图的实例说明。
图3A到3D是根据本发明的实施例的经封装裸片堆叠的侧视图及横截面图的实例说明。
图4A到4D是根据本发明的实施例的经封装裸片堆叠的侧视图及横截面图的实例说明。
图5是根据本发明的实施例的经封装裸片堆叠的平面图的实例说明。
图6是根据本发明的实施例的经封装裸片堆叠的实例说明。
具体实施方式
本文中揭示用于经封装半导体裸片的内部热扩散的设备及方法。在下文中阐述特定细节以提供本发明的实施例的充分理解。然而，所属领域的技术人员将清楚可在不具有这些特定细节的情况下实践本发明的实施例。再者，在本文中描述的本发明的特定实施例通过实例提供且不应用于将本发明的范围限于这些特定实施例。在其它例子中，并未详细展示众所周知的电路、控制信号、时序协议及软件操作，以便避免不必要地模糊本发明。
半导体装置的热管理越来越受顾虑且部分归因于装置尺寸与功率消耗的组合。其它因素也可促成热顾虑，例如经封装在一起的多个裸片(例如裸片堆叠)，其可包含可促成热提取缺点的多个界面。例如，在上升操作电平处，由裸片的堆叠产生的整体热将增加，且所述堆叠裸片可恶化热传导且增加裸片堆叠的操作环境的温度。例如，归因于在达到待耗散的封装的外部表面之前热需要穿过多个界面，裸片的堆叠可呈现困难热提取配置。此外，归因于裸片封装工艺及/或封装材料，热提取也会受限制。如果未从所述裸片堆叠有效率地移除热，那么会引起所述堆叠中的一或多个裸片经历高于其指定最大操作温度限制的温度。
此外，封装工艺及封装材料可进一步减少热耗散。例如，在封装工艺期间，包含于封装工艺中的一或多种材料可从其所要位置移动(例如，流动)到非所要位置。所述一或多种材料的流动可归因于其物理特性(例如粘度)，且可进一步归因于经封装裸片堆叠内的小特征可引发的毛细作用。所述一或多种材料也可特性化为相对不佳热导体。因此，一或多种材料流向非所要位置及其相对不佳传热性的组合可降低经封装半导体裸片堆叠的整体热耗散。
图1是裸片堆叠100的实例说明。裸片堆叠100包含裸片102及多个裸片104。图1中所描绘的裸片数目是仅为说明目的，且任何裸片数目落于本发明的范围内。为说明目的，裸片堆叠100还包含底侧部填充材料106，其可已于一或多个封装工艺步骤期间形成。裸片堆叠100可表示经封装裸片堆叠或已部分地经封装的裸片堆叠，且可用于说明与经封装裸片堆叠相关联的一或多个潜在问题。为避免模糊将讨论的部分经封装裸片堆叠100的方面，未展示额外封装材料。图2、3、4及/或5可描绘额外封装方面，且将在下文更详细讨论。
裸片102及多个裸片104可为任何半导体裸片。例如，裸片102可为逻辑裸片，且多个裸片104可为具有用于存储数据的存储器电路的存储器裸片，例如易失性存储器裸片、非易失性存储器裸片或其组合。裸片102及多个裸片104可经由在一或多个制造步骤期间形成的一或多个金属接合(未展示)而电气地且物理地彼此耦合。所述一或多个制造步骤可为半导体裸片处理步骤与封装制造步骤的组合。例如裸片102、104中的每一者可具有形成于裸片102、104的顶侧及/或底侧的一或多个接合垫位点。所述一或多个金属接合形成于所述一或多个接合垫位点上，使得可将堆叠中的裸片接合到上方及/或下方的邻近裸片。在一些实施例中，可通过形成于裸片102、裸片104中的每一者中的硅穿孔(TSV)电气地耦合裸片102、裸片104。在形成所述金属接合之后，裸片102及裸片104中的每一者可与邻近裸片分开达约30到50微米，例如，间距可发生于裸片之间。例如，在接合形成之后，在裸片102与裸片104A之间的间距可为约30微米。例如，在裸片102、裸片104中的每一者之间的间距可至少部分地归因于耦合裸片堆叠100的裸片的金属接合的尺寸。然而，间距及/或间距的尺寸的原因不限制本发明的方面。
例如，底侧填充材料106可为高度粘度材料，当固化时底侧填充材料可提供对裸片堆叠100的结构支撑。在一些实施例中，底侧填充材料106也可提供用于裸片堆叠100的热耗散路径。例如，底侧填充材料106的热传导性可大于空气。在一或多个封装工艺步骤期间可施加及形成底侧填充材料106。例如，底侧填充材料106可沿着多个裸片104的垂直侧施配或施配于多个裸片104的垂直侧上及施配到裸片102的至少部分上，且经受使底侧填充材料106能够穿透及填充裸片102、裸片104之间的空间的一或多个工艺。例如，底侧填充材料106可归因于毛细效应而填充裸片102、裸片104之间的空间。可使用后续加热步骤以固化底侧填充材料106。
然而，在一些例子中，底侧填充材料106可从裸片102、裸片104之间的空间芯吸出(例如，渗透或流动)且汇聚于裸片104的基座处及裸片102的至少一部分的顶上。底侧填充材料106的芯吸及汇聚可导致形成底侧材料106的填角110。例如，芯吸及汇聚(例如)填角110的形成可发生于施加底侧填充材料106与固化步骤之间。此芯吸及汇聚可归因于底侧填充材料106的低粘度，其可归因于重力及表面张力而倾向于从裸片102、裸片104之间芯吸出。因而，当底侧填充材料106开始从邻近裸片102、裸片104之间芯吸时，填角110可开始围绕裸片104中的一或多者形成且形成于裸片102的至少一部分上。在填角110中的底侧填充材料106的量可基于在处理期间存在或施配的底侧填充材料106的体积而自我限制。底侧填充材料106存在的体积可部分基于裸片堆叠的高度，例如，多个裸片104中的裸片的数目。例如，当填角110开始形成且到达裸片之间的空间(从所述空间芯吸底侧填充材料)时，从这些空间的芯吸可减少或停止。对于更高裸片数目裸片(例如，8或12裸片)的裸片堆叠，芯吸及汇聚可更为明显，这是因为可存在芯吸及汇聚的底侧填充材料106的更大体积，且也因为可存在介于形成填角110与裸片堆叠中的上裸片之间的更大垂直距离，其可导致更大的过滤器。在一些实施例中，底侧填充材料106的芯吸及汇聚可导致一或多个热耗散及封装顾虑。
一个顾虑可为在裸片102、裸片104中的一或多者之间形成空隙。例如，当底侧填充材料106开始从裸片104C与裸片104D之间芯吸出时，底侧填充材料106的芯吸可引起在裸片104C与裸片104D之间形成空隙108。基于裸片堆叠100中裸片的数目，可影响(例如，增加或减少)空隙108的数目及尺寸(可与底侧填充材料106的汇聚量相关)。例如，如果裸片堆叠100包含八个裸片104，那么在裸片堆叠中的上裸片的中间的底侧填充材料106可引发较大的及/或越来越多空隙，而在汇聚区110中的底侧填充材料106的量增加。空隙108可形成在邻近裸片之间的热传送可小于底侧填充材料106保持的区域的区域，其可导致从裸片堆叠100的整体热耗散减少及/或在空隙108的下方或上方的裸片104中形成热点。此热耗散减少可归因于空隙的热传导性(例如，空气的热传导性)小于底侧填充材料106的热传导性，且进一步归因于空隙108的边界处的界面。这些空隙108可导致热耗散减少及裸片温度增加。
上文顾虑也可起因于裸片堆叠100的高度。例如，如果裸片堆叠100对于底侧材料106过高以至于无法被芯吸到在裸片堆叠的顶裸片(例如，裸片104C及裸片104D)之间的空间中，那么裸片之间的空隙可归因于缺乏填充所述空间的底侧填充材料。归因于底侧填充材料的表面张力不够强以将底侧填充材料106上拉到顶裸片及接着拉到顶裸片与其下方的裸片之间的空间中，底侧填充材料106可能无法芯吸到顶裸片之间的空间中。
第二顾虑可为从裸片102到包围散热器或热传送组件(例如保形封装盖罩，例如，盖帽)的热传送减少。例如，汇聚区110可减少从汇聚区110下方的裸片102的区域的热传送。从汇聚区110下方的区域的热传送减少可归因于底侧填充材料106的大体积与底侧填充材料106的低热传导性的结合。因此，可导致从裸片102的热传送减少。此外，底侧填充材料106的汇聚区110也可干扰其它封装组件的放置。例如，保形盖罩(未展示)的放置可受到汇聚区110影响。例如，在一些实施例中，所述保形盖罩可从具有高热传导性的材料形成，且可经放置使得所述盖罩的内部表面紧密接近(例如，50微米内)裸片102的顶部及多个裸片104的侧，以缩减需传播热以到达热扩散器的距离。然而，如果汇聚区110增加所述保形盖罩与裸片102、裸片104之间的距离，那么需要传播热的距离增加，其可导致裸片堆叠100的温度增加。
在操作期间，归因于裸片102、裸片104的各种电路的操作，裸片堆叠100可变热。在一些例子中，热点可形成于裸片堆叠100的一或多个裸片中。例如，热点可发展于裸片104A下方的裸片102中。发展于裸片104A下方的裸片102中的热点可额外限制从裸片104A的热传送。为使热耗散，发展于裸片102中的热可横向地传播穿过裸片102，且穿过底侧填充材料106的汇聚区110而到封装的热耗散组件，例如热扩散器(未展示)。然而，归因于底侧填充材料106的不佳热传导性，可减少热的横向传播，其可导致裸片堆叠100的增加的加热。此外，发展于裸片102中的热可传播到底层衬底(未展示)，且向下流动及/或横向流动到其它封装组件。在一些例子中，裸片102及裸片104A经历的热可大于其相应建议最大操作温度。
例如，对于限制汇聚及改进热扩散的潜在解决方案可包含用于提供到封装盖罩的热路径的底侧填充材料106的阻障。例如，所述阻障可经形成围绕裸片104的侧，且可形成对底侧填充材料106的芯吸或过度芯吸的堤坝。因而，所述阻障可消除或减少底侧填充材料106的芯吸及汇聚的量。此外，因为所述阻障可密切接触或紧密接近裸片102、裸片104，所以可改进裸片102、裸片104的热耗散，而可改进裸片堆叠100的整体热耗散及热性能。
图2是根据本发明的实施例的经封装裸片堆叠200的平面图的实例说明。经封装裸片堆叠200包含衬底202、裸片204、多个裸片206、一或多个热扩散器208，及一或多个阻障210。图2中所描绘的组件的尺寸未按比例绘制，且仅为说明目的。为了清楚起见，经封装裸片堆叠200的呈现省略一些封装组件。例如，图2中未展示盖罩、底部填充材料，及热界面材料，使得明确展示衬底202、裸片204、多个裸片206、一或多个热扩散器208，与一或多个阻障210的关系。热扩散器208及阻障210可提供用于底侧填充材料的堤坝，例如图1的底侧填充材料106。热扩散器208及阻障210可进一步提供从经封装裸片堆叠200到盖罩(未展示)的增强热传送路径。
裸片204可为用于多个裸片206的逻辑裸片。多个裸片206可包含一或多个存储器裸片，例如，四个、八个、或十二个存储器裸片。此外，类似于裸片102、裸片106，可经机械地且电气地耦合裸片204及裸片206。例如，可通过金属接合电气地且机械地耦合裸片204及多个裸片206。所述金属接合可引起裸片分离，例如，可使用底侧填充材料(未展示)来填充的裸片之间的空间。在一些实施例中，裸片204可大于多个裸片206中的每一者。例如，裸片204可在一个、两个、三个或四个方向延伸超过多个裸片206，使得裸片204的一部分或区域被暴露且未被多个裸片206覆盖。延伸超过多个裸片206的裸片204的部分在本文中可称为门廊212。
热扩散器208可形成于裸片204的经暴露部分上方，例如门廊212上方，且由具有相对高热传导性的金属或非金属材料(例如铜)形成。例如，在25℃，铜的导热率为～395W/mK。在一些实施例中，热扩散器208可由导线的堆叠形成，例如圆导线或带导线，所述导线安置于彼此的顶上以形成裸片204的经暴露部分上方且紧挨多个裸片206的结构。例如，导线层可形成于裸片204的门廊211上方，其中形成后续导线层以积累热扩散器208到所要高度。在一些实施例中，所要高度可与多个裸片206的顶部的高度相称。在一些实施例中，热扩散器208可接合到衬底202，其可已涂覆有金属层以促进接合。热扩散器208可提供到经封装裸片堆叠200的增强热路径。例如，热扩散器208可提供从裸片204的门廊212到封装盖罩(未展示)的热路径。
阻障210可由具有相对高热传导性的金属或非金属材料形成。例如，阻障210可由导线(例如圆导线或带导线)形成。阻障210可提供经封装裸片堆叠200的增强热耗散。例如，阻障210可增强用于产生于至少裸片204中的热的热传送路径。所述增强热传送路径可提供从衬底202到封装盖罩(未展示)的热传送路径。在一些实施例中，从衬底202到阻障210的热传播可源于裸片204中。例如，来自裸片204的热可在通过衬底202传播到阻障210之前向下传播到衬底202中。
此外，热扩散器208及阻障210可充当用于在封装工艺期间施加的底侧填充材料的堤坝。例如，在裸片堆叠200(例如，裸片204及多个裸片206)的封装期间，热扩散器208可形成于裸片204的经暴露区域(例如，门廊区域，例如门廊212)上方，且紧挨或邻接多个裸片206，且在施加底侧填充材料之前阻障210可邻接多个裸片206。以此方式，热扩散器208及阻障210可预防或减少从裸片204与多个裸片206之间的空间芯吸出且汇聚围绕裸片204的部分上及衬底202上的多个裸片206的基座的底侧填充材料的量。
在封装工艺期间，可在形成裸片堆叠之后及形成或安置热扩散器208及阻障210之后，将底侧填充材料施加到裸片堆叠200。在施加所述底侧填充材料之前，通过围绕多个裸片206安置热扩散器208及阻障210，可减少或消除所述底侧填充材料的芯吸及汇聚。例如可围绕多个裸片206的边缘施加所述底侧填充材料，使得所述底侧填充材料可容纳于热扩散器208及阻障210内。具有所述底侧填充材料的裸片堆叠200接着可经受热过程，使得所述底侧填充材料固化(例如，硬化)。经固化底侧填充材料可提供裸片堆叠的结构完整性，且也可略微增强热传送，这是因为经固化底侧填充材料将与裸片堆叠接触，且因为经固化底侧填充材料是比空气更好的热导体。图2展示在热扩散器与阻障210之间的间隙，例如，热扩散器与阻障未结合，但这方面是非限制性的且其它实施例可包含以围绕多个裸片堆叠的连续环圈形成的金属导线，例如，形成热扩散器208及阻障210的导线的连续环圈。
图3A到3D是根据本发明的实施例的经封装裸片堆叠300的侧视图及横截面图的实例说明。图3A到3D中所展示的实例说明省略一些封装组件以不模糊本文所揭示的各种特征且促进本发明的清楚。例如，省略封装盖罩、底侧填充材料及热界面材料以不模糊本发明的方面。经封装裸片堆叠300可为图2中所展示的经封装裸片堆叠200的实例。图3A到3D的经封装裸片堆叠300包含衬底302、裸片304及多个裸片306及热扩散器308。热扩散器308可提供从裸片304及多个裸片306的增强热传送路径，及到底侧填充芯吸及汇聚的堤坝，如图1中所讨论。
图3A是沿着图2中所展示的方向观看的经封装裸片堆叠300的侧视图。衬底302可为封装衬底，且可由数层有机材料(例如纤维玻璃)及金属(例如铜)形成。可形成有机材料及铜的层以提供从衬底302的底侧到衬底的顶侧的导电路径，例如，其中可将裸片304接合到衬底302的顶侧。衬底302的底侧可包含(例如)允许接合经封装裸片堆叠300到电路板及用于主机系统与经封装裸片堆叠300之间的通信路径的金属接合垫。
例如，裸片304可为逻辑裸片或系统单芯片，且可接合到在裸片304的底侧处的衬底302的顶侧。在裸片302的顶侧上，可安置多个裸片306。可使用压缩接合工艺将多个裸片306的底部裸片接合到裸片304的顶侧以形成耦合裸片的金属接合。可使用类似工艺接合裸片的剩余部分。多个裸片306可为存储器裸片、易失性存储器、非易失性存储器或其组合，且可通过TSV与裸片304连通。
裸片304可在一侧、两侧、三侧或四侧上延伸超过多个裸片306。因而，延伸超过裸片306的裸片304的区域可暴露于其顶侧上。仅为了说明目的，图3A展示仅一侧。延伸超过裸片306的裸片304的区域或部分可称为门廊区域。在一些实施例中，在裸片304执行操作时，所述门廊区域会产生需耗散的热。如上文所讨论，如果底侧填充材料汇聚到所述门廊区域上，那么热耗散会受阻。形成于门廊区域上方且可与所述门廊区域接触的热扩散器308可提供增强热传送路径及/或对所述门廊区域上的底侧填充材料汇聚的堤坝。
热扩散器308可由若干圆金属导线(例如铜)层形成，其可在导线的两端部处接合到衬底302。例如，热扩散器308的第一层(例如308A)可在一个端部处经接合到衬底302、向上且在裸片304的门廊区域上方延伸，接着在裸片304的另一侧上经接合到衬底302。可针对额外导线重复所述步骤以形成每一层，例如层308A、308B及308C，且数层可形成于彼此的顶部上，使得热扩散器308的高度可近似相同于多个裸片306的顶部的高度。尽管图3A仅展示三个层且热扩散器308在裸片306的顶部下方，但是所展示组件的相对数目及尺寸无限制且仅为说明目的而展示。
图3B展示沿着图2中所展示的线A'-A”切割的经封装裸片堆叠300的横截面图。图3B的横截面图展示热扩散器308的形成及如何将热扩散器308的个别导线安置于门廊区域(例如，裸片304的门廊312)上方且相对于其它导线的实例布置。形成热扩散器308的导线可形成于门廊的上方。在一些实施例中，热扩散器308可邻接多个裸片306的侧。在一些实施例中，热扩散器308可与多个裸片306相距50微米到200微米，例如在多个裸片306之间形成。热扩散器308可限制可从多个裸片306之间芯吸出且汇聚在裸片304的门廊区域上的底侧填充材料(未展示)的量。
图3C是沿着图2中所展示的方向B观看的经封装裸片堆叠300的侧视图。图3C的视图展示衬底302、阻障310，及裸片306。在图3C中不存在阻障310下方的裸片304的部分。因而，阻障310可形成于衬底302上。例如，层310A最初可形成于衬底302上。层310A可由圆金属导线(例如铜)形成，其在沿着衬底302的表面的一部分延伸的导线的长度的端部处经接合到衬底302，接着在另一端部处经接合。在一些实施例中，第一层310A可延伸裸片304的长度。第二层(例如层310B)可形成于第一层310A上方，等等，直到已形成阻障310的所有层。阻障310可提供对经安置于裸片堆叠300的邻近裸片之间的底侧填充材料(未展示)的堤坝，且进一步可提供从衬底302到封装盖罩(未展示)的增强热传送路径。
图3D展示图2中展示的沿着线B'-B”切割的经封装裸片堆叠300的横截面图。图3D的横截面图展示阻障310的形成及阻障310的个别导线的实例布置。形成阻障310的导线可形成于衬底上。在一些实施例中，可定位阻障310以邻接裸片堆叠300的侧。在一些实施例中，例如，阻障310可与裸片304及多个裸片306相距50微米到200微米。阻障310可限制可从多个裸片堆叠300芯吸出且汇聚在衬底302上的底侧填充材料(未展示)的量。
经封装裸片堆叠300可受益于热扩散器308及阻障310。例如，热扩散器308及阻障310可通过提供从裸片304及衬底302到封装盖罩的热传送路径来增强经封装裸片堆叠300的热耗散。此外，热扩散器308及阻障310可减少汇聚于裸片304及衬底302上的底侧填充材料的量。
图4A到4D是根据本发明的实施例的经封装裸片堆叠400的侧视图及横截面图的实例说明。图4A到4D中所展示的实例说明省略一些封装组件，以不模糊本文所揭示的各种特征，且促进本发明的清楚。例如，省略封装盖罩、底侧填充材料及热界面材料，以不模糊本发明的方面。经封装裸片堆叠400可为图2中所展示的经封装裸片堆叠200的实例。图4A到4D的经封装裸片堆叠400包含衬底402、裸片404及多个裸片406、热扩散器408，及阻障410。热扩散器408及阻障410可共同地提供从裸片404及多个裸片406的增强热传送路径，及对底侧填充材料芯吸及汇聚的堤坝，如图1中所讨论。
图4A到4D中所展示的组件可类似于关于图3A到3D所讨论的这些组件。因而，为了简明起见，省略详细描述。例如，省略衬底402、裸片404，及多个裸片404的详细描述。
图4A是沿着图2中所展示的方向A观看的经封装裸片堆叠300的侧视图。热扩散器408可由(例如)由铜制成的平坦金属导线(例如，带导线)的若干层形成。所述带导线可在两端部处被接合到衬底402。例如，热扩散器408的第一层(例如408A)可在一个端部处被接合到衬底402，向上且在裸片404的门廊区域上方延伸，且接着在裸片404的另一侧上被接合到衬底402。可针对额外导线重复所述步骤以形成每一层，例如层408A、层408B、及层408C，且数层可形成于彼此的顶部上，使得热扩散器408的高度可近似相同于多个裸片406的顶部的高度。尽管图4A仅展示三个层，且热扩散器408在裸片406的顶部下方，但是所展示的组件的相对数目及尺寸并无限制，且仅为说明目的而展示。
图4B展示沿着图2中所展示的线A'-A”切割的经封装裸片堆叠400的横截面图。图4B的横截面图展示热扩散器408的形成及可如何将热扩散器408的个别导线安置于裸片404的门廊412上方且相对于其它导线的实例布置。形成热扩散器408的导线可形成于门廊的上方。在一些实施例中，热扩散器408可邻接多个裸片406的侧。在一些实施例中，例如，热扩散器408可与多个裸片406相距50微米到200微米。热扩散器408可限制可从多个裸片406之间芯吸出且汇聚在裸片404的门廊区域上的底侧填充材料(未展示)的量。
图4C是沿着图2中所展示的方向B观看的经封装裸片堆叠400的侧视图。图4C的视图展示衬底402、阻障410，及裸片406。在图3C中不存在阻障310下方的裸片404的部分。因而，阻障410可形成于衬底402上。例如，层410A最初可形成于衬底402上。层410A可由(例如)由铜制成的平坦金属导线(例如，带导线)所形成。第一层410A可在沿着衬底402的表面的一部分延伸的导线的长度的一个端部处经接合到衬底302，接着在另一端部处经接合。在一些实施例中，第一层410A可延伸裸片410的长度。第二层(例如层410B)可形成于第一层410A上方，等等，直到形成阻障410的所有层。阻障410可提供对经安置于裸片堆叠400的邻近裸片之间的底侧填充材料(未展示)的堤坝，且进一步可提供从衬底402到封装盖罩(未展示)的增强热传送路径。
图4D展示沿着图2中所展示的线B'-B”切割的经封装裸片堆叠400的横截面图。图4D的横截面图展示阻障410的形成及如何布置阻障410的个别导线的实例。将裸片404的边缘与裸片406近似对准。形成阻障410的导线可形成于衬底上。在一些实施例中，阻障410可邻接裸片404及多个裸片406。在一些实施例中，例如，阻障410可与裸片404及多个裸片406相距50微米到200微米。阻障410基于其对裸片堆叠400的邻近度而可限制可从多个裸片堆叠400之间芯吸出且汇聚在衬底402上的底侧填充材料(未展示)的量。
经封装裸片堆叠400可受益于热扩散器408及阻障410。例如，热扩散器408及阻障410可通过提供从裸片404及衬底402到封装盖罩的热传送路径而增强经封装裸片堆叠400的热耗散。此外，热扩散器408及阻障410可减少汇聚在裸片404及衬底402上的底侧填充材料的量。
图5是根据本发明的实施例的经封装裸片堆叠500的实例说明。经封装裸片堆叠500可包含衬底502、裸片504、多个裸片506及热扩散器508。图5中所展示的许多元件类似于先前所讨论元件，且因而为简洁起见将不详细讨论。例如，衬底502、裸片504及多个裸片506可类似于关于图2所讨论的组件，例如衬底202、裸片204及多个裸片206。关于图5，热扩散器508可围绕多个裸片506安置且可安置于裸片504的门廊区域510上。热扩散器508可提供到至少裸片504的增强热耗散路径，且可进一步提供用于经封装裸片堆叠500的底侧填充材料阻障。
热扩散器508可由形成为围绕多个裸片506的环圈的导线的连续长度形成。热扩散器508可由圆导线或带导线形成。在一些实施例中，导线可为铜导线，但可以其它方式使用其它导线。所述连续环圈可安放在在至少一个方向上延伸超过多个裸片506的门廊510上(例如，通过门廊510支撑所述连续环圈)。图5展示在两个方向(例如上及下)延伸超过多个裸片506的门廊510，但所述门廊也可在三个或四个方向上延伸超过多个裸片506。在一些实施例中，虽然使导线成环圈地围绕多个裸片206，但是导线可经分层使得热扩散器508的高度与多个裸片506的高度相称。此外，热扩散器508可提供对包含于经封装裸片堆叠500中的底侧填充材料的堤坝。例如，可在将底侧填充材料布置于裸片504及多个裸片506之间的空间中之前形成热扩散器508，使得热扩散器508限制芯吸且汇聚在门廊510上且围绕多个裸片506的基座的底侧填充材料(未展示)的量。可通过此项技术中已知的任何手段使热扩散器508成环圈地围绕多个裸片506，且形成导线的环圈的方法是本发明的非限制性方面。
衬底502可包含提供形成热扩散器508的导线的接合位点的接合位点512。在非限制性实例中，可将导线接合到接合位点512，且接着所述导线可成环圈地围绕多个裸片506以形成热扩散器508。一旦形成热扩散器508，例如，导线已成环圈地围绕多个裸片506达所要次数，就可将所述导线接合到接合位点512以完成所述环圈及紧固所述导线的另一端部。接合位点512可由一或多种金属形成且端部表面可为金。
热扩散器508可以各种方式形成。例如，可将用于形成热扩散器508的导线保持静止，同时使衬底502(包含裸片504及多个裸片506)自旋以形成导线的环圈。在此实施例中，可通过夹具或真空夹盘固持衬底。另一实例可包含使衬底502(包含裸片504及多个裸片506)静止保持，同时例如导线接合机器使导线成环圈地围绕多个裸片506以形成热扩散器508。
图6是根据本发明的实施例的经封装裸片堆叠600的实例说明。经封装裸片堆叠600可包含衬底602、裸片604、多个裸片606、一或多个热扩散器608及一或多个阻障608、底侧填充材料612、热界面材料(TIM)614、粘着剂616及盖罩618。在一些实施例中，经封装裸片堆叠600可为存储器装置，但装置的类型是本发明的非限制性方面。一或多个热扩散器608及一或多个阻障610可经由减少或消除底侧填充材料612汇聚而增强经封装裸片堆叠600的热性能，且提供用于裸片堆叠600的增强热路径。
衬底602可为用于半导体封装的衬底。衬底602可由有机材料(例如，树脂、玻璃纤维等等)的组合所形成，且可为非导电的。在一些实施例中，衬底602可包含电迹线的多层及用于电迹线的各种层之间的电连接的导通孔，其可终止于用于电耦合到裸片604的一或多个触点(未展示)处。盖罩618可为用于经封装裸片堆叠600的盖且可围封经封装裸片堆叠600的剩余组件。例如，可通过粘着剂616将盖罩618附接到衬底602。在一些实施例中，盖罩618可促进热耗散到包围区域中或到一或多个散热器(未展示)。
TIM 614可形成于多个裸片606的顶裸片、裸片604的暴露区域、热扩散器608及阻障610及盖罩618之间。可包含TIM 614以促进将热从裸片堆叠600传送到盖罩618，且也可促进将盖罩618安装(例如，附接)到经封装裸片堆叠600的其它组件。TIM 614也可提供对裸片堆叠600的额外机械支撑。TIM 614可为可包含或不可包含金属填充物(例如铟或金)的环氧树脂材料，可包含环氧树脂材料以增强热传导。TIM 614的厚度可从20微米到50微米，其可取决于制造工艺及/或封装工艺中的正常变化。
在非限制性实例中，多个裸片606中的每一者可为存储器裸片，例如非易失性存储器裸片或易失性存储器裸片。裸片604可为界面裸片或逻辑裸片。可通过导通孔互连件(未展示)互连包含多个裸片206及裸片204的裸片堆叠，导通孔互连件可为用于在裸片堆叠内传播的命令及/或数据信号的共同总线。可由主机在外部提供所述命令及数据信号到裸片的堆叠，且可作出响应而将数据提供到主机。此外，裸片604可接收来自一或多个外部组件的数据及命令信号，且作出响应而将数据/命令信号提供到多个裸片606中的目标裸片606。可将导通孔互连件耦合到形成于裸片602、裸片604中的每一者的顶侧及/或底侧上的一或多个接合垫(未展示)。此外，所述接合垫可为用于形成经封装裸片堆叠600的邻近裸片之间的金属接合的位置，类似于上文参考图1所讨论的金属接合。
裸片604可为经封装裸片堆叠600的底部裸片，且可支撑多个裸片606。此外，裸片604、裸片606中的每一者可至少部分归因于耦合裸片的金属接合而与邻近裸片604、裸片606分离。可使用底侧填充材料612填充邻近裸片之间的空间。如上文所描述，使用底侧填充材料612填充裸片之间的空间可提供对经封装裸片堆叠600的结构支撑，且也可提供热耗散。
描绘于图2到6中的裸片堆叠仅为说明目的且并非限制。在堆叠中的裸片的数目及在堆叠中的裸片的类型的所有可能变化在本发明的范围内。例如，可将中介层裸片插入于裸片604与多个裸片606的底部裸片之间，例如，中介层裸片可提供进一步结构稳定性及热增强。
从前述内容将了解，尽管出于说明的目的已在本文中描述本发明的特定实施例，但可在不脱离本发明的精神及范围的情况下作出各种修改。因此，本发明除受到所附权利要求书的限制以外不受任何限制。

Claims (20)

1.一种设备，其包括：
多个裸片，其在堆叠中；
底部裸片，其支撑所述多个裸片，其中所述底部裸片的部分延伸超过所述多个裸片且经暴露于所述底部裸片的顶表面处；
阻障，其沿着所述多个裸片及所述底部裸片安置；及
热扩散器，其安置于所述底部裸片的所述顶表面的上方，且沿着所述多个裸片安置。
2.根据权利要求1所述的设备，其中所述热扩散器的端部形成于衬底上。
3.根据权利要求1所述的设备，其中所述阻障由衬底支撑。
4.根据权利要求1所述的设备，其中所述热扩散器由布置于堆叠中的多个导线层形成。
5.根据权利要求4所述的设备，其中所述导线是圆导线。
6.根据权利要求4所述的设备，其中所述导线是带导线。
7.根据权利要求1所述的设备，其中所述阻障由经形成于堆叠中的多个导线层形成。
8.根据权利要求7所述的设备，其中所述导线是圆导线。
9.根据权利要求7所述的设备，其中所述导线是带导线。
10.一种设备，其包括：
第一裸片；
多个第二裸片，其中所述第一裸片及所述多个第二裸片布置于堆叠中，使得所述第一裸片支撑所述多个第二裸片；
阻障，其形成于衬底上，且沿着所述第一裸片及所述多个第二裸片安置；
热扩散器，其形成于所述第一裸片的至少部分上且邻近于所述多个第二裸片，
其中所述热扩散器及所述阻障经配置以限制从所述多个第二裸片之间的空间芯吸的底侧填充材料的量。
11.根据权利要求9所述的设备，其中所述第一裸片包括逻辑裸片，且所述多个第二裸片包括多个存储器裸片。
12.根据权利要求10所述的设备，其进一步包括支撑所述第一裸片、所述热扩散器的端部及所述阻障的衬底，及经耦合到所述衬底且经配置以围封所述第一裸片、所述多个第二裸片、所述热扩散器及所述阻障的盖罩。
13.根据权利要求11所述的设备，其中所述热扩散器及所述阻障由多个导线形成。
14.根据权利要求13所述的设备，其中所述热扩散器及所述阻障由经安置于所述多个第二裸片周围的导线的连续长度形成。
15.根据权利要求13所述的设备，其中所述热扩散器及所述阻障在高度上与所述多个第二裸片的顶部相称。
16.一种设备，其包括：
多个第一裸片，其经布置于堆叠中；
第二裸片，其经耦合到所述多个第一裸片，其中所述第二裸片的第一部分及第二部分延伸超过所述多个第一裸片，且其中所述第二裸片的第三部分及第四部分的边缘与所述多个第一裸片的边缘近似对准；
第一阻障及第二阻障，每一阻障经安置成紧密接近于所述多个第一裸片中的每一者的相应边缘及所述第二裸片的第三部分及第四部分的相应边缘；及
第一热扩散器及第二热扩散器，其分别形成于所述第二裸片的所述第一部分及第二部分上方，且紧密接近于所述多个第一裸片的相应边缘。
17.根据权利要求16所述的设备，其中所述第二裸片、第一阻障及第二阻障以及所述第一热扩散器与所述第二热扩散器的部分形成于衬底上。
18.根据权利要求17所述的设备，其中所述第一阻障及所述第二阻障的端部以及所述第一热扩散器及所述第二热扩散器的端部接合到所述衬底。
19.根据权利要求16所述的设备，其中所述第一热扩散器及所述第二热扩散器以及所述第一阻障及所述第二阻障由多个导线层形成。
20.根据权利要求19所述的设备，其中所述第一阻障及所述第二阻障以及所述第一热扩散器及所述第二热扩散器在高度上与经布置于堆叠中的所述多个第一裸片的顶部相称。
CN201780011784.XA 2016-02-17 2017-02-08 用于经封装半导体裸片的内部热扩散的设备及方法 Active CN108701664B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/046,078 2016-02-17
US15/046,078 US11329026B2 (en) 2016-02-17 2016-02-17 Apparatuses and methods for internal heat spreading for packaged semiconductor die
PCT/US2017/016941 WO2017142755A1 (en) 2016-02-17 2017-02-08 Apparatuses and methods for internal heat spreading for packaged semiconductor die

Publications (2)

Publication Number Publication Date
CN108701664A true CN108701664A (zh) 2018-10-23
CN108701664B CN108701664B (zh) 2022-02-22

Family

ID=59562259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780011784.XA Active CN108701664B (zh) 2016-02-17 2017-02-08 用于经封装半导体裸片的内部热扩散的设备及方法

Country Status (7)

Country Link
US (1) US11329026B2 (zh)
EP (1) EP3417480A4 (zh)
JP (1) JP6884791B2 (zh)
KR (1) KR102284598B1 (zh)
CN (1) CN108701664B (zh)
TW (1) TWI628760B (zh)
WO (1) WO2017142755A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021119930A1 (zh) * 2019-12-16 2021-06-24 华为技术有限公司 芯片封装及其制作方法
CN117276205A (zh) * 2023-09-14 2023-12-22 北京升宇科技有限公司 一种结温公差小的高可靠集成电路封装结构

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074633B2 (en) * 2016-11-08 2018-09-11 Micron Technology, Inc. Semiconductor die assemblies having molded underfill structures and related technology
US10622282B2 (en) * 2017-07-28 2020-04-14 Qualcomm Incorporated Systems and methods for cooling an electronic device
US10748874B2 (en) 2018-10-24 2020-08-18 Micron Technology, Inc. Power and temperature management for functional blocks implemented by a 3D stacked integrated circuit
KR102661833B1 (ko) 2019-04-17 2024-05-02 삼성전자주식회사 반도체 패키지
US11915991B2 (en) * 2021-03-26 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having first heat spreader and second heat spreader and manufacturing method thereof
US11984378B2 (en) * 2021-05-13 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure and method for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280418A (zh) * 2010-06-09 2011-12-14 海力士半导体有限公司 带有散热装置的半导体封装
US20120001314A1 (en) * 2010-07-05 2012-01-05 Mosaid Technologies Incorporated Multi-chip package with thermal frame and method of assembling
US20140084444A1 (en) * 2012-09-21 2014-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal Dissipation Through Seal Rings in 3DIC Structure
US20160013173A1 (en) * 2014-07-14 2016-01-14 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233474A (ja) 1997-02-19 1998-09-02 Hitachi Metals Ltd ヒートスプレッダおよびこれを用いた半導体装置ならびにヒートスプレッダの製造方法
US7215018B2 (en) * 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
KR100777926B1 (ko) 2006-08-29 2007-11-21 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
TW200820401A (en) 2006-10-23 2008-05-01 Via Tech Inc Chip package and manufacturing method thereof
JP2008235783A (ja) 2007-03-23 2008-10-02 Kyocera Corp 電子装置
US8030761B2 (en) 2007-05-23 2011-10-04 United Test And Assembly Center Ltd. Mold design and semiconductor package
CA2676495C (en) 2009-08-24 2014-04-08 Ibm Canada Limited - Ibm Canada Limitee Mechanical barrier element for improved thermal reliability of electronic components
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR101715761B1 (ko) 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
TWI536516B (zh) 2011-09-19 2016-06-01 日月光半導體製造股份有限公司 具有散熱結構之半導體封裝及其製造方法
TW201426958A (zh) 2012-12-19 2014-07-01 Advanced Semiconductor Eng 堆疊式封裝件與其製造方法
TWI508255B (zh) 2013-07-01 2015-11-11 Powertech Technology Inc 散熱型覆晶封裝構造
US9082743B2 (en) 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US9570421B2 (en) 2013-11-14 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking of multiple dies for forming three dimensional integrated circuit (3DIC) structure
US9287240B2 (en) 2013-12-13 2016-03-15 Micron Technology, Inc. Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
KR102245003B1 (ko) 2014-06-27 2021-04-28 삼성전자주식회사 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
US20160049383A1 (en) 2014-08-12 2016-02-18 Invensas Corporation Device and method for an integrated ultra-high-density device
WO2016062426A1 (en) * 2014-10-24 2016-04-28 Abb Technology Ag Semiconductor module and stack arrangement of semiconductor modules
US9768149B2 (en) 2015-05-19 2017-09-19 Micron Technology, Inc. Semiconductor device assembly with heat transfer structure formed from semiconductor material
US10068875B2 (en) 2015-10-22 2018-09-04 Micron Technology, Inc. Apparatuses and methods for heat transfer from packaged semiconductor die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280418A (zh) * 2010-06-09 2011-12-14 海力士半导体有限公司 带有散热装置的半导体封装
US20120001314A1 (en) * 2010-07-05 2012-01-05 Mosaid Technologies Incorporated Multi-chip package with thermal frame and method of assembling
US20140084444A1 (en) * 2012-09-21 2014-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal Dissipation Through Seal Rings in 3DIC Structure
US20160013173A1 (en) * 2014-07-14 2016-01-14 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021119930A1 (zh) * 2019-12-16 2021-06-24 华为技术有限公司 芯片封装及其制作方法
CN117276205A (zh) * 2023-09-14 2023-12-22 北京升宇科技有限公司 一种结温公差小的高可靠集成电路封装结构
CN117276205B (zh) * 2023-09-14 2024-04-30 北京升宇科技有限公司 一种结温公差小的高可靠集成电路封装结构

Also Published As

Publication number Publication date
CN108701664B (zh) 2022-02-22
EP3417480A4 (en) 2019-10-23
US20170236804A1 (en) 2017-08-17
TWI628760B (zh) 2018-07-01
JP6884791B2 (ja) 2021-06-09
WO2017142755A1 (en) 2017-08-24
KR102284598B1 (ko) 2021-08-04
JP2019506003A (ja) 2019-02-28
KR20180105725A (ko) 2018-09-28
TW201735292A (zh) 2017-10-01
US11329026B2 (en) 2022-05-10
EP3417480A1 (en) 2018-12-26

Similar Documents

Publication Publication Date Title
CN108701664A (zh) 用于经封装半导体裸片的内部热扩散的设备及方法
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
KR101277429B1 (ko) 스택 다이 ｂｇａ 또는 ｌｇａ 컴포넌트 어셈블리
US8829686B2 (en) Package-on-package assembly including adhesive containment element
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
CN104051395A (zh) 芯片堆叠封装及其方法
CN106611714A (zh) 半导体装置及其制造方法
JP2008091879A (ja) 放熱装置を備えた集積回路パッケージおよびその製造方法
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
EP3364451B1 (en) Semiconductor package assembly
CN106471619B (zh) 包括由印刷电路板制成的承载结构的电子组件
US10582617B2 (en) Method of fabricating a circuit module
KR101059629B1 (ko) 반도체 패키지 제조방법
CN103915405A (zh) 半导体器件和制造半导体器件的方法
US20060102995A1 (en) Apparatus for stacking electrical components using insulated and interconnecting via
US7462925B2 (en) Method and apparatus for stacking electrical components using via to provide interconnection
KR100788858B1 (ko) 집적 회로 패키지의 구조물 및 어셈블리 방법
US7573141B2 (en) Semiconductor package with a chip on a support plate
US20210183757A1 (en) Semiconductor package including an interposer and method of fabricating the same
US9006904B2 (en) Dual side package on package
US20040217451A1 (en) Semiconductor packaging structure
EP3067928B1 (en) Semiconductor package assembly with passive device
US20170133305A1 (en) 3d system-level packaging methods and structures
US10008441B2 (en) Semiconductor package
CN104392979A (zh) 芯片堆叠封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant