CN102280418A - 带有散热装置的半导体封装 - Google Patents

带有散热装置的半导体封装 Download PDF

Info

Publication number
CN102280418A
CN102280418A CN2011100561784A CN201110056178A CN102280418A CN 102280418 A CN102280418 A CN 102280418A CN 2011100561784 A CN2011100561784 A CN 2011100561784A CN 201110056178 A CN201110056178 A CN 201110056178A CN 102280418 A CN102280418 A CN 102280418A
Authority
CN
China
Prior art keywords
semiconductor chip
semiconductor
semiconductor packages
radiating component
packages according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100561784A
Other languages
English (en)
Other versions
CN102280418B (zh
Inventor
孙晧荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN102280418A publication Critical patent/CN102280418A/zh
Application granted granted Critical
Publication of CN102280418B publication Critical patent/CN102280418B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种半导体封装，包括：第一半导体芯片，具有第一表面和背离该第一表面的第二表面；散热构件，限定一空腔，设置在第一半导体芯片的第一表面上，并且具有接触第一半导体芯片的多个金属柱；以及一个或多个第二半导体芯片，在空腔中堆叠在第一半导体芯片的第一表面上，该一个或多个第二半导体芯片彼此电连接，并且与第一半导体芯片电连接。

Description

带有散热装置的半导体封装
相关申请的交叉引用
本申请要求2010年6月9日提交的韩国专利申请No.10-2010-0054413的优先权，其通过引用全部结合于此。
技术领域
本发明涉及半导体封装，更具体地，涉及能够改善散热特性并实现改进的运行特性的半导体封装。
背景技术
近年来，电子工业倾向于以低成本和高可靠性的方式来制造产品，以实现轻的重量、小型化、高速运行和高性能。为了实现这样的目的，封装装配技术是非常重要的。封装装配技术保护通过晶片制造工艺而形成有集成电路的存储器芯片，并且允许这些芯片被容易地安装到基板，由此可以保证存储器芯片的运行可靠性。
随着电子工业倾向于轻的重量、小型化、高速运行、多功能和高性能，半导体封装的输入/输出端子的数量及运行速度显著增加，而半导体封装的尺寸显著减小。
因此，随着每单位体积的功耗的增加，存储器芯片运行期间产生的热量使封装的温度升高。这样的温度升高导致半导体封装在运行速度上的下降。因此，散发存储器芯片运行期间产生的热量是非常重要的。
然而，由于传统半导体封装的结构为存储器芯片小于安装存储器芯片的基板，所以问题是难以散发来自基板的没有设置存储器芯片的部分的热量。
尤其是，由于基板的没有设置存储器芯片的部分由诸如EMC(环氧成型化合物)的导热性差的物质密封以保护封装，所以基板的这一部分不可能适当地散发存储器芯片运行期间产生的大量的热量。因此，在传统的半导体封装中，因为难于散发存储器芯片运行期间产生的热量，所以封装的温度升高，并且封装的运行特性可能劣化。
发明内容
本发明的实施例旨在提供可以改善散热特性的半导体封装。
再者，本发明的实施例旨在提供可以实现运行特性改善的半导体封装。
在本发明的一个实施例中，半导体封装包括：第一半导体芯片，具有第一表面和背离该第一表面的第二表面；散热构件，限定一空腔，设置在第一半导体芯片的第一表面上，并且具有接触第一半导体芯片的多个金属柱；以及一个或多个第二半导体芯片，在空腔中堆叠在第一半导体芯片的第一表面上，该一个或多个第二半导体芯片彼此电连接并且与第一半导体芯片电连接。
第一半导体芯片可以是逻辑芯片或存储器芯片。
散热构件可以由陶瓷材料形成。
金属柱可以由铜(Cu)、金(Au)、铝(Al)和银(Ag)中的任一种或者包括上述金属中的至少一种的合金形成。
多个金属柱中的至少一个的形状可以朝着散热构件的侧表面弯曲。
半导体封装还可以包括形成在散热构件的侧表面上的金属层图案，以与多个金属柱当中具有弯曲形状的金属柱接触。
半导体封装还可以包括金属线图案，该金属线图案安装在散热构件中并且在垂直于金属柱的方向上延伸在多个金属柱之间。
半导体封装还可以包括形成在散热构件的侧表面上的金属层图案，以接触金属线图案。
半导体封装还可以包括形成在散热构件的上表面上的金属层图案，以接触金属柱。
半导体封装还可以包括在空腔上面安装在散热构件中的多个附加金属柱。
半导体封装还可以包括形成在散热构件的上表面上的金属层图案，以接触附加金属柱。
半导体封装还可以包括在空腔上面形成在散热构件中的金属层图案，以接触附加金属柱。
半导体封装还可以包括形成在第一半导体芯片上的金属层图案，以接触金属柱。
半导体封装还可以包括在空腔上面形成在散热构件的表面部分上的TIM(热界面材料)。
半导体封装还可以包括形成在第一半导体芯片的第一表面的接触多个金属柱的部分上的TIM。
半导体封装还可以包括具有上表面和下表面的基板，设置有散热构件和第二半导体芯片的第一半导体芯片被安装到基板的上表面，并且外部安装构件连接到基板的下表面。
半导体封装还可以包括包封构件，该包封构件密封基板的上表面及散热构件和第一半导体芯片。
半导体封装还可以包括连接构件，该连接构件插设在基板的上表面和第一半导体芯片之间。
半导体封装还可以包括设置在第一半导体芯片的另一表面上的焊垫，形成为与焊垫连接的再分配线、以及连接到再分配线的外部连接端子。
半导体封装还可以包括形成在第一半导体芯片的另一表面上的绝缘层，以暴露再分配线的至少一部分。
附图说明
图1是示出根据本发明第一实施例的半导体封装的截面图。
图2A至2G是示出根据本发明第一实施例的半导体封装的制造方法的工艺过程的截面图。
图3是示出根据本发明第二实施例的半导体封装的截面图。
图4是示出根据本发明第三实施例的半导体封装的截面图。
图5是示出根据本发明第四实施例的半导体封装的截面图。
图6是示出根据本发明第五实施例的半导体封装的截面图。
图7是示出根据本发明第六实施例的半导体封装的截面图。
图8是示出根据本发明第七实施例的半导体封装的截面图。
图9是示出根据本发明第八实施例的半导体封装的截面图。
图10是示出根据本发明第九实施例的半导体封装的截面图。
具体实施方式
在本发明中，限定空腔并具有安装在空腔周围的金属柱的散热构件设置在第一半导体芯片上，并且多个第二半导体芯片在空腔中安装到第一半导体芯片的第一表面。因此，在本发明中，甚至在第二半导体芯片小于第一半导体芯片时，也能够通过金属柱而将芯片运行期间产生的热散发到外面。从而，在本发明中，通过金属柱可以改善半导体封装的散热特性，并且由此可以实现半导体封装的运行特性的改善。
在下文，将参考附图详细描述本发明的具体实施例。
这里应当理解的是，附图不必按比例绘制，并且在某些情况下，比例可以被夸大，以便更加清楚地描绘本发明的某些特征。
图1是示出根据本发明第一实施例的半导体封装的截面图。
参考图1，第一半导体芯片100通过连接构件110作为媒介而安装在基板150的上表面上，在第一半导体芯片100上设置有第二半导体芯片300和散热构件200，基板150具有上表面及背离该上表面的下表面。第一半导体芯片100可以是逻辑芯片或存储器芯片。
具体地讲，第一半导体芯片100具有第一表面和背离该第一表面的第二表面。散热构件200例如由诸如硅或玻璃的陶瓷材料(ceramic material)形成并且设置在第一半导体芯片100的第一表面上。散热构件200具有空腔C，并且多个金属柱210围绕空腔C(即，在空腔C的两侧)安装在散热构件200中。在本发明的本实施例中，金属柱210还在空腔C上形成散热构件200中。
尽管对于图1中的二维图，金属柱210被描述为在空腔C的两侧，但是本发明不需如此限制。当需要金属柱并当具有空间时，金属柱210可以在空腔C的所有侧。例如，如果俯视图示出空腔C为在第一半导体芯片100的大正方形内的小正方形，则金属柱210可以在空腔C的所有侧，即可以设置在空腔C周围的所有四个侧。从而，对于图1和其它图，当存在空间并且当需要金属柱210时，就可以设置金属柱210。
金属柱210安装为通过TIM(thermal interface material，热界面材料)220作为媒介而在第二半导体芯片300的两侧设置在第一半导体芯片100的一部分上。金属柱210例如由具有良好导热性的铜(Cu)、金(Au)、铝(Al)和银(Ag)中的任一种或者包括铜(Cu)、金(Au)、铝(Al)和银(Ag)中的至少一种的合金形成。
TIM 220可以形成在第一半导体芯片100的要接触金属柱210的部分上。此外，TIM 220可以形成在于散热构件200中限定的空腔C上。TIM 220用于阻止金属柱210与第一半导体芯片100和第二半导体芯片300之间的电连接，并且用作粘合剂。
一个或多个第二半导体芯片300在空腔C中堆叠在第一半导体芯片100上，而在空腔C周围形成有TIM 220。第二半导体芯片300例如通过穿通电极310而彼此电连接并且与第一半导体芯片100电连接。底部填充构件230形成在TIM 220和第二半导体芯片300之间以及堆叠的第二半导体芯片300之间，从而填充空腔C中的空间。
包封构件160形成为密封基板150的包括第二半导体芯片300、散热构件200和第一半导体芯片100的上表面。外部安装构件170形成在基板150的下表面上。
在本发明的实施例中，由于金属柱210安装在空腔C周围并从而设置在第一半导体芯片100的在第二半导体芯片300两侧的部分上的情况，第一半导体芯片100和第二半导体芯片300运行期间产生的热量可以通过金属柱210散发到外面。因此，在本发明的实施例中，可以改善半导体封装的散热特性，由此可以实现半导体封装的运行特性的改善。
图2A至2G是示出根据本发明第一实施例的半导体封装的制造方法的工艺过程的截面图。
参考图2A，制备散热构件200，该散热构件200具有空腔C，并且在该散热构件200中多个金属柱210安装在空腔C的周围，例如安装在空腔C的两侧。在本发明的实施例中，金属柱210还在空腔C上安装在散热构件200中。
散热构件200例如由诸如硅或玻璃的陶瓷材料形成。金属柱210例如由具有优良导热性的铜(Cu)、金(Au)、铝(Al)和银(Ag)中的任一种或者包括铜(Cu)、金(Au)、铝(Al)和银(Ag)中的至少一种的合金形成。
参考图2B，TIM 220形成在散热构件200的包括空腔C的表面上。TIM220用于阻止金属柱210与第一半导体芯片100和第二半导体芯片300之间的电连接，并且可以用作粘合剂。部分去除TIM 220，以使得TIM 220仅保留在空腔C的内壁上以及散热构件200的在空腔C两侧的表面上。
参考图2C，一个或多个第二半导体芯片330堆叠在其上形成有TIM 220的散热构件200的空腔C中。第二半导体芯片300堆叠为彼此电连接。例如，第二半导体芯片300堆叠为通过穿通电极310而彼此电连接。
参考图2D，底部填充构件230形成在堆叠第二半导体芯片300的空腔C中，从而填充空腔C的内壁和第二半导体芯片300之间的空间以及堆叠的第二半导体芯片300之间的空间。在形成底部填充构件230后，去除底部填充构件230的形成在空腔C两侧的TIM 220上的部分。
参考图2E，具有堆叠在空腔C中的第二半导体芯片300的散热构件200被安装到第一半导体芯片100的第一表面，第一半导体芯片100具有第一表面和背离第一表面的第二表面。第一半导体芯片100可以是逻辑芯片或存储器芯片。
第二半导体芯片300安装为与第一半导体芯片100电连接，并且空腔C两侧的金属柱210设置为TIM 220插设在金属柱210和第一半导体芯片100的第一表面之间。然后，连接构件110形成在第一半导体芯片100的第二表面上。
参考图2F，具有设置在其上的第二半导体芯片300和散热构件200的第一半导体芯片110被安装到基板150的上表面。具有设置在其上的第二半导体芯片300和散热构件200的第一半导体芯片110通过形成在第一半导体芯片100的第二表面上的连接构件110作为媒介而被安装到基板150的上表面。
参考图2G，外部安装构件170形成在基板150的下表面上。形成包封构件160以密封基板150的包括散热构件200和第一半导体芯片100的上表面。
之后，尽管在附图中没有示出，但是通过依次进行一系列已知的后续工艺，将完成根据本发明实施例的半导体封装的制造。
由上面的描述可见，在本发明的实施例中，具有空腔和设置在空腔周围的金属柱的散热构件设置在第一半导体芯片的第一表面上，从而金属柱实质上接触第一半导体芯片，并且第二半导体芯片在空腔中堆叠在第一半导体芯片上。
因此，在本发明的实施例中，第一半导体芯片和第二半导体芯片运行期间产生的热量可以通过金属柱散发到外面。因此，在本发明的实施例中，可以改善半导体封装的散热特性，由此可以实现半导体封装的运行特性的改善。
此外，尽管在上面的实施例中描述并示出了具有设置在其上的第二半导体芯片和散热构件的第一半导体芯片通过连接构件作为媒介而被安装到基板，但是在本发明的第二实施例中，外部连接端子可以直接设置在于第一半导体芯片的第二表面上形成的分配线上，而不采用基板。
图3是示出根据本发明第二实施例的半导体封装的截面图。
参考图3，再分配焊垫120设置在具有第二半导体芯片300和散热构件200的第一半导体芯片100的第二表面上。再分配线130形成为与再分配焊垫120电连接，并且绝缘层140形成在第一半导体芯片100的第二表面上并暴露再分配线130的至少一部分。外部连接端子170连接到再分配线130的暴露部分。
尽管，在上面的实施例中描述且示出了散热构件形成为金属柱不仅安装在空腔的两侧而且还安装在空腔的上面以散发来自第二半导体芯片两侧和上面的热量，但是在本发明的第三实施例中，可以设想，金属柱不附加地安装在第二半导体芯片的相对容易散热的上面，而是仅安装在第二半导体芯片的不易于散热的两侧，从而可以降低半导体封装的高度。
图4是示出根据本发明第三实施例的半导体封装的截面图。
参考图4，其上设置有第二半导体芯片300和散热构件200的第一半导体芯片100通过连接构件110作为媒介而被安装到具有上表面和下表面的基板150的上表面。第一半导体芯片100可以是逻辑芯片或者存储器芯片。
具体地讲，第一半导体芯片100具有第一表面和背离第一表面的第二表面。散热构件200例如由诸如硅或玻璃的陶瓷材料形成并设置在第一半导体芯片100的第一表面上。散热构件200具有空腔C，并且多个金属柱210在空腔C两侧安装在散热构件200中。
金属柱210安装为通过TIM(热界面材料)220作为媒介而在第二半导体芯片300的两侧设置在第一半导体芯片100的一部分上。金属柱210例如由具有良好导热性的铜(Cu)、金(Au)、铝(Al)和银(Ag)中的任一种或者包括铜(Cu)、金(Au)、铝(Al)和银(Ag)中的至少一种的合金形成。
一个或多个第二半导体芯片300堆叠在散热构件200的空腔C中。第二半导体芯片300例如通过穿通电极310而彼此电连接，并且与第一半导体芯片100电连接。底部填充构件230形成为填充TIM 220和第二半导体芯片300之间的空间以及堆叠的第二半导体芯片300之间的空间。
包封构件160形成为密封基板150的包括第二半导体芯片300、散热构件200和第一半导体芯片100的上表面，并且外部安装构件170形成在基板150的下表面上。
在本发明的第三实施例中，由于金属柱210安装在空腔C两侧以实质上接触第一半导体芯片100的一部分的情况，热量可以容易地从第一半导体芯片100散发，并且可以降低半导体封装的总高度。
图5是示出根据本发明第四实施例的半导体封装的截面图。
参考图5，安装在散热构件200中的一个或多个金属柱210朝着散热构件200的侧面弯曲。因此，第一半导体芯片100运行期间产生的热量可以朝着散热构件200的两侧散发。
再者，在本发明的第四实施例中，为了保证朝着散热构件200的两侧有效地进行散热，金属层图案250可以形成在散热构件200的侧表面上，以与金属柱210接触。
与上面参考图1进行的说明相类似，如果在空腔C周围存在用于金属柱210的空间，则本发明的各种实施例可以允许金属柱210也弯向其它两个方向。而且，金属层图案250可以形成在空腔C的其它两侧。
图6是示出根据本发明第五实施例的半导体封装的截面图。
参考图6，多个金属线图案240安装在散热构件200中以设置在多个金属柱210之间。金属线图案240在垂直于金属柱210的方向上延伸。因此，第一半导体芯片100运行期间产生的热量可以通过金属线图案240散发到散热构件200的侧面。
而且，在本发明的第五实施例中，为了保证更加有效地进行散热构件200侧面的散热，金属层图案250可以形成在散热构件200的侧表面上以与金属线图案240接触。
图7是示出根据本发明第六实施例的半导体封装的截面图。
参考图7，多个金属柱210安装在散热构件200的空腔C的两侧，并且金属柱210附加地在空腔C上面安装在散热构件200中。金属层图案250形成在散热构件200的上表面上，以与安装在空腔C两侧和上面的金属柱210接触。因此，散热构件200的上表面散热可以通过金属层图案250而有效地进行。
图8是示出根据本发明第七实施例的半导体封装的截面图。
参考图8，多个金属柱210仅安装在散热构件200的空腔C的两侧。此外，金属层图案250形成在散热构件200的安装有金属柱210的部分的上表面上。因此，散热构件200的上表面散热可以通过金属层图案250而更加有效地进行。
图9是示出根据本发明第八实施例的半导体封装的截面图。
参考图9，具有空腔C的散热构件200设置在第一半导体芯片100上，并且第二半导体芯片300堆叠在空腔C中。多个金属柱210安装在散热构件200的空腔C的两侧，并且多个金属柱210在空腔C的上面附加地安装在散热构件200中。此外，金属层图案250形成为与空腔C上面附加安装的金属柱210接触。因此，第二半导体芯片300运行期间产生的热量可以通过金属层图案250而有效地散发。
图10是示出根据本发明第九实施例的半导体封装的截面图。
参考图10，具有空腔C的散热构件200设置在第一半导体芯片100上。多个金属柱210安装在散热构件200的空腔C的两侧，并且多个金属柱210在空腔C的上面附加地安装在散热构件200中。金属层图案250形成在第一半导体芯片100的一部分上，该部分实质上接触安装在空腔C两侧的金属柱210。因此，第一半导体芯片100运行期间产生的热量可以通过金属层图案250而有效地散发。
此外，尽管附图中没有示出，但是本发明的前述实施例可以以结合的方式应用，在此情况下，第一半导体芯片100和第二半导体芯片300运行期间产生的热量可以更加有效地散发。
尽管为了说明的目的已经描述了本发明的具体实施例，但是本领域的技术人员应该知道，可以进行各种修改、添加和替代，而不脱离所附权利要求揭示的本发明的范围和精神。

Claims (20)

1.一种半导体封装，包括：
第一半导体芯片，具有第一表面和背离该第一表面的第二表面；
散热构件，限定一空腔，设置在所述第一半导体芯片的所述第一表面上，并且具有接触所述第一半导体芯片的多个金属柱；以及
一个或多个第二半导体芯片，在所述空腔中堆叠在所述第一半导体芯片的所述第一表面上，所述一个或多个第二半导体芯片彼此电连接，并且与所述第一半导体芯片电连接。
2.根据权利要求1所述的半导体封装，其中所述第一半导体芯片是逻辑芯片和存储器芯片之一。
3.根据权利要求1所述的半导体封装，其中所述散热构件由陶瓷材料形成。
4.根据权利要求1所述的半导体封装，其中所述金属柱由铜、金、铝和银中的任一种或者包括上述材料中的至少一种的合金形成。
5.根据权利要求1所述的半导体封装，其中所述多个金属柱中的至少一个朝着所述散热构件的侧表面弯曲。
6.根据权利要求5所述的半导体封装，还包括：
金属层图案，形成在所述散热构件的侧表面上，以接触弯曲的所述金属柱。
7.根据权利要求1所述的半导体封装，还包括：
金属线图案，安装在所述散热构件中，并且在垂直于所述金属柱的方向上延伸在所述多个金属柱之间。
8.根据权利要求7所述的半导体封装，还包括：
金属层图案，形成在所述散热构件的侧表面上以接触所述金属线图案。
9.根据权利要求1所述的半导体封装，还包括：
金属层图案，形成在所述散热构件的上表面上以接触所述金属柱。
10.根据权利要求1所述的半导体封装，还包括：
多个附加金属柱，在所述空腔的上面安装在所述散热构件中。
11.根据权利要求10所述的半导体封装，还包括：
金属层图案，形成在所述散热构件的上表面上以接触所述附加金属柱。
12.根据权利要求10所述的半导体封装，还包括：
金属层图案，在所述空腔的上面形成在所述散热构件中以接触所述附加金属柱。
13.根据权利要求1所述的半导体封装，还包括：
金属层图案，形成在所述第一半导体芯片上以接触所述金属柱。
14.根据权利要求1所述的半导体封装，还包括：
热界面材料，在所述空腔的上面形成在所述散热构件的表面部分上。
15.根据权利要求1所述的半导体封装，还包括：
热界面材料，形成在所述第一半导体芯片的所述第一表面的至少一部分上。
16.根据权利要求1所述的半导体封装，还包括：
基板，具有上表面和下表面，设置有所述散热构件和所述第二半导体芯片的所述第一半导体芯片被安装到所述基板的所述上表面；以及
外部安装构件，连接到所述基板的所述下表面。
17.根据权利要求16所述的半导体封装，还包括：
包封构件，密封所述基板的所述上表面及所述散热构件和所述第一半导体芯片。
18.根据权利要求16所述的半导体封装，还包括：
连接构件，插设在所述基板的所述上表面和所述第一半导体芯片之间。
19.根据权利要求1所述的半导体封装，还包括：
焊垫，设置在所述第一半导体芯片的所述第二表面上；
再分配线，形成为与所述焊垫连接；以及
外部连接端子，连接到所述再分配线。
20.根据权利要求19所述的半导体封装，还包括：
绝缘层，形成在所述第一半导体芯片的所述第二表面上以暴露所述再分配线的至少一部分。
CN201110056178.4A 2010-06-09 2011-03-09 带有散热装置的半导体封装 Expired - Fee Related CN102280418B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR54413/10 2010-06-09
KR1020100054413A KR101394205B1 (ko) 2010-06-09 2010-06-09 반도체 패키지

Publications (2)

Publication Number Publication Date
CN102280418A true CN102280418A (zh) 2011-12-14
CN102280418B CN102280418B (zh) 2015-02-18

Family

ID=45095574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110056178.4A Expired - Fee Related CN102280418B (zh) 2010-06-09 2011-03-09 带有散热装置的半导体封装

Country Status (3)

Country Link
US (1) US8310045B2 (zh)
KR (1) KR101394205B1 (zh)
CN (1) CN102280418B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701664A (zh) * 2016-02-17 2018-10-23 美光科技公司 用于经封装半导体裸片的内部热扩散的设备及方法
WO2021209839A1 (en) * 2020-04-13 2021-10-21 International Business Machines Corporation Thermal interface material structures for directing heat in a three-dimensional space
US11404394B2 (en) * 2019-09-09 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with integrated device integrated beneath the semiconductor chip
US11948914B2 (en) 2019-09-09 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package structure with integrated device integrated beneath the semiconductor chip

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243263A (ja) * 2012-05-21 2013-12-05 Internatl Business Mach Corp <Ibm> ３次元積層パッケージにおける電力供給と放熱（冷却）との両立
US9735082B2 (en) * 2013-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packaging with hot spot thermal management features
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
KR102297283B1 (ko) * 2014-06-23 2021-09-03 삼성전기주식회사 열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9443744B2 (en) * 2014-07-14 2016-09-13 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and associated methods
US9768149B2 (en) * 2015-05-19 2017-09-19 Micron Technology, Inc. Semiconductor device assembly with heat transfer structure formed from semiconductor material
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
US9768145B2 (en) * 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
KR102214176B1 (ko) * 2017-03-21 2021-02-09 후지필름 가부시키가이샤 적층 디바이스, 적층체 및 적층 디바이스의 제조 방법
US11233015B2 (en) 2017-09-30 2022-01-25 Intel Corporation Warpage mitigation structures created on substrate using high throughput additive manufacturing
KR102086364B1 (ko) 2018-03-05 2020-03-09 삼성전자주식회사 반도체 패키지
KR20210041746A (ko) 2019-10-08 2021-04-16 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR20210097855A (ko) 2020-01-30 2021-08-10 삼성전자주식회사 금속 베이스 배선 기판 및 전자소자 모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294406B1 (en) * 1998-06-26 2001-09-25 International Business Machines Corporation Highly integrated chip-on-chip packaging
US20050134507A1 (en) * 2003-12-23 2005-06-23 Terrance Dishongh Ceramic embedded wireless antenna
JP4086068B2 (ja) * 2004-12-27 2008-05-14 日本電気株式会社 半導体装置
CN100395887C (zh) * 2004-08-14 2008-06-18 鸿富锦精密工业（深圳）有限公司 集成电路封装结构及其制造方法
CN100461387C (zh) * 2006-08-17 2009-02-11 朱宇辉 具有散热功能的led像素模组壳体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2002213C (en) * 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
JPH07297327A (ja) * 1994-04-27 1995-11-10 Toshiba Corp 半導体装置およびその製造方法
JP2005203385A (ja) * 2003-10-06 2005-07-28 Koji Sakaguchi ヒートシンク
US7521785B2 (en) * 2003-12-23 2009-04-21 Tessera, Inc. Packaged systems with MRAM
US7160758B2 (en) * 2004-03-31 2007-01-09 Intel Corporation Electronic packaging apparatus and method
KR20070078223A (ko) * 2006-01-26 2007-07-31 삼성전자주식회사 방열판을 구비하는 멀티 칩 스택 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294406B1 (en) * 1998-06-26 2001-09-25 International Business Machines Corporation Highly integrated chip-on-chip packaging
US20050134507A1 (en) * 2003-12-23 2005-06-23 Terrance Dishongh Ceramic embedded wireless antenna
CN100395887C (zh) * 2004-08-14 2008-06-18 鸿富锦精密工业（深圳）有限公司 集成电路封装结构及其制造方法
JP4086068B2 (ja) * 2004-12-27 2008-05-14 日本電気株式会社 半導体装置
CN100461387C (zh) * 2006-08-17 2009-02-11 朱宇辉 具有散热功能的led像素模组壳体

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701664A (zh) * 2016-02-17 2018-10-23 美光科技公司 用于经封装半导体裸片的内部热扩散的设备及方法
CN108701664B (zh) * 2016-02-17 2022-02-22 美光科技公司 用于经封装半导体裸片的内部热扩散的设备及方法
US11329026B2 (en) 2016-02-17 2022-05-10 Micron Technology, Inc. Apparatuses and methods for internal heat spreading for packaged semiconductor die
US11404394B2 (en) * 2019-09-09 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with integrated device integrated beneath the semiconductor chip
US11948914B2 (en) 2019-09-09 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package structure with integrated device integrated beneath the semiconductor chip
WO2021209839A1 (en) * 2020-04-13 2021-10-21 International Business Machines Corporation Thermal interface material structures for directing heat in a three-dimensional space
US11416045B2 (en) 2020-04-13 2022-08-16 International Business Machines Corporation Thermal interface material structures for directing heat in a three-dimensional space
GB2609855A (en) * 2020-04-13 2023-02-15 Ibm Thermal interface material structures for directing heat in a three-dimensional space
US11703922B2 (en) 2020-04-13 2023-07-18 International Business Machines Corporation Thermal interface material structures for directing heat in a three-dimensional space

Also Published As

Publication number Publication date
KR101394205B1 (ko) 2014-05-14
US8310045B2 (en) 2012-11-13
KR20110134689A (ko) 2011-12-15
US20110304036A1 (en) 2011-12-15
CN102280418B (zh) 2015-02-18

Similar Documents

Publication Publication Date Title
CN102280418B (zh) 带有散热装置的半导体封装
KR100871382B1 (ko) 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
CN101330025B (zh) 用于封装的半导体芯片的和半导体封装的制造方法
CN103681607B (zh) 半导体器件及其制作方法
KR101454884B1 (ko) 적층된 집적회로 패키지 인 패키지 시스템
US8513788B2 (en) Integrated circuit packaging system with pad and method of manufacture thereof
US9093391B2 (en) Integrated circuit packaging system with fan-in package and method of manufacture thereof
US7981796B2 (en) Methods for forming packaged products
US20060012022A1 (en) Integrated circuit die with pedestal
CN104795380A (zh) 一种三维封装结构
CN103915405A (zh) 半导体器件和制造半导体器件的方法
KR100914987B1 (ko) 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
CN103650135B (zh) 半导体装置
CN112397462B (zh) 半导体封装结构及其制造方法
US6696750B1 (en) Semiconductor package with heat dissipating structure
US8410597B2 (en) Three dimensional semiconductor device
US20050194698A1 (en) Integrated circuit package with keep-out zone overlapping undercut zone
CN103824820B (zh) 引线框区域阵列封装技术
CN105226040A (zh) 一种硅基模块的封装结构及其封装方法
CN101621046A (zh) 使用具有空隙的穿通电极的半导体封装
CN113161319B (zh) 半导体结构及其制作方法
CN113851451B (zh) 一种基于可塑性基板的芯片3d堆叠的封装结构及其制造方法
CN218679785U (zh) 芯片堆叠封装结构
US20230352467A1 (en) Packaging structure and packaging method
US20230352417A1 (en) Packaging structure and packaging method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150218

Termination date: 20170309