KR102297283B1 - 열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지 - Google Patents

열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지 Download PDF

Info

Publication number
KR102297283B1
KR102297283B1 KR1020140173194A KR20140173194A KR102297283B1 KR 102297283 B1 KR102297283 B1 KR 102297283B1 KR 1020140173194 A KR1020140173194 A KR 1020140173194A KR 20140173194 A KR20140173194 A KR 20140173194A KR 102297283 B1 KR102297283 B1 KR 102297283B1
Authority
KR
South Korea
Prior art keywords
thermoelectric module
heat dissipation
substrate
printed circuit
circuit board
Prior art date
Application number
KR1020140173194A
Other languages
English (en)
Other versions
KR20150146365A (ko
Inventor
임세랑
강명삼
정율교
이승은
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Publication of KR20150146365A publication Critical patent/KR20150146365A/ko
Application granted granted Critical
Publication of KR102297283B1 publication Critical patent/KR102297283B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

복수의 회로층과 상기 복수의 회로층 사이에 개재된 복수의 절연층을 포함하는 인쇄회로기판과, 상기 인쇄회로기판에 포함된(incorporated) 열전 모듈을 포함하는 열전 모듈을 갖는 기판 및 반도체 패키지가 개시된다.

Description

열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지 {Substrate having an thermoelectric module and semiconductor package using the same}
열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지에 관한 것이다.
최근 모바일 AP(application processer)의 고성능화에 따른 CPU 코어의 집중적인 발열로 열적 이슈(thermal issue)를 해결하기 위한 효과적인 방안이 요구되고 있다.
특히, PC, 모바일 제품에서 열적 이슈를 해결하기 위하여 소프트웨어 방식으로, 예를 들어, 조절(throttling) 방식으로서, 일정 온도에 다다르면 IC 구동이 더 이상 되지 않도록 제한하거나, 또는 핫 스팟(hot spot)으로부터 수직방향의 열통로(thermal path)를 통해 직접적으로 열을 분산하는(heat spreading) 구조, 예를 들어, 열 바(thermal bar) 또는 열 비아(thermal via)를 이용하는 기술이 적용되고 있다.
미국 공개특허 제2010/0140790호
일 측면은 전기 에너지를 이용하여 열을 이동시켜 단시간에 방열효과를 극대화할 수 있는 열전 모듈을 갖는 기판을 제공하는 것이다.
다른 측면은 전류를 인가하면 발열이 되는 펠티어 원리의 열전 모듈을 인쇄회로기판에 구현한 기판을 제공하는 것이다.
또 다른 측면은 상기 열전 모듈을 갖는 기판을 이용한 반도체 패키지를 제공하는 것이다.
일 실시예에 따른 열전 모듈을 갖는 기판은 복수의 회로층과 상기 복수의 회로층 사이에 개재된 복수의 절연층을 포함하는 인쇄회로기판, 및 상기 인쇄회로기판에 포함된 열전 모듈을 포함한다.
도 1은 본 발명의 일 실시예에 따른 열전 모듈을 갖는 기판을 예시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 열전 모듈을 갖는 기판을 예시한 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 예시한 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 예시한 단면도이다.
도 5는 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 예시한 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 예시한 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 예시한 평면도이다.
도 8은 상기 도 7에 나타낸 열전 모듈을 갖는 기판의 단면도이다.
도 9는 상기 도 7에 나타낸 열전 모듈을 갖는 기판의 또 다른 단면도이다.
도 10은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판을 예시한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 반도체 패키지를 예시한 단면도이다.
도 12는 본 발명의 다른 실시예에 따른 반도체 패키지를 예시한 단면도이다.
도 13은 본 발명의 일 실시예에 따른 반도체 패키지용 기판을 예시한 단면도이다.
도 14는 본 발명의 일 실시예에 따른 시스템 모듈을 예시한 단면도이다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 첨부 도면에 있어서, 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
열전 모듈을 갖는 기판
도 1은 본 발명의 일 실시예에 따른 열전 모듈을 갖는 기판(1000)을 예시한 단면도이다.
도 1을 참조하면, 상기 열전 모듈을 갖는 기판(1000)은 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)의 일면에 형성되어 기판(1000)의 외측으로 연장된 방열 비아(310)를 포함한다.
상기 열전 모듈(100)은 펠티어 효과(Peltier Effect)를 이용한 냉각 장치로서, n형 반도체 소자(101)와 p형 반도체 소자(102)를 교대로 배열하고, n형 반도체 소자(101)와 p형 반도체 소자(102)를 전극(103)에 접속한다. n형 반도체 소자(101)와 p형 반도체 소자(102)는 전극(103)에 상측과 하측으로 교대로 접속되고 상기 열전 모듈(100)에 전원이 공급되면 최종적으로 전체 소자(101, 102)가 직렬로 접속된다. 도시되지는 않았으나, 상기 열전 모듈(100)에는 리드선이 연결되어 외부와 전기적으로 연결될 수 있다. 통상적으로 반도체 소자(101, 102)들 사이의 공간(104)에는 공기가 차지한다.
상기 n형 반도체 소자(101)와 p형 반도체 소자(102) 커플은 복수개가 배치될 수 있으며, 예를 들어 50 내지 200개, 또는 100 내지 150개가 배치될 수 있다.
한편, 한 쌍의 절연기판(105)에 의해 열전 모듈(100)의 상면 및 하면 외관이 형성되며, 반도체 소자(101, 102)들은 상기 한 쌍의 절연기판(105) 사이에 배치되며, 상기 절연기판(105)과 반도체 소자(101, 102) 사이에 전극(103)이 배치되어 있다.
상기 전극(103)과 반도체 소자(101, 102)들은 납땜을 통해 접속될 수 있으며, 상하부 전극(103)은 상하부 절연기판(105)에 각각 접착되어 전체 반도체 소자(101, 102)들이 고정될 수 있다.
상기 열전 모듈(100)에 사용되는 전극(103)은 열전 모듈에 공급되는 전원의 손실을 최소화하기 위하여 전기전도성이 높은 재질로 형성될 수 있다. 예를 들어 구리(Cu), 구리-몰리브데늄(Cu-Mo), 은(Ag), 금(Au), 백금(Pt) 중 하나 이상을 포함하는 전도성이 우수한 소재로 형성될 수 있다.
상기 열전 모듈(100)에 사용되는 반도체 소자(101, 102)로는 예를 들어 전이금속, 희토류 원소, 13족 원소, 14족 원소, 15족 원소 및 16족 원소로 이루어진 군으로부터 선택된 2종 이상의 원소를 포함하는 반도체를 하나 이상 사용할 수 있다. 상기 희토류 원소로서는 Y, Ce, La 등을 사용할 수 있으며, 상기 전이금속으로서는 Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Co, Ni, Cu, Zn, Ag, Re 중 하나 이상을 사용할 수 있고, 상기 13족 원소로서는 B, Al, Ga, In 중 하나 이상을 사용할 수 있으며, 상기 14족 원소로서는 C, Si, Ge, Sn, Pb 중 하나 이상을 사용할 수 있으며, 상기 15족 원소로서는 P, As, Sb, Bi 중 하나 이상을 사용할 수 있고, 상기 16족 원소로서는 S, Se, Te 중 하나 이상을 사용할 수 있다. 이와 같은 원소를 포함하는 반도체의 예로서는 Bi-Te계 반도체, Co-Sb계 반도체, Pb-Te계 반도체, Si-Ge계 반도체, Fe-Si계 반도체, 또는 Sb-Te계 반도체를 사용할 수 있다.
이들 반도체들은 상기 전이금속, 희토류 원소, 13족 원소, 14족 원소, 15족 원소 및 16족 원소로 이루어진 군으로부터 선택된 하나 이상의 원소를 도펀트로서 포함하여 전기적 특성 등을 개선하는 것이 가능하다. 상기 Bi-Te계 반도체로서는 Sb 및 Se가 도펀트로서 사용된 (Bi,Sb)2(Te,Se)3계 반도체를 예시할 수 있으며, 상기 Co-Sb계 반도체로서는 CoSb3계 반도체를 예시할 수 있으며, 상기 Sb-Te계 반도체로서는 AgSbTe2, CuSbTe2를 예시할 수 있고, 상기 Pb-Te계 반도체로서는 PbTe, (PbTe)mAgSbTe2를 예시할 수 있다.
상기 전극(103)이 놓여지는 절연기판(105)으로는 열전 모듈(100)에 전원이 인가될 때 발열 또는 흡열 반응을 일으키는 것으로 열전도성이 일정 강도 이상을 갖는 재질로 형성할 수 있다. 예를 들어, 알루미나(Al2O3), 알루미늄 나이트라이드(AlN), 보론 나이트라이드(BN), 지르코니아(ZrO2), 실리카(SiO2) 등의 절연체 세라믹스 등을 사용할 수 있으며, 두께나 형태 등은 당업계에 알려져 있는 기술을 사용할 수 있다.
상기 열전 모듈(100)에는 상술한 바와 같이, 리드선이 연결되어 외부와 전기적으로 연결될 수 있으며, 예를 들어, 상기 열전 모듈(100)의 리드선의 양단에 직류(DC) 전압을 인가하면, n형 반도체 소자(101)에서는 전자(Electron)의 흐름에 따라, p형 반도체 소자(102)에서는 정공(Hole)의 흐름에 따라 열이 흡열부에서 발열부로 이동하므로, 시간이 지남에 따라 흡열부의 온도는 낮아지고 발열부의 온도는 상승한다. 이때 인가 전압의 극성을 바꿔주면 흡열부와 발열부의 위치가 서로 바뀌고, 열의 흐름도 반대가 된다. 이러한 현상은 금속 내의 전자의 퍼텐셜에너지 차이에 의해 발생된다. 즉, 퍼텐셜에너지가 낮은 상태의 금속에서부터 퍼텐셜에너지가 높은 상태의 금속으로 전자가 이동하려면 외부로부터 에너지를 가져와야 하기 때문에 접점에서는 열에너지를 빼앗기고, 반대의 경우에는 열에너지가 방출되는 원리이다. 상기 흡열(냉각)은 전류의 흐름과 반도체 소자 커플(n형, p형 반도체 소자 1쌍) 수에 비례하게 된다.
상기 열전 모듈을 갖는 기판(1000)에서, 예를 들어, 열전 모듈(100)의 상면은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하면은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 상기 열전 모듈(100)의 상면을 통해서 흡수된 열은 하면에 형성되어 기판(1000)의 외측으로 연장된 방열 비아(310)를 통해서 기판(1000)으로부터 효율적으로 방출된다.
상기 방열 비아(310)는 열전도도가 높은 구리 또는 알루미늄 등의 금속으로 형성될 수 있다. 또한 상기 방열 비아(310)를 통해서 전류/전압의 공급이 가능하다.
한편, 상기 절연층(200)은 통상적으로 인쇄회로기판에서 절연소재로 사용되는 수지로 형성될 수 있다. 예를 들어, 상기 절연층(200)은 프리프레그, ABF(Ajinomoto Build-up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 수지로 형성될 수 있다.
상기 절연층(200)에는 통상의 인쇄회로기판에서와 같이, 회로층(210)이 형성되며, 최외층 회로층의 보호층으로서, 접속패드(220)를 노출시키는 솔더레지스트층(230)이 형성된다.
도 2는 본 발명의 다른 실시예에 따른 열전 모듈을 갖는 기판(2000)을 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 2를 참조하면, 상기 열전 모듈을 갖는 기판(2000)은 절연층(200)의 캐비티(201)에 배치된 열전 모듈(100)을 가지며, 상기 캐비티(201)의 하부에 형성되어 기판(2000)의 수직 방향으로 전층 연결된 적층형 방열 비아(320)를 포함한다.
상기 열전 모듈을 갖는 기판(2000)에서, 예를 들어, 열전 모듈(100)의 상면은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하면은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 상기 열전 모듈(100)의 상면을 통해서 흡수된 열은 캐비티(201)의 하부에 형성되어 기판(2000)의 수직 방향으로 전층 연결된 적층형 방열 비아(320)를 통해서 기판(2000)으로부터 효율적으로 방출된다.
상기 적층형 방열 비아(320)는 열전도도가 높은 구리 또는 알루미늄 등의 금속으로 형성될 수 있다.
한편, 상기 절연층(200)에는 통상의 회로층과 함께 전기 배선을 위한 적층형 신호 비아(240)가 형성된다.
여기서, 상기 방열 비아(320)와 신호 비아(240)는 동일 공정에 의해 형성되어 동일 물질로 구성될 수 있다.
도 3은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판(3000)을 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 3을 참조하면, 상기 열전 모듈을 갖는 기판(3000)은 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)의 상하면에 각각 형성되어 기판(3000)의 상하 외측으로 연장된 제1방열 비아(310a) 및 제2방열 비아(310b)를 포함한다.
상기 기판(3000)에 내장된 열전 모듈에서 반도체 소자(101, 102)들 사이의 공간에는 절연층(200)과 같은 절연물질이 채워질 수 있다.
상기 열전 모듈을 갖는 기판(3000)에서, 예를 들어, 열전 모듈(100)의 상면은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하면은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 상기 제2방열 비아(310b)를 경유하여 상기 열전 모듈(100)의 상면을 통해서 흡수된 열은 하면에 형성되어 기판(3000)의 하부 외측으로 연장된 제1방열 비아(310a)를 통해서 기판(3000)으로부터 효율적으로 방출된다.
이와 같이, 방열 비아를 기판의 상하면에 배치하여 방열 효과를 극대화할 수 있다.
도 4은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판(4000)을 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 4를 참조하면, 상기 열전 모듈을 갖는 기판(4000)은 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)의 상하면에 각각 형성되어 기판(4000)의 상하 외측으로 연장된 제1방열 기둥(330a) 및 제2방열 기둥(330b)을 포함한다.
상기 방열 기둥은 금속 핀과 같은 방열 핀 구조일 수 있으며, 열전도도가 높은 구리 또는 알루미늄 등의 금속으로 형성될 수 있다.
상기 열전 모듈을 갖는 기판(4000)에서, 예를 들어, 열전 모듈(100)의 상면은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하면은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 상기 제2방열 기둥(330b)을 경유하여 상기 열전 모듈(100)의 상면을 통해서 흡수된 열은 하면에 형성되어 기판(4000)의 하부 외측으로 연장된 제1방열 기둥(330a)을 통해서 기판(4000)으로부터 효율적으로 방출된다.
이와 같이, 방열 기둥을 기판의 상하면에 배치하여 방열 효과를 극대화할 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판(5000)을 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 5를 참조하면, 상기 열전 모듈을 갖는 기판(5000)은 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)의 상하면에 각각 형성되는 제1방열판(340a) 및 제2방열판(340b)과, 상기 제1방열판(340a) 및 제2방열판(340b)에 각각 형성되어 기판(5000)의 상하 외측으로 연장된 제1방열 비아(310a) 및 제2방열 비아(310b)를 포함한다.
상기 열전 모듈을 갖는 기판(5000)은 도 3에 나타낸 기판(3000)에서 방열 비아와 함께 방열판을 추가로 구성함으로써 방열 효과를 극대화할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판(6000)을 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 6을 참조하면, 상기 열전 모듈을 갖는 기판(6000)은 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)은 피라미드 형상을 가지며, 상기 열전 모듈(100)의 상단 및 하단은 각각 기판(6000)의 상하 외측으로 연장되어 형성된다.
본 발명에서 사용된 용어 “피라미드 형상”은 계단 형태의 적층 형상을 가지되, 일면, 예를 들어 상면에서 반대면, 예를 들어 하면으로 갈수록 넓어지는 형상을 의미한다.
상기 열전 모듈(100)은 n형 반도체 소자(101)와 p형 반도체 소자(102)를 교대로 배열하되, 피라미드 형상으로 적층 배열함으로써 흡열 및 방열을 위하여 접촉되는 영역을 극대화할 수 있다.
상기 열전 모듈을 갖는 기판(6000)에서, 예를 들어, 열전 모듈(100)의 상면은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하면은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 기판(6000)의 상부 외측으로 연장된 열전 모듈의 상면을 통해서 흡수된 열은 기판(6000)의 하부 외측으로 연장된 열전 모듈의 하면을 통해서 기판(6000)으로부터 효율적으로 방출된다.
도 7 은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판(7000)을 예시한 평면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 7을 참조하면, 상기 열전 모듈을 갖는 기판(7000)은 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)은 절연층(200)의 일 지점을 둘러싸는 냉각부와, 상기 절연층(200)의 외면에 위치되는 발열부를 포함하도록 배열되어, 기판(7000)의 내부에서 외면으로 연장되어 형성된다.
상기 기판(7000)에 내장된 열전 모듈은 냉각이 필요한 부위, 즉 열이 발생하는 부위, 예를 들어, AP(application processer)의 열이 가장 높은 지점을 중심으로 기판(7000)의 외면으로 방사 방향으로 배열되도록 설계한다.
여기서 하단의 A로 표기한 부분의 전극을 통해서 전류/전압이 인가될 수 있다.
상기 열전 모듈을 갖는 기판(7000)에서, AP가 존재하는 열전 모듈의 내측은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 열전 모듈의 외측은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, AP가 존재하는 기판(7000)의 내측에서 열전 모듈의 내측에 의해 흡수된 열은 기판(7000)의 외면으로 연장된 열전 모듈의 외측을 통해서 기판(7000)으로부터 효율적으로 방출된다.
도 8 및 도 9는 각각 도 7의 구조에 대한 단면도이다.
도 8을 참조하면, 열전 모듈을 갖는 기판(7000A)은 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)은 절연층(200)의 일 지점을 중심으로 둘러싸는 형태로 배열되되, 열전 모듈의 외측이 상기 기판(7000A)의 외면으로 연장되어 노출되도록 형성된다.
한편, 절연층(200)에는 통상의 회로층(210)과 함께 배선용 신호 비아(211)가 형성될 수 있다.
도 9를 참조하면, 열전 모듈을 갖는 기판(7000B)은 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)은 절연층(200)의 일 지점을 중심으로 둘러싸는 형태로 배열되어 열전 모듈의 외측이 상기 기판(7000B)의 외면으로 연장되어 형성되며, 나아가, 상기 기판(7000B)의 외측 측면에는 도금층(350)이 형성되어 방열 면적을 넓힘으로써 방열 효과를 극대화할 수 있다.
상기 도금층(350)은 방열 특성이 우수한 금속의 도금층으로 구성될 수 있다.
상기와 같이, 도 7 내지 도 9에서 예시한 구조는 통상의 상하 구조의 방열 부재와 달리 기판의 측면으로 방열이 가능하도록 설계됨으로써 설계자유도를 향상시킬 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 열전 모듈을 갖는 기판(8000)을 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 10을 참조하면, 상기 기판(8000)은 n형 반도체 소자(101)와 p형 반도체 소자(102)가 외층 회로층에 실장된 상부 기판을 포함하며, 상기 상부 기판은 외부접속단자로서 n형 반도체 소자(101)와 p형 반도체 소자(102)를 접속부재로 하여 하부 기판, 예를 들어, 메인보드(600)에 실장된다. 상기 메인보드(600)의 하단에는 열 패드(700)와 방열 금속 프레임(800)이 순차적으로 형성되어 있다.
상기 기판(8000)에서, 상기 n형 반도체 소자(101)와 p형 반도체 소자(102)는 교대로 배열되고, 통상의 외부접속단자, 예를 들어, 솔더볼과 같은 형태로 상부 기판에 실장되어 발열 기능과 함께 통상의 본딩 기능을 수행한다.
상기 n형 반도체 소자(101)와 p형 반도체 소자(102)의 상단은 상부 기판에 형성된 전극(103a)을 통해서 접속되고, 상기 n형 반도체 소자(101)와 p형 반도체 소자(102)의 하단은 하부 기판, 예를 들어, 메인보드(600)에 형성된 전극(103b)을 통해서 교대로 접속되어 직렬로 연결된다.
상기 반도체 소자(101, 102)는 통상의 솔더볼 형성방법에 따라 페이스트, 또는 잉크를 이용하여 스크린 인쇄하거나 반도체를 리플로우 가능한 볼 형태로 제작하여 실장될 수 있다.
상기 기판(8000)에서, 솔더볼 형상의 반도체 소자로 구성된 열전 모듈의 상단은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하단은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 열전 모듈의 상면을 통해서 흡수된 열은 열전 모듈의 하면을 통해서 상기 상부 기판으로부터 효율적으로 방출된다. 나아가, 상기와 같이 상부 기판으로부터 전달된 열은 2차적으로는 메인보드(600)에 매립된 적층형 방열 비아(320)를 통해서 확산되며, 3차적으로는 열 패드(700)를 통해서, 마지막으로 4차적으로는 방열 금속 프레임(800)을 통해서 반대편으로 확산될 수 있다.
상기 열 패드(700) 및 방열 금속 프레임(800)은 열전도도가 높은 구리 또는 알루미늄 등의 금속으로 형성될 수 있다.
반도체 패키지
도 11은 본 발명의 일 실시예에 따른 반도체 패키지(9000A)를 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 11을 참조하면, 상기 반도체 패키지(9000A)는 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)의 상하면에 각각 형성되어 패키지(9000A)의 상하 외측으로 연장된 제1방열 비아(310a)와 제2방열 비아(310b), 및 상기 제2방열 비아(310b)에 솔더범프(1110)를 개재하여 실장된 제1반도체 부품(1100: 예를 들어, AP)과, 또 다른 상하부 패키지(도시되지 않음)와의 연결을 위하여 접속패드에 실장된 제1외부접속단자(1120) 및 제2외부접속단자(1130)를 포함한다.
예를 들어, 상기 열전 모듈(100)의 상면은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하면은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 상기 제1반도체 부품(1100)으로부터 발생된 열은 상기 제2방열 비아(310b)를 경유하여 상기 열전 모듈(100)의 상면을 통해서 흡수되며, 이렇게 흡수된 열은 상기 열전 모듈(100)의 하면에 형성되어 패키지(9000A)의 하부 외측으로 연장된 제1방열 비아(310a)를 통해서 패키지(9000A)로부터 효율적으로 방출된다.
도 12는 본 발명의 다른 실시예에 따른 반도체 패키지(9000B)를 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 12를 참조하면, 상기 반도체 패키지(9000B)는 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)의 상하면에 각각 형성되어 패키지(9000B)의 상하 외측으로 연장된 제1방열 비아(310a)와 제2방열 비아(310b), 및 상기 제2방열 비아(310b)에 실장된 제2반도체 부품(1200: 예를 들어, 메모리)와, 또 다른 하부 패키지(도시되지 않음)와의 연결을 위하여 접속패드에 실장된 외부접속단자(1230)를 포함한다. 상기 제2반도체 부품(1200)은 와이어(1210)를 통해 접속패드에 본딩된다.
예를 들어, 상기 열전 모듈(100)의 상면은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하면은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 상기 제2반도체 부품(1200)으로부터 발생된 열은 상기 제2방열 비아(310b)를 경유하여 상기 열전 모듈(100)의 상면을 통해서 흡수되며, 이렇게 흡수된 열은 상기 열전 모듈(100)의 하면에 형성되어 패키지(9000B)의 하부 외측으로 연장된 제1방열 비아(310a)를 통해서 패키지(9000B)로부터 효율적으로 방출된다.
도 13은 본 발명의 일 실시예에 따른 반도체 패키지용 기판(9000C)을 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 13을 참조하면, 상기 기판(9000C)은 메인보드로서 적용된 경우를 예시한 것으로서, 절연층(200)에 내장된 열전 모듈(100)을 가지며, 상기 열전 모듈(100)의 상하면에 각각 형성되어 기판(9000C)의 상하 수직방향으로 전층 연결된 제1적층형 방열 비아(320a)와 제2적층형 방열 비아(320b)를 포함한다.
상기 기판(9000C)에서, 예를 들어, 열전 모듈(100)의 상면은 열을 흡수하는 “차가운 면”, 즉 냉각부가 되고, 하면은 열을 방출하는 “뜨거운 면”, 즉 발열부가 되며, 상기 제2적층형 방열 비아(320b)를 경유하여 열전 모듈(100)의 상면을 통해서 흡수된 열은 상기 열전 모듈의 하면에 형성되어 기판(9000C)의 하부 수직방향으로 전층 연결된 제1적층형 방열 비아(320a)를 통해서 기판(9000C)으로부터 효율적으로 방출된다.
도 14는 본 발명의 일 실시예에 따른 시스템 모듈을 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
도 14를 참조하면, 상부 패키지(500)가 제2외부접속단자(1130)를 접속부재로 하여 메인보드(600)에 실장되며, 상기 메인보드(600)의 하단에는 열 패드(700)와 방열 금속 프레임(800)이 순차적으로 형성되어 있다.
상기 제1반도체 부품(1100)으로부터 발생된 열은 상기 제2방열 비아(310b)를 경유하여 상기 열전 모듈(100)의 상면을 통해서 흡수되며, 이렇게 흡수된 열은 제1방열 비아(310a)를 통해서 패키지(500)로부터 효율적으로 방출된다. 나아가, 상기 제1반도체 부품(1100)으로부터 발생된 열은 1차적으로 제1 및 제2방열 비아(310a 및 310b)를 통해서 수평 방향으로 확산되고, 2차적으로는 메인보드(600)에 매립된 적층형 방열 비아(320)를 통해서 확산되며, 3차적으로는 열 패드(700)를 통해서, 마지막으로 4차적으로는 방열 금속 프레임(800)을 통해서 반대편으로 확산될 수 있다.
상기 열 패드(700) 및 방열 금속 프레임(800)은 열전도도가 높은 구리 또는 알루미늄 등의 금속으로 형성될 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
1000, 2000, 3000, 4000, 5000, 6000, 7000, 7000A, 7000B, 8000: 열전 모듈을 갖는 기판
9000A, 9000B: 반도체 패키지
9000C: 반도체 패키지용 기판
100: 열전 모듈
101: N형 반도체 소자
102: P형 반도체 소자
103: 전극
104: N형 및 P형 반도체 소자 사이의 공간
105: 절연기판
200: 절연층
201: 캐비티
210: 회로층
211: 신호 비아
220: 접속패드
230: 솔더레지스트층
240: 적층형 신호 비아
310: 방열 비아
310a: 제1방열 비아
310b: 제2방열 비아
320: 적층형 방열 비아
320a: 제1적층형 방열 비아
320b: 제2적층형 방열 비아
330a: 제1방열 기둥
330b: 제2방열 기둥
340a: 제1방열판
340b: 제2방열판
350: 도금층
1100: 제1반도체 부품
1110: 솔더 범프
1120: 제1외부접속단자
1130: 제2외부접속단자
1200: 제2반도체 부품
1210: 와이어
1230: 외부접속단자
500: 상부 패키지
600: 메인 보드
700: 열 패드
800: 방열 금속 프레임

Claims (19)

  1. 복수의 회로층과 상기 복수의 회로층 사이에 개재된 복수의 절연층을 포함하는 인쇄회로기판;
    상기 인쇄회로기판에 포함된(incorporated) 열전 모듈; 및
    상기 열전 모듈의 상면 및 하면 각각에 접촉하며 열적으로 연결되는 방열 부재; 를 포함하며,
    상기 방열 부재는 방열 비아, 적층형 방열 비아, 방열 기둥 또는 이들의 조합인, 열전 모듈을 갖는 기판.
  2. 청구항 1에 있어서,
    상기 열전 모듈은 상기 인쇄회로기판 내에 내장되는 열전 모듈을 갖는 기판.
  3. 청구항 1에 있어서,
    상기 인쇄회로기판은 열전 모듈 내장형 캐비티를 가지며, 상기 열전 모듈은 상기 캐비티에 수용되는 열전 모듈을 갖는 기판.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 방열 부재는 방열판을 더 포함하는, 열전 모듈을 갖는 기판.
  6. 청구항 5에 있어서,
    상기 방열 비아 또는 적층형 방열 비아 중 적어도 일부는 신호 연결을 위한 신호 비아의 기능을 하는 열전 모듈을 갖는 기판.
  7. 청구항 1에 있어서,
    상기 열전 모듈은 n형 반도체 소자와 p형 반도체 소자가 일렬 또는 피라미드 형상으로 교대로 배열되어 전기적으로 연결되는, 열전 모듈을 갖는 기판.
  8. 청구항 1에 있어서,
    상기 열전 모듈은 n형 반도체 소자와 p형 반도체 소자가 교대로 배열되어 전기적으로 연결되도록 상기 인쇄회로기판에 내장되며,
    상기 열전 모듈은 상기 인쇄회로기판의 내부의 일 지점을 둘러싸는 냉각부와 상기 인쇄회로기판의 외면에 위치하는 발열부를 포함하도록 방사 방향으로 배열되어 인쇄회로기판의 내부에서 외면으로 연장되어 형성된 열전 모듈을 갖는 기판.
  9. 청구항 1에 있어서,
    상기 인쇄회로기판의 측면에 형성된 방열용 도금층을 더욱 포함하는 열전 모듈을 갖는 기판.
  10. 청구항 1에 있어서,
    상기 열전 모듈은 n형 반도체 소자와 p형 반도체 소자가 교대로 배열되어 전기적으로 연결되며, 이웃하는 n형 반도체 소자와 p형 반도체 소자 사이에는 상기 절연층이 충전되는 열전 모듈을 갖는 기판.
  11. 청구항 1에 있어서,
    상기 인쇄회로기판이 실장되는 하부 기판을 더 포함하며,
    상기 열전 모듈은 볼 형상을 갖는 n형 반도체 소자와 p형 반도체 소자가 상기 인쇄회로기판의 최외층 회로층에 교대로 배열되어 상기 인쇄회로기판과 상기 하부 기판을 매개하는 외부접속단자로서 기능하는 열전 모듈을 갖는 기판.
  12. 청구항 11에 있어서,
    상기 n형 반도체 소자와 p형 반도체 소자의 상단은 상기 인쇄회로기판의 절연층에 형성된 제1전극을 통해서 접속되고, 상기 n형 반도체 소자와 p형 반도체 소자의 하단은 상기 하부 기판에 형성된 제2전극을 통해서 교대로 접속되는 열전 모듈을 갖는 기판.
  13. 복수의 회로층과 상기 복수의 회로층 사이에 개재된 복수의 절연층을 포함하는 인쇄회로기판;
    상기 인쇄회로기판 내에 내장된 열전 모듈;
    상기 열전 모듈의 상면 및 하면 각각에 접촉하며 열적으로 연결되는 방열 부재; 및
    상기 방열 부재 중 적어도 일부를 통해 상기 열전 모듈과 열적으로 연결되어 상기 인쇄회로기판 상에 실장된 소자; 를 포함하며,
    상기 방열 부재는 방열 비아, 적층형 방열 비아, 방열 기둥 또는 이들의 조합인, 반도체 패키지.
  14. 삭제
  15. 청구항 13에 있어서,
    상기 방열 부재는 방열판을 더 포함하는, 반도체 패키지.
  16. 복수의 회로층과 상기 복수의 회로층 사이에 개재된 복수의 절연층을 포함하는 인쇄회로기판과, 상기 인쇄회로기판 내에 내장된 열전 모듈과, 상기 열전 모듈의 상면 및 하면 각각에 접촉하며 열적으로 연결되는 방열 부재와, 상기 방열 부재 중 적어도 일부를 통해 상기 열전 모듈과 열적으로 연결되며 상기 인쇄회로기판 상에 실장된 소자를 포함하는 반도체 패키지; 및
    상기 반도체 패키지가 상면에 실장되는 메인 보드;
    를 포함하며,
    상기 방열 부재는 방열 비아, 적층형 방열 비아, 방열 기둥 또는 이들의 조합인, 시스템 모듈.
  17. 청구항 16에 있어서,
    상기 메인 보드는 상기 반도체 패키지와 상기 메인 보드의 하면을 열적으로 연결하는 열적 경로를 갖는 시스템 모듈.
  18. 청구항 17에 있어서,
    상기 열적 경로는 적층형 방열 비아를 포함하는 시스템 모듈.
  19. 청구항 16에 있어서,
    상기 메인 보드의 하면에 순차적으로 형성되는 열 패드 및 방열 금속 프레임을 더욱 포함하는 시스템 모듈.
KR1020140173194A 2014-06-23 2014-12-04 열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지 KR102297283B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140076620 2014-06-23
KR20140076620 2014-06-23

Publications (2)

Publication Number Publication Date
KR20150146365A KR20150146365A (ko) 2015-12-31
KR102297283B1 true KR102297283B1 (ko) 2021-09-03

Family

ID=55129065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140173194A KR102297283B1 (ko) 2014-06-23 2014-12-04 열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102297283B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344145A (ja) 2001-05-14 2002-11-29 Matsushita Electric Ind Co Ltd 多層配線基板及びその製造方法
KR100769527B1 (ko) * 2006-09-19 2007-10-23 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법
JP2009111013A (ja) 2007-10-26 2009-05-21 Rohm Co Ltd 半導体装置
JP2009231729A (ja) * 2008-03-25 2009-10-08 Nec Corp 半導体装置
JP2010205818A (ja) * 2009-03-02 2010-09-16 Oki Semiconductor Co Ltd 半導体装置
JP2011082252A (ja) 2009-10-05 2011-04-21 Nec Corp ３次元半導体装置および３次元半導体装置の冷却方法
JP2012160528A (ja) * 2011-01-31 2012-08-23 Nikkiso Co Ltd 半導体パッケージ
JP2014007409A (ja) 2012-05-30 2014-01-16 Denso Corp 熱電変換装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990037873A (ko) * 1999-02-08 1999-05-25 구자홍 방열부재를구비한인쇄회로기판및그제조방법
KR100533276B1 (ko) * 1999-02-26 2005-12-05 엘지전자 주식회사 방열부재를 구비한 인쇄회로기판 및 그 제조방법
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
WO2004100264A1 (ja) * 2003-05-09 2004-11-18 Matsushita Electric Industrial Co. Ltd. 回路素子内蔵モジュール
EP2259669A4 (en) * 2008-03-24 2011-12-28 Ngk Spark Plug Co INTEGRATED COMPONENT CONNECTION TABLE
US20100140790A1 (en) 2008-12-05 2010-06-10 Seagate Technology Llc Chip having thermal vias and spreaders of cvd diamond
KR101394205B1 (ko) * 2010-06-09 2014-05-14 에스케이하이닉스 주식회사 반도체 패키지

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344145A (ja) 2001-05-14 2002-11-29 Matsushita Electric Ind Co Ltd 多層配線基板及びその製造方法
KR100769527B1 (ko) * 2006-09-19 2007-10-23 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법
JP2009111013A (ja) 2007-10-26 2009-05-21 Rohm Co Ltd 半導体装置
JP2009231729A (ja) * 2008-03-25 2009-10-08 Nec Corp 半導体装置
JP2010205818A (ja) * 2009-03-02 2010-09-16 Oki Semiconductor Co Ltd 半導体装置
JP2011082252A (ja) 2009-10-05 2011-04-21 Nec Corp ３次元半導体装置および３次元半導体装置の冷却方法
JP2012160528A (ja) * 2011-01-31 2012-08-23 Nikkiso Co Ltd 半導体パッケージ
JP2014007409A (ja) 2012-05-30 2014-01-16 Denso Corp 熱電変換装置の製造方法

Also Published As

Publication number Publication date
KR20150146365A (ko) 2015-12-31

Similar Documents

Publication Publication Date Title
US7772692B2 (en) Semiconductor device with cooling member
TWI405361B (zh) 熱電元件及其製程、晶片堆疊結構及晶片封裝結構
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
US9516790B2 (en) Thermoelectric cooler/heater integrated in printed circuit board
KR20130035016A (ko) 열전 모듈
JP2006210777A (ja) 半導体装置
US10096534B2 (en) Thermal performance of logic chip in a package-on-package structure
JP2008198928A (ja) 冷却構造及びこの構造を内蔵した電子機器
US7298028B2 (en) Printed circuit board for thermal dissipation and electronic device using the same
KR20140113029A (ko) 열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지
JP4817543B2 (ja) 積層型マルチチップ半導体装置
JP2019149501A (ja) 配線基板及び電子装置
JP5038355B2 (ja) 光半導体装置モジュール
KR100769527B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR101082580B1 (ko) 플립칩이 실장된 인쇄회로기판의 열전 냉각 장치
JP2002110869A (ja) 半導体装置
JP5496975B2 (ja) 半導体装置モジュール
KR102297283B1 (ko) 열전 모듈을 갖는 기판 및 이를 이용한 반도체 패키지
WO2018021173A1 (ja) 熱電変換モジュール
KR100716865B1 (ko) 반도체패키지
KR101343049B1 (ko) 방열 기능을 가지는 반도체 패키지
KR20100000439A (ko) 열전소자를 이용한 반도체 패키지
JP2002164585A (ja) 熱電変換モジュール
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
JP2002141436A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right