KR20140113029A - 열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지 - Google Patents

열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지 Download PDF

Info

Publication number
KR20140113029A
KR20140113029A KR1020130027884A KR20130027884A KR20140113029A KR 20140113029 A KR20140113029 A KR 20140113029A KR 1020130027884 A KR1020130027884 A KR 1020130027884A KR 20130027884 A KR20130027884 A KR 20130027884A KR 20140113029 A KR20140113029 A KR 20140113029A
Authority
KR
South Korea
Prior art keywords
heat
temperature
heat source
semiconductor chip
disposed
Prior art date
Application number
KR1020130027884A
Other languages
English (en)
Inventor
김지철
황희정
신성호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130027884A priority Critical patent/KR20140113029A/ko
Priority to US14/132,790 priority patent/US20140264339A1/en
Publication of KR20140113029A publication Critical patent/KR20140113029A/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B21/00—Machines, plants or systems, using electric or magnetic effects
    • F25B21/02—Machines, plants or systems, using electric or magnetic effects using Peltier effect; using Nernst-Ettinghausen effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B2321/00—Details of machines, plants or systems, using electric or magnetic effects
    • F25B2321/02—Details of machines, plants or systems, using electric or magnetic effects using Peltier effects; using Nernst-Ettinghausen effects
    • F25B2321/021—Control thereof
    • F25B2321/0212—Control thereof of electric power, current or voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

히트 슬러그 및 이를 구비하는 반도체 패키지가 개시된다. 히트 슬러그는 열전도성을 갖고 활성면 및 활성면과 대응되는 방열면을 구비하는 몸체, 활성면을 덮는 유전막, 유전막 상에 배치되고 열원으로부터 발생한 열과 전기적 특성이 상호작용 하는 열전소자(thermoelectric element) 및 열전소자와 전기적으로 연결되도록 상기 유전막 상에 배치되는 도전패턴을 구비한다. 열전소자는 열원의 온도를 검출하는 서미스터와 열원으로부터 열을 방출하는 펠티에 소자를 구비한다. 반도체 칩의 공간적 제약을 극복하고 방열유닛을 발열원에 대응하도록 배치할 수 있다.

Description

열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지{Heat slug having thermoelectric elements and semiconductor package including the same}
본 발명은 히트 슬러그 및 이를 구비하는 반도체 패키지에 관한 것으로서, 보다 상세하게는, 열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지에 관한 것이다.
최근 반도체 소자를 응용한 전자제품의 소형화, 박형화, 고속화 및 고성능 경향에 따라 반도체 패키지도 소형화 및 고밀도화 되고 있다. 고밀도 반도체 패키지의 고속 및 고성능 구동은 반도체 패키지의 내부에서 더 많은 열을 발생시키므로 패키지 외부로의 방열 특성은 반도체 패키지 및 이를 구비하는 전자소자의 동작 안정성과 제품 신뢰성을 확보하는 데 필수적이다. 이에 따라, 고집적 반도체 패키지에는 다양한 방열 시스템이 제공되고 있다.
최근에는 높은 구동전력이 인가되는 경우 반도체 패키지의 표면 온도가 순간적으로 상승하여 기준온도 이상이 되면 온도 제어기의 제어 프로그램에 의해 자동으로 구동전력을 낮춤으로써 반도체 패키지의 온도를 저하시키는 열 조절 제어기(thermal throttling controller)가 널리 이용되고 있다. 이에 따라. 반도체 패키지에는 회로기판 상에 실장된 다이의 표면온도를 검출하기 위한 다수의 온도 센서가 구비되어 상기 반도체 패키지가 구동되는 동안 다이의 표면온도를 실시간으로 검출한다.
그러나, 최근 반도체 패키지의 소형화 및 고밀도화 경향에 따라 상기 온도 센서를 배치할 공간이 축소되어 반도체 패키지의 내부에서 정확한 위치에 온도 센서를 배치하지 못하는 문제점이 있다. 특히, 단일한 칩 상에 메모리 인터페이스와 중앙처리유닛(central process unit)과 같은 로직 인터페이스가 동시에 배치되는 시스템 온 칩(system on chip, SoC)과 같은 반도체 패키지는 공간상의 제약으로 인하여 배치되는 온도 센서의 개수와 위치에 제약을 받게 되어 정확한 열원의 온도를 검출하지 못하는 문제점이 있다.
시스템 온 칩과 같은 패키지의 경우, 메모리 인터페이스보다는 로직 인터페이스에서 집중적으로 열이 발생하므로 온도 센서는 로직 인터페이스의 상부에 배치되어야 정확한 방열 제어(thermal control)를 수행할 수 있다. 그러나, 패키지 레이아웃의 제약조건에 따른 공간상의 제약에 따라 온도 센서가 로직 인터페이스의 주변부에 배치되거나 메모리 인터페이스의 상부에 배치되는 경우가 발생한다. 이에 따라, 온도 센서를 통하여 실제 열원의 정확한 온도를 측정하지 못하는 문제점이 발생한다. 또한, 이와 같은 공간의 제약은 설치할 수 있는 온도 센서의 개수를 제한함으로써 충분한 온도 센서를 배치할 수 없는 문제점이 있다.
본 발명의 실시예들은 상기의 문제점을 해결하고자 제안된 것으로서, 내측면에 열전소자가 배치되어 열원의 방열특성을 향상할 수 있는 히트 슬러그를 제공한다.
본 발명의 또 다른 실시예들은 상기한 바와 같은 히트 슬러그를 구비하는 반도체 패키지를 제공한다.
본 발명의 일 목적을 달성하기 위한 실시예들에 의한 히트 슬러그는 열전도성을 갖고 활성면 및 상기 활성면과 대응되는 방열면을 구비하는 몸체, 상기 활성면을 덮는 유전막, 상기 유전막 상에 배치되고 열원으로부터 발생한 열과 전기적 특성이 상호작용 하는 열전소자(thermoelectric element) 및 상기 열전소자와 전기적으로 연결되도록 상기 유전막 상에 배치되는 도전패턴을 포함한다.
일실시예로서, 상기 열전소자는 상기 열원과 접촉하여 상기 열원의 온도를 검출하는 서미스터(thermistor)를 포함한다.
일실시예로서, 상기 열전소자는 상기 도전패턴을 통하여 인가되는 구동전류에 의해 상기 몸체와 열원 사이의 열전달을 수행하는 펠티에 소자(peltier element)를 포함한다.
일실시예로서, 상기 열전소자는 상기 열원과 접촉하여 상기 열원의 온도를 검출하는 서미스터(thermistor) 및 상기 도전패턴을 통하여 인가되는 구동전류에 의해 상기 몸체와 열원 사이의 열전달을 수행하는 펠티에 소자(peltier element)의 쌍(couple)을 포함하여 상기 열원의 검출온도에 따라 상기 펠티에 소자를 선택적으로 구동하는 능동형 열전 열전달유닛(active thermoelectric heat transfer unit)으로 구동한다.
일실시예로서, 상기 몸체의 주변부에 배치되어 상기 도전패턴 및 상기 열원을 구비하는 외부 결합체와 접속하는 도전성 접속부재를 더 포함한다.
일실시예로서, 상기 도전패턴과 연결되도록 상기 유전막 상에 배치되고 상기 열전소자와 통신하는 제어 칩을 더 포함한다.
본 발명의 일 목적을 달성하기 위한 실시예들에 의한 반도체 패키지는 내부 회로를 구비하는 회로기판, 상기 회로기판 상에 실장되어 상기 내부회로와 전기적으로 연결되는 반도체 칩, 상기 반도체 칩을 밀봉하여 외부환경으로부터 보호하는 봉지재, 및 상기 봉지재의 상부에 배치되어 상기 반도체 칩으로부터 발생한 열을 외부로 방출하며, 열전도성을 갖고 활성면 및 상기 활성면과 대응되는 방열면을 구비하는 몸체, 상기 활성면을 덮는 유전막, 상기 유전막 상에 배치되고 상기 반도체 칩으로부터 발생한 열과 전기적 특성이 상호 작용하는 열전소자(thermoelectric element) 및 상기 열전소자와 전기적으로 연결되도록 상기 유전막 상에 배치되는 도전패턴을 구비하는 히트 슬러그(heat slug)를 포함한다.
일실시예로서, 상기 히트 슬러그는 상기 내부회로 및 상기 도전패턴과 접촉하는 도전성 접속부재를 더 구비한다.
일실시예로서, 상기 열전소자는 상기 반도체 칩과 접촉하여 상기 반도체 칩의 온도를 검출하는 서미스터(thermistor) 및 상기 도전패턴을 통하여 인가되는 구동전류에 의해 상기 몸체와 열원 사이의 열전달을 수행하는 펠티에 소자(peltier element) 중의 적어도 어느 하나를 포함한다.
일실시예로서, 상기 반도체 칩은 상기 도전성 접속부재 및 상기 내부회로를 통하여 상기 열전소자와 통신하는 제어유닛을 포함한다.
일실시예로서, 상기 제어유닛은 상기 펠티에 소자를 구동하기 위한 기준온도를 저장하고, 상기 반도체 칩의 온도가 상기 기준온도를 넘는 경우 상기 펠티에 소자를 구동하기 위한 구동신호를 생성한다.
일실시예로서, 상기 히트 슬러그는 상기 도전성 접속부재 및 상기 내부회로를 통하여 상기 열전소자와 통신하는 제어 칩을 더 구비한다.
일실시예로서, 상기 제어칩은 상기 펠티에 소자를 구동하기 위한 기준온도를 저장하고, 상기 반도체 칩의 온도가 상기 기준온도를 넘는 경우 상기 펠티에 소자를 구동하기 위한 구동신호를 생성한다.
일실시예로서, 상기 열전소자는 상기 반도체 칩과 접촉하여 상기 반도체 칩의 온도를 검출하는 서미스터(thermistor) 및 상기 도전패턴을 통하여 인가되는 구동전류에 의해 상기 몸체와 열원 사이의 열전달을 수행하는 펠티에 소자(peltier element)의 쌍(couple)을 포함하고 상기 히트 슬러그는 상기 도전 패턴을 통하여 상기 열전소자와 통신하고 상기 펠티에소자를 구동하기 위한 기준온도를 저장하여 상기 반도체 칩의 온도가 상기 기준온도보다 큰 경우 상기 펠티에 소자를 구동하는 구동신호를 생성하는 제어 칩을 더 구비한다.
일실시예로서, 상기 히트 슬러그는 상기 반도체 칩의 다수의 국소영역들로부터 발생한 열과 전기적 특성이 각각 개별적으로 상호 작용하는 다수의 열전소자를 포함한다.
상기와 같은 본 발명의 실시예들에 따르면, 반도체 칩의 온도를 검출하는 서미스터와 검출된 온도에 따라 선택적으로 열전달을 수행하는 펠티에 소자 중의 적어도 하나를 반도체 칩과 접촉하도록 배치하여 열원이 기준온도 이상으로 과열되는 경우 자동적으로 반도체 칩을 냉각할 수 있다. 이에 따라, 반도체 칩의 온도에 따라 히트 슬러그의 방열기능을 선택적으로 강화할 수 있다. 즉, 반도체 칩의 온도가 기준온도 이하인 경우 상기 히트 슬러그는 수동적으로 방열하지만 특정한 원인에 의해 반도체 칩의 온도가 기준온도 이상으로 과열되는 경우 상기 펠티에 소자를 이용하여 능동적으로 반도체 칩의 온도를 낮출 수 있다.
특히, 발열량이 상이한 다수의 소자가 단일한 칩 상에 배치되고 각 소자에 대한 온도 검출 소자 및 열전달 소자를 배치하기 위한 여유 공간(margin space)이 축소된다 할지라도, 온도 검출 소자인 상기 서미스터와 열전달 소자인 상기 펠티에 소자는 반도체 칩이 아니라 히트 슬러그에 배치되므로 여유 공간의 제한을 받지 않고 각 소자에 대응하여 개별적으로 배치될 수 있다. 이에 따라, 상기 반도체 패키지의 사이즈가 축소되고 반도체 칩에 배치되는 단일 소자의 수가 증가한다 할지라도 각 소자에 대하여 충분하게 방열시킬 수 있다.
도 1a는 본 발명의 제1 실시예에 의한 히트 슬러그를 나타내는 단면도이다.
도 1b는 도 1a에 도시된 본 발명의 제1 실시예에 의한 히트 슬러그의 변형 실시예를 나타내는 도면이다.
도 2a는 본 발명의 제2 실시예에 의한 히트 슬러그를 나타내는 단면도이다.
도 2b는 도 2a에 도시된 본 발명의 제2 실시예에 의한 히트 슬러그의 변형 실시예를 나타내는 도면이다.
도 3a는 본 발명의 제3 실시예에 의한 히트 슬러그를 나타내는 단면도이다.
도 3b는 도 3a에 도시된 본 발명의 제3 실시예에 의한 히트 슬러그의 변형 실시예를 나타내는 도면이다.
도 4a 내지 도 4f는 도 1a에 도시된 히트 슬러그를 제조하는 방법을 나타내는 단면도들이다.
도 5a는 본 발명의 일실시예에 따라 도 3a에 도시된 히트 슬러그를 구비하는 반도체 패키지를 나타내는 단면도이다.
도 5b는 도5a에 도시된 반도체 패키지의 평면도이다.
도 6은 본 발명의 다른 실시예에 따라 도 3b에 도시된 히트 슬러그를 구비하는 반도체 패키지를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
히트 슬러그(heat slug)
도 1a는 본 발명의 제1 실시예에 의한 히트 슬러그를 나타내는 단면도이다.
도 1a를 참조하면, 본 발명의 제1 실시예에 의한 히트 슬러그(heat slug, 900)는 열전도성을 갖고 활성면(101) 및 상기 활성면(101)과 대응되는 방열면(102)을 구비하는 몸체(100), 상기 활성면을 덮는 유전막(200), 상기 유전막(200) 상에 배치되어 열원(HS)으로부터 발생한 열과 전기적 특성이 상호작용 하는 열전소자(thermoelectric element, 300) 및 상기 열전소자(300)와 전기적으로 연결되도록 상기 유전막(200) 상에 배치되는 도전패턴(400)을 포함한다.
일실시예로서, 상기 몸체(100)는 히트 슬러그(500)의 형상을 유지하고 상기 열원(HS)으로부터 발생한 열을 외부로 방출하는 열전달 매개체로 기능하다. 따라서, 상기 몸체(100)는 열전도성이 우수하고 소정의 강도를 갖는 물질로 구성된다. 예를 들면, 상기 몸체(100)는 열전도성이 우수하고 형상 가공 특성이 우수한 알루미늄으로 구성될 수 있다. 상기 열원(HS)은 상기 히트 슬러그(900)와 결합하는 외부 결합체(E) 또는 상기 외부 결합체(E)의 국소영역으로서 상대적으로 발열량이 높은 영역이다.
상기 몸체(100)는 히트 슬러그(900)가 장착되는 열원의 전체 두께와 상기 열원(HS)으로부터 발생하는 열량에 따라 일정한 두께를 갖도록 제공되고 상기 열원(HS)을 향하는 활성면(101)과 외부환경으로 노출되어 상기 열원을 외부로 방출하는 방열면(102)을 포함한다. 따라서, 상기 열원(HS)으로부터 발생한 열을 상기 활성면(101)을 통하여 상기 몸체(100)로 전달되고 상기 방열면(102)을 통하여 외부로 방출된다.
상기 유전막(200)은 상기 몸체(100)의 활성면(101)을 덮도록 배치되어 상기 몸체(100)와 상기 유전막(200) 상에 배치되는 열전소자(300) 및/또는 도전패턴(400)과 전기적으로 절연시킨다. 도전성 물질을 포함하는 몸체(100)와 열전소자(300) 및 도전패턴(400)을 전기적으로 분리할 수 있으면 다양한 물질이 상기 유전막(200)으로 이용될 수 있다. 본 실시예의 경우, 상기 유전막(200)은 전기적 절연성을 갖는 에폭시 수지를 포함할 수 있다.
상기 도전패턴(400)은 상기 유전막(200) 상에 배치되고 상기 열전소자(300)는 상기 유전막(200) 상에 배치된다. 상기 열전소자(300)는 열과 전기의 상호작용을 이용하여 상기 열원(HS)의 온도를 검출하거나 상기 몸체(100)와 열원(HS) 사이의 열전달을 수행한다. 예를 들면, 상기 열전소자(300)는 상기 열원(HS)의 온도를 검출하는 온도 검출소자 또는 구동전류를 인가하여 상기 몸체(100)와 열원(HS) 사이의 열전달을 수행하는 열전달 소자를 포함할 수 있다.
본 실시예의 경우, 상기 열전소자(300)는 상기 열원(HS)의 온도를 검출하기 위한 온도 검출소자로서 서미스터(310)를 포함한다. 그러나, 열과 전기의 상호작용을 이용하여 열원의 온도를 검출할 수 있다면 서미스터뿐만 아니라 다양한 소자가 상기 열전소자(300)로 이용될 수 있다.
상기 서미스터(310)는 상기 열원(HS)과 접촉하여 열원의 온도변화에 따라 전기저항이 변화하는 반도체 소자인 접촉부(311) 및 상기 접촉부(311)의 전류변화를 측정하여 상기 열원(HS)의 온도를 검출하고 검출된 열원의 온도인 검출온도를 상기 도전패턴(400)으로 전송하는 전송부(312)를 구비한다. 본 실시예의 경우, 상기 접촉부(311)는 철, 니켈, 망간, 몰리브덴 및 구리의 산화물 또는 탄산염, 초산염 및 염화물 중의 어느 하나의 소결체를 포함하고 상기 전송부(312)는 상기 접촉부(311)로부터 측정된 전류변화를 대응하는 온도로 변환하는 제어소자를 포함한다.
상기 열원(HS)의 온도가 변화하면 열원(HS)과 접촉하고 있는 접촉부(311)의 내부저항이 실시간으로 변화하고 이에 따라 상기 열원(HS)의 온도도 실시간으로 검출될 수 있다.
상기 도전패턴(400)은 상기 유전막(200) 상에 소정의 패턴을 갖도록 배치되고 열전소자(300)인 서미스터(310)와 전기적으로 연결된다. 본 실시예의 경우, 상기 도전패턴(400)은 전기 전도성이 우수한 구리, 알루미늄, 텅스텐 및 이들의 합금을 포함할 수 있다.
상기 서미스터(310)와 상기 도전패턴(400)은 본딩 와이어와 같은 접속라인에 의해 전기적으로 연결될 수 있다. 그러나, 솔더 볼이나 관통전극과 같은 접속단자를 통하여 상기 도전패턴(400)의 표면에 직접 배치될 수도 있다. 상기 서미스터(310)는 상기 열원(HS)에 대응하는 위치에 배치되어 히트 슬러그(900)와 외부 접속체(E)의 결합에 의해 상기 열원(HS)과 인접하도록 배치된다.
이때, 상기 서미스터(310)는 상기 열원(HS)에 대응하여 개별적으로 배치된다. 따라서, 상기 열원(HS)이 다수 구비되는 경우 다수의 상기 서미스터(310)가 각 열원에 개별적으로 대응하도록 제공된다. 이에 따라, 각 열원에 대하여 독립적으로 온도를 검출할 수 있다.
상기 도전패턴(400)은 상기 몸체(100)의 주변부를 따라 배치된 도전성 접속부재(500)를 통하여 상기 열원(HS)을 구비하는 외부 결합체(E)와 접속된다. 이에 따라, 상기 전송부(312)를 통하여 전송된 상기 열원(HS)의 검출온도는 상기 도전성 접속부재(500)를 통하여 상기 외부 결합체(E)로 전송될 수 있다. 예를 들면, 상기 도전성 접속부재(500)는 솔더 볼 어레이(solder ball array)를 포함할 수 있다.
상기 외부 결합체(E)로 전송된 상기 검출온도에 관한 신호는 외부 결합체(E) 내부에 구비된 제어유닛(미도시)에서 미리 설정된 기준온도와 비교된다. 상기 기준온도는 상기 열원(HS)의 허용가능 최대온도로서 상기 히트 슬러그(900)와 결합하는 외부 결합체(E)에 미리 저장될 수 있다.
상기 제어유닛에 입력된 기준온도보다 상기 검출온도가 높은 경우, 상기 제어유닛은 상기 열원(HS)의 온도를 저하시키도록 제어신호를 생성한다. 예를 들면, 상기 제어유닛에 포함된 열 조절 제어기(thermal throttling controller)를 구동하여 상기 열원(HS)으로 공급되는 구동전원을 일시적으로 차단할 수 있다. 이에 따라, 상기 열원(HS)으로부터의 열 발생을 억제함으로써 열원의 온도를 기준온도로 이하로 낮출 수 있다.
도 1b는 도 1a에 도시된 히트 슬러그의 변형 실시예를 나타내는 도면이다. 도 1b는 서미스터와 통신하는 제어 칩을 구비한다는 점을 제외하고는 도 1a에 도시된 히트 슬러그와 동일한 구성을 갖는다. 따라서, 도 1b에서 도 1a와 동일한 구성요소에 대해서는 동일한 참조부호로 나타내고 더 이상의 상세한 설명은 생략한다.
도 1b를 참조하면, 본 발명이 제1 실시예에 의한 변형 히트 슬러그(900a)는 상기 도전패턴(400)과 연결되도록 상기 유전막(200) 상에 배치되어 상기 서미스터(310)와 통신하는 제어 칩(600)을 구비한다.
따라서, 상기 전송부(312)로부터 전송된 검출온도는 상기 도전패턴(400)을 통하여 상기 제어 칩(600)으로 전송된다. 상기 제어 칩(600)은 상기 제1 실시예에 의한 변형 히트 슬러그(900a)와 결합하는 외부 접속체(E)의 종류에 따라 상기 열원(HS)이 허용할 수 있는 최대 온도인 기준온도가 저장된다.
전송된 열원(HS)의 검출온도가 상기 기준온도보다 큰 경우, 상기 제어 칩(600)은 상기 외부 접속체(E)로 열원(HS)의 온도를 저하시키기 위한 제어신호를 생성하고 상기 제어신호는 상기 도전패턴(400)과 도전성 접속부재(500)를 통하여 외부 접속체(E)로 전송된다. 이에 따라, 상기 열원(HS)의 온도를 낮출 수 있다.
도 2a는 본 발명의 제2 실시예에 의한 히트 슬러그를 나타내는 단면도이다. 도 2a에 도시된 히트 슬러그의 제2 실시예는 1a에 도시된 히트 슬러그와 비교하여 열전소자로서 서미스터 대신 펠티에 소자가 배치된 점을 제외하고는 동일한 구성을 갖는다. 따라서, 도 2a에서 도1a와 동일한 구성요소는 동일한 참조부호로 표시하고 더 이상의 상세한 설명은 생략한다.
도 2a를 참조하면, 본 발명의 제2 실시예에 의한 히트 슬러그(901)는 열전소자(300)로서 구동전류를 인가하여 상기 몸체(100)와 열원(HS) 사이의 열전달을 수행하는 열전달 소자인 펠티에 소자(320)가 배치된다. 즉, 상기 도전패턴(400)을 통하여 인가되는 구동전류에 의해 상기 몸체(100)와 열원(HS) 사이의 열전달을 수행하는 펠티에 소자(320)가 상기 열전소자(300)로서 구비된다.
상기 펠티에 소자(320)는 절연막(321a)을 사이에 두고 상기 열원(HS)의 상부에 배치되는 제1 열전달부(321) 상기 유전막(200)을 사이에 두고 상기 몸체(100)의 하부에 배치되는 제2 열전달부(322) 및 상기 제1 및 제2 열전달부(321,322) 사이에 배치되고 전기 전도의 방식이 상이한 2종류의 반도체 물질이 접속된 반도체 소자인 열전달 구동유닛(323)을 포함한다.
상기 열전달 구동유닛(323)으로 인가되는 구동전류에 따라 상기 열원(HS)과 인접한 제1 열전달부(321)에서 상기 열원에서 발생한 열을 흡수하고 상기 유전막(200)과 인접한 제2 열전달부(322)에서는 상기 몸체(100)로 열을 전달한다. 이에 따라, 상기 열원(HS)에서 발생된 열은 상기 몸체(100)를 통하여 외부로 방출된다. 예를 들면, 상기 펠티에 소자(320)는 비스무트와 테르륨 화합물(Bi3Te2)의 PN 접합 구조물을 포함한다. 상기 유전막(200) 상에 배치된 상기 펠티에 소자(320)는 상기 본딩 와이어(410)에 의해 상기 도전패턴(400)과 연결된다.
상기 펠티에 소자(320)를 구동하는 구동전류는 상기 도전패턴(400)을 통하여 인가된다. 예를 들면, 상기 외부 결합체(E)에 구비된 온도 검출 회로에 의해 상기 열원(HS)의 온도를 검출하고 열원의 검출온도는 상기 외부 결합체(E)의 내부에 구비된 제어유닛(미도시)으로 전송되어 미리 설정된 기준온도와 비교된다. 상기 기준온도는 상기 열원(HS)의 허용가능 최대온도로서 상기 히트 슬러그(900)와 결합하는 외부 결합체(E)에 미리 저장될 수 있다.
상기 제어유닛에 입력된 기준온도보다 상기 검출온도가 높은 경우, 상기 제어유닛은 상기 펠티에 소자(320)에 대한 구동신호를 생성한다. 이에 따라, 상기 열전달 구동유닛(323)으로 구동전류가 인가되어 상기 열원(HS)으로부터 몸체(100)로의 열전달이 수행되어 상기 열원의 온도를 기준온도 이하로 낮출 수 있다. 따라서, 상기 외부 결합체(E)에 구비된 온도 검출회로와 상기 펠티에 소자(320)는 열원의 온도가 기준온도를 초과하는 경우 자동으로 상기 열원(HS)을 강제 냉각하는 능동형 냉각소자(active cooling device)로 기능할 수 있다.
상기 펠티에 소자(320)는 상기 열원(HS)에 대응하는 위치에 배치되어 히트 슬러그(901)와 외부 접속체(E)의 결합에 의해 열원(HS)과 인접하도록 배치된다. 이때, 상기 펠티에 소자(320)는 상기 열원(HS)에 대응하여 개별적으로 배치된다. 따라서, 상기 열원(HS)이 다수 구비되는 경우 다수의 상기 펠티에 소자(320)가 각 열원에 개별적으로 대응하도록 제공된다. 이에 따라, 각 열원에 대하여 독립적으로 강제 냉각(active cooling)을 수행할 수 있다.
도 2b는 도 2a에 도시된 히트 슬러그의 변형 실시예를 나타내는 도면이다. 도 2b는 펠티에 소자와 통신하는 제어 칩을 구비한다는 점을 제외하고는 도 2a에 도시된 히트 슬러그와 동일한 구성을 갖는다. 따라서, 도 2b에서 도 2a와 동일한 구성요소에 대해서는 동일한 참조부호로 나타내고 더 이상의 상세한 설명은 생략한다.
도 2b를 참조하면, 본 발명의 제2 실시예에 의한 변형 히트 슬러그(901a)는 상기 도전패턴(400)과 연결되도록 상기 유전막(200) 상에 배치되어 상기 펠티에 소자(320)와 통신하는 제어 칩(600)을 구비한다.
예를 들면, 상기 외부 접속체(E)에 구비된 온도 검출회로에 의해 검출된 열원(HS)의 검출온도는 상기 도전패턴(400)을 통하여 상기 제어 칩(600)으로 전송된다. 상기 제어 칩(600)은 상기 제2 실시예에 의한 변형 히트 슬러그(901a)와 결합하는 외부 접속체(E)의 종류에 따라 상기 열원(HS)이 허용할 수 있는 최대 온도인 기준온도가 저장된다.
전송된 열원(HS)의 검출온도가 상기 제어 칩(600)에 저장된 기준온도보다 큰 경우, 상기 제어 칩(600)은 상기 펠티에 소자(320)를 구동하는 구동신호를 생성하고 상기 구동신호는 상기 도전패턴(400)을 경유하여 펠티에 소자(320)로 전송된다. 펠티에 소자(320)는 상기 열원(HS)으로부터 상기 몸체(100)로 열전달을 수행하여 상기 열원(HS)의 온도를 낮출 수 있다.
도 3a는 본 발명의 제3 실시예에 의한 히트 슬러그를 나타내는 단면도이다. 도 3a에 도시된 히트 슬러그의 제3 실시예는 열전소자로서 도 1a에 도시된 서미스터와 도 2a에 도시된 펠티에 소자가 모두 배치된 점을 제외하고는 도 1a 또는 도 2a와 동일한 구성을 갖는다. 따라서, 도 3a에서 도1a 및 도 2a와 동일한 구성요소는 동일한 참조부호로 표시하고 더 이상의 상세한 설명은 생략한다.
도 3a를 참조하면, 본 발명의 제3 실시예에 의한 히트 슬러그(902)는 열전소자(300)로서 상기 열원(HS)과 접촉하여 상기 열원(HS)의 온도를 검출하는 서미스터(thermistor, 310) 및 상기 도전패턴(400)을 통하여 인가되는 구동전류에 의해 상기 몸체(100)와 열원(HS) 사이의 열전달을 수행하는 펠티에 소자(peltier element, 320)의 쌍(couple)을 포함한다. 이에 따라, 본 실시예에 의한 열전소자(300)는 상기 열원(HS)의 검출온도에 따라 펠티에 소자(320)를 선택적으로 강제 구동하는 능동형 열전 열전달 유닛으로 기능한다.
상기 펠티에 소자(320)로의 전류 인가는 상기 서미스터(310)에 의해 검출된 열원의 온도에 따라 선택적으로 제어된다. 예를 들면, 상기 서미스터(310)에 의해 열원(HS)의 표면온도가 검출되면 상기 서미스터(310) 및 상기 펠티에 소자(320)와 전기적으로 연결된 제어기(600)로 전송된다. 상기 제어기(600)는 이미 세팅된 기준온도와 상기 검출온도를 비교하여 검출온도가 기준온도보다 큰 경우에는 상기 열원의 열을 방출하기 위한 방열신호를 상기 펠티에 소자(320)로 전송한다. 이에 따라, 상기 펠티에 소자(320)가 구동되어 상기 열원(HS)의 표면으로부터 열을 흡수하여 상기 히터 슬러그(900)의 몸체(100)로 전달한다. 상기 몸체(100)로 전달된 열은 전도에 의해 상기 몸체(100)로부터 대기와 같은 외부환경으로 방출된다.
따라서, 상기 서미스터(310)와 상기 펠티에 소자(320)는 한 쌍의 능동형 열전달 유닛을 구성하여 상기 열원(HS)의 온도가 기준온도 이상인 경우에만 히트 슬러그(902)를 통하여 방열시키도록 작동된다.
상기 펠티에 소자(320)를 구동하는 구동전류는 상기 서미스터(310)에 의해 검출된 열원(HS)의 검출온도에 따라 선택적으로 인가된다. 서미스터(310)는 실시간으로 상기 열원의 온도를 검출하고 일정한 주기로 검출온도를 상기 외부 연결체(E)의 내부에 구비된 제어유닛으로 전송한다. 이때, 상기 검출온도는 상기 도전패턴(400), 도전성 연결부재(500)를 통하여 상기 제어유닛으로 전송된다. 상기 제어유닛은 미리 설정된 상기 열원(HS)의 기준온도와 상기 검출온도를 비교한다. 상기 제어유닛에 입력된 기준온도보다 상기 검출온도가 높은 경우, 상기 제어유닛은 상기 펠티에 소자(320)에 대한 구동신호를 생성한다. 이에 따라, 상기 열전달 구동유닛(323)으로 구동전류가 인가되어 상기 열원(HS)으로부터 몸체(100)로의 열전달이 수행되어 상기 열원의 온도를 기준온도 이하로 낮출 수 있다. 상기 구동전류는 상기 도전성 접속부재(500) 및 도전패턴을 따라서 인가된다.
따라서, 상기 외부 결합체(E)에 구비된 온도 검출회로와 상기 펠티에 소자(320)는 열원의 온도가 기준온도를 초과하는 경우 자동으로 상기 열원(HS)을 강제 냉각하는 능동형 냉각소자(active cooling device)로 기능할 수 있다. 특히, 상기 서미스터(310)는 열원의 온도를 실시간으로 검출하므로 상기 열원에 순간적으로 높은 구동전력이 인가되어 표면온도가 순간적으로 상승하는 경우 실시간으로 상기 열원의 온도를 저하시킬 수 있다.
상기 서미스터(310) 및 펠티에 소자(320)의 쌍은 상기 열원(HS)에 대응하는 위치에 배치되어 히트 슬러그(901)와 외부 접속체(E)의 결합에 의해 상기 열원(HS)과 인접하도록 배치된다. 이때, 서미스터(310) 및 펠티에 소자(320)의 쌍은 상기 열원(HS)에 대응하여 개별적으로 배치된다.
따라서, 상기 열원(HS)이 다수 구비되는 경우 다수의 서미스터(310) 및 펠티에 소자(320)의 쌍이 각 열원에 개별적으로 대응하도록 제공된다. 이에 따라, 각 열원에 대하여 독립적으로 선택적인 강제 냉각(active cooling)을 수행할 수 있다.
상기 서미스터(310) 및 펠티에 소자(320)의 쌍은 상기 외부 연결체(E) 중 기준온도를 초과하는 국소영역인 열원에 대해서만 집중적으로 강제 냉각 시킬 수 있다. 이에 따라, 상기 외부 영역체(E) 중에서 상대적으로 높은 열을 방출하는 국부 영역만 개별적으로 강제 냉각시킬 수 있다.
도 3b는 도 3a에 도시된 히트 슬러그의 변형 실시예를 나타내는 도면이다. 도 3b는 서미스터 및 펠티에 소자와 통신하는 제어 칩을 구비하고 도전성 접속부재가 배치되지 않는다는 점을 제외하고는 도 3a에 도시된 히트 슬러그와 동일한 구성을 갖는다. 따라서, 도 3b에서 도 3a와 동일한 구성요소에 대해서는 동일한 참조부호로 나타내고 더 이상의 상세한 설명은 생략한다.
도 3b를 참조하면, 본 발명의 제3 실시예에 의한 변형 히트 슬러그(902a)는 상기 도전패턴(400)과 연결되도록 상기 유전막(200) 상에 배치되어 상기 펠티에 소자(320)와 통신하는 제어 칩(600)을 구비한다. 상기 제어 칩(600)은 제1 및 제2 변형 히트 슬러그(900a,901a)에 배치된 제어 칩과 동일한 구성을 갖는다.
상기 서미스터(310)에 의해 검출된 열원(HS)의 온도는 상기 도전패턴(400)을 통하여 상기 제어 칩(600)으로 전송된다. 상기 제어 칩(600)은 상기 제3 실시예에 의한 변형 히트 슬러그(902a)와 결합하는 외부 접속체(E)의 종류에 따라 상기 열원(HS)이 허용할 수 있는 최대 온도인 기준온도가 저장된다.
전송된 열원(HS)의 검출온도가 상기 제어 칩(600)에 저장된 기준온도보다 큰 경우, 상기 제어 칩(600)은 상기 펠티에 소자(320)를 구동하는 구동신호를 생성하고 상기 구동신호는 상기 도전패턴(400)을 경유하여 펠티에 소자(320)로 전송된다. 펠티에 소자(320)는 상기 열원(HS)으로부터 상기 몸체(100)로 열전달을 수행하여 상기 열원(HS)의 온도를 낮출 수 있다.
본 실시예의 경우, 상기 서미스터(310) 및 상기 펠티에 소자(320)와 상기 제어칩(600)이 모두 히트 슬러그(902a)에 구비되므로 상기 외부 접속체(E)와 연결되기 위한 도전성 접속부재가 요구되지 않는다. 따라서, 히트 슬러그의 구성을 단순화 시킬 수 있는 장점이 있다.
본 실시예에서 상기 열전소자는 온도 검출 수단으로서 서미스터를 이용하고 열전달 수단으로서 펠티에 소자를 이용하는 것을 개시하고 있지만, 온도를 검출하고 검출된 온도에 따라 열원으로부터 열을 흡열할 수 있는 구조이기만 하면 서미스터와 펠티에 소자뿐만 아니라 다양한 열전소자가 이용될 수 있음은 자명하다.
상술한 바와 같은 본 발명의 일실시예에 의한 히트 슬러그는 열원의 온도를 검출하는 서미스터와 검출된 온도에 따라 선택적으로 열전달을 수행하는 펠티에 소자 중의 적어도 하나를 열원의 표면과 접촉하도록 배치하여 열원이 기준온도 이상으로 과열되는 경우 자동적으로 열을 방출할 수 있다. 이에 따라, 열원의 온도에 따라 히트 슬러그의 방열기능을 선택적으로 강화할 수 있다. 즉, 열원의 온도가 기준온도 이하인 경우 상기 히트 슬러그는 수동적으로 방열하지만 특정한 원인에 의해 열원의 온도가 기준온도 이상으로 과열되는 경우 상기 펠티에 소자를 이용하여 능동적으로 열원의 온도를 낮출 수 있다. 이에 따라, 히트 슬러그를 열원의 온도에 따라 능동적으로 구동할 수 있다.
도 4a 내지 도 4f는 도 1a에 도시된 히트 슬러그를 제조하는 방법을 나타내는 단면도들이다.
도 4a를 참조하면, 상기 몸체(100)를 구성하는 도전성 금속 평판(100a) 및 동박 코팅 수지(resin coated copper, RCC, 250a)를 각각 준비한다. 상기 도전성 금속 평판(100a)은 도전성 금속 벌크를 가공하여 소정의 두께를 갖는 상기 도전성 금속 평판(100a)으로 형성한다. 상기 동박 코팅 수지(250a)는 수지, 솔벤트 및 케미칼(chemicals)을 이용하여 예비 수지막(200a)을 형성하고 상기 예비 수지막(200a) 상에 도전막인 구리 박막(400a)을 형성한다. 상기 구리 박막(400a)은 상기 예비 수지막(200a) 상에 증착될 수도 있고 예비 수지막(200a) 상에 구리 박막(400a)을 적층한 후 고온 고압하에서 성형할 수도 있다.
도 4b를 참조하면, 상기 금속 평판(100a)의 상면에 상기 동박 코팅 수지(250a)를 접착시킨다. 금속 평판(100a)과 동박 코팅 수지(250a) 사이에 배치된 접착제(미도시)를 이용하여 접착할 수도 있고 가압 성형기에 의해 성형할 수도 있다.
도 4c를 참조하면, 상기 구리 박막(400a) 상에 마스크 패턴(미도시)을 형성하고 상기 마스크 패턴을 식각 마스크로 이용하는 식각 공정을 수행하여 상기 예비 수지막(200a)이 부분적으로 노출하는 구리 패턴(400)을 형성한다. 이에 따라, 활성면(101)의 표면이 유전막(200)으로 덥힌 상기 몸체(100)가 형성되고 상기 유전막(200)의 표면에는 상기 도전패턴(400)이 형성된다.
이때, 상기 도전패턴(400)은 상기 열전소자(300)가 연결되는 상기 열원(HS)에 대응하도록 형성된다. 상기 도전패턴(400)은 후속 공정에 의해 상기 열전소자(300)와 전기적으로 연결되고 상기 열전소자(300)는 상기 열원(HS)에 접촉하도록 배치되므로 상기 도전패턴(400)은 열전소자(300)와 열원(HS)의 접속을 용이하게 할 수 있는 레이아웃을 갖도록 형성된다.
도 4d를 참조하면, 상기 도전패턴(400)상에 또는 상기 도전패턴(400)이 배치되지 않고 노출된 상기 유전막(200)의 표면에 상기 열전소자(300)를 배치한다. 상기 열전소자(300)는 배치되는 열전소자(300)의 특성에 따라 다양한 방식으로 배치될 수 있다. 선택적으로, 도 1b에 도시된 바와 같은 제어 칩(600)을 상기 유전막(200)의 표면에 더 형성할 수 있다.
도 4e를 참조하면, 상기 열전소자(300)를 형성한 후 히트 슬러그(900)가 결합되는 열원(HS)의 형상에 따라 상기 몸체(100)를 성형 가공한다. 예를 들면, 상기 열전소자(300)가 배치된 영역을 제외한 상기 몸체(100)의 주변부가 굴곡지게 가공할 수 있다.
도 4f를 참조하면, 상기 몸체(100)의 주변부에 배치된 도전패턴(400)과 접촉하는 도전성 접속부재(500)를 선택적으로 형성할 수 있다. 상기 도전성 접속부재(500)는 상기 열원(HS)을 포함하는 외부 결합체(E)와 기계적 및 전기적으로 연결되어 상기 히트 슬러그(900)와 외부 결합체(E)를 결합한다. 예를 들면, 상기 도전성 접속부재(500)는 솔더 볼 어레이를 포함한다.
상술한 바와 같은 히트 슬러그의 제조방법에 의하면, 동박 수지(RCC)를 형성하는 종래의 공정을 개량하여 동박 패턴과 전기적으로 접속하는 열전소자를 배치함으로써 능동 냉각(active cooling)을 수행할 수 있는 히트 슬러그를 형성할 수 있다.
히트 슬러그를 구비하는 반도체 패키지
도 5a는 본 발명의 일실시예에 따라 도 3a에 도시된 히트 슬러그를 구비하는 반도체 패키지를 나타내는 단면도이다. 도 5b는 도5a에 도시된 반도체 패키지의 평면도이다.
도 5a 및 도 5b를 참조하면, 본 발명의 일실시예에 의한 반도체 패키지(1900)는 내부 회로(1110)를 구비하는 회로기판(1100), 상기 회로기판(1100) 상에 실장되어 상기 내부회로(1110)와 전기적으로 연결되는 반도체 칩(1200), 상기 반도체 칩(1200)을 밀봉하여 외부환경으로부터 보호하는 봉지재(1300) 및 상기 봉지재(1200)의 상부에 배치되어 상기 반도체 칩으로부터 발생한 열을 외부로 방출하며, 열전도성을 갖고 활성면(101) 및 상기 활성면(101)과 대응되는 방열면(102)을 구비하는 몸체, 상기 활성면(101)을 덮는 유전막(200), 상기 유전막(200) 상에 배치되어 상기 반도체 칩(1200)으로부터 발생한 열과 전기적 특성이 상호 작용하는 열전소자(thermoelectric element,300) 및 상기 열전소자(300)와 전기적으로 연결되도록 상기 유전막(200) 상에 배치되는 도전패턴(400)을 구비하여 상기 반도체 칩(1200)으로부터 발생한 열을 외부로 방출하는 히트 슬러그(heat slug,1000)를 포함한다.
일실시예로서, 상기 회로기판(1100)은 절연성 및 내열성 물질을 포함하고 소정의 강도를 갖는 평판형상의 기판 몸체(1110)와 상기 기판 몸체(1110)의 내부에 배치된 다수의 내부 회로(1120)를 포함한다. 상기 내부 회로(1120)는 상기 몸체(1110)의 상면 및 하면에 노출된 접속패드를 연결되고 상기 접속패드와 상기 내부 회로(1120)를 통하여 상기 반도체 칩(1200) 및 외부 접속체(미도시)가 서로 전기적으로 연결된다. 상면에 배치된 상기 접속패드는 상기 반도체 칩(1200)과 접촉하고 하면에 배치된 상기 접속패드는 상기 외부 접속체가 연결되는 접속단자(1130)와 연결된다. 예를 들면, 상기 접속단자(1130)는 솔더 볼을 포함한다.
예를 들면, 상기 몸체(1110)는 에폭시 수지 기판, 폴리이미드 기판과 같은 열경화성 수지 계통이나 평판이나 액정 폴리에스테르 필름이나 폴리아미드 필름과 같은 내열성 유기필름이 부착된 평판을 포함한다. 상기 내부회로(1120)는 상기 몸체(1110)의 내부에 패턴형상으로 배치되고 전원공급을 위한 전원배선과 접지 배선 및 신호전송을 위한 신호배선을 포함한다. 각 배선들은 상기 몸체의 상면 및 하면에 각각 형성된 다수의 층간 절연막에 의해 서로 구분되어 배치될 수 있다. 본 실시예의 경우 상기 회로기판(1100)은 상기 회로패턴이 인쇄공정에 의해 형성된 인쇄 회로기판(printed circuit board, PCB)을 포함한다.
일실시예로서, 상기 반도체 칩(1200)은 상기 회로기판(1100) 상에 배치되어 외부로부터 에너지를 공급받아 증폭이나 발진과 같은 전기적 작동을 통하여 열에너지를 발생시키는 적어도 하나의 능동소자를 포함한다.
예를 들면, 상기 반도체 칩(1200)은 실리콘 웨이퍼와 같은 반도체 기판 상에 다수의 층간 절연막을 매개로 적층된 다수의 도전성 구조물(미도시)과 층간절연막에 의해 상기 도전성 구조물과 분리되어 배치되고 상기 도전성 구조물로 신호를 전달하는 배선 구조물(미도시)을 포함한다. 상기 도전성 구조물과 배선 구조물은 보호막에 의해 외부환경으로 보호된다.
상기 도전성 구조물은 서로 대응하는 하나의 트랜지스터와 커패시터로 이루어진 디램 메모리 소자의 단위 구조물 또는 플래시 메모리 소자를 구성하는 스트링 선택 트랜지스터, 셀 선택 트랜지스터 및 접지 선택 트랜지스터를 구성하는 개별적인 단위 트랜지스터를 포함한다. 또한, 상기도전성 구조물은 상기 디램 메모리 소자 또는 상기 플래시 메모리 소자를 구동하는 논리 회로 소자를 포함할 수 있다.
상기 배선 구조물은 상기 층간 절연막을 관통하여 상기 도전성 구조물과 접촉하는 금속성 플러그 및 상기 금속성 플러그와 연결되며 상기 층간절연막 상에 배치되는 금속 배선(metal wiring)을 포함한다. 상기 금속배선은 입출력 신호를 전송하기 위한 신호 라인(signal line)뿐만 아니라 상기 도전성 구조물로 전원을 공급하기 위한 전원 라인(power line)이나 상기 도전성 구조물을 접지시키기 위한 접지 라인(ground line)을 포함할 수 있다.
상기 반도체 칩(1200)은 다이의 활성면이 상기 회로기판(1100)의 상면을 향하도록 뒤집어(flipping) 지게 배치되고 상기 회로기판(1100)의 접속패드와 상기 활성면 상에 배치된 반도체 칩(1200)의 콘택패드(미도시)는 솔더 범프와 같은 접속 구조물(1210)을 통하여 서로 연결된다. 상기 접속 구조물(1210)은 리플로우 공정에 의해 상기 회로기판(1100) 상에 압착되고 상기 반도체 칩(1200)의 활성면과 상기 회로기판(1100)과의 이격공간은 언더 필링막(1320)에 의해 매립될 수 있다. 이에 따라, 상기 접속 구조물(1210)에 의해 상기 반도체 칩(1200)과 회로기판(1100)을 전기적으로 연결시키고 회로기판(1100)에 반도체 칩(1200)을 안정적으로 고정할 수 있다. 도시되지는 않았지만, 반도체 칩의 활성면이 상방을 향하도록 배치되는 페이스 업(face up) 구조로 배치되고 본딩 와이어에 의해 상기 회로기판(1100)과 연결될 수도 있음은 자명하다.
상기 반도체 칩(1200)은 단일 칩 패키지로 구성될 수도 있고 다수의 칩이 적층된 적층 칩 패키지를 포함할 수도 있다. 특히, 적층 칩 패키지는 본딩 와이어 또는 관통전극과 같은 다양한 접속수단을 통하여 전기적으로 서로 연결될 수 있다.
상기 단일 칩 패키지는 디램 소자나 플래시 소자와 같은 메모리 소자나 상기 메모리 소자를 구동하는 논리소자를 포함할 수 있다. 상기 단일 메모리 칩은 단일 반도체 칩으로 구성된 칩 단위 패키지(chip scaled package, CSP)를 포함하며 특히 집적회로 소자와 범프 구조물이 웨이퍼 단위로 패키징 된 후 칩 단위로 절단되어 제조되는 웨이퍼 레벨 칩 단위 패키지(wafer level chip scaled package, WLCSP)를 포함한다. 예를 들면, 상기 단일 칩 패키지 구조물은 상기 단일 칩의 활성면이 상기 회로기판(100)을 향하도록 플립 칩 구조로 배치될 수 있다.
상기 적층 칩 패키지는 다수의 메모리 소자가 적층되거나 메모리 소자와 메모리 소자를 구동하기 위한 논리소자가 서로 적층되어 단일한 패키지 구조물로 제공될 수 있다. 예를 들면, 상기 로직 칩은 웨이퍼 레벨 칩이고 메모리 칩은 칩 레벨일 수 있다. 즉, 웨이퍼 레벨의 로직 칩 상에 다수의 메모리 칩을 적층한 메모리 패키지로 구성될 수도 있다.
본 실시예의 경우, 상기 반도체 칩(1200)은 메모리 소자, 연산소자 로직 회로 소자 및 다수의 수동소자가 동일한 평면상에 배치된 시스템 온 칩(SoC)을 포함할 수 있다. 예를 들면, 상기 반도체 칩(1200)은 중앙처리유닛(central process unit, CPU, 1220), 그래픽 처리유닛(graphic process unit, GPU. 1230) 및 상기 CPU(1220) 및 GPU(1230)와 연결된 로직 회로 소자(1240) 및 메모리 소자(1250)를 포함하고, 상기 반도체 칩(1200)을 구비하는 상기 반도체 패키지(1900)는 모바일 구동용 애플리케이션 프로세스(application process, AP) 칩을 포함할 수 있다. 상기 CPU(1220) 및 GPU(1230)에서의 발열량은 상기 로직회로 소자(1240)나 메모리 소자(1250)의 발열량보다 훨씬 크기 때문에 상기 반도체 칩(1200)의 전체 발열량은 CPU와 GPU에 의해 좌우된다. 특히, 순간적으로 구동파워가 증가하는 경우 상기 CPU(1220) 또는 GPU(1230)의 상부 표면온도는 기준온도를 증가하지만 나머지 영역의 반도체 칩(1200) 표면은 기준온도보다 낮게 유지된다. 따라서, 상기 반도체 칩(1200)에 대한 방열은 상기 CPU(1220) 또는 GPU(1230)의 표면온도를 저하시키도록 집중되어야 한다.
일실시예로서, 상기 봉지재(1300)는 상기 반도체 칩(200)을 덮도록 상기 회로기판(100) 상에 배치되어 반도체 칩(200)을 외부 환경으로부터 보호하고 상기 반도체 칩(200)을 회로기판(100)에 안정적으로 고정시킨다. 상기 봉지재(1300)는 상기 반도체 칩(1200)을 덮도록 상기 회로기판(1100)의 전면에 형성된 절연성 수지를 구비하는 몰딩부(1310) 및 상기 반도체 칩(1200)과 상기 회로기판(1100) 사이를 매립하고 상기 반도체 칩(1200)을 상기 기판 몸체(1110)에 고정하는 언더 필링막(1320)을 포함한다.
예를 들면, 상기 몰딩부(1310)는 에폭시 수지, 열경화성 수지, 규산염, 촉매제 또는 물감 색소 등을 포함하는 혼합물을 포함한다. 본 실시예의 경우, 상기 몰딩부(1310)는 에폭시 수지인 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)를 포함한다. 상기 언더 필링막(1320)은 에폭시와 경화제의 혼합물에 실리카와 같은 방열 필러(dissipating pillar)를 포함한다.
본 실시예에서는 상기 몰딩부(1310)가 상기 반도체 칩(1200)의 표면을 덮도록 배치되는 것을 개시하고 있지만, 상기 반도체 칩(1200)의 표면과 상기 몰딩부(1310)의 상면은 동일한 평면에 배치되어 반도체 칩(1200)의 표면이 상기 히트 슬러그(1000)에 대하여 노출되도록 구성할 수도 있다. 특히, 상기 반도체 칩(1200)이 페이스-다운(face-down) 구조를 갖는 경우 상기 몰딩부(1310)를 연마하여 반도체 칩(1200)의 표면이 노출되도록 배치함으로써 상기 반도체 패키지(1900)의 두께를 줄일 수 있다.
상기 봉지재(1300)의 상부에 상기 반도체 칩(1200)으로부터 발생하는 열을 외부로 방출하기 위한 히트 슬러그(1000)가 배치된다. 예를 들면, 열전달 특성이 우수한 접착부재(미도시)를 사용하여 상기 봉지재의 상부에 상기 히트 슬러그(1000)를 부착할 수 있다.
상기 접착부재는 에폭시 수지, 폴리이미드 또는 영구 감광재(permanent photoresist)와 같은 절연물질을 포함한다. 상기 접착부재의 내부에는 상기 히트 슬러그(1000)로의 열전달을 촉진하는 방열 보조재를 더 배치할 수 있다. 예를 들면, 열전도성 계면물질(thermal interface material, TIM), 금속 페이스트(metal paste) 및 나노입자를 더 포함할 수 있다. 특히, 상기 접착부재의 내부에 도전성 물질을 배치하여 반도체 패키지(1900) 외부의 접지회로와 연결함으로써 상기 반도체 패키지(1900)의 전자파 장애(electromagnetic interference, EMI) 특성이나 노이즈(noise) 특성을 개선할 수도 있다.
상기 히트 슬러그(1000)는 상기 반도체 칩(1200)으로부터 발생한 열과 전기적 특성이 상호 작용하는 열전소자(300)를 구비하여 상기 반도체 칩(1200)의 검출온도에 따라 선택적으로 열을 방출함으로써 능동적으로 상기 반도체 칩(1200)을 냉각할 수 있다.
일실시예로서, 상기 히트 슬러그(1000)는 온도 검출 소자인 서미스터(310) 및 열전달 소자인 펠티에 소자(320)의 쌍으로 구성되어 능동형 열전 열전달 유닛으로 기능하는 열전소자(300)가 다수 배치된 것을 제외하고는 도 3a에 도시된 제 3 실시예에 의한 히트 슬러그(902)와 동일한 구성을 갖는다.
도 5b에 도시된 바와 같이 본 발명의 일실시예에 의한 반도체 패키지(1900)에 구비된 상기 히트 슬러그(1000)는 제1 및 제2 열전소자(300a, 300b)를 구비하고 각 열전소자는 도 3a에 도시된 히트 슬러그(902)의 열전소자와 동일한 구성을 갖는다. 이에 따라, 상기 제1 열전소자(300a)는 제1 서미스터(310a) 및 제1 펠티에 소자(320a)를 구비하고 제2 열전소자(300b)는 제2 서미스터(310b) 및 제2 펠티에 소자(320b)를 구비한다.
본 실시예의 경우, 상기 제1 열전소자(300a)는 상기 CPU(1220)의 표면과 접촉하도록 배치되고 상기 제2 열전소자(300b)는 상기 GPU(1230)의 표면과 접촉하도록 배치된다.
상기 도전패턴(400)은 상기 CPU(1220) 및 GPU(1230)의 위치에 대응하도록 형성되고 상기 제1 및 제2 열전소자(300a, 300b)는 상기 도전패턴(400)에 의해 전기적으로 연결되도록 배치된다. 따라서, 상기 봉지재(1300)의 상부에 상기 히트 슬러그(1000)를 고정하면, 상기 제1 및 제2 열전소자(300a, 300b)는 각각 상기 CPU(1220) 및 GPU(1230)와 인접하게 위치한다.
이때, 상기 도전패턴(400)과 상기 회로기판(1100)의 내부 회로(1120)는 상기 도전성 접속부재(500)에 의해 전기적으로 연결된다. 따라서, 상기 히트 슬러그(1000)의 제1 및 제2 열전소자(300a, 300b)는 상기 도전패턴(400)과 도전성 접속부재(500)를 통하여 상기 회로기판(1100)의 내부회로(1120)와 전기적으로 연결된다. 상기 제1 및 제2 서미스터(310a,310b)는 각각 상기 CPU(1220) 및 GPU(1230)의 온도를 검출하고 상기 제1 및 제2 펠티에 소자(320a,320b)는 각 검출온도에 따라 상기 CPU(1220) 및 GPU(1230)로부터 상기 히트 슬러그(1000)의 몸체(100)로 열을 전달한다.
상기 반도체 칩(1200)에 배치된 로직회로 소자(1240)의 내부에는 상기 내부회로(1120)를 통하여 상기 제1 및 제2 열전소자(300a, 300b)와 전기적으로 연결된 제어유닛(1241)을 포함한다. 상기 제어유닛(1241)은 상기 제1 및 제2 열전소자(300a,300b)를 각각 개별적으로 제어하여 각 서미스터를 통해 검출된 검출온도가 미리 세팅된 검출온도보다 높은 경우 상기 CPU(1220) 또는 GPU(1230)로부터 열을 방출하기 위한 방열신호를 대응하는 각 펠티에 소자(320a,320b)로 인가한다.
상기 반도체 칩(1200)으로 순간적으로 높은 구동전력이 인가되는 경우, 상기 메모리 소자(1250)나 로직회로 소자(1240) 보다 CPU(1220) 또는 GPU(1230)에서 상대적으로 더욱 많은 열이 발생하고 이에 따라 상기 반도체 칩(1200)의 전체 표면 중에서 상기 CPU(1220) 또는 GPU(1230)의 표면온도가 순간적으로 상승하게 된다.
상기 제1 및 제2 서미스터(310a,310b)는 일정한 주기 또는 실시간으로 CPU(1220) 및 GPU(1230)의 표면온도를 검출하여 상기 제어유닛(1241)으로 전송한다. 상기 제어유닛(1241)은 전송된 검출온도를 미리 세팅된 기준온도보다 높은 경우 상기 제1 및/또는 제2 펠티에 소자(320a,320b)로 구동전류를 인가한다. 이에 따라, 상기 제1 및/또는 제2 펠티에 소자(320a,320b)가 구동되어 CPU(1220) 및/또는 GPU(1230)로부터 열을 흡수하여 상기 히트 슬러그(1000)의 몸체(100)로 발열한다. 이에 따라, 상기 CPU(1220) 및 GPU(1230)를 능동적으로 냉각할 수 있다. 이때, 상기 제1 및 제2 열전소자(300a,300b)는 서로 독립적으로 구동되어 CPU(1220) 및 GPU(1230) 중에서 검출온도가 기준온도가 높은 경우에만 선택적으로 구동된다.
이에 따라, 상기 반도체 칩(1200) 중에서 상대적으로 발열량이 많은 영역에 대하여 집중적으로 능동 냉각(active cooling)을 수행함으로써 반도체 칩(1200) 전체에 대한 히트 슬러그(1000)의 방열특성을 향상시킬 수 있다.
본 실시예에서는 단일한 칩에 발열량이 상대적으로 높은 소자로서 CPU와 GPU를 구비하는 모바일 AP를 개시하고 상기 CPU와 GPU를 독립적으로 능동 냉각하는 제1 및 제2 열전소자를 개시하고 있지만, 상기 반도체 칩(1200)에 2개 이상의 고발열 소자가 배치된 경우에는 각 고발열 소자에 대응하여 2개 이상의 열전소자가 상기 히트 슬러그에 배치될 수 있음은 자명하다.
또한, 본 실시예에서는 상기 각 서미스터와 펠티에 소자의 쌍이 상기 히트 슬러그(1000)에 배치된 것을 개시하고 있지만, 도 1a 및 도 2a에 도시된 바와 같이 서미스터와 펠티에 소자 중의 어느 하나만 배치될 수도 있음은 자명하다.
상술한 바와 같은 본 발명이 일실시예에 의한 반도체 패키지에 의하면, 발열량이 상이한 다수의 소자가 단일한 칩 상에 배치되고 각 소자에 대한 온도 검출 소자 및 열전달 소자를 배치하기 위한 여유 공간(margin space)이 축소된다 할지라도, 온도 검출 소자인 상기 서미스터와 열전달 소자인 상기 펠티에 소자는 반도체 칩이 아니라 히트 슬러그에 배치되므로 여유 공간의 제한을 받지 않고 각 소자에 대응하여 개별적으로 배치될 수 있다. 이에 따라, 상기 반도체 패키지의 사이즈가 축소되고 반도체 칩에 배치되는 단일 소자의 수가 증가한다 할지라도 각 소자에 대하여 충분하게 방열시킬 수 있다.
특히, 온도 검출소자와 열전달 소자를 쌍으로 배치하여 기준온도 이상인 소자에 대해서만 개별적으로 능동 방열을 수행함으로써 상기 반도체 패키지의 방열특성을 현저하게 개선할 수 있다.
뿐만 아니라, 종래의 열 조절 제어기(thermal throttling controller)를 이용하여 고발열 소자의 온도를 조절하는 경우에는 특정한 소자의 온도가 기준온도 이상이 되는 경우에는 고발열 소자가 구비된 반도체 칩으로 인가되는 전력을 차단함으로써 반도체 칩 전체의 구동효율을 전하시키는 문제점이 있었지만, 본 발명에 의하면 고발열 소자에 대해서만 개별적으로 능동발열을 수행함으로써 반도체 칩의 온도제어를 위해 구동전력을 차단하는 경우를 최소화 할 수 있다. 이에 따라, 상기 반도체 패키지의 구동효율을 높일 수 있다.
도 6은 본 발명의 다른 실시예에 따라 도 3b에 도시된 히트 슬러그를 구비하는 반도체 패키지를 나타내는 단면도이다.
도 6을 참조하면, 본 발명의 다른 실시예에 의한 반도체 패키지(2900)는 내부 회로(2110)를 구비하는 회로기판(2100) 상에 실장되어 상기 내부회로(2110)와 전기적으로 연결되는 반도체 칩(2200)을 구비하고 상기 반도체 칩(2200)을 밀봉하는 봉지재(2300)의 상부에 상기 반도체 칩(2200)으로부터 발생한 열을 외부로 방출하는 히트 슬러그(2000)가 배치된다.
상기 회로기판(2100) 및 상기 반도체 칩(2200)은 도 5를 참조하여 설명한 회로기판(1100) 및 반도체 칩(1200)과 실질적으로 동일한 구성을 갖는다. 따라서, 더 이상의 상세한 설명은 생략한다. 상기 히트 슬러그(2000)는 도 3b에 도시된 제3 실시예에 의한 변형 히트 슬러그(902a)와 실질적으로 동일한 구성을 가지므로 더 이상의 상세한 설명은 생략한다.
특히, 상기 히트 슬러그(2000)는 서미스터(310) 및 펠티에 소자(320)와 통신하는 제어 칩(600)을 자체적으로 구비하므로 서미스터(310)의 검출온도와 펠티에 소자(320)를 구동하기 위한 제어신호를 처리하기 위해 별도의 제어유닛이 요구되지 않는다. 따라서, 상기 검출온도에 관한 신호와 제어신호가 반도체 칩(2200)으로 전송될 필요 없으므로 상기 도전패턴(400)과 상기 내부회로(2110)를 전기적으로 연결하는 도전성 접속부재가 제공되지 않는다. 이에 따라, 상기 히트 슬러그(2000)만으로 상기 반도체 칩(2200)을 능동 방열시키면서 반도체 패키지(2900)의 두께를 저하시킬 수 있다.
본 실시예의 경우, 상기 봉지재(2300)는 상기 반도체 칩(2200)을 고정하는 몰딩부(2310)와 상기 몰딩부(2310)와 히트 슬러그(2000) 사이에 배치되어 이격공간을 매립하고 상기 히트 슬러그(2000)를 몰딩부(2310)에 고정하는 언더 필링막(2320)을 포함한다. 이때, 상기 몰딩부(2310)의 상면과 상기 반도체 칩(2200)의 상면이 동일한 평면상에 위치하도록 상기 반도체 칩(2200)의 상면이 노출된다. 이에 따라, 상기 서미스터(310) 및 펠티에 소자(320)는 노출된 상기 반도체 칩(2200)의 표면과 직접 접촉하도록 배치되어 상기 히트 슬러그는 노출면 접착형(exposed molded under-filling, eMUF) 구조를 갖는다.
즉, 상기 몰딩부(2310)는 상기 반도체 칩(2200)의 상면을 노출하도록 형성되고 상기 히트 슬러그(2000)는 굴곡부를 구비하지 않는 평판형 몸체(100)를 갖도록 형성된다. 상기 몸체(100)의 하부에 배치된 상기 서미스터(310) 및 펠티에 소자(320)는 상기 반도체 칩(2200)의 노출면과 직접 접촉하고 상기 몸체(100)의 하부와 몰딩부(2310) 및 반도체 칩(2200)의 상면 사이에는 상기 언더 필링막(2320)이 배치되어 이격공간을 매립한다.
선택적으로, 상기 회로기판(2100)의 주변부에서 상기 봉지재(2300)를 관통하도록 배치되어 상기 히트 슬러그(2000)와 회로기판(2100)의 기계적 결합을 보강할 수 있는 추가 결합부재(2400)를 더 배치할 수 있다. 예를 들면, 상기 회로기판(2100)의 주변부에 배치된 상기 봉지재(2300)를 레이저 드릴(laser drill)을 이용하여 소정의 크기를 갖는 개구를 형성하고 상기 개구의 내부를 충분한 기계적 강도를 갖는 물질로 매립함으로써 상기 추가 결합부재(2400)를 형성할 수 있다. 이에 따라, 상기 도전성 접속부재가 배치되지 않는 경우, 히트 슬러그(2000)와 회로기판(2100) 사이의 기계적 결합을 보강할 수 있다.
본 발명의 일실시예에 의한 히트 슬러그 및 이를 구비하는 반도체 패키지에 의하면, 반도체 칩의 온도를 검출하는 서미스터와 검출된 온도에 따라 선택적으로 열전달을 수행하는 펠티에 소자 중의 적어도 하나를 반도체 칩과 접촉하도록 배치하여 열원이 기준온도 이상으로 과열되는 경우 자동적으로 반도체 칩을 냉각할 수 있다. 이에 따라, 반도체 칩의 온도에 따라 히트 슬러그의 방열기능을 선택적으로 강화할 수 있다. 즉, 반도체 칩의 온도가 기준온도 이하인 경우 상기 히트 슬러그는 수동적으로 방열하지만 특정한 원인에 의해 반도체 칩의 온도가 기준온도 이상으로 과열되는 경우 상기 펠티에 소자를 이용하여 능동적으로 반도체 칩의 온도를 낮출 수 있다.
특히, 발열량이 상이한 다수의 소자가 단일한 칩 상에 배치되고 각 소자에 대한 온도 검출 소자 및 열전달 소자를 배치하기 위한 여유 공간(margin space)이 축소된다 할지라도, 온도 검출 소자인 상기 서미스터와 열전달 소자인 상기 펠티에 소자는 반도체 칩이 아니라 히트 슬러그에 배치되므로 여유 공간의 제한을 받지 않고 각 소자에 대응하여 개별적으로 배치될 수 있다. 이에 따라, 상기 반도체 패키지의 사이즈가 축소되고 반도체 칩에 배치되는 단일 소자의 수가 증가한다 할지라도 각 소자에 대하여 충분하게 방열시킬 수 있다.
온도 검출소자와 열전달 소자를 쌍으로 배치하여 기준온도 이상인 소자에 대해서만 개별적으로 능동 방열을 수행함으로써 상기 반도체 패키지의 방열특성을 현저하게 개선할 수 있다.
본 발명은 집적회로 소자를 응용하는 통신 장치나 저장 장치 등의 전자 제품을 생산하는 제조업 등 산업 전반에 걸쳐 널리 유용하게 채택되어 이용될 수 있다. 특히, 고성능 구동에 대한 필요성이 증대하고 있는 모바일 AP의 경우 능동 방열 유닛을 반도체 칩이 아니라 히트 슬러그 상에 배치함으로써 반도체 칩의 폼 팩터(form factor)를 변경하지 않고 충분한 개수의 능동 방열 유닛을 AP 패키지에 배치할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 열전도성을 갖고 활성면 및 상기 활성면과 대응되는 방열면을 구비하는 몸체;
    상기 활성면을 덮는 유전막;
    상기 유전막 상에 배치되고 열원으로부터 발생한 열과 전기적 특성이 상호작용 하는 열전소자(thermoelectric element); 및
    상기 열전소자와 전기적으로 연결되도록 상기 유전막 상에 배치되는 도전패턴을 포함하는 것을 특징으로 하는 히트 슬러그(heat slug).
  2. 제1항에 있어서, 상기 열전소자는 상기 열원과 접촉하여 상기 열원의 온도를 검출하는 서미스터(thermistor) 및 상기 도전패턴을 통하여 인가되는 구동전류에 의해 상기 몸체와 열원 사이의 열전달을 수행하는 펠티에 소자(peltier element)의 쌍(couple)을 포함하여 상기 열원의 검출온도에 따라 상기 펠티에 소자를 선택적으로 구동하는 능동형 열전 열전달유닛(active thermoelectric heat transfer unit)으로 구동하는 것을 특징으로 하는 히트 슬러그.
  3. 제1항에 있어서, 상기 몸체의 주변부에 배치되어 상기 도전패턴 및 상기 열원을 구비하는 외부 결합체와 접속하는 도전성 접속부재를 더 포함하는 것을 특징으로 하는 히트 슬러그.
  4. 제1항에 있어서, 상기 도전패턴과 연결되도록 상기 유전막 상에 배치되고 상기 열전소자와 통신하는 제어 칩을 더 포함하는 것을 특징으로 하는 히트 슬러그.
  5. 내부 회로를 구비하는 회로기판;
    상기 회로기판 상에 실장되어 상기 내부회로와 전기적으로 연결되는 반도체 칩;
    상기 반도체 칩을 밀봉하여 외부환경으로부터 보호하는 봉지재; 및
    상기 봉지재의 상부에 배치되어 상기 반도체 칩으로부터 발생한 열을 외부로 방출하며, 열전도성을 갖고 활성면 및 상기 활성면과 대응되는 방열면을 구비하는 몸체, 상기 활성면을 덮는 유전막, 상기 유전막 상에 배치되고 상기 반도체 칩으로부터 발생한 열과 전기적 특성이 상호 작용하는 열전소자(thermoelectric element) 및 상기 열전소자와 전기적으로 연결되도록 상기 유전막 상에 배치되는 도전패턴을 구비하는 히트 슬러그(heat slug)를 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제5항에 있어서, 상기 히트 슬러그는 상기 내부회로 및 상기 도전패턴과 접촉하는 도전성 접속부재를 더 구비하는 것을 특징으로 하는 반도체 패키지.
  7. 제6항에 있어서, 상기 열전소자는 상기 반도체 칩과 접촉하여 상기 반도체 칩의 온도를 검출하는 서미스터(thermistor) 및 상기 도전패턴을 통하여 인가되는 구동전류에 의해 상기 몸체와 열원 사이의 열전달을 수행하는 펠티에 소자(peltier element) 중의 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  8. 제7항에 있어서, 상기 반도체 칩은 상기 도전성 접속부재 및 상기 내부회로를 통하여 상기 열전소자와 통신하는 제어유닛을 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 제9항에 있어서, 상기 히트 슬러그는 상기 도전성 접속부재 및 상기 내부회로를 통하여 상기 열전소자와 통신하는 제어 칩을 더 구비하는 것을 특징으로 하는 반도체 패키지.
  10. 제5항에 있어서, 상기 열전소자는 상기 반도체 칩과 접촉하여 상기 반도체 칩의 온도를 검출하는 서미스터(thermistor) 및 상기 도전패턴을 통하여 인가되는 구동전류에 의해 상기 몸체와 열원 사이의 열전달을 수행하는 펠티에 소자(peltier element)의 쌍(couple)을 포함하고 상기 히트 슬러그는 상기 도전 패턴을 통하여 상기 열전소자와 통신하고 상기 펠티에소자를 구동하기 위한 기준온도를 저장하여 상기 반도체 칩의 온도가 상기 기준온도보다 큰 경우 상기 펠티에 소자를 구동하는 구동신호를 생성하는 제어 칩을 더 구비하는 것을 특징으로 하는 반도체 패키지.
KR1020130027884A 2013-03-15 2013-03-15 열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지 KR20140113029A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130027884A KR20140113029A (ko) 2013-03-15 2013-03-15 열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지
US14/132,790 US20140264339A1 (en) 2013-03-15 2013-12-18 Heat slug having thermoelectric elements and semiconductor package including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130027884A KR20140113029A (ko) 2013-03-15 2013-03-15 열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20140113029A true KR20140113029A (ko) 2014-09-24

Family

ID=51523587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130027884A KR20140113029A (ko) 2013-03-15 2013-03-15 열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지

Country Status (2)

Country Link
US (1) US20140264339A1 (ko)
KR (1) KR20140113029A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210123823A1 (en) * 2019-10-28 2021-04-29 Beamex Oy Ab Individual control of inner and outer peltier elements
US12031872B2 (en) * 2019-10-28 2024-07-09 Beamex Oy Ab Individual control of inner and outer Peltier elements

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881850B2 (en) 2015-09-18 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
US10083923B2 (en) * 2015-09-21 2018-09-25 Intel Corporation Platform with thermally stable wireless interconnects
JP6607394B2 (ja) * 2016-02-15 2019-11-20 株式会社タイセー ペルチェモジュール及びペルチェモジュール装置
US10043962B2 (en) 2016-05-05 2018-08-07 Globalfoundries Inc. Thermoelectric cooling using through-silicon vias
FR3076395B1 (fr) * 2017-12-28 2020-01-17 Thales Dispositif de controle thermique d'un composant, systeme electronique et plate-forme associes
US10818569B2 (en) * 2018-12-04 2020-10-27 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and a method of manufacturing a semiconductor device
CN110676237A (zh) * 2019-09-15 2020-01-10 天水华天电子集团股份有限公司 基于微小级别ssop封装的散热智能功率半导体模块及其制备方法与应用
JP2022002237A (ja) * 2020-06-19 2022-01-06 日本電気株式会社 量子デバイス及びその製造方法
US11984392B2 (en) 2020-09-28 2024-05-14 Infineon Technologies Ag Semiconductor package having a chip carrier with a pad offset feature
US11676879B2 (en) * 2020-09-28 2023-06-13 Infineon Technologies Ag Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403347B2 (en) * 2002-04-04 2008-07-22 The Furukawa Electric Co., Ltd. Optical transmission module with temperature control
JP2003309312A (ja) * 2002-04-15 2003-10-31 Opnext Japan Inc 光モジュール
TWI277968B (en) * 2004-05-07 2007-04-01 Lite On It Corp Monitor system for detecting the output power of a laser diode
US7232694B2 (en) * 2004-09-28 2007-06-19 Advantech Global, Ltd. System and method for active array temperature sensing and cooling
US8047643B2 (en) * 2008-09-03 2011-11-01 Xerox Corporation Temperature sensor mount for melt plate
KR20120078390A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
JP5666319B2 (ja) * 2011-01-12 2015-02-12 東京エレクトロン株式会社 温度センサ、温度センサの製造方法、半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210123823A1 (en) * 2019-10-28 2021-04-29 Beamex Oy Ab Individual control of inner and outer peltier elements
US12031872B2 (en) * 2019-10-28 2024-07-09 Beamex Oy Ab Individual control of inner and outer Peltier elements

Also Published As

Publication number Publication date
US20140264339A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
KR20140113029A (ko) 열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지
EP3373331B1 (en) Semiconductor package with stiffener ring
US9818625B2 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
US9269700B2 (en) Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods
TWI467726B (zh) 堆疊封裝結構
KR102123991B1 (ko) 반도체 패키지 및 이를 구비하는 전자 시스템
US20150221625A1 (en) Semiconductor package having a dissipating plate
EP3091573A2 (en) Semiconductor chip package assembly with improved heat dissipation performance
KR100629679B1 (ko) 열전 냉각 소자를 갖는 반도체 칩 패키지
US20080093733A1 (en) Chip package and manufacturing method thereof
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
KR100973722B1 (ko) 방열기를 가지는 전자 모듈 어셈블리
US7999371B1 (en) Heat spreader package and method
TW201234542A (en) Semiconductor package and method of forming the same
US10096534B2 (en) Thermal performance of logic chip in a package-on-package structure
KR101477323B1 (ko) 적층형 반도체 장치
CN111508947A (zh) 半导体封装和印刷电路板
KR102104919B1 (ko) 반도체 패키지 및 이의 제조방법
EP3024022B1 (en) Packaging substrate with block-type via and semiconductor packages having the same
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
KR20200122459A (ko) 반도체 패키지
KR20180069636A (ko) 반도체 메모리 소자 및 이를 구비하는 칩 적층 패키지
KR20180002913A (ko) 반도체 패키지 및 그 제조방법
JP2010258254A (ja) 半導体装置
JP2020188082A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid