KR102104919B1 - 반도체 패키지 및 이의 제조방법 - Google Patents

반도체 패키지 및 이의 제조방법 Download PDF

Info

Publication number
KR102104919B1
KR102104919B1 KR1020130012923A KR20130012923A KR102104919B1 KR 102104919 B1 KR102104919 B1 KR 102104919B1 KR 1020130012923 A KR1020130012923 A KR 1020130012923A KR 20130012923 A KR20130012923 A KR 20130012923A KR 102104919 B1 KR102104919 B1 KR 102104919B1
Authority
KR
South Korea
Prior art keywords
heat
semiconductor chip
phase change
disposed
semiconductor package
Prior art date
Application number
KR1020130012923A
Other languages
English (en)
Other versions
KR20140100102A (ko
Inventor
임윤혁
박결
이희석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130012923A priority Critical patent/KR102104919B1/ko
Priority to US14/095,376 priority patent/US9054067B2/en
Publication of KR20140100102A publication Critical patent/KR20140100102A/ko
Application granted granted Critical
Publication of KR102104919B1 publication Critical patent/KR102104919B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H01L23/4275—Cooling by change of state, e.g. use of heat pipes by melting or evaporation of solids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

반도체 패키지 및 이의 제조방법이 개시된다. 반도체 패키지는 회로기판, 회로기판 상에 실장되는 반도체 칩, 반도체 칩을 덮도록 회로기판 상에 배치되는 봉지재 및 봉지재 상에 배치되고 반도체 칩으로부터 발생된 칩 구동 열을 외부로 방출하는 방열기(heat spreader) 및 방열기의 열전달 용량을 넘는 초과열량을 흡수하여 잠열(latent heat)로 저장하는 축열부(heat capacitor)를 구비하는 열 방출부(thermal dissipator)를 포함한다. 반도체 패키지로 고전력이 인가되는 경우 허용 최고 온도에 도달하는 시간을 연장시키고 최고 성능 지속시간을 연장할 수 있다.

Description

반도체 패키지 및 이의 제조방법{Semiconductor package and method of manufacturing the same}
본 발명은 반도체 패키지 및 이의 제조방법에 관한 것으로서, 보다 상세하게는, 축열부(thermal capacitor)가 내장된 방열기(heat spreader)를 구비하는 반도체 패키지 및 이의 제조방법에 관한 것이다.
최근 반도체 소자를 응용한 전자제품의 소형화, 박형화, 고속화 및 고성능 경향에 따라 반도체 패키지도 소형화 및 고밀도화 되고 있다. 고밀도 반도체 패키지의 고속 및 고성능 구동은 반도체 패키지의 내부에서 더 많은 열을 발생시키므로 패키지 외부로의 방열 특성은 반도체 패키지 및 이를 구비하는 전자소자의 동작 안정성과 제품 신뢰성을 확보하는 데 필수적이다. 이에 따라, 고집적 반도체 패키지에는 다양한 방열 시스템이 제공되고 있다.
일반적으로, 반도체 패키지에 제공되는 방열 시스템은 열전달 특성이 우수한 방열부재(thermal dissipator)와 열원(heat source)인 반도체 패키지를 직접 접촉시키는 열전도(thermal conduction) 방식을 주로 이용하고 공기의 강제순환과 같은 열대류(thermal convection) 방식을 부수적으로 채택하고 있다. 예를 들면, 반도체 패키지의 상부에 방열판(heat spreader)을 별도로 배치하거나 상기 방열판과 함께 선택적으로 반도체 패키지 내부의 공기를 강제 순환시키는 강제 순환기(active circulator)를 이용하고 있다. 그러나, 열전도도가 우수한 금속판으로 이루어지는 상기 방열판은 금속의 본래 물성인 열전도율 이상의 방열효과는 기대하기 어려우며 자연대류나 강제대류에 의한 방열도 방열 유체의 열전도율 이상으로 외부로 방열시키기는 어렵다.
최근의 소형 박형화된 전자제품은 시스템의 평균적인 구동파워도 증가할 뿐 아니라 특정동작을 수행하기 위해 짧은 시간동안 순간적으로 반도체 칩에 인가되는 순간파워도 지속적으로 증가하고 있다. 이에 따라, 평균적으로는 방열 시스템의 방열특성에 의해 반도체 칩으로부터 발생한 열을 충분히 방출시킬 수 있지만, 순간파워에 의해 순간적으로 발생된 고열은 반도체 칩의 외부로 방출되지 못하는 문제점이 있다.
상기 칩이 최대허용 온도에 도달하는 경우 반도체 패키지는 방열 제어부에 의해 반도체 칩으로 인가되는 파워를 소프트웨어적으로 제한함으로써 강제적으로 칩의 구동온도를 낮춤으로써 반도체 패키지의 구동성능을 떨어뜨린다. 이에 따라, 반도체 칩의 구동 스펙(driving specifications)이 허용가능한 조건보다 저하되어 반도체 패키지의 전체적인 구동성능을 떨어뜨리는 원인으로 작용하고 있다.
이에 따라, 방열 시스템의 평균 방열성능뿐 아니라 최대 순간파워에 의해 발생하는 열을 신속하게 방출할 수 있는 새로운 방열 시스템을 구비하는 반도체 패키지가 요구된다.
본 발명의 실시예들은 상기의 문제점을 해결하고자 제안된 것으로서, 내부에 상변화에 의해 열을 저장할 수 있는 축열부가 구비된 방열기를 포함하는 반도체 패키지를 제공한다.
본 발명의 다른 실시예들은 상기한 바와 같은 반도체 패키지의 제조방법을 제공한다.
본 발명의 일 목적을 달성하기 위한 실시예들에 의한 반도체 패키지는 회로기판, 상기 회로기판 상에 실장되는 반도체 칩, 상기 반도체 칩을 덮도록 상기 회로기판 상에 배치되는 봉지재, 및 상기 봉지재 상에 배치되고 상기 반도체 칩으로부터 발생된 칩 구동 열을 외부로 방출하는 방열기(heat spreader) 및 상기 방열기의 열전달 용량을 넘는 초과열량을 흡수하여 잠열(latent heat)로 저장하는 축열부(heat capacitor)를 구비하는 열 방출부(thermal dissipator)를 포함한다.
일실시예로서, 상기 방열기는 내부에 다수의 공극(pores)이 배치되고 열전도성 금속으로 구성된 다공성 금속 벌크(porous metal bulk)를 포함하고, 상기 축열부는 상기 공극의 내측면에 코팅되고 설정된 상변화 온도에서 상기 잠열에 의해 고상(solid state)과 액상(liquid state) 사이에서 상변화할 수 있는 상변이 물질로 구성된 상변이 물질막을 포함한다.
일실시예로서, 상기 열 전도성 금속은 열전도도(thermal conductivity)가 우수한 구리, 금, 알루미늄 및 이들의 합성물로 구성된 군으로부터 선택된 어느 하나를 포함한다.
일실시예로서, 상기 상변이 물질은 파라핀(C20~C45), 무기염, 유기산, 염수화물(salt hydrate) 및 당 알코올(sugar alcohol) 중의 어느 하나를 포함한다. 상기 상변이 물질은 갈륨(Ga)을 포함한다.
일실시예로서, 상기 열 방출부의 상부에 배치되어 상기 공극을 밀폐시키는 덮개를 더 포함한다.
일실시예로서, 상기 봉지재는 상기 반도체 칩의 표면을 노출하도록 배치되어 상기 방열기와 상기 반도체 칩은 직접 접촉하도록 배치된다.
일실시예로서, 상기 축열부가 배치된 상기 공극은 상기 반도체 칩의 상부에만 선택적으로 배치된다.
일실시예로서, 상기 봉지재와 상기 열 방출부 사이에 배치되어 상기 열방출부를 상기 봉지재에 접착시키고 상기 칩 구동 열을 상기 열 방출부로 전달하는 열 계면물질(thermal interface material, TIM)층을 더 포함한다.
본 발명의 일 목적을 달성하기 위한 실시예들에 의한 반도체 패키지의 제조방법에 의하면, 회로기판 상에 반도체 칩 및 상기 반도체 칩을 실장하고 봉지재로 밀봉하여, 예비 반도체 패키지를 형성한다. 이어서, 상기 예비 반도체 패키지의 상부에 상기 반도체 칩으로부터 발생된 칩 구동 열을 외부로 방출하는 방열기(heat spreader) 및 상기 방열기의 열전달 용량을 넘는 초과열량을 흡수하여 잠열(latent heat)로 저장하는 축열부(heat capacitor)를 구비하는 열 방출부(thermal dissipator)를 상기 예비 반도체 패키지에 고정한다.
일실시예로서, 상기 열 방출부를 상기 예비 반도체 패키지에 고정하는 단계는, 열전도성 금속을 포함하는 금속 벌크의 표면에 다수의 공극을 형성하여, 다공성 금속 벌크인 방열기를 형성하는 단계; 상기 공극의 내부에 상변이 물질을 포함하는 상기 축열부를 형성하여 상기 열 방출부를 준비하는 단계; 및 상기 열 방출부를 상기 예비 반도체 패키지의 상부에 접착하는 단계를 포함한다.
이때, 상기 다수의 공극을 형성하는 단계는 전기화학적 식각 공정에 의해 수행된다.
일실시예로서, 상기 축열부를 형성하는 단계는, 공정 챔버의 내부로 상기 다공성 금속 벌크를 로딩하는 단계; 상기 다공성 금속 벌크의 상면에 고상의 상변이 물질을 배치하는 단계; 상기 공정 챔버의 내부를 고온 진공상태로 형성하여 상기 고상의 상변이 물질을 액화시켜 액상의 상기 상변이 물질을 상기 공극의 내부로 공급하는 단계를 포함할 수 있다.
이와 달리, 상기 축열부는 액상의 상기 상변이 물질로 상기 다공성 금속 벌크를 침잠시켜 상기 공극의 내부를 상변이 물질로 매립함으로써 형성할 수 있다.
다른 실시예로서, 상기 열 방출부를 상기 예비 반도체 패키지에 고정하는 단계는, 열전도성 금속을 포함하는 금속 벌크의 표면에 다수의 공극을 형성하여, 다공성 금속 벌크인 방열기를 형성하는 단계; 상기 방열기를 상기 예비 반도체 패키지의 상부에 접착하는 단계; 및 상기 공극의 내부에 상변이 물질을 포함하는 상기 축열부를 형성하여 상기 예비 반도체 패키지에 접착된 상기 열 방출부를 형성하는 단계를 포함한다.
상기와 같은 본 발명의 실시예들에 따르면, 다공성 금속물질로 이루어진 방열기의 홀 내측면을 따라 상변화 물질막을 형성하여 평균 구동파워보다 높은 순간파워가 반도체 칩으로 인가되더라도 상기 상변화 물질막의 잠열만큼 반도체 칩으로부터 열을 더 흡수하여 반도체 칩의 온도를 낮출 수 있다. 이에 따라, 상기 반도체 칩의 고온 동작특성을 향상하고 고성능 운전시간을 증가할 수 있다.
도 1은 본 발명의 일실시예에 의한 반도체 패키지를 나타내는 단면도이다.
도 2a는 상기 열 방출부를 나타내는 사시도이다.
도 2b는 상기 공극의 내부에 코팅된 상변이 물질막을 나타내는 단면도이다.
도 3a 내지 도 3c는 도 1에 도시된 열 방출부의 실시예들을 나타내는 도면들이다.
도 4는 본 발명의 일실시예에 따라 도 1에 도시된 반도체 패키지의 제조방법을 나타내는 흐름도이다.
도 5는 본 발명의 일실시예에 의한 열방출부와 예비 반도체 패키지의 고정단계를 나타내는 흐름도이다.
도 6은 본 발명의 일실시예에 따라 상기 축열부를 형성하는 방법을 나타내는 흐름도이다.
도 7은 본 발명의 다른 실시예에 의한 열방출부와 예비 반도체 패키지의 고정단계를 나타내는 흐름도이다.
도 8a는 구동파워의 변화에 따른 각 샘플 다이의 온도 변화를 나타내는 그래프이다.
도 8b는 도 8a의 A부분을 확대한 그래프이다.
도 9a는 각 샘플 다이에 인가되는 전력의 크기를 측정한 그래프이다.
도 9b는 각 샘플 다이의 표면 온도를 측정한 그래프이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
반도체 패키지
도 1은 본 발명의 일실시예에 의한 반도체 패키지를 나타내는 단면도이다.
도 1을 참조하면, 본 발명의 일실시예에 의한 반도체 패키지(500)는 회로기판(100), 상기 회로기판(100) 상에 실장되는 반도체 칩(200), 상기 반도체 칩(200)을 덮도록 상기 회로기판(100) 상에 배치되는 봉지재(300) 및 상기 봉지재(300) 상에 배치되고 상기 반도체 칩(200)으로부터 발생된 칩 구동 열을 외부로 방출하는 방열기(heat spreader,410) 및 상기 방열기(410)의 열전달 용량을 넘는 초과열량을 흡수하여 잠열(latent heat)로 저장하는 축열부(heat capacitor.420)를 구비하는 열 방출부(thermal dissipator,400)를 포함한다.
일실시예로서, 상기 회로기판(100)은 절연성 및 내열성 물질을 포함하고 소정의 강도를 갖는 평판형상의 몸체와 상기 몸체의 내부에 배치된 다수의 회로패턴(미도시)을 포함한다. 상기 회로패턴은 상기 몸체의 상면 및 하면에 노출된 접속패드를 연결되고 상기 접속패드와 상기 회로패턴을 통하여 상기 반도체 칩 및 외부 접속체(미도시)가 서로 전기적으로 연결된다. 상면에 배치된 상기 접속패드는 상기 반도체 칩(200)과 접촉하고 하면에 배치된 상기 접속패드는 상기 외부 접속체가 연결되는 접속단자(120)와 연결된다. 예를 들면, 상기 접속단자(120)는 솔더 볼을 포함한다.
예를 들면, 상기 몸체는 에폭시 수지 기판, 폴리이미드 기판과 같은 열경화성 수지 계통이나 평판이나 액정 폴리에스테르 필름이나 폴리아미드 필름과 같은 내열성 유기필름이 부착된 평판을 포함한다. 상기 회로패턴은 상기 몸체(110)의 내부에 패턴형상으로 배치되고 전원공급을 위한 전원배선과 접지 배선 및 신호전송을 위한 신호배선을 포함한다. 각 배선들은 상기 몸체의 상면 및 하면에 각각 형성된 다수의 층간 절연막에 의해 서로 구분되어 배치될 수 있다. 본 실시예의 경우 상기 회로기판(100)은 상기 회로패턴이 인쇄공정에 의해 형성된 인쇄회로기판(printed circuit board, PCB)을 포함한다.
일실시예로서, 상기 반도체 칩(200)은 상기 회로기판(100) 상에 배치되어 외부로부터 에너지를 공급받아 증폭이나 발진과 같은 전기적 작동을 통하여 열에너지를 발생시키는 능동소자를 포함한다.
예를 들면, 상기 반도체 칩(200)은 실리콘 웨이퍼와 같은 반도체 기판 상에 다수의 층간 절연막을 매개로 적층된 다수의 도전성 구조물(미도시)과 층간절연막에 의해 상기 도전성 구조물과 분리되어 배치되고 상기 도전성 구조물로 신호를 전달하는 배선 구조물(미도시)을 포함한다. 상기 도전성 구조물과 배선 구조물은 보호막에 의해 외부환경으로 보호된다.
상기 도전성 구조물은 서로 대응하는 하나의 트랜지스터와 커패시터로 이루어진 디램 메모리 소자의 단위 구조물 또는 플래시 메모리 소자를 구성하는 스트링 선택 트랜지스터, 셀 선택 트랜지스터 및 접지 선택 트랜지스터를 구성하는 개별적인 단위 트랜지스터를 포함한다.
상기 배선 구조물은 상기 층간 절연막을 관통하여 상기 도전성 구조물과 접촉하는 금속성 플러그 및 상기 금속성 플러그와 연결되며 상기 층간절연막 상에 배치되는 금속 배선(metal wiring)을 포함한다. 상기 금속배선은 입출력 신호를 전송하기 위한 신호 라인(signal line)뿐만 아니라 상기 도전성 구조물로 전원을 공급하기 위한 전원 라인(power line)이나 상기 도전성 구조물을 접지시키기 위한 접지 라인(ground line)을 포함할 수 있다.
상기 반도체 칩(200)은 다이의 활성면이 상기 회로기판(100)의 상면을 향하도록 뒤집어(flipping) 지게 배치되고 상기 회로기판(100)의 접속패드와 상기 활성면 상에 배치된 반도체 칩(200)의 콘택패드(미도시)는 솔더 범프와 같은 접속 구조물(210)을 통하여 서로 연결된다. 상기 접속 구조물(210)은 리플로우 공정에 의해 상기 회로기판(100) 상에 압착되고 상기 반도체 칩(200)의 활성면과 상기 회로기판(100)과의 이격공간은 언더 필링막(미도시)에 의해 매립될 수 있다. 이에 따라, 상기 접속 구조물(210)에 의해 상기 반도체 칩(200)과 회로기판(100)을 전기적으로 연결시키고 회로기판(100)에 반도체 칩(200)을 안정적으로 고정할 수 있다. 상기 반도체 칩(200)의 활성면이 상방을 향하도록 배치되는 페이스 업(face up) 구조로 배치되고 본딩 와이어에 의해 상기 회로기판(100)과 연결될 수도 있다.
상기 반도체 칩(200)은 단일 칩 패키지로 구성될 수도 있고 다수의 칩이 적층된 적층 칩 패키지를 포함할 수도 있다. 특히, 적층 칩 패키지는 본딩 와이어 또는 관통전극과 같은 다양한 접속수단을 통하여 전기적으로 서로 연결될 수 있다.
상기 단일 칩 패키지는 디램 소자나 플래시 소자와 같은 메모리 소자나 상기 메모리 소자를 구동하는 논리소자를 포함할 수 있다. 상기 단일 메모리 칩은 단일 반도체 칩으로 구성된 칩 단위 패키지(chip scaled package, CSP)를 포함하며 특히 집적회로 소자와 범프 구조물이 웨이퍼 단위로 패키징 된 후 칩 단위로 절단되어 제조되는 웨이퍼 레벨 칩 단위 패키지(wafer level chip scaled package, WLCSP)를 포함한다. 예를 들면, 상기 단일 칩 패키지 구조물은 상기 단일 칩의 활성면이 상기 회로기판(100)을 향하도록 플립 칩 구조로 배치될 수 있다.
상기 적층 칩 패키지는 다수의 메모리 소자가 적층되거나 메모리 소자와 메모리 소자를 구동하기 위한 논리소자가 서로 적층되어 단일한 패키지 구조물로 제공될 수 있다. 예를 들면, 상기 로직 칩은 웨이퍼 레벨 칩이고 메모리 칩은 칩 레벨일 수 있다. 즉, 웨이퍼 레벨의 로직 칩 상에 다수의 메모리 칩을 적층한 메모리 패키지로 구성될 수도 있다.
일실시예로서, 상기 봉지재(300)는 상기 반도체 칩(200)을 덮도록 상기 회로기판(100) 상에 배치되어 반도체 칩(200)을 외부 환경으로부터 보호하고 상기 반도체 칩(200)을 회로기판(100)에 안정적으로 고정시킨다. 상기 봉지재(300)는 상기 반도체 칩(200)을 덮도록 상기 회로기판(100)의 전면에 형성된 절연성 수지를 포함한다. 예를 들면, 상기 봉지재(300)는 에폭시 수지, 열경화성 수지, 규산염, 촉매제 또는 물감 색소 등을 포함하는 혼합물을 포함한다. 본 실시예의 경우, 상기 봉지재(300)는 에폭시 수지인 에폭시 몰딩 컴파운드(epoxy molding compound, EMC)를 포함한다.
이때, 상기 집적회로 소자(200)의 표면과 상기 몰딩부(300)의 표면은 동일한 평면에 배치될 수도 있고 단차를 갖고 배치될 수도 있다. 와이어 본딩에 의해 연결된 적층 칩 패키지인 경우 상기 봉지재(300)에 의해 적층 칩 패키지를 충분히 커버함으로써 적층 칩 패키지의 안정성을 높일 수 있다. 플립 칩 구조와 같이 상기 반도체 칩(200)이 페이스-다운(face-down) 구조를 갖는 경우, 상기 봉지재(300)를 연마하여 반도체 칩(200)의 표면이 노출되도록 배치할 수 있다. 본 실시예의 경우, 상기 봉지재(300)의 상면과 상기 반도체 칩(200)의 배면이 동일한 평면상에 배치되어 반도체 칩(200)의 배면이 봉지재(300)의 표면으로 노출되도록 배치된다.
상기 봉지재(300) 및/또는 상기 반도체 칩(200)의 상면에 상기 반도체 칩(200)으로부터 발생하는 열을 외부로 방출하기 위한 열 방출부(400)가 배치된다. 상기 열 방출부(400)는 상기 봉지재(300) 및/또는 반도체 칩(200) 상에 배치되고 상기 반도체 칩(200)으로부터 발생된 칩 구동 열을 외부로 방출하는 방열기(heat spreader,410) 및 상기 방열기(410)의 열전달 용량을 넘는 초과열량을 흡수하여 잠열(latent heat)의 형태로 저장하는 축열부(heat capacitor.420)를 구비한다.
일실시예로서, 상기 방열기(410)는 내부에 다수의 공극(pores, 411)이 배치되고 열전도성 금속으로 구성된 다공성 금속 벌크(porous metal bulk, 412)를 포함한다. 상기 축열부(420)는 상기 공극(411)의 내측면에 코팅되고 설정된 상변화 온도에서 상기 잠열에 의해 고상(solid state)과 액상(liquid state) 사이에서 상변화 할 수 있는 상변이 물질을 포함한다. 본 실시예의 경우, 상기 상변이 물질은 상기 공극(411)의 내측면에 코팅된 상변이 물질막(421)을 개시한다. 그러나, 상기 상변이 물질은 상기 공극(411)을 매립하도록 배치될 수도 있다.
도 2a는 상기 열 방출부를 나타내는 사시도이며 도 2b는 상기 공극(411)의 내부에 코팅된 상변이 물질막을 나타내는 단면도이다.
도 2a를 참조하면, 상기 방열기(410)는 상기 봉지제(300)의 표면을 덮을 수 있을 정도의 사이즈를 갖는 육면체 형상을 갖고 내부에는 다수의 공극(411)이 배치된 금속 벌크(412)를 포함한다.
예를 들면, 상기 금속 벌크(412)는 열전도성이 우수하고 상기 공극을 형성하기 위한 식각에 대한 저항이 낮은 알루미늄, 금, 은, 구리 등을 포함한다. 상기 반도체 패키지(500)의 사이즈와 구조, 상기 봉지제(300)의 형상 및 상기 반도체 패키지(500)의 사용 환경을 고려하여 상기 금속 벌크(412)는 방열에 가장 효과적인 형상을 갖도록 배치된다. 예를 들면, 상기 반도체 칩(200)을 덮는 봉지재(300)의 전면을 덮도록 배치될 수도 있고 상기 반도체 칩(200)의 상부에만 선택적으로 배치될 수도 있다.
본 실시예의 경우, 상기 금속 벌크(412)는 직육면체 형상의 알루미늄 벌크를 포함한다. 그러나, 열전도성이 우수하면서 공극을 용이하게 형성할 수 있다면 다양한 물질을 이용하여 상기 방열기를 형성할 수 있음은 자명하다.
상기 공극(411)은 상기 금속 벌크(412)의 열전달 효율과 상기 칩 구동열의 최대 허용치를 고려하여 방열면적을 충분히 확보할 수 있도록 배치한다. 특히, 상기 공극(411)의 내부에 배치되는 축열부(420)는 상기 공극(411)의 표면적을 따라 배치되므로 상기 축열부(420)의 배치형태를 고려하여 적절한 형상과 개수를 갖도록 공극(411)을 배치한다. 상기 공극(411)은 상기 금속 벌크(412)의 전면을 따라 균일하게 배치될 수도 있고 칩 구동열을 발생하는 상기 반도체 칩(200)의 주변부에 집중적으로 배치될 수도 있다.
예를 들면, 상기 공극(411)은 상기 금속 벌크(412)의 상면에 마스크 패턴(미도시)을 형성한 후 상기 마스크 패턴을 식각 마스크로 이용한 식각공정에 의해 상기 금속 벌크의 표면으로부터 일정한 간격과 깊이를 갖도록 형성할 수 있다. 상기 금속 벌크(412)는 열전도도(thermal conductivity)가 우수한 구리, 금, 알루미늄 및 이들의 합성물 중의 어느 하나를 포함한다.
상기 축열부(420)는 상기 공극(411)의 내부에 배치된 상변이 물질을 포함한다. 예를 들면, 상기 축열부(420)는 상기 공극(411)의 내측면에 코팅된 상변화 물질막(421)이나 상기 공극(411)을 매립하는 상변화 매립층(도 3의 422)을 포함할 수 있다.
예를 들면, 상기 상변화 물질은 고유한 물성인 상변화 온도(phase transition temperature)에서 잠열(latent heat)에 대응하는 열을 상기 반도체 칩(200)으로부터 흡수하여 저장할 수 있다. 예를 들면, 상기 상변화 물질이 고상(solid state)인 경우, 상기 칩 구동열은 액상(liquid state)으로의 융해열만큼 상기 축열부(420)에 저장될 수 있다.
상기 반도체 칩(200)으로 순간적으로 큰 구동전력이 인가되는 경우, 상기 칩 구동열은 상기 방열기(410)의 허용 방열성능을 초과하게 된다. 이때, 상기 방열기의 허용 열전달 용량을 넘는 초과열량은 상기 방열기(410)을 통하여 상기 축열부(420)로 전달되어 상기 상변이 물질의 잠열만큼 저장된다. 따라서, 상기 칩 구동열은 상기 축열부(420)의 잠열만큼 열 방출부(400)로 방열되어 상기 반도체 칩(200)의 작동 온도가 상승하는 것을 방지할 수 있다.
상기 방열기(410)의 허용 방열성능을 초과하는 구동전력은 특정 구동조건에서 발생하는 경우이므로, 상기 특정 구동조건이 해소되면 허용 방열성능의 범위 내에서 칩 구동열을 충분히 방출할 수 있으므로 상기 방열기(410)만으로도 상기 반도체 칩(200)의 온도 증가를 방지할 수 있다. 따라서, 상기 방열기(410)의 허용 방열성능을 초과하는 칩 구동열이 발생하더라도 반도체 칩(200)의 구동전력을 저하시킬 필요성이 줄어든다. 이에 따라, 상기 반도체 패키지(500)의 고전력 구동 능력(high power performance)을 향상할 수 있다.
본 실시예의 경우, 상기 상변이 물질은 상기 공극(411)의 내측면에 코팅된 상변이 물질막(421) 또는 상기 공극(411)을 매립하는 상변이 물질층(422)을 포함한다.
상기 상변이 물질은 고상에서 액상으로 용해됨에 따라 열전도도는 낮아진다. 따라서, 상기 상변이 물질이 상기 공극(411)의 내측면을 따라 최대한 넓은 접촉면적을 갖도록 배치함으로써 상기 칩 구동열이 빠른 열전도율로 상변이 물질의 융해열로 저장될 수 있도록 조절한다. 이와 달리, 충분한 접촉면을 갖도록 공극(411)의 개수를 충분히 많이 형성하는 경우 상기 상변이 물질로 상기 공극(411)의 내부를 매립함으로써 열전도율을 높일 수 있다.
예를 들면, 상기 상변이 물질은 파라핀(C20~C45), 무기염, 유기산, 염수화물(salt hydrate) 및 당 알코올(sugar alcohol) 중의 어느 하나를 포함한다. 구체적으로, 상기 상변이 물질은 n-파라핀(n-paraffin), 펜타에리트리톨, 폴리에틸렌, 아세트아미드, 프로필 아미드, 나프탈렌, 스테아린산, 폴리글리콜 E6000, 왁스, 3-헵타데카논, 시안아미드, d-유산, 글리세롤, 아세트산, 에틸렌 디아민 및 폴리글리콘 E400, 폴리에틸렌글리콜(poly ethylene glycol,PEG) 중의 어느 하나를 포함한다. 또한, 상기 상변이 물질은 Na2SO4ㅇ10H2O, Na2HPO4ㅇ12H2O, Zn(NO3)2ㅇ6H2O, Na2S3O3ㅇ5H2O, NaCH3OCOOㅇ3H2O, MgCl2ㆍ6H2O, Al2(SO4)3ㆍ10H2O, NH4Al(SO4)2ㆍ12H2O, KAl(SO4)2ㆍ12H2O, Mg(SO3)2ㆍ6H2O, SrBr2ㆍ6H2O, Sr(OH)2 ㆍ8H2O, Ba(OH)2ㆍ8H2O, Al(NO3)2ㆍ9H2O, Fe(NO3)2ㆍ6H2O, NaCH2S2O2ㆍ5H2O, Ni(NO3)2ㆍ6H2O, Na2S2O2ㆍ5H2O, ZnSO4ㆍ7H2O 및 CaBr2ㆍ6H2O로부터 선택된 어느 하나의 염수화물을 포함할 수 있다. 뿐만 아니라, 상기 상변이 물질은 상이한 알킬기를 갖는 디-n-알킬암모늄염 또는 그 혼합물을 포함할 수도 있다. 구체적으로, 상기 상변이 물질은 디헥실암모늄 브로마이드, 디옥틸암모늄 브로마이드, 디옥틸암모늄 클로라이드, 디옥틸암모늄 아세테이트, 디옥틸암모튬 니트레이트, 디옥틸암모늄 포메이트, 디데실암모늄 클로라이드, 디데실아모늄 클로레이트, 디도데실암모늄 클로레이트, 디도데실암모늄 포메이트, 디데실암모늄브로마이드, 디데실암모늄 니트레이트, 디데실암모늄 아세테이트, 디도데실암모늄 아세테이트, 디도데실암모늄설페이트, 디도데실암모늄 클로라이드, 디부틸암모늄 2-니트로벤조에이트, 디도데실암모늄 프로피오네이트, 디데실암모늄 포메이트, 디도데실암모늄 니트레이트 또는 디도데실암모늄 브로마이드 등을 포함할 수 있다.
이와 달리, 상기 상변이 물질은 상기 반도체 칩(200)의 평균 구동온도와 근접한 융점을 구비하여 상기 반도체 칩(200)이 평균온도 이상으로 가열되는 경우 상기 칩 구동열을 융해열로 흡수할 수 있는 금속물질로 구성될 수 있다. 예를 들면, 상기 상변이 물질은 약 20℃의 융점을 구비하는 갈륨(Ga) 및 갈륨 합금(Ga-alloy)을 포함할 수 있다.
상기 열 방출부(400)와 상기 봉지재(300)/반도체 칩(200) 사이에는 열전도성 접착부재(401)를 더 배치하여 상기 열 방출부(400)를 봉지재(300)에 고착한다. 상기 접착부재(401)는 에폭시 수지, 폴리이미드 또는 영구 감광재(permanent photoresist)와 같은 절연물질을 포함한다. 특히, 상기 접착부재(401)의 내부에는 상기 봉지재(300) 및/또는 반도체 칩(200) 사이 경계면의 홈과 구멍들을 매립하고 상기 열 방출부(400)로의 열전달을 촉진하는 방열 보조재를 더 배치할 수 있다.
예를 들면, 열전도성 계면물질(thermal interface material, TIM), 금속 페이스트(metal paste) 및 나노입자를 더 포함할 수 있다. 특히, 상기 접착부재(401)의 내부에 도전성 물질을 배치하여 반도체 패키지(500) 외부의 접지회로와 연결함으로써 상기 반도체 패키지(500)의 전자파 장애(electromagnetic interference, EMI) 특성이나 노이즈(noise) 특성을 개선할 수도 있다.
특히, 상기 반도체 칩(200)의 상면과 상기 봉지재(300)의 상면이 동일한 평면상에 위치하는 경우, 상기 반도체 칩(200)의 표면과 상기 접착부재(401)가 직접 접촉하여 상기 칩 구동열은 접착부재를 통하여 직접 상기 열 방출부(400)로 전도될 수 있다.
선택적으로, 상기 열 방출부(400)의 상부에 배치되어 상기 공극(411)을 밀폐시키는 덮개(402)를 더 포함할 수 있다. 상기 덮개(402)는 상기 방열기(410) 및 축열부(420)의 열전도율보다 높은 물질로 구성하여 상기 덮개(411)로 인한 방열성능 감소를 방지하도록 구성한다. 상기 축열부(420)가 공극(411)의 내부에서 액상으로 융해되는 경우, 상기 상변이 물질은 공극 표면에서의 표면장력에 의해 외부로 유출되는 것이 방지되고 보조적으로 상기 덮개(402)에 의해 누설되는 것이 방지된다. 상기 덮개(402)는 전도성 접착 테이프이나 금속막을 포함할 수 있다.
도 3a 내지 도 3c는 도 1에 도시된 열 방출부의 실시예들을 나타내는 도면들이다.
도 3a 및 도 3b에 도시된 바와 같이, 상기 공극(411)은 상기 방열기(410)를 구성하는 금속 벌크의 상면 및/또는 하면의 전면으로부터 일정한 간격으로 배치되고 상기 공극(411)의 내부를 상변이 물질로 매립함으로써 상기 축열부(420)를 제공할 수 있다. 특히, 도 3b와 같이 금속 벌크의 하면에 공극(411)을 배치하고 상변이 물질을 매립하는 경우, 상기 덮개(402)를 상기 금속 벌크의 하면을 덮도록 더 배치할 수 있다.
도 3c를 참조하면, 상기 공극(411)은 상기 금속벌크의 표면을 따라 임의적으로 배치될 수 있으며 이에 따라 상기 축열부(420)도 상기 방열기(410)의 내부 또는 표면에 임의적으로 분포될 수 있다. 특히, 반도체 칩(200)이 상기 봉지재(300)의 표면을 통하여 노출되는 경우, 상기 반도체 칩(200)의 상부에만 선택적으로 배치될 수도 있다. 이에 따라, 상기 칩 구동열이 직접 인가되는 곳에 상기 축열부(420)를 배치하여 순간적인 고전력으로 인한 고열이 효율적으로 상변이 물질에 흡수될 수 있도록 구성할 수 있다.
상기 반도체 패키지(500)는 단일 칩을 구비하는 단일 칩 패키지 또는 다수의 칩이 적층된 스택 칩 패키지를 구비하는 것을 개시하고 있지만, 본 발명에 의한 기술사상은 반드시 상기와 같은 단일 칩 패키지 또는 스택 칩 패키지를 구비하는 패키지에만 한정되는 것이 아님은 자명하다. 다수의 상기 반도체 패키지(500)가 적층된 패키지 온 패키지(package on package, PoP) 및 단일한 기판에 능동소자와 수동소자가 동시에 실장되어 단일한 시스템으로 구동하는 시스템 인 패키지(system in package, SIP)의 열 방출부로 확장 될 수 있음은 자명하다.
상술한 바와 같은 반도체 패키지에 의하면, 반도체 칩으로의 순간적인 고전력 인가에 의해 순간적으로 방열기의 열전달율을 넘는 열이 발생하더라도 상기 축열기의 잠열만큼 일시적으로 열을 흡수함으로써 반도체 칩의 온도상승을 방지할 수 있다. 이에 따라, 상기 반도체 패키지의 고전력 구동특성을 향상하고 안정화 시킬 수 있다.
반도체 패키지의 제조방법
도 4는 본 발명의 일실시예에 따라 도 1에 도시된 반도체 패키지의 제조방법을 나타내는 흐름도이다.
도 1 및 도 4를 참조하면, 상기 회로기판(100) 상에 반도체 칩(200) 및 상기 반도체 칩(200)을 실장하고 봉지재(300)로 밀봉하여 예비 반도체 패키지를 형성한다(단계 S100). 상기 예비 반도체 패키지는 상기 회로기판(100)과 반도체 칩(200)의 구조와 형상에 따라 다양한 종류의 패키지 공정을 통하여 형성될 수 있다.
이어서, 상기 예비 반도체 패키지의 상부에 상기 반도체 칩(200)으로부터 발생된 칩 구동 열을 외부로 방출하는 방열기(heat spreader, 410) 및 상기 방열기(410)의 열전달 용량을 넘는 초과열량을 흡수하여 잠열(latent heat)로 저장하는 축열부(heat capacitor, 420)를 구비하는 열 방출부(thermal dissipator,400)를 상기 예비 반도체 패키지에 고정(단계 S200)하여 상기 반도체 패키지(500)를 완성한다.
일실시예로서, 상기 예비 반도체 패키지와 열 방출부(400)는 다양한 수단에 의해 고정될 수 있다. 본 실시예에서와 같이 접착부재(401)와 같은 접착수단에 의해 직접 접착될 수 있다. 이와 달리, 탈착 가능한 결합수단에 의해 상기 열방출부와 예비 반도체 패키지를 서로 고정시킬 수도 있다.
선택적으로, 상기 열 방출부(400)의 상부 및/또는 하부에 상기 축열부(420)를 구성하는 상변이 물질의 유출을 방지할 수 있는 덮개(402)를 더 배치할 수 있다. 예를 들면, 상기 덮개(402)도 접착부재를 이용하여 상기 방열기(410)에 접착시킬 수 있다.
도 5는 본 발명의 일실시예에 의한 열방출부와 예비 반도체 패키지의 고정단계를 나타내는 흐름도이다.
도 5를 참조하면, 먼저, 열전도성 금속을 포함하는 다공성 금속 벌크(412)인 방열기(410)를 형성한다(단계 S210). 열전도성이 우수한 금속 벌크의 표면에 다수의 공극(411)을 형성하여 다공성 금속 벌크(412)를 구비하는 방열기(410)를 형성한다.
예를 들면, 열전도도가 높은 금속 벌크의 표면에 상기 공극에 대응하는 표면을 노출하는 마스크 패턴을 형성하고 상기 마스크 패턴을 식각 마스크로 이용하는 식각 공정을 수행하여 상기 금속 벌크의 표면을 부분적으로 식각한다. 이때, 상기 금속 벌크는 상기 예비 반도체 패키지의 상부를 덮을 정도의 사이즈를 갖도록 가공되며 상기 금속 벌크의 종류에 따라 적합한 식각 공정이 수행된다. 예를 들면, 상기 식각 공정은 플라즈마를 이용한 건식 식각 공정이나 금속표면에 대한 식각 특성이 우수한 에천트를 이용한 습식 식각 공정을 포함한다. 본 실시예의 경우, 상기 금속 벌크는 알루미늄 벌크를 포함하며 상기 공극(411)은 상기 알루미늄 벌크에 대한 전기화학적 식각공정에 의해 형성될 수 있다. 이때, 상기 공극의 크기, 깊이 및 분포 밀도는 에천트의 조성, 식각 온도 및 인가되는 전류의 밀도를 조절하여 결정할 수 있다.
이어서, 상기 공극(411)의 내부에 상변이 물질을 포함하는 축열부(420)를 형성하여 상기 열방출부(400)를 준비한다(단계 S220).
도 6은 본 발명의 일실시예에 따라 상기 축열부를 형성하는 방법을 나타내는 흐름도이다.
도 6을 참조하면, 내부를 진공압으로 유지할 수 있는 공정 챔버(미도시)의 내부에 상기 다공성 금속 벌크(412)를 로딩(단계 S221)한 후 상기 다공성 금속 벌크(412)의 상면에 고상의 상변이 물질을 배치한다(단계 S222). 이어서, 상기 공정 챔버의 내부를 고온 진공상태로 형성하여 상기 고상의 상변이 물질을 액화시킨다(단계 S223). 이에 따라, 상기 액상의 상변이 물질은 상기 공극(411)의 내부로 공급된다.
이때, 상기 상변이 물질의 점성과 공급량에 따라 상기 공극(411)의 내측면을 따라 코팅되는 물질막으로 형성될 수도 있고 상기 공극(411)의 내부를 매립하는 물질층으로 형성될 수도 있다. 공극의 내측벽을 따라 형성되는 물질막으로 이루어지는 경우, 열전달 표면이 확장됨으로써 축열부(420)로의 열전달 효율을 높일 수 있다.
이와 달리, 상기 축열부(420)는 액상의 상기 상변이 물질이 저장된 용기의 내부로 상기 다공성 금속 벌크를 침잠시켜 형성할 수도 있다. 상기 공극의 내부로 액상의 상변이 물질을 직접 공급하여 매립하고 액상 상변이 물질을 고화시킴으로써 상기 공극의 내부에 축열부(420)를 형성할 수 있다.
이에 따라, 상기 방열기(410)에 분포된 공극(411)의 내부에 축열부(420)가 배치된 열 방출부(400)가 완성된다.
이어서, 상기 열 방출부(400)를 상기 예비 반도체 패키지의 상부에 접착(단계 S230)하여 상기 반도체 패키지(500)를 완성한다. 예를 들면, 상기 예비 반도체 패키지의 상면에 열 계면 물질(TIM)을 포함하는 접착부재(401)를 도포하고 상기 접착부재(401)의 상면에 상기 열 방출부를 배치함으로써 예비 반도체 패키지의 상부에 열 방출부를 접착시킬 수 있다. 이때, 필요하다면 상기 열 방출부(400)를 배치하기 전에 상기 공극(411)으로부터 상변이 물질이 누출되는 것을 방지하기 위한 하부 덮개(미도시)를 먼저 배치할 수도 있다.
도 7은 본 발명의 다른 실시예에 의한 열방출부와 예비 반도체 패키지의 고정단계를 나타내는 흐름도이다.
도 7을 참조하면, 단계 210과 동일한 공정으로 형성한 방열기(410)를 형성한 후, 상기 방열기(410)를 상기 예비 반도체 패키지의 상부에 접착한다(단계 S250). 예를 들면, 상기 접착부재(401)를 이용하여 방열기(410)를 예비 반도체 패키지에 접착하거나 별도의 고정수단을 이용하여 기계적으로 고정할 수도 있다.
이어서, 상기 공극(411)의 내부에 상변이 물질을 포함하는 축열부(420)를 형성하여 예비 반도체 패키지의 상부에 접착된 열 방출부(400)를 형성한다(단계 S260). 예를 들면, 상기 공극(411)의 내부로 상변이 물질을 포함하는 파우더를 직접 분사할 수 있다.
이어서, 선택적으로 상기 열 방출부(400)의 상부에 상기 상변이 물질의 유출을 방지할 수 있는 덮개(402)를 더 형성할 수 있다. 예를 들면, 상기 덮개(402)에 전도성 접착 테이프로 덮거나 금속성 박막을 증착할 수 있다.
방열효과에 대한 실험예
순간 고전력에 대한 방열효과
축열부(420)를 구비하는 열 방출부(400)를 이용하여 상기 반도체 패키지(500)에 순간적으로 고전력의 인가한 경우의 방열 효과를 실험적으로 평가하였다. 국제 반도체 공학 표준기구(Joint Electron Device Engineering Council,JEDEC)에서 규정한 정지상태의 표준 공기 대류(standard still air convection) 조건에서 10mm x 10mm의 샘플 다이(test die)의 파워 인가영역(3mm x 3mm)으로 1W의 평균 구동 파워와 5W의 하이파워를 0.5초 간격으로 반복적으로 인가하였다.
축열부가 구비되지 않은 종래의 열 방출부를 구비하는 비교 샘플 및 축열부가 구비된 열 방출부를 구비하는 본 발명의 반도체 패키지인 테스트 샘플의 표면에서의 온도변화를 측정하였다.
도 8a는 구동파워의 변화에 따른 각 샘플 다이의 온도 변화를 나타내는 그래프이고 도 8b는 도 8a의 A부분을 확대한 그래프이다. 도 8a 및 도 8b에서, 그래프 I은 비교샘플의 온도변화를 나타내고, 그래프 II는 테스트 샘플의 온도변화를 나타낸다. 도 8a에서 A 부분은 상기 샘플 다이의 과도 응답 특성 영역이며 나머지 부분은 정상응답 특성 영역이다. 본 실험에서는 상기 응답 특성 중 다이 표면에서의 온도특성을 중심으로 평가하였다.
도 8a를 참조하면, 동일한 조건에서 비교 샘플과 테스트 샘플로 평균 구동 파워와 하이 파워를 주기적으로 인가한 경우, 상기 샘플 다이의 응답특성이 정상상태이든 과도상태이든 구별하지 않고 비슷하게 다이 표면온도가 저하되었다. 따라서, 상기 축열부(420)는 상기 반도체 패키지(500)의 동작특성이 정상상태이든 과도상태이든 구별하지 않고 상기 방열기(410)의 허용 방열능력을 초과하는 칩 구동열을 흡수함으로써 반도체 칩(200)의 온도를 낮출 수 있다.
특히, 평균 구동 파워가 인가된 경우의 최저 표면 온도(L)보다 하이파워가 인가된 경우의 최고 표면온도(H)가 현저하게 감소하였다. 평균 구동파워 인가로 인한 칩 구동열은 상기 방열기의 허용 방열능력(dissipation capacity)의 범위 내에서 충분히 방출되므로 상기 축열부를 구성하는 상변이 물질로 흡수되는 열량은 미미하다. 따라서, 상기 비교 샘플과 테스트 샘플의 최저 표면 온도(L)의 차이는 미미하다. 그러나, 하이파워 인가로 인한 칩 구동열은 상기 방열기의 허용 방열능력을 초과하므로 방열기를 통하여 방출되지 않는 열량은 상기 축열부를 구성하는 상변이 물질의 잠열로 저장된다. 이에 따라, 상기 테스트 샘플의 최고 표면온도(H2)는 비교 샘플의 최고 표면온도(H1)보다 현저하게 낮게 측정되었다.
도 8b에 나타난 같이, 과도 상태에서 테스트 샘플의 최고 온도(H2)는 약 70℃로 측정되었으며 비교 샘플의 최고온도(H1)는 약 80℃로 측정되었으다. 이에 따라, 축열부가 구비된 테스트 샘플 다이의 표면 온도를 축열부가 구비되지 않은 비교 샘플 다이의 그것보다 약 10℃ 정도 저하시킴으로써 상기 방열성능을 약 12.5% 정도 향상할 수 있다.
최고성능 지속시간에 대한 평가
상기 비교샘플과 테스트 샘플에 각각 15W의 하이파워를 단위시간 동안 인가하고 각각 샘플 다이의 성능 지속시간 및 허용 최고온도에 도달하는 시간을 측정하였다. 도 9a는 각 샘플 다이에 인가되는 전력의 크기를 측정한 그래프이며, 도 9b는 각 샘플 다이의 표면 온도를 측정한 그래프이다. 상기 비교 샘플과 테스트 샘플은 동일한 온도 제어기를 배치하고 허용 최고온도를 동일하게 설정하였다. 상기 온도 제어기는 다이에 포함된 반도체 칩의 온도가 허용 최고 온도에 도달하면 인가되는 전력을 자동으로 제어함으로써 칩 구동열을 억제한다.
도 9a를 참조하면, 비교 샘플에 15W의 하이 파워를 인가한 경우, 상기 파워 인가영역에는 약 0.05초부터 약 0.11초까지 약 15W의 파워가 인가되었으며 이후 상기 온도 제어기가 작동하여 약 1W의 정상 파워가 상기 파워 인가영역으로 인가되었다. 이에 따라, 상기 비교샘플은 약 0.06초 동안 하이파워가 인가되어 최고 성능을 발휘하도록 구동되었다. 한편, 상기 테스트 샘플에 15W의 하이 파워를 인가한 경우, 상기 파워 인가영역에는 약 0.05초부터 약 0.15초까지 약 15W의 파워가 인가되었으며 이후 상기 온도 제어기의 작동에 의해 약 1W의 정상파워가 상기 파워 인가영역으로 인가되었다. 이에 따라, 상기 테스트 샘플은 약 0.1초 동안 하이 파워가 인가되어 최고 성능을 발휘하도록 구동되었다. 이와 같은 실험결과에 의하면, 상기 테스트 샘플의 최고 성능 시간은 상기 비교샘플과 비교하여 약 66% 정도 개선되었음을 확인할 수 있다.
또한, 도 9b에 도시된 바와 같이, 상기 비교 샘플은 약 0.05초 후에 최고 허용 온도에 도달한 반면, 상기 테스트 샘플은 약 0.1초 후에 허용 최고 온도에 도달하였다. 이에 따라, 상기 상변이 물질의 잠열에 칩 구동열을 저장함으로써 허용 최고 온도에 도달하는 시간이 100% 연장되었다.
상기 온도 제어기에 의해 정상파워가 인가되고 칩 구동열이 줄면 상기 각 샘플 다이의 표면온도도 떨어진다. 그러나, 테스트 샘플에서는 상변이 물질에 저장된 열이 상기 방열기를 통하여 추가적으로 방열되므로 비교 샘플의 표면 온도보다 높은 온도를 유지하게 된다. 이에 따라, 테스트 샘플의 표면온도를 나타내는 그래프 II가 비교 샘플의 표면온도를 나타내는 그래프 I보다 위쪽에 배치된다.
본 발명의 일실시예에 의한 반도체 패키지 및 이의 제조방법에 의하면, 봉지재 및/또는 반도체 칩의 상면에 배치되는 다공성 방열기의 내부에 상변이 물질을 포함하는 축열부를 배치하여 상기 방열기의 허용 방열능력을 초과하는 칩 구동열이 순간적으로 발생하는 경우 상기 축열부의 잠열형태로 상기 칩 구동열을 저장할 수 있다. 따라서, 상기 반도체 패키지로 순간적으로 고전력이 인가된다 할지라도 반도체 칩의 표면온도가 최고 허용온도에 도달하는 시간을 상당히 증대시킬 수 있다. 반도체 패키지를 고성능으로 구동할 수 있는 고성능 지속시간을 증대시킴으로써 반도체 패키지의 구동능력을 극대화 할 수 있다.
본 발명은 집적회로 소자를 응용하는 통신 장치나 저장 장치 등의 전자 제품을 생산하는 제조업 등 산업 전반에 걸쳐 널리 유용하게 채택되어 이용될 수 있다. 특히, 고성능 구동에 대한 필요성이 증대하고 있는 모바일 AP의 경우 종래 열 방출부를 다공성 부재로 교환하고 공극의 내부에 상변이 물질을 배치함으로써 상기 축열부를 배치하기 위한 별도의 공간이나 폼 팩터 수정 없이 AP의 고성능 지속시간을 증대할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (14)

  1. 회로기판;
    상기 회로기판 상에 실장되는 반도체 칩;
    상기 반도체 칩을 덮도록 상기 회로기판 상에 배치되는 봉지재; 및
    상기 봉지재 상에 배치되고 다수의 공극(pores)을 구비하며 상기 반도체 칩으로부터 발생된 칩 구동 열을 외부로 방출하는 방열기(heat spreader) 및 상기 공극의 내측면에 배치되어 상기 방열기의 열전달 용량을 넘는 초과열량을 흡수하여 잠열(laten heat)로 저장하는 축열부(heat capacitor)를 구비하는 열 방출부(thermal dissipator)를 포함하고,
    상기 축열부는 설정된 상변화 온도에서 상기 잠열에 의해 고상(solid state)과 액상(liquid state) 사이에서 상변화할 수 있는 상변이 물질로 구성된 상변이 물질막을 포함하며,
    상기 상변이 물질은 무기염, 유기산, 염수화물(salt hydrate) 및 당 알코올(sugar alcohol) 중의 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 방열기는 열전도성 금속으로 구성된 다공성 금속 벌크(porous metal bulk)를 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제2항에 있어서, 상기 열 전도성 금속은 열전도도(thermal conductivity)가 우수한 구리, 금, 알루미늄 및 이들의 합성물로 구성된 군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 회로기판;
    상기 회로기판 상에 실장되는 반도체 칩;
    상기 반도체 칩을 덮도록 상기 회로기판 상에 배치되는 봉지재;
    상기 봉지재 상에 배치되고 다수의 공극을 구비하여 상기 반도체 칩으로부터 발생된 칩 구동열을 외부로 방출하는 방열기 및 상기 방열기의 열전달 용량을 넘는 초과열량을 흡수하여 잠열로 저장하는 축열부를 구비하는 열 방출부; 및
    상기 열 방출부의 상부에 배치되어 상기 공극을 밀폐시키는 덮개를 포함하고,
    상기 방열기는 다수의 공극을 구비하고 열전도성 금속으로 구성된 다공성 금속벌크(porous metal bulk)를 포함하고, 상기 축열부는 설정된 상변화 온도에서 상기 잠열에 의해 고상과 액상 사이에서 상변화하고 상기 덮개로 덮이는 상변이 물질로 구성된 상변이 물질막을 포함하는 것을 특징으로 하는 반도체 패키지.
  12. 제11항에 있어서, 상기 봉지재는 상기 반도체 칩의 표면을 노출하도록 배치되어 상기 방열기와 상기 반도체 칩은 직접 접촉하도록 배치되는 것을 특징으로 하는 반도체 패키지.
  13. 제12항에 있어서, 상기 공극은 상기 반도체 칩의 상부에만 배치되는 것을 특징으로 하는 반도체 패키지.
  14. 제11항에 있어서, 상기 봉지재와 상기 열 방출부 사이에 배치되어 상기 열방출부를 상기 봉지재에 접착시키고 상기 칩 구동열을 상기 열 방출부로 전달하는 열 계면물질(thermal interface material, TIM)층을 더 포함하는 것을 특징으로 하는 반도체 패키지.





KR1020130012923A 2013-02-05 2013-02-05 반도체 패키지 및 이의 제조방법 KR102104919B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130012923A KR102104919B1 (ko) 2013-02-05 2013-02-05 반도체 패키지 및 이의 제조방법
US14/095,376 US9054067B2 (en) 2013-02-05 2013-12-03 Semiconductor package with thermal dissipating member and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130012923A KR102104919B1 (ko) 2013-02-05 2013-02-05 반도체 패키지 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20140100102A KR20140100102A (ko) 2014-08-14
KR102104919B1 true KR102104919B1 (ko) 2020-04-27

Family

ID=51258603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130012923A KR102104919B1 (ko) 2013-02-05 2013-02-05 반도체 패키지 및 이의 제조방법

Country Status (2)

Country Link
US (1) US9054067B2 (ko)
KR (1) KR102104919B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102335771B1 (ko) * 2014-12-01 2021-12-06 삼성전자주식회사 열전도 필름을 가진 반도체 패키지
US9468989B2 (en) * 2015-02-26 2016-10-18 Northrop Grumman Systems Corporation High-conductivity bonding of metal nanowire arrays
US9881908B2 (en) * 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same
CN106997873A (zh) * 2016-10-27 2017-08-01 上海大学 一种封装结构及封装方法
EP3648159B1 (en) 2018-10-31 2021-12-15 Infineon Technologies Austria AG Semiconductor package and method of fabricating a semiconductor package
KR20210027567A (ko) 2019-08-28 2021-03-11 삼성전자주식회사 반도체 패키지
US11532541B2 (en) 2020-01-28 2022-12-20 Infineon Technologies Ag Semiconductor package having a solderable contact pad formed by a load terminal bond pad of a power semiconductor die
US11502012B2 (en) * 2020-01-28 2022-11-15 Infineon Technologies Ag Semiconductor packages and methods of manufacturing thereof
TWI738353B (zh) * 2020-05-22 2021-09-01 微星科技股份有限公司 電子裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071926A (ja) * 2002-08-08 2004-03-04 Fuji Electric Holdings Co Ltd 冷却装置の製造方法
JP2004152905A (ja) * 2002-10-29 2004-05-27 Kyocera Corp 冷却素子およびそれを用いた発熱素子デバイス

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2770636B2 (ja) * 1992-03-03 1998-07-02 日本電気株式会社 チップ型固体電解コンデンサ
JPH0846098A (ja) * 1994-07-22 1996-02-16 Internatl Business Mach Corp <Ibm> 直接的熱伝導路を形成する装置および方法
US6432497B2 (en) * 1997-07-28 2002-08-13 Parker-Hannifin Corporation Double-side thermally conductive adhesive tape for plastic-packaged electronic components
US6673328B1 (en) 2000-03-06 2004-01-06 Ut-Battelle, Llc Pitch-based carbon foam and composites and uses thereof
US6517892B1 (en) * 1999-05-24 2003-02-11 Showa Denko K.K. Solid electrolytic capacitor and method for producing the same
US6391442B1 (en) 1999-07-08 2002-05-21 Saint-Gobain Performance Plastics Corporation Phase change thermal interface material
US20030007328A1 (en) 2000-03-16 2003-01-09 Ulrich Fischer Cooling device for electronic components
DE10012990A1 (de) 2000-03-16 2001-10-11 Ekl Ag Kühlvorrichtung für elektronische Bauelemente
KR100391093B1 (ko) * 2001-01-04 2003-07-12 삼성전자주식회사 히트 싱크가 부착된 볼 그리드 어레이 패키지
CA2495021A1 (en) * 2001-08-06 2003-07-03 Vanderbilt University System and methods for measuring at least one metabolic rate of a plurality of cells
DE10157671A1 (de) 2001-11-24 2003-06-05 Merck Patent Gmbh Optimierter Einsatz von PCM in Kühlvorrichtungen
KR100468217B1 (ko) 2001-12-31 2005-01-26 한국과학기술연구원 다공성 금속물질을 이용한 축방열 시스템
US20040146772A1 (en) * 2002-10-21 2004-07-29 Kyocera Corporation Fuel cell casing, fuel cell and electronic apparatus
JP2004200428A (ja) 2002-12-19 2004-07-15 Fuji Electric Fa Components & Systems Co Ltd 冷却装置
US6705393B1 (en) 2003-02-25 2004-03-16 Abc Taiwan Electronics Corp. Ceramic heat sink with micro-pores structure
JP2005064093A (ja) 2003-08-08 2005-03-10 Denso Corp 発熱体の冷却システム
JP2005093847A (ja) 2003-09-19 2005-04-07 Fuji Electric Holdings Co Ltd 冷却装置
US7180179B2 (en) * 2004-06-18 2007-02-20 International Business Machines Corporation Thermal interposer for thermal management of semiconductor devices
KR100683712B1 (ko) 2004-11-23 2007-02-20 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR20070079891A (ko) 2006-02-03 2007-08-08 김경일 방열시트
JP4277036B2 (ja) * 2006-09-29 2009-06-10 Ｔｄｋ株式会社 半導体内蔵基板及びその製造方法
JP2008151490A (ja) * 2006-12-20 2008-07-03 Electric Power Dev Co Ltd 太陽光発電集熱ユニット
KR20080103288A (ko) 2007-05-23 2008-11-27 주식회사 오킨스전자 반도체 칩 패키지 및 그 제조 방법
KR100949786B1 (ko) 2009-07-03 2010-03-30 두성산업 주식회사 히트 싱크용 세라믹 조성물 및 이를 이용한 방열 및 열 흡수 특성이 우수한 히트 싱크
US9579738B2 (en) * 2011-02-25 2017-02-28 International Business Machines Corporation Flux composition and techniques for use thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071926A (ja) * 2002-08-08 2004-03-04 Fuji Electric Holdings Co Ltd 冷却装置の製造方法
JP2004152905A (ja) * 2002-10-29 2004-05-27 Kyocera Corp 冷却素子およびそれを用いた発熱素子デバイス

Also Published As

Publication number Publication date
US9054067B2 (en) 2015-06-09
KR20140100102A (ko) 2014-08-14
US20140217576A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
KR102104919B1 (ko) 반도체 패키지 및 이의 제조방법
US20230395463A1 (en) Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths
US11688664B2 (en) Semiconductor device assembly with through-mold cooling channel formed in encapsulant
JP6626083B2 (ja) 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
EP3170201B1 (en) Stacked semiconductor die assemblies with high efficiency thermal paths
US20140015119A1 (en) Semiconductor device/electronic component mounting structure
US20150221625A1 (en) Semiconductor package having a dissipating plate
US20140264339A1 (en) Heat slug having thermoelectric elements and semiconductor package including the same
US20130241044A1 (en) Semiconductor package having protective layer and method of forming the same
US20150062824A1 (en) Semiconductor device having thermoelectric module
US20110304035A1 (en) Package On Package Having Improved Thermal Characteristics
CN104064535A (zh) 半导体封装件及其制造方法
US11557574B2 (en) Semiconductor package
US11955401B2 (en) Package structure
KR101038313B1 (ko) 스택 패키지
KR20080114063A (ko) 반도체 패키지 및 이의 제조 방법
JP2020043318A (ja) 電気部品用蓄熱組成物、半導体装置、及び、配線基板
WO2014049965A1 (ja) 実装基板を用いた回路モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant