JP2022002237A - 量子デバイス及びその製造方法 - Google Patents

量子デバイス及びその製造方法 Download PDF

Info

Publication number
JP2022002237A
JP2022002237A JP2020106151A JP2020106151A JP2022002237A JP 2022002237 A JP2022002237 A JP 2022002237A JP 2020106151 A JP2020106151 A JP 2020106151A JP 2020106151 A JP2020106151 A JP 2020106151A JP 2022002237 A JP2022002237 A JP 2022002237A
Authority
JP
Japan
Prior art keywords
interposer
quantum
connection portion
metal film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020106151A
Other languages
English (en)
Inventor
兼二 難波
Kenji Nanba
彩未 山口
Ayami Yamaguchi
明 宮田
Akira Miyata
克 菊池
Masaru Kikuchi
秀 渡辺
Hide Watanabe
教徳 西
Norinari Nishi
英行 佐藤
Hideyuki Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2020106151A priority Critical patent/JP2022002237A/ja
Priority to US17/349,180 priority patent/US11871682B2/en
Publication of JP2022002237A publication Critical patent/JP2022002237A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/81—Containers; Mountings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49888—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing superconducting material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/20—Permanent superconducting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Abstract

【課題】冷却性能を低下させずに、外部に引き出せる端子の数を増加させることが可能な量子デバイス及びその製造方法を提供すること。【解決手段】量子デバイス１００は、インターポーザ１１２と、量子チップ１１１と、インターポーザ１１２と量子チップ１１１との間に設けられ、インターポーザ１１２の配線層と量子チップ１１１の配線層とを電気的に接続する第１接続部１３０と、第１接続部１３０が配置されているインターポーザ１１２の主面に設けられ、冷却プレート１１５と接続された第２接続部１４０と、を備える。【選択図】図１

Description

本発明は、量子デバイス及びその製造方法に関する。
量子コンピュータ装置では、超電導材料を用いて構成された量子デバイスが搭載されている。この量子デバイスは、極低温の環境下に置かれることで、超電導現象を利用した動作を実現することができる。なお、極低温とは、例えば、ニオブ（Ｎｂ）の場合には９Ｋ程度、アルミニウム（Ａｌ）の場合には１．２Ｋ程度である。
量子デバイスに関連する技術は、例えば特許文献１に開示されている。特許文献１に開示された量子ビットデバイス（量子デバイス）では、ベース基板上にインターポーザ基板が配置され、当該インターポーザ基板上に量子ビット基板（量子チップ）が配置されている。インターポーザ基板と量子ビット基板とは、フリップチップ接続されている。
国際公開第２０１８／２１２０４１号
特許文献１の構成では、インターポーザの一方の主面がベース基板に覆われているため、量子ビット基板の信号線（端子）の引き出しは、インターポーザ基板の他方の主面のうち量子チップが搭載された領域以外の残りの領域のみからとなってしまう。つまり、特許文献１の構成では、量子ビット基板から外部に引き出せる端子の数が少なくなってしまう、という課題があった。
本開示の目的は、上述した課題を解決する量子デバイス及びその製造方法を提供することにある。
一実施の形態によれば、量子デバイスは、インターポーザと、量子チップと、前記インターポーザと前記量子チップとの間に設けられ、前記インターポーザの配線層と前記量子チップの配線層とを電気的に接続する第１接続部と、前記第１接続部が配置されている前記インターポーザの主面に設けられ、冷却プレートと接続された第２接続部と、を備える。
一実施の形態によれば、量子デバイスの製造方法は、インターポーザの一方の主面に第１接続部及び第２接続部を設けるステップと、量子チップの配線層と前記第１接続部とが接するように、前記インターポーザの一方の主面に前記量子チップを配置するステップと、冷却プレートと前記第２接続部とが接するように、前記インターポーザの一方の主面に前記冷却プレートを配置するステップと、を備える。
前記一実施の形態によれば、冷却性能を低下させずに外部に引き出せる端子の数を増加させることが可能な量子デバイス及びその製造方法を提供することができる。
実施の形態１に係る量子デバイスの概略断面図である。 図１に示す量子デバイスの一部を拡大した概略断面図である。 図１に示す量子デバイスに設けられた量子チップ、インターポーザ及びダミーピラーの概略平面図である。 図１に示す量子デバイスの変形例の一部を拡大した概略断面図である。 実施の形態２に係る量子デバイスの概略断面図である。 構想段階の量子デバイスの概略断面図である。
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明する。ただし、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。例えば、量子チップ、インターポーザがそれぞれ複数構成されることも含む。
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
以下、量子コンピューティングとは、量子力学的な現象（量子ビット）を用いてデータを操作する領域のことである。量子力学的な現象とは、複数の状態の重ね合わせ（量子変数が複数の異なる状態を同時にとること）、もつれ（複数の量子変数が空間または時間に関わらず関係する状態）などとなる。量子チップには、量子ビットを生成する量子回路が設けられている。
＜発明者らによる事前検討＞
実施の形態１に係る量子デバイス１００について説明する前に、発明者らが事前検討した内容について説明する。
図６は、実施の形態１に至る前の構想段階の量子デバイス５００の概略断面図である。量子デバイス５００は、量子コンピュータ装置に搭載されており、極低温の環境下に置かれることで、超電導現象を利用した動作を実現している。
具体的には、量子デバイス５００は、量子チップ５１１と、インターポーザ５１２と、接続部５３０と、試料台５１６と、ベース基板５２８と、ボンディングワイヤ５２６と、を備える。
試料台５１６の主面には、インターポーザ５１２及びベース基板５２８が近接配置されている。なお、試料台５１６は、冷却機能を有している。
インターポーザ５１２は、インターポーザ基板５１２ａと、配線層５１２ｂと、金属膜５１２ｃと、を備える。インターポーザ基板５１２ａ（以下、単にインターポーザ５１２とも称す）の一方の主面（試料台５１６に接する面とは逆の面）には、配線層５１２ｂが形成され、さらにその表面には、金属膜５１２ｃが配線層５１２ｂの一部として形成されている。
なお、配線層５１２ｂは、超電導材料及び常電導材料の何れかによって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。常電導材料とは、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、配線層５１２ｂが常電導材料のＣｕによって構成されている場合について説明する。
また、金属膜５１２ｃは、超電導材料によって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、金属膜５１２ｃが、Ｎｂによって構成されている場合について説明する。
量子チップ５１１は、量子チップ本体５１１ａと、配線層５１１ｂと、を備える。配線層５１１ｂは、量子チップ本体５１１ａ（以下、単に量子チップ５１１とも称す）の一方の主面に形成されている。なお、量子チップ５１１の配線層５１１ｂは、超電導材料によって構成されている。本例では、配線層５１１ｂが、Ｎｂによって構成されている場合について説明する。
量子チップ５１１とインターポーザ５１２とは、互いの配線層同士が対向するように配置されている。
接続部５３０は、量子チップ５１１とインターポーザ５１２との間に設けられ、量子チップ５１１の配線層５１１ｂと、インターポーザ５１２の配線層５１２ｂと、を電気的に接続している。それにより、量子チップ５１１及びインターポーザ５１２間の信号の受け渡しが可能となる。なお、量子チップ５１１及びインターポーザ５１２間では非接触の信号の受け渡しが行われる場合もある。
具体的には、接続部５３０は、複数のピラー５３１と、金属膜５３２と、を備える。複数のピラー５３１は、インターポーザ５１２の一方の主面から突出するようにして形成されている。金属膜５３２は、複数のピラー５３１の表面に形成されている。ここで、金属膜５３２は、インターポーザ５１２の配線層５１２ｂの表面に形成された金属膜５１２ｃに連なるようにして、複数のピラー５３１の表面に形成されている。
なお、複数のピラー５３１は、常電導材料によって構成されている。本例では、複数のピラー５３１が、Ｃｕによって構成されている場合について説明する。また、金属膜５３２は、金属膜５１２ｃと同じく超電導材料によって構成されている。本例では、金属膜５３２が、Ｎｂによって構成されている場合について説明する。
インターポーザ５１２の配線層５１２ｂ（金属膜５１２ｃを含む）と、ベース基板５２８の配線層５２７とは、ボンディングワイヤ５２６によって接続されている。それにより、量子チップ５１１の信号線（端子）は、インターポーザ５１２、及び、ボンディングワイヤ５２６を介して外部に引き出される。
また、量子チップ５１１の熱は、インターポーザ５１２を介して、冷却機能を有する試料台５１６に放熱される。それにより、量子デバイス５００は、超電導現象を利用可能な極低温の状態に保たれる。
ここで、量子デバイス５００では、インターポーザ５１２の他方の主面が試料台５１６に覆われている。そのため、量子チップ５１１の信号線（端子）の引き出しは、インターポーザ５１２の一方の主面のうち、量子チップ５１１が搭載された領域以外の残りの領域のみからとなってしまう。つまり、量子デバイス５００では、量子チップ５１１から外部に引き出せる端子の数が少なくなってしまう。
そこで、冷却性能を低下させずに外部に引き出せる端子の数を増加させることが可能な、実施の形態１にかかる量子デバイス１００が見いだされた。
＜実施の形態１＞
図１は、実施の形態１に係る量子デバイス１００の概略断面図である。図２は、図１に示す量子デバイス１００の領域Ａ１を拡大した概略断面図である。また、図３は、図１に示す量子デバイス１００に設けられた量子チップ、インターポーザ及びダミーピラーの概略平面図である。量子デバイス１００は、量子コンピュータ装置に搭載されており、極低温の環境下に置かれることで、超電導現象を利用した動作を実現している。
具体的には、量子デバイス１００は、量子チップ１１１と、インターポーザ１１２と、第１接続部１３０と、第２接続部１４０と、冷却プレート１１５と、試料台１１６と、金属箔１１７と、プローブヘッド１１８と、プローブピン１１９と、プローブカード１２０と、固定ネジ１２１と、プラグ１２２と、を備える。
試料台１１６は、主面（上面）の中央部に凹部を有し、当該凹部には、Ｉｎ等の展延性のある金属箔１１７を介して、冷却プレート１１５が嵌入されている。ここで、試料台１１６の凹部には、位置決めピン１１６ｂが設けられており、冷却プレート１１５の底面には、位置決めピン１１６ｂに対応する孔１１５ｂが設けられている。それにより、冷却プレート１１５を正確に試料台１１６の凹部に嵌入させることができる。なお、試料台１１６は、熱伝導の関係から銅（Ｃｕ）、銅を含む合金、又は、アルミニウム（Ａｌ）によって構成されることが好ましい。試料台１１６がアルミニウムによって構成される場合、アルマイト処理による絶縁化が施されてもよい。
冷却プレート１１５は、主面（上面）の中央部に凹部を有し、量子チップ１１１が隙間を空けて嵌入可能に構成されている。また、冷却プレート１１５の主面には、量子チップ１１１を冷却プレート１１５の凹部に嵌入する際の位置決め用の孔１１５ａが設けられている。それにより、量子チップ１１１を正確に冷却プレート１１５の凹部に嵌入させることができる。さらに、冷却プレート１１５の主面には、プローブヘッド１１８に設けられた位置決めピン１１８ｃに対応する孔１１５ｃが設けられている。それにより、プローブヘッド１１８を正確に冷却プレート１１５及び試料台１１６に配置することができる。
インターポーザ１１２は、インターポーザ基板１１２ａと、配線層１１２ｂと、配線層１１２ｃと、ＴＶ（Ｔｈｒｏｕｇｈ Ｖｉａ）１１２ｄと、金属膜１１２ｅと、を備える。インターポーザ基板１１２ａ（以下、単にインターポーザ１１２とも称す）の一方の主面（量子チップ１１１が設置される面）には、配線層１１２ｂが形成され、さらにその表面には、金属膜１１２ｅが配線層１１２ｂの一部として形成されている。インターポーザ基板１１２ａの他方の主面には、配線層１１２ｃが形成されている。配線層１１２ｂ，１１２ｃは、インターポーザ基板１１２ａの内部に形成されたＴＶ１１２ｄを介して電気的に接続されている。インターポーザ１１２は、例えば、シリコン（Ｓｉ）を含んでいる。なお、インターポーザ１１２は、量子チップ１１１を実装することができるのであれば、シリコンを含むものに限らず、サファイア、化合物半導体材料（ＩＶ族、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族）、ガラス、セラミック等の他の電子材料を含んでもよい。インターポーザ基板１１２ａの表面は、シリコン酸化膜（ＳｉＯ２、ＴＥＯＳ膜等）で覆われていることが好ましい。また、シリコンを用いた場合、ＴＶ１１２ｄはＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｌｉｃｏｎ Ｖｉａ）を用いる。
なお、配線層１１２ｂ，１１２ｃ及びＴＶ１１２ｄは、何れも超電導材料及び常電導材料の何れかによって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。常電導材料とは、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、配線層１１２ｂ，１１２ｃ及びＴＶ１１２ｄが何れも常電導材料のＣｕによって構成されている場合について説明する。
また、金属膜１１２ｅは、単層又は多層構造を有し、少なくとも一層が超電導材料によって構成されている。超電導材料とは、例えば、ニオブ（Ｎｂ）、ニオブ窒化物（ＮｂＮ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、スズ（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、及び、これらの何れかを含む合金等の金属材料のことである。本例では、金属膜１１２ｅが、二層構造を有し、配線層１１２ｂに接する最下位層１１２ｆがＮｂによって構成され、最上位層１１２ｇがＩｎによって構成されている場合について説明する。なお、Ｎｂ層１１２ｆとＩｎ層１１２ｇとの間には、接着性を向上させるため、Ｔｉ層又はＴｉＮ層がさらに設けられても良い。
量子チップ１１１は、量子チップ本体１１１ａと、配線層１１１ｂと、を備える。配線層１１１ｂは、量子チップ本体１１１ａ（以下、単に量子チップ１１１とも称す）の一方の主面に形成されている。量子チップ１１１は、例えば、シリコン（Ｓｉ）を含んでいる。なお、量子チップ１１１は、当該量子チップ１１１が量子ビットを構成することができるのであれば、シリコンを含むものに限らず、サファイアや化合物半導体材料（ＩＶ族、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族）等の他の電子材料を含んでもよい。また、量子チップ１１１は、単結晶である方が望ましいが、多結晶やアモルファスでも構わない。さらに、量子チップ１１１の配線層１１１ｂは、超電導材料によって構成されている。本例では、配線層１１１ｂが、Ｎｂによって構成されている場合について説明する。
量子チップ１１１とインターポーザ１１２とは、互いの配線層１１１ｂ，１１２ｂが対向するように配置されている。
第１接続部１３０は、量子チップ１１１とインターポーザ１１２との間に設けられ、量子チップ１１１の配線層１１１ｂと、インターポーザ１１２の配線層１１２ｂと、を電気的に接続している。それにより、量子チップ１１１及びインターポーザ１１２間の信号の受け渡しが可能となる。なお、量子チップ１１１及びインターポーザ１１２間では、非接触の信号の受け渡しが行われる場合もある。
具体的には、第１接続部１３０は、複数のピラー１３１と、金属膜１３２と、を備える。複数のピラー１３１は、インターポーザ１１２の一方の主面（量子チップ１１１が設置される面）から量子チップ１１１の実装領域に突出するようにして形成（配置）されている。金属膜１３２は、インターポーザ１１２の配線層１１２ｂの表面に形成された金属膜１１２ｅに連なるようにして、複数のピラー１３１の表面に形成（配置）されている。
なお、複数のピラー１３１は、超電導材料及び常電導材料の何れかによって構成されている。例えば、冷却性能を高める場合には、常電導材料によって構成されることが好ましい。本例では、複数のピラー１３１が、常電導材料のＣｕによって構成されている場合について説明する。また、金属膜１３２は、金属膜１１２ｅと同じく超電導材料を含む金属材料によって構成されている。即ち、本例では、金属膜１３２が、二層構造を有し、最下位層１３２ａがＮｂによって構成され、量子チップ１１１の配線層１１１ｂに接する最上位層１３２ｂがＩｎによって構成されている場合について説明する。なお、Ｎｂ層１３２ａとＩｎ層１３２ｂとの間には、接着性を向上させるため、Ｔｉ層又はＴｉＮ層がさらに設けられても良い。
第２接続部１４０は、冷却プレート１１５とインターポーザ１１２との間に設けられ、冷却プレート１１５とインターポーザ１１２とを接続している。それにより、量子チップ１１１の熱は、第２接続部１４０、冷却プレート１１５、及び、金属箔１１７を介して、試料台１１６に放熱される。その結果、量子デバイス１００は、超電導現象を利用可能な極低温の状態に保たれる。
具体的には、第２接続部１４０は、複数のダミーピラー１４１と、金属膜１４２と、を備える。複数のダミーピラー１４１は、インターポーザ１１２の一方の主面（量子チップ１１１が設置される面）のうち、複数のピラー１３１の形成領域を囲む周辺領域から突出するようにして形成されている。金属膜１４２は、複数のダミーピラー１４１の表面に形成されている。本例では、第２接続部１４０は、第１接続部１３０とは電気的に独立するようにして形成されている。
複数のダミーピラー１４１は、複数のピラー１３１と同じく、超電導材料及び常電導材料の何れかによって構成されている。例えば、冷却性能を高める場合には、常電導材料によって構成されることが好ましい。本例では、複数のダミーピラー１４１が、複数のピラー１３１と同じく常電導材料のＣｕによって構成されている場合について説明する。また、金属膜１４２は、金属膜１３２と同じく超電導材料を含む金属材料によって構成されている。なお、金属膜１４２は、多層構造である場合には、最上位層が他の層よりも展延性の高い金属材料によって構成されていることが好ましい。それにより、冷却プレート１１５とインターポーザ１１２との間の密着性が向上する（接着する面の凹凸に追従し、接着面積を効率的に高められる）ため、量子チップ１１１の熱をより効率よく冷却プレートに放熱させることができる。本例では、金属膜１４２が、金属膜１３２と同じく、二層構造を有し、最下位層１４２ａがＮｂによって構成され、冷却プレート１１５に接する最上位層１４２ｂがＩｎによって構成されている場合について説明する。なお、Ｎｂ層１４２ａとＩｎ層１４２ｂとの間には、接着性を向上させるため、Ｔｉ層又はＴｉＮ層がさらに設けられても良い。
試料台１１６及び冷却プレート１１５上にはプローブヘッド１１８が配置され、さらにプローブヘッド１１８上にはプローブカード１２０が配置されている。ここで、プローブヘッド１１８には位置決めピン１１８ｃが具備されており、冷却プレート１１５には位置決めピン１１８ｃに対応する孔１１５ｃが設けられている。それにより、プローブヘッド１１８を精度よく冷却プレート１１５に配置することができる。またこれらは、固定ネジ１２１によって試料台１１６に固定されている。そのため、インターポーザ１１２の配線層１１２ｃの所望の位置に正確にプローブピン１１９を当てることができる。さらに、プローブカード１２０上には、プラグ１２２が配置されている。
プローブヘッド１１８は底面に凹部を有し、その凹部にインターポーザ１１２が配置される。つまり、量子チップ１１１及びインターポーザ１１２は、プローブヘッド１１８の凹部及び冷却プレート１１５の凹部によって形成された空間領域１２５に配置される。この空間領域１２５は、真空状態であることが好ましい。それにより、断熱性が向上するため、例えばインターポーザ１１２から量子チップ１１１への熱の伝達を防ぐことができる。
複数のプローブピン１１９は、インターポーザ１１２とプローブカード１２０との間に設けられ、インターポーザ１１２の他方の面（量子チップ１１１が設置される面とは逆の面）に形成された配線層１１２ｃと、プローブカード１２０と、を電気的に接続している。それにより、量子チップ１１１の信号線（端子）は、インターポーザ１１２、プローブピン１１９、プローブカード１２０、及び、プラグ１２２を介して、外部に引き出される。
続いて、量子デバイス１００の製造方法の一部を説明する。まず、インターポーザ１１２の一方の主面に第１接続部１３０及び第２接続部１４０を形成する。その後、量子チップ１１１の配線層１１１ｂと第１接続部１３０とが接するように、インターポーザ１１２の一方の主面に量子チップ１１１を配置する。その後、冷却プレート１１５と第２接続部１４０とが接するように、冷却プレート１１５上にインターポーザ１１２を配置する（換言すると、インターポーザ１１２の一方の主面に冷却プレート１１５を配置する）。このとき、冷却プレート１１５に具備された孔１１５ａを認識マークとして使用することで、冷却プレート１１５に対しインターポーザ１１２を高精度に配置することができる。
このように、本実施の形態に係る量子デバイス１００では、インターポーザ１１２の一方の主面に、第１接続部１３０を介して量子チップ１１１が配置されるとともに、第２接続部１４０を介して冷却プレート１１５が配置されている。そして、本実施の形態に係る量子デバイス１００では、インターポーザ１１２の他方の主面の全面から、量子チップ１１１の信号線（端子）の引き出しが行われている。それにより、本実施の形態に係る量子デバイス１００は、冷却性能を低下させることなく、外部に引き出せる端子の数を増加させることができる。
本実施の形態では、インターポーザ１１２の配線層１１２ｂが常電導材料によって構成され、その表面に形成された金属膜１１２ｅが超電導材料によって構成された場合を例に説明したが、これに限られない。インターポーザ１１２の配線層１１２ｂは、Ｎｂ等の超電導材料によって構成されてもよい。この場合、配線層１１２ｂの表面に金属膜１１２ｅが形成される必要は無い。またこの場合、例えば、インターポーザ１１２の配線層１１２ｂと、複数のピラー１３１及び複数のダミーピラー１４１のそれぞれの表面に形成された金属膜１３２，１４２とは、連なるようにして形成される。
（量子デバイス１００の変形例）
図４は、量子デバイス１００の変形例である量子デバイス１００ａの一部を拡大した概略断面図である。図４に示すように、量子デバイス１００ａでは、量子デバイス１００の場合と比較して、複数のピラー１３１の表面に形成された金属膜１３２と、複数のダミーピラー１４１の表面に形成された金属膜１４２とが、金属膜１１２ｅを介して、連なるようにして形成されている。換言すると、第１接続部１３０と、第２接続部１４０と、が共通の電極（例えば接地電極）に接続されている。量子デバイス１００ａのその他の構成については、量子デバイス１００の場合と同様であるため、その説明を省略する。
量子デバイス１００ａでは、第１接続部１３０と、第２接続部１４０と、が共通の電極（例えば接地電極）に接続されていることで、量子チップ１１１の熱を第１接続部１３０、金属膜１３２（１４２）、第２接続部１４０、及び、冷却プレート１１５を介して、放熱する経路も構成される。その結果、量子チップ１１１の熱をより効率よく冷却プレート１１５に放熱させることができる。
＜実施の形態２＞
図５は、実施の形態２に係る量子デバイス２００の概略断面図である。量子デバイス２００は、量子デバイス１００の場合と比較して、プローブヘッド１１８及びプローブピン１１９の代わりにボンディングワイヤ１２６を備える。
具体的には、図５に示すように、試料台１１６及び冷却プレート１１５上にプローブカード１２０が直接配置されている。プローブカード１２０は、固定ネジ１２１によって試料台１１６に固定されている。プローブカード１２０上に形成された端子と、インターポーザ１１２の他方の主面（量子チップ１１１が設置される面とは逆の面）に形成された端子とは、ボンディングワイヤ１２６によって接続されている。それにより、量子チップ１１１の信号線（端子）は、インターポーザ１１２、ボンディングワイヤ１２６、プローブカード１２０、及び、プラグ１２２を介して、外部に引き出される。
なお、試料台１１６の主面には、プローブカード１２０の底面に設けられた孔１２０ｃに対応する位置決めピン１１６ｃが設けられている。それにより、プローブカード１２０を正確に冷却プレート１１５及び試料台１１６に配置することができる。量子デバイス２００のその他の構成については、量子デバイス１００の場合と同様であるため、その説明を省略する。
このように、本実施の形態に係る量子デバイス２００は、量子デバイス１００の場合と同等程度の効果を奏することができる。即ち、本実施の形態に係る量子デバイス２００は、冷却性能を低下させることなく、外部に引き出せる端子の数を増加させることができる。また、本実施の形態に係る量子デバイス２００は、量子デバイス１００と比較して、構造を簡素化することができる。それにより、冷却効率の向上が期待される。
以上、図面を参照して、本開示の実施の形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、本開示の要旨を逸脱しない範囲内において様々な設計変更等が可能である。
上記実施の形態１，２では、量子チップ１１１の配線層１１１ｂが、Ｎｂによって構成され、接続部１３０，１４０の金属膜が、二層構造を有し、最下位層がＮｂによって構成され、最上位層がＩｎによって構成された場合を例に説明したが、これに限らない。既に説明したように、Ｎｂ層１３２ａとＩｎ層１３２ｂとの間、及び、Ｎｂ層１４２ａとＩｎ層１４２ｂとの間には、接着性を向上させるため、Ｔｉ層又はＴｉＮ層がさらに設けられても良い。或いは、量子チップ１１１の配線層１１１ｂは、Ｎｂによって構成され、接続部１３０，１４０の金属膜は、Ｎｂ等からなる単層構造を有していてもよい。これは、配線層１１２ｂの表面に形成された金属膜１１２ｅについても同様である。
例えば、量子チップ１１１の配線層１１１ｂは、Ａｌによって構成され、接続部１３０が配置される部位には、Ｔｉ又はＴｉＮからなる層がさらに配置されてもよい。また、接続部１３０，１４０の金属膜は、三層構造を有し、最下位層から最上位層にかけて順にＡｌ、Ｔｉ（又はＴｉＮ）、Ｉｎ又はこれを含む合金によって構成されてもよい。なお、Ｉｎ又はこれを含む合金の代わりに、Ｓｎ、Ｐｂ、又は、これらの何れかを含む合金が用いられても良い。Ｔｉ層又はＴｉＮ層は、ＡｌとＩｎとの合金化を防ぐために設けられている。これは、配線層１１２ｂの表面に形成された金属膜１１２ｅについても同様である。
或いは、例えば、量子チップ１１１の配線層１１１ｂは、Ｔａによって構成され、接続部１３０，１４０の金属膜は、二層構造を有し、最下位層がＴａによって構成され、最上位層がＩｎ、Ｓｎ、Ｐｂ又はこれらの何れかを含む合金によって構成されてもよい。これは、配線層１１２ｂの表面に形成された金属膜１１２ｅについても同様である。
上記の実施の形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
インターポーザと、
量子チップと、
前記インターポーザと前記量子チップとの間に設けられ、前記インターポーザの配線層と前記量子チップの配線層とを電気的に接続する第１接続部と、
前記第１接続部が配置されている前記インターポーザの主面に設けられ、冷却プレートと接続された第２接続部と、
を備えた、量子デバイス。
（付記２）
前記第２接続部は、前記第１接続部とは電気的に独立して設けられている、
付記１に記載の量子デバイス。
（付記３）
前記第２接続部は、
前記インターポーザの前記主面に設けられた複数のダミーピラーと、
前記複数のダミーピラーの表面に設けられ、超電導材料によって構成された金属膜と、
を備えた、
付記２に記載の量子デバイス。
（付記４）
前記金属膜は、多層構造を有し、少なくとも一層が超電導材料によって構成されている、
付記３に記載の量子デバイス。
（付記５）
前記金属膜は、最上位層がそれ以外の層よりも展延性の高い金属材料によって構成されている、
付記３又は４に記載の量子デバイス。
（付記６）
前記第２接続部は、前記第１接続部とともに、前記量子チップの接地電極に接続されている、
付記１に記載の量子デバイス。
（付記７）
前記第１接続部は、
前記インターポーザの前記主面に設けられた複数のピラーと、
前記複数のピラーの表面に設けられ、超電導材料によって構成された金属膜と、
を備え、
前記第２接続部は、
前記インターポーザの前記主面に前記複数のピラーとともに設けられた複数のダミーピラーと、
前記複数のダミーピラーの表面に、前記複数のピラーの表面から連なるようにして設けられた前記金属膜と、
を備えた、
付記６に記載の量子デバイス。
（付記８）
前記金属膜は、多層構造を有し、少なくとも一層が超電導材料によって構成されている、
付記７に記載の量子デバイス。
（付記９）
前記金属膜は、最上位層がそれ以外の層よりも展延性の高い金属材料によって構成されている、
付記７又は８に記載の量子デバイス。
（付記１０）
前記冷却プレートをさらに備えた、
付記１〜９の何れか一項に記載の量子デバイス。
（付記１１）
前記インターポーザの前記主面とは別の主面に形成され、前記インターポーザの内部に設けられたＴＶ（Ｔｈｒｏｕｇｈ Ｖｉａ）を介して、前記第１接続部に電気的に接続された外部端子と、
プローブカードと、
前記インターポーザの前記外部端子と、前記プローブカードと、を接続するプローブピン及びボンディングワイヤの何れかと、
をさらに備えた、
付記１〜１０の何れか一項に記載の量子デバイス。
（付記１２）
インターポーザの一方の主面に第１接続部及び第２接続部を設けるステップと、
量子チップの配線層と前記第１接続部とが接するように、前記インターポーザの一方の主面に前記量子チップを配置するステップと、
冷却プレートと前記第２接続部とが接するように、前記インターポーザの一方の主面に前記冷却プレートを配置するステップと、
を備えた、量子デバイスの製造方法。
１００ 量子デバイス
１００ａ 量子デバイス
１１１ 量子チップ
１１１ａ 量子チップ本体
１１１ｂ 配線層
１１２ インターポーザ
１１２ａ インターポーザ基板
１１２ｂ 配線層
１１２ｃ 配線層
１１２ｄ ＴＶ
１１２ｅ 金属膜
１１５ 冷却プレート
１１５ａ 孔
１１５ｂ 孔
１１５ｃ 孔
１１６ 試料台
１１６ｂ 位置決めピン
１１６ｃ 位置決めピン
１１７ 金属箔
１１８ プローブヘッド
１１８ｃ 位置決めピン
１１９ プローブピン
１２０ プローブカード
１２０ｃ 孔
１２１ 固定ネジ
１２２ プラグ
１２５ 空間領域
１２６ ボンディングワイヤ
１３０ 第１接続部
１３１ ピラー
１３２ 金属膜
１３２ａ Ｎｂ層
１３２ｂ Ｉｎ層
１４０ 第２接続部
１４１ ダミーピラー
１４２ 金属膜
１４２ａ Ｎｂ層
１４２ｂ Ｉｎ層
５００ 量子デバイス
５１１ 量子チップ
５１１ａ 量子チップ本体
５１１ｂ 配線層
５１２ インターポーザ
５１２ａ インターポーザ基板
５１２ｂ 配線層
５１２ｃ 金属膜
５１６ 試料台
５２６ ボンディングワイヤ
５２７ 配線層
５２８ ベース基板
５３０ 接続部
５３１ ピラー
５３２ 金属膜

Claims (10)

  1. インターポーザと、
    量子チップと、
    前記インターポーザと前記量子チップとの間に設けられ、前記インターポーザの配線層と前記量子チップの配線層とを電気的に接続する第１接続部と、
    前記第１接続部が配置されている前記インターポーザの主面に設けられ、冷却プレートと接続された第２接続部と、
    を備えた、量子デバイス。
  2. 前記第２接続部は、前記第１接続部とは電気的に独立して設けられている、
    請求項１に記載の量子デバイス。
  3. 前記第２接続部は、
    前記インターポーザの前記主面に設けられた複数のダミーピラーと、
    前記複数のダミーピラーの表面に設けられ、超電導材料によって構成された金属膜と、
    を備えた、
    請求項２に記載の量子デバイス。
  4. 前記金属膜は、多層構造を有し、少なくとも一層が超電導材料によって構成されている、
    請求項３に記載の量子デバイス。
  5. 前記金属膜は、最上位層がそれ以外の層よりも展延性の高い金属材料によって構成されている、
    請求項３又は４に記載の量子デバイス。
  6. 前記第２接続部は、前記第１接続部とともに、前記量子チップの接地電極に接続されている、
    請求項１に記載の量子デバイス。
  7. 前記第１接続部は、
    前記インターポーザの前記主面に設けられた複数のピラーと、
    前記複数のピラーの表面に設けられ、超電導材料によって構成された金属膜と、
    を備え、
    前記第２接続部は、
    前記インターポーザの前記主面に前記複数のピラーとともに設けられた複数のダミーピラーと、
    前記複数のダミーピラーの表面に、前記複数のピラーの表面から連なるようにして設けられた前記金属膜と、
    を備えた、
    請求項６に記載の量子デバイス。
  8. 前記金属膜は、多層構造を有し、少なくとも一層が超電導材料によって構成されている、
    請求項７に記載の量子デバイス。
  9. 前記金属膜は、最上位層がそれ以外の層よりも展延性の高い金属材料によって構成されている、
    請求項７又は８に記載の量子デバイス。
  10. インターポーザの一方の主面に第１接続部及び第２接続部を設けるステップと、
    量子チップの配線層と前記第１接続部とが接するように、前記インターポーザの一方の主面に前記量子チップを配置するステップと、
    冷却プレートと前記第２接続部とが接するように、前記インターポーザの一方の主面に前記冷却プレートを配置するステップと、
    を備えた、量子デバイスの製造方法。
JP2020106151A 2020-06-19 2020-06-19 量子デバイス及びその製造方法 Pending JP2022002237A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020106151A JP2022002237A (ja) 2020-06-19 2020-06-19 量子デバイス及びその製造方法
US17/349,180 US11871682B2 (en) 2020-06-19 2021-06-16 Quantum device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020106151A JP2022002237A (ja) 2020-06-19 2020-06-19 量子デバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JP2022002237A true JP2022002237A (ja) 2022-01-06

Family

ID=79022331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020106151A Pending JP2022002237A (ja) 2020-06-19 2020-06-19 量子デバイス及びその製造方法

Country Status (2)

Country Link
US (1) US11871682B2 (ja)
JP (1) JP2022002237A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115642141B (zh) * 2022-10-08 2023-11-07 江苏东海半导体股份有限公司 一种igbt模块的封装结构

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126217B2 (en) * 2004-08-07 2006-10-24 Texas Instruments Incorporated Arrangement in semiconductor packages for inhibiting adhesion of lid to substrate while providing compression support
JP2007042719A (ja) * 2005-08-01 2007-02-15 Nec Electronics Corp 半導体装置
US7473102B2 (en) * 2006-03-31 2009-01-06 International Business Machines Corporation Space transforming land grid array interposers
JP5561460B2 (ja) * 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法
US8237252B2 (en) * 2009-07-22 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of embedding thermally conductive layer in interconnect structure for heat dissipation
JP2013501380A (ja) * 2009-08-06 2013-01-10 ラムバス・インコーポレーテッド 高性能メモリ用およびロジック用パッケージ半導体デバイス
JPWO2011074221A1 (ja) * 2009-12-14 2013-04-25 パナソニック株式会社 半導体装置
US8241964B2 (en) * 2010-05-13 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
JP5799541B2 (ja) * 2011-03-25 2015-10-28 株式会社ソシオネクスト 半導体装置及びその製造方法
US20130082365A1 (en) * 2011-10-03 2013-04-04 International Business Machines Corporation Interposer for ESD, EMI, and EMC
US9082633B2 (en) * 2011-10-13 2015-07-14 Xilinx, Inc. Multi-die integrated circuit structure with heat sink
WO2013089780A1 (en) * 2011-12-16 2013-06-20 Intel Corporation Package for a microelectronic die, microelectronic assembly containing same, microelectronic system, and method of reducing die stress in a microelectronic package
US9129929B2 (en) * 2012-04-19 2015-09-08 Sony Corporation Thermal package with heat slug for die stacks
KR20140113029A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지
JP6157998B2 (ja) * 2013-09-03 2017-07-05 ルネサスエレクトロニクス株式会社 半導体装置
US20150115433A1 (en) * 2013-10-25 2015-04-30 Bridge Semiconductor Corporation Semiconducor device and method of manufacturing the same
US9735043B2 (en) * 2013-12-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and process
US9355997B2 (en) * 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
JP2016192444A (ja) * 2015-03-30 2016-11-10 株式会社東芝 半導体装置
EP3364449A4 (en) * 2015-10-15 2019-07-10 Renesas Electronics Corporation SEMICONDUCTOR COMPONENT
JP6764666B2 (ja) * 2016-03-18 2020-10-07 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US10529698B2 (en) * 2017-03-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
WO2018212041A1 (ja) 2017-05-16 2018-11-22 国立研究開発法人産業技術総合研究所 量子ビットデバイス
US10461014B2 (en) * 2017-08-31 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method
US10431534B2 (en) * 2017-12-11 2019-10-01 Nxp Usa, Inc. Package with support structure
KR102086364B1 (ko) * 2018-03-05 2020-03-09 삼성전자주식회사 반도체 패키지
JP7001530B2 (ja) * 2018-04-16 2022-01-19 ルネサスエレクトロニクス株式会社 半導体装置
US10937713B2 (en) * 2018-06-12 2021-03-02 Novatek Microelectronics Corp. Chip on film package
US10651117B2 (en) * 2018-06-22 2020-05-12 Intel Corporation Low-inductance current paths for on-package power distributions and methods of assembling same
US10916488B2 (en) * 2018-06-29 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having thermal conductive pattern surrounding the semiconductor die
US10510713B1 (en) * 2018-10-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and method of manufacturing the same
US10692795B2 (en) * 2018-11-13 2020-06-23 International Business Machines Corporation Flip chip assembly of quantum computing devices
US11165010B2 (en) * 2019-02-11 2021-11-02 International Business Machines Corporation Cold-welded flip chip interconnect structure
US11164819B2 (en) * 2019-05-30 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US20220069532A1 (en) * 2020-09-01 2022-03-03 Intel Corporation Electronic socket pin for self-retention to a conductive interposer
US11817324B2 (en) * 2021-05-13 2023-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Info packages including thermal dissipation blocks
US20220384306A1 (en) * 2021-05-26 2022-12-01 Intel Corporation Thermal interface structure for integrated circuit device assemblies

Also Published As

Publication number Publication date
US20210399193A1 (en) 2021-12-23
US11871682B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
US10672750B2 (en) Semiconductor device
US9847319B2 (en) Solid state drive package and data storage system including the same
TWI713174B (zh) 包含散熱器的半導體封裝及其製造方法
US8474126B2 (en) Manufacturing method of semiconductor device
JPS6355213B2 (ja)
US10763242B2 (en) Semiconductor package and method of manufacturing the same
KR100887475B1 (ko) 반도체 패키지 및 그 제조방법
JP2001250836A (ja) 半導体装置およびその製造方法
JP2022002237A (ja) 量子デバイス及びその製造方法
JP4293563B2 (ja) 半導体装置及び半導体パッケージ
US11798895B2 (en) Quantum device including shield part and method of manufacturing the same
US9806015B1 (en) Semiconductor packages including through mold ball connectors on elevated pads and methods of manufacturing the same
JP4538473B2 (ja) 半導体装置
KR100915761B1 (ko) 반도체 장치 및 그 제조 방법
WO2021245948A1 (ja) 量子デバイス
JP2022002238A (ja) 量子デバイス及びその製造方法
JP7456304B2 (ja) 量子デバイス
US20210399195A1 (en) Quantum device
US20210408358A1 (en) Quantum device and method of manufacturing the same
US20240136274A1 (en) Quantum device
JP2005302873A (ja) 半導体装置、電子機器および半導体装置の製造方法
US20210398893A1 (en) Quantum device
US20220037258A1 (en) Semiconductor devices with thermal buffer structures
JP7102699B2 (ja) 貫通電極基板及びその製造方法
JPH03203361A (ja) マルチチップ半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240422