KR100915761B1 - 반도체 장치 및 그 제조 방법 - Google Patents
반도체 장치 및 그 제조 방법Info
- Publication number
- KR100915761B1 KR100915761B1 KR1020070075582A KR20070075582A KR100915761B1 KR 100915761 B1 KR100915761 B1 KR 100915761B1 KR 1020070075582 A KR1020070075582 A KR 1020070075582A KR 20070075582 A KR20070075582 A KR 20070075582A KR 100915761 B1 KR100915761 B1 KR 100915761B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- relocation
- layer
- conductive layer
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (24)
- 적어도 하나의 전극 패드를 포함하는 기판과,상기 기판 상에서 일단이 상기 전극 패드와 전기적으로 연결되며, 타단은 솔더 범프 영역으로 연장되어 있는 재배치 도전층과,상기 재배치 도전층의 타단 상에 형성되는 하부 금속층과,상기 하부 금속층 상에 형성되는 솔더 범프와,상기 솔더 범프와 접촉하는 외부 회로 기판과,상기 기판과 외부 회로 기판 사이에 형성된 밀봉 부재를 포함하며,상기 기판과 재배치 도전층은 적어도 부분적으로 비접촉하는 것을 특징으로 하는반도체 장치.
- 제1항에 있어서, 상기 기판과 재배치 도전층 사이에는 진공 캐비티가 형성되어 있는 반도체 장치.
- 제1항에 있어서, 상기 기판과 재배치 도전층 사이에는 공기층이 형성되어 있는 반도체 장치.
- 제1항에 있어서, 상기 재배치 도전층의 상면은 외부에 노출되어 있는 반도체 장치.
- 삭제
- 삭제
- 제1항에 있어서, 상기 밀봉 부재는 에폭시 또는 금속인 것을 특징으로 하는 반도체 장치.
- 제7항에 있어서, 상기 기판과 외부 회로 기판 사이의 공간은 외부에 대하여 밀폐되어 있는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 재배치 도전층의 타단 하부의 기판 상에는 재배치 패드가 형성되어 있는 반도체 장치.
- 제9항에 있어서, 상기 재배치 도전층은 전극 패드와 재배치 패드를 전기적으로 연결하는 도전성 금속 배선인 것을 특징으로 하는 반도체 장치.
- 제9항에 있어서, 상기 재배치 도전층은 전극 패드와 재배치 패드를 전기적으로 연결하는 도전성 와이어인 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 솔더 범프의 하부 측방향으로 솔더의 과도한 흐름을 방지하는 솔더 마스크가 형성되어 있는 것을 특징으로 하는 반도체 장치.
- 적어도 하나의 전극 패드를 포함하는 기판을 준비하고,상기 기판 상에 상기 전극 패드와 부분적으로 접촉하는 희생층을 형성하고,상기 전극 패드의 일부분 및 상기 희생층 상면에 재배치 도전층을 형성하고,상기 희생층을 제거하는 것을 특징으로 하는반도체 장치 제조 방법.
- 제13항에 있어서, 상기 희생층은 산화막인 것을 특징으로 하는 반도체 장치 제조 방법.
- 제14항에 있어서, 상기 산화막은 선택적 식각 용액으로 제거하는 반도체 장치 제조 방법.
- 제13항에 있어서, 상기 희생층은 금속막인 것을 특징으로 하는 반도체 장치 제조 방법.
- 제16항에 있어서, 상기 금속막은 열처리를 통하여 상기 기판으로 확산되어 제거되는 반도체 장치 제조 방법.
- 제13항에 있어서, 상기 재배치 도전층의 일단에 하부 금속층을 형성하는 단계와, 상기 하부 금속층 상부에 솔더 범프를 형성하는 단계를 더 포함하는반도체 장치 제조 방법.
- 제18항에 있어서, 상기 솔더 범프를 외부 회로 기판에 접촉시키는 단계와,상기 기판과 외부 회로 기판 사이에 밀봉 부재를 형성하는 단계를 더 포함하는 반도체 장치 제조 방법.
- 제13항에 있어서, 상기 희생층은 재배치 도전층에 대해서 선택적 식각이 가능한 금속막인 것을 특징으로 하는 반도체 장치 제조 방법.
- 제13항에 있어서, 상기 희생층은 폴리머인 것을 특징으로 하는 반도체 장치 제조 방법.
- 적어도 하나의 전극 패드를 포함하는 기판을 준비하고,상기 기판 상에 상기 전극 패드와 이격되어 배치되는 적어도 하나의 재배치 패드를 형성하고,상기 전극 패드의 일부분 및 상기 재배치 패드를 연결하며 상기 기판 표면과 적어도 부분적으로 비접촉하도록 재배치 도전층을 형성하는 것을 특징으로 하는반도체 장치 제조 방법.
- 제22항에 있어서, 상기 재배치 도전층의 형성 단계는 도전성 띠가 일면에 부착된 필름을 상기 기판 위에 배치하고, 상기 도전성 띠의 양단을 각각 전극 패드 및 재배치 패드에 전기적으로 연결시키고, 상기 필름을 제거하는 것을 특징으로 하는 반도체 장치 제조 방법.
- 제22항에 있어서, 상기 재배치 도전층의 형성 단계는 도전성 와이어를 기판 표면에 적어도 부분적으로 비접촉하면서 상기 전극 패드와 재배치 패드에 각각 전기적으로 연결하는 것을 특징으로 하는 반도체 장치 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070075582A KR100915761B1 (ko) | 2007-07-27 | 2007-07-27 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070075582A KR100915761B1 (ko) | 2007-07-27 | 2007-07-27 | 반도체 장치 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090011713A KR20090011713A (ko) | 2009-02-02 |
KR100915761B1 true KR100915761B1 (ko) | 2009-09-04 |
Family
ID=40682807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070075582A KR100915761B1 (ko) | 2007-07-27 | 2007-07-27 | 반도체 장치 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100915761B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10014267B2 (en) | 2015-06-12 | 2018-07-03 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101085475B1 (ko) | 2009-12-21 | 2011-11-21 | 삼성전기주식회사 | 태양전지모듈 및 그 제조방법 |
KR101104211B1 (ko) * | 2010-01-28 | 2012-01-10 | 삼성전기주식회사 | 태양전지모듈 제조방법 |
KR102347961B1 (ko) * | 2016-10-28 | 2022-01-06 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010061798A (ko) * | 1999-12-29 | 2001-07-07 | 박종섭 | 웨이퍼 레벨 패키지 |
US6806570B1 (en) * | 2002-10-24 | 2004-10-19 | Megic Corporation | Thermal compliant semiconductor chip wiring structure for chip scale packaging |
JP2006278417A (ja) * | 2005-03-28 | 2006-10-12 | Fujikura Ltd | 半導体装置及び半導体装置の製造方法 |
-
2007
- 2007-07-27 KR KR1020070075582A patent/KR100915761B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010061798A (ko) * | 1999-12-29 | 2001-07-07 | 박종섭 | 웨이퍼 레벨 패키지 |
US6806570B1 (en) * | 2002-10-24 | 2004-10-19 | Megic Corporation | Thermal compliant semiconductor chip wiring structure for chip scale packaging |
JP2006278417A (ja) * | 2005-03-28 | 2006-10-12 | Fujikura Ltd | 半導体装置及び半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10014267B2 (en) | 2015-06-12 | 2018-07-03 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20090011713A (ko) | 2009-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100604049B1 (ko) | 반도체 칩 패키지 및 그 제조방법 | |
KR100884238B1 (ko) | 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법 | |
US7663250B2 (en) | Wafer level package and manufacturing method thereof | |
US8063487B2 (en) | Manufacturing method of semiconductor apparatus and semiconductor apparatus | |
KR101158174B1 (ko) | 전기이동 캡 및 도금된 솔더를 갖는 구리 다이 범프들 | |
US20090121323A1 (en) | Semiconductor device and method of fabricating the same | |
EP3389089A1 (en) | Semiconductor device | |
KR100887475B1 (ko) | 반도체 패키지 및 그 제조방법 | |
US9548283B2 (en) | Package redistribution layer structure and method of forming same | |
KR20160064965A (ko) | 반도체 디바이스 및 그 제조 방법 | |
US7498199B2 (en) | Method for fabricating semiconductor package | |
KR20090126762A (ko) | 반도체칩이 실장된 인쇄회로기판 및 그 제조방법 | |
US6166444A (en) | Cascade-type chip module | |
US20190214358A1 (en) | Semiconductor device, semiconductor package including semiconductor device, and method of manufacturing semiconductor device | |
KR100915761B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US10002814B2 (en) | Apparatuses and methods to enhance passivation and ILD reliability | |
US20090215259A1 (en) | Semiconductor package and method of manufacturing the same | |
KR20230063426A (ko) | 반도체 패키지 및 그 제조방법 | |
US20060281223A1 (en) | Packaging method and package using the same | |
US20090115036A1 (en) | Semiconductor chip package having metal bump and method of fabricating same | |
US20220320043A1 (en) | Semiconductor package and method of fabricating the same | |
US20060197191A1 (en) | Chip structure and wafer structure | |
KR101013548B1 (ko) | 스택 패키지 | |
JP2003007908A (ja) | ウェハーレベルチップスケールパッケージ及びその製造方法 | |
US8603911B2 (en) | Semiconductor device and fabrication method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120816 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160212 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160825 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180627 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 11 |