JP2006278417A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2006278417A
JP2006278417A JP2005091217A JP2005091217A JP2006278417A JP 2006278417 A JP2006278417 A JP 2006278417A JP 2005091217 A JP2005091217 A JP 2005091217A JP 2005091217 A JP2005091217 A JP 2005091217A JP 2006278417 A JP2006278417 A JP 2006278417A
Authority
JP
Japan
Prior art keywords
layer
metal wiring
metal
wiring layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005091217A
Other languages
English (en)
Inventor
Yoshio Nasu
嘉夫 奈須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2005091217A priority Critical patent/JP2006278417A/ja
Publication of JP2006278417A publication Critical patent/JP2006278417A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】熱膨張差に起因する応力歪みを樹脂ポストにおいて効果的に吸収・緩和させることができるとともに、高密度な配線設計が可能な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】電極9を有する半導体基板1上の所定位置に形成された突起状の樹脂ポスト3と、前記樹脂ポスト3上に形成され一端部が前記電極9に電気的に接続された金属配線層4と、前記金属配線層4上に形成され前記樹脂ポスト3の頂部に整合する領域に前記金属配線層4を露出する開口部5bを備えた絶縁性の封止層6と、前記開口部の金属配線層上に形成された金属パッド7と、前記金属パッド7上に載置されたはんだバンプ8とを備えてなる半導体装置。
【選択図】図1

Description

本発明は、半導体装置及び半導体装置の製造方法に関し、特に、金属配線層を従来よりも薄くすることができ、熱膨張差に起因する応力歪みを樹脂ポストにおいて効果的に吸収・緩和させることができるとともに、高密度な配線設計が可能な半導体装置及び半導体装置の製造方法に関するものである。
従来、電子機器の小型化、軽量化のために、例えば、プリント回路、多層基板、チップサイズ・パッケージ(CSP)を構成する上で、電極が形成された半導体基板上に絶縁層と金属配線層からなる金属パッドとを順次形成し、金属パッド上にボール状のはんだバンプを形成した配線基板が用いられている。この種の配線基板において、絶縁層上に形成された樹脂製突部と、再配線層とはんだバンプとに接続され樹脂製突部の頂部を含む領域を被覆する導電層とを有するポストを有する技術が提案されている(例えば、特許文献1参照)。
図10は、従来の半導体装置の一例を説明するための断面図である。
図10に示すように、電極109が形成されている基板101(あるいはウエハ)の表面には、電極109を露出する開口部を有する絶縁層102が設けられ、絶縁層102上には樹脂ポスト103が設けられている。また、絶縁層102上および樹脂ポスト103上には金属配線層104が設けられ、金属配線層104上には配線コンタクト領域に対応する金属パッド105を露出した状態で封止樹脂層106が形成されている。そして、金属パッド105の上にボール状のはんだバンプ107が形成されている。
図10に示す半導体装置に接続されるデバイスの基板は、殆どの場合、半導体装置と材質的に相違するので、温度変化のある環境に曝されると、熱膨張差に起因する応力が両者を結ぶはんだバンプ107に加わり、同時に金属パッド105を介して樹脂ポスト103へと伝わる。樹脂ポスト103へ伝わった応力は、樹脂ポスト103が変形することで、吸収・緩和される。
しかしながら、従来の半導体装置では、金属配線層104の厚さが10μm程度と厚いため、デバイス側からの熱膨張差に起因する応力が、金属配線層104に集中して樹脂ポスト103まで伝わりにくく、樹脂ポスト103による応力緩和機能が十分に発揮されなかった。また、半導体装置側からの熱膨張差に起因する応力は、樹脂ポスト103を介して金属配線層104に伝わるが、金属配線層104によって樹脂ポスト103の自由な変形が妨げられるため、樹脂ポスト103による応力緩和機能が十分に発揮されなかった。
このため、従来の半導体装置では、半導体チップ側あるいはデバイス側からの熱応力歪みにより、金属配線層104や金属パッド105、はんだバンプ107での応力歪みが大きくなり、剥離・破損の畏れがあった。
また、従来の半導体装置では、金属配線層104が厚いため、エッチングによる高精度な加工が困難であり、配線幅や配線間隔を狭くすることができず、高密度な配線設計が難しいことが問題となっていた。
この問題を解決するために、金属配線層104を薄くすることが考えられるが、金属配線層104を薄くすると、はんだ成分が浸入してしまうため薄くできなかった。
特開2003−124389号公報
本発明は、上記事情に基づいてなされたものであって、熱膨張差に起因する応力歪みを樹脂ポストにおいて効果的に吸収・緩和させることができるとともに、高密度な配線設計が可能な半導体装置及び半導体装置の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明の半導体装置は、電極を有する半導体基板上の所定位置に設けられた平坦な頂部を備える突起状の樹脂ポストと、前記樹脂ポスト上に設けられ、一端部が前記電極に電気的に接続された金属配線層と、前記金属配線層上に設けられ、前記樹脂ポストの頂部に前記金属配線層を露出する開口部を備えた絶縁性の封止層と、前記開口部内に設けられた金属パッドと、前記金属パッド上に載置されたはんだバンプとを備えてなることを特徴とする。
また、上記の半導体装置においては、金属配線層が、70〜600nmの範囲の厚さであるものとすることができる。
また、上記の半導体装置においては、金属パッドが、3〜20μmの範囲の厚さであるものとすることができる。
上記の目的を達成するために、本発明の半導体装置の製造方法は、電極を有する半導体基板上に絶縁性の樹脂層を形成する樹脂層形成工程と、前記樹脂層を選択除去して平坦な頂部を備える突起状の樹脂ポストを形成する樹脂ポスト形成工程と、前記樹脂ポスト上に一端部が前記電極に電気的に接続された金属配線層を形成する金属配線層形成工程と、前記金属配線層上に絶縁層を形成し、前記絶縁層を選択除去して前記樹脂ポストの頂部に前記金属配線層を露出する開口部を形成することにより絶縁性の封止層を形成する封止層形成工程と、前記開口部内に金属パッドを形成する金属パッド形成工程と、前記金属パッド上にはんだバンプを形成するはんだバンプ形成工程とを備えてなることを特徴とする。
また、上記の半導体装置の製造方法においては、金属配線層を、70〜600nmの範囲の厚さに形成することができる。
また、上記の半導体装置の製造方法においては、金属パッドを、3〜20μmの範囲の厚さに形成することができる。
本発明の半導体装置は、金属配線層を露出する開口部内に設けられた金属パッドを備えたものであるので、金属パッドによりはんだ成分の浸入を防ぐことができ、金属配線層を薄くすることができる。よって、樹脂ポストの応力緩和機能が金属配線層に妨げられることを防ぐことができ、熱膨張差に起因する応力歪みを樹脂ポストにおいて十分に吸収・緩和させることができる。さらに、金属配線層を薄くすることができるため、金属配線層をエッチングによって容易に高精度に加工できるものとなり、配線幅や配線間隔の狭い高密度な配線を有する半導体装置を実現できる。また、本発明の半導体装置の製造方法によれば、本発明の半導体装置を提供することができる。
以下、図1ないし図10を参照して、本発明の実施形態を詳細に説明する。
図1は、本発明の第1実施形態の半導体装置を説明するための断面図である。
図1に示すように、半導体基板1上には電極9が設けられ、半導体基板1の電極9を除く表面全面には絶縁樹脂層2が設けられている。絶縁樹脂層2上の所定位置には、平坦な頂部を備える略円錐台状とされた突起状の樹脂ポスト3が設けられている。樹脂ポスト3上には、一端部が電極9に電気的に接続された金属配線層4が設けられている。金属配線層4上には絶縁性の封止層6が設けられ、封止層6の樹脂ポスト3の頂部に整合する領域には、金属配線層4を露出する開口部5が備えられている。開口部5内には、金属パッド7が設けられ、金属パッド7上には、はんだバンプ8が載置されている。
電極9は、半導体基板1上に形成されたIC等の集積回路に電気的に接続される電極であり、例えば、アルミニウム、銅、クロム、チタン、金等の導電性を有する金属により構成されている。
絶縁樹脂層2は、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等により構成され、その厚みは、5〜50μm程度である。
樹脂ポスト3は、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等、感光性を有する絶縁性樹脂により構成されている。樹脂ポスト3の高さは25μm〜100μm程度、その上面の直径は290μm〜310μm程度、その底面の直径は300μm〜320μm程度である。
金属配線層4は、下地の絶縁樹脂層2や樹脂ポスト3との密着性を確保するための密着層10と、メッキ工程により金属パッド7を形成する際に給電に使用する給電層11とからなるものとされている。密着層10には、例えば、クロム、チタン、チタン・タングステン合金、ニッケルなどの金属が用いられ、給電層11には、例えば、銅、ニッケル、クロム、アルミニウム、チタン、チタン−タングステン合金、金などの金属が用いられる。
密着層10は、下層の絶縁樹脂層2と上層の金属配線層4との密着性を確保するとともに、金属配線層4が絶縁樹脂層2に侵入拡散するのを防ぐものである。金属配線層4が絶縁樹脂層2に侵入拡散すると、密着性が著しく損なわれる。
密着層10の厚みは、20〜400nmとするのが望ましく、密着層10の厚みが、20nm未満であると、金属配線層4が絶縁樹脂層2に侵入拡散する虞が生じる。また、密着層10の厚みが、400nmを越えると、密着層10のパターニングをする手間がかかるため好ましくない。
また、給電層11は、メッキ法により金属パッド7を形成する場合の成長元となる。給電層11の厚みは、50〜200nmとするのが望ましい。給電層11の厚みが、50nm未満であると、金属パッド7を形成する際に、空隙のない緻密なめっき金属が成長されない虞が生じる。また、給電層11の厚みが、200nmを越えると、給電層11のパターニングをする手間がかかるため好ましくない。
密着層10と給電層11とを合わせた金属配線層4の厚みは、70〜600nmの範囲とするのが好ましく、さらに好ましくは200〜350nmの範囲とされる。金属配線層4の厚みを10nm未満とすると、電気信号伝達に支障を来たす虞が生じるため望ましくない。また、金属配線層4の厚みが500nmを超えると、樹脂ポスト3の応力緩和機能が金属配線層4に妨げられ、熱膨張差に起因する応力歪みを樹脂ポスト3において十分に吸収・緩和させることができなくなる虞が生じる。
また、金属パッド7は、給電層11と同じ材質とすることが望ましく、例えば、銅、ニッケル、クロム、アルミニウム、チタン、金などの金属が用いられる。金属パッド7を給電層11と同じ材質とすることで、金属パッド7と給電層11との間に界面のない原子レベルでの連続体となる金属メッキを成長させることができ、剥がれにくく強固な金属パッドを形成することができる。
また、金属パッド7の厚みは、3〜20μmとすることが望ましい。金属パッド7には、リフロー工程によって溶解したはんだボールが固着してなるはんだバンプ8が接続されている。金属パッド7とはんだバンプ8との接続界面には、はんだ成分と金属パッド7を構成する金属とからなる合金層が形成されている。合金層は、リフロー工程中に、はんだ成分が金属パッド7中に浸入して形成される。金属パッド7の厚みが3μm未満であると、金属パッド7の全てがはんだ成分に侵食されて合金層とされ、金属配線層4中にもはんだ成分が浸入し、金属配線層4と絶縁樹脂層2との密着性が低下する虞が生じるため好ましくない。また、金属パッド7の厚みが20μmを超えると、封止層6の厚みが厚くなり、小型化、軽量化する上で好ましくない。
はんだバンプ8は、ボイドの数が極めて少ない高密度のハンダボールにより構成され、単位体積当たりのボイドの数は1×10−7〜2×10−7個/μm程度であり、これは、1個のはんだバンプ8が1〜2個のボイドを有することを意味する。はんだバンプ8は、共晶はんだ、鉛を含まない高温はんだ等を用いることができる。
封止層6は、電極9、絶縁樹脂層2、金属配線層4を保護するためのものであり、例えば、絶縁樹脂層2と同様の材質により構成され、その厚みは、5μm〜50μm程度である。
図1に示す半導体装置は、例えば、以下に示す製造方法で製造することができる。
まず、半導体基板1上に、真空蒸着法やスパッタ法等により導電性を有する金属膜を成膜し、この金属膜をパターニングすることにより、半導体基板1上の所定位置に電極9を形成する。
次いで、スピンコート法、キャスティング法、ディスペンス法等により、電極9を除く半導体基板1の全面にポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等の絶縁性の液状樹脂を塗布し、その後、この塗布樹脂層を露光して硬化させ、図2に示すように、電極9部分に開口2aを有する絶縁樹脂層2を形成する。この絶縁樹脂層2は、スクリーン印刷法によっても形成することができる。また、ポリイミド系樹脂シート等の樹脂シートを貼り付けることによっても形成することができる。
次いで、スピンコート法、キャスティング法、ディスペンス法等により、電極9及び絶縁樹脂層2の全面に感光性の液状樹脂を塗布・乾燥して樹脂層を形成(樹脂層形成工程)し、この樹脂層をフォトリソグラフィ技術を用いてパターニングし、図3に示すように、平坦な頂部を備える円錐台状の樹脂ポスト3を形成(樹脂ポスト形成工程)する。
次いで、図4に示すように、電極9、絶縁樹脂層2及び樹脂ポスト3が形成された半導体基板1上に、真空蒸着法やスパッタ法等により密着層10と給電層11とを形成する。次いで、給電層11上にスピンコート法、キャスティング法、ディスペンス法等により感光性の液状樹脂を塗布・乾燥してレジスト12を形成し、図5に示すように、レジスト12を選択除去する。レジスト層12は、0.5〜1μm程度の厚さとされ、エッチング液に対する耐性を持つ必要がある。続いて、レジスト層12をマスクとしてスプレー方式や浸漬方式によるエッチング加工により密着層10と給電層11とを除去し、図6に示すように、密着層10と給電層11とからなり、樹脂ポスト3上に一端部が電極9に電気的に接続された金属配線層4を形成(金属配線層形成工程)する。
なお、本発明において、給電層11と密着層10とを除去するには、エッチング液を用いるエッチングによる外に、プラズマを用いる乾式エッチング法も利用できる。
次いで、図7に示すように、レジスト材に適した除去方法を用いてレジスト層12を除去する。その後、金属配線層4上にスピンコート法、キャスティング法、ディスペンス法等により感光性の液状樹脂を塗布・乾燥して絶縁層を形成し、フォトリソグラフィー技術を用いて絶縁層を選択除去し、図8に示すように、樹脂ポスト3の頂部に整合する領域に金属配線層4を露出する開口部5を形成することにより絶縁性の封止層6を形成(封止層形成工程)する。
次いで、図9に示すように、電解メッキ法、無電解メッキ法のいずれかの方法により、開口部5内に露出されている金属配線層4上に金属パッド7を形成(金属パッド形成工程)する。
次いで、金属パッド7上に、はんだボール搭載法、電解はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等によりはんだボールを形成する。その後、リフロー炉を用いてはんだボールを溶融させ、金属パッド7上に、はんだバンプ8を形成(はんだバンプ搭載工程)する。
本実施形態の半導体装置によれば、金属配線層4を露出する開口部5内に設けられた金属パッド7を備えたものであるので、樹脂ポスト3の周辺における金属配線層4は、従来に比べて薄くできる。
例えば、金属パッド7を設けずに金属配線層4を薄くすると、金属配線層4がリフロー工程によってはんだ成分に侵食されて、はんだ成分と金属配線層4を構成する金属とからなる合金層とされ、金属配線層4と絶縁樹脂層2との密着性が低下する不都合が生じる。
これに対し、本実施形態の半導体装置では、金属パッド7によって金属配線層4がはんだ成分に侵食されることを防止できるので、金属配線層4と絶縁樹脂層2との密着性に支障をきたすことはない。
このように本実施形態の半導体装置によれば、金属配線層4を薄くすることができ、樹脂ポスト3の応力緩和機能が金属配線層4に妨げられることを防ぐことができる。このため、熱膨張差に起因する応力歪みがはんだバンプ8に加わった場合、熱膨張差に起因する応力歪みを樹脂ポスト3において効果的に吸収・緩和させることができる。
さらに、金属配線層4を薄くすることができるため、金属配線層4をエッチングによって容易に高精度に加工できるものとなり、配線幅や配線間隔の狭い高密度な配線を有する半導体装置を実現できる。
また、本実施形態の半導体装置においては、金属配線層4を70〜600nmの範囲の厚さとすることで、電気信号伝達に支障を来たすことなく、なおかつ、熱膨張差に起因する応力歪みを樹脂ポスト3において十分に吸収・緩和させることができるより一層優れたものとなる。
さらに、本実施形態の半導体装置において、金属パッド7を3〜20μmの範囲の厚さとすることで、金属配線層4中にはんだ成分が浸入し、金属配線層4と絶縁樹脂層2との密着性が低下する不都合をより効果的に防止できるとともに、小型化、軽量化する上で好ましいものとなる。
また、本実施形態の半導体装置の製造方法によれば、本実施形態の半導体装置を容易に製造することができる。
本発明の半導体装置とその製造方法は、半導体基板上に表示デバイスやセンサデバイスが搭載されるプリント配線基板などの回路基板や半導体基板およびその製造に適用することができる。
図1は、本発明の第1実施形態の半導体装置を説明するための断面図である。 図2は、本発明の第1実施形態の半導体装置の製造方法を説明するための断面図である。 前図に続く製造工程を示す断面図である。 前図に続く製造工程を示す断面図である。 前図に続く製造工程を示す断面図である。 前図に続く製造工程を示す断面図である。 前図に続く製造工程を示す断面図である。 前図に続く製造工程を示す断面図である。 前図に続く製造工程を示す断面図である。 図10は、従来の半導体装置の一例を説明するための断面図である。
符号の説明
1・・・半導体基板
2・・・絶縁樹脂層
2a・・・開口部
3・・・樹脂ポスト
4・・・金属配線層
5・・・開口部
6・・・封止層
7・・・金属パッド
8・・・はんだバンプ
9・・・電極
10・・・密着層
11・・・給電層
12・・・レジスト層

Claims (6)

  1. 電極を有する半導体基板上の所定位置に設けられた平坦な頂部を備える突起状の樹脂ポストと、
    前記樹脂ポスト上に設けられ、一端部が前記電極に電気的に接続された金属配線層と、
    前記金属配線層上に設けられ、前記樹脂ポストの頂部に前記金属配線層を露出する開口部を備えた絶縁性の封止層と、
    前記開口部内に設けられた金属パッドと、
    前記金属パッド上に載置されたはんだバンプとを備えてなることを特徴とする半導体装置。
  2. 前記金属配線層が、70〜600nmの範囲の厚さであることを特徴とする請求項1に記載の半導体装置。
  3. 前記金属パッドが、3〜20μmの範囲の厚さであることを特徴とする請求項1または請求項2に記載の半導体装置。
  4. 電極を有する半導体基板上に絶縁性の樹脂層を形成する樹脂層形成工程と、
    前記樹脂層を選択除去して平坦な頂部を備える突起状の樹脂ポストを形成する樹脂ポスト形成工程と、
    前記樹脂ポスト上に一端部が前記電極に電気的に接続された金属配線層を形成する金属配線層形成工程と、
    前記金属配線層上に絶縁層を形成し、前記絶縁層を選択除去して前記樹脂ポストの頂部に前記金属配線層を露出する開口部を形成することにより絶縁性の封止層を形成する封止層形成工程と、
    前記開口部内に金属パッドを形成する金属パッド形成工程と、
    前記金属パッド上にはんだバンプを形成するはんだバンプ形成工程とを備えてなることを特徴とする半導体装置の製造方法。
  5. 前記金属配線層を、70〜600nmの範囲の厚さに形成することを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 前記金属パッドを、3〜20μmの範囲の厚さに形成することを特徴とする、請求項4または請求項5に記載の半導体装置の製造方法。
JP2005091217A 2005-03-28 2005-03-28 半導体装置及び半導体装置の製造方法 Withdrawn JP2006278417A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005091217A JP2006278417A (ja) 2005-03-28 2005-03-28 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005091217A JP2006278417A (ja) 2005-03-28 2005-03-28 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006278417A true JP2006278417A (ja) 2006-10-12

Family

ID=37212905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005091217A Withdrawn JP2006278417A (ja) 2005-03-28 2005-03-28 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006278417A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123546A (ja) * 2005-10-28 2007-05-17 Matsushita Electric Ind Co Ltd 半導体装置
KR100915761B1 (ko) * 2007-07-27 2009-09-04 주식회사 네패스 반도체 장치 및 그 제조 방법
WO2010111081A1 (en) * 2009-03-27 2010-09-30 Globalfoundries Inc. Interconnect structure for a semiconductor device with a resilient stress absorber and related method of manufacture
JP2011159869A (ja) * 2010-02-02 2011-08-18 Nec Corp 半導体装置の積層構造体とその製造方法
CN108461408A (zh) * 2017-02-22 2018-08-28 住友电工光电子器件创新株式会社 形成安装在基板上的半导体器件的方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123546A (ja) * 2005-10-28 2007-05-17 Matsushita Electric Ind Co Ltd 半導体装置
JP4639138B2 (ja) * 2005-10-28 2011-02-23 パナソニック株式会社 半導体装置
KR100915761B1 (ko) * 2007-07-27 2009-09-04 주식회사 네패스 반도체 장치 및 그 제조 방법
WO2010111081A1 (en) * 2009-03-27 2010-09-30 Globalfoundries Inc. Interconnect structure for a semiconductor device with a resilient stress absorber and related method of manufacture
US7932613B2 (en) 2009-03-27 2011-04-26 Globalfoundries Inc. Interconnect structure for a semiconductor device
US8513109B2 (en) 2009-03-27 2013-08-20 GlobalFoundries, Inc. Method of manufacturing an interconnect structure for a semiconductor device
JP2011159869A (ja) * 2010-02-02 2011-08-18 Nec Corp 半導体装置の積層構造体とその製造方法
CN108461408A (zh) * 2017-02-22 2018-08-28 住友电工光电子器件创新株式会社 形成安装在基板上的半导体器件的方法
CN108461408B (zh) * 2017-02-22 2024-03-26 住友电工光电子器件创新株式会社 形成安装在基板上的半导体器件的方法

Similar Documents

Publication Publication Date Title
US7294929B2 (en) Solder ball pad structure
KR100216642B1 (ko) 반도체장치 및 그 제조방법
TW200832641A (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
JP2008193064A (ja) ダイ収容スルーホールを備えたウエハレベルパッケージおよびその方法
TW201630130A (zh) 封裝結構及其製法
JP2003124393A (ja) 半導体装置およびその製造方法
KR20080072542A (ko) 반도체 패키지 기판
JP4313520B2 (ja) 半導体パッケージ
KR19990072810A (ko) 반도체소자실장용배선기판의제조방법및반도체장치
JP2006278417A (ja) 半導体装置及び半導体装置の製造方法
JP4458029B2 (ja) 半導体装置の製造方法
WO2005093816A1 (en) Semiconductor device for radio frequency applications and method for making the same
JP2003007906A (ja) チップスケールパッケージ及びその製造方法
JP2006303036A (ja) 半導体装置
JP3424164B2 (ja) 半導体装置の製造方法
JP3972211B2 (ja) 半導体装置及びその製造方法
JP2000150557A (ja) 半導体装置およびその製造方法
JP2005183868A (ja) 半導体装置およびその実装構造
JP2009135345A (ja) 半導体装置及びその製造方法
JP2005268442A (ja) 半導体装置およびその製造方法
KR100343454B1 (ko) 웨이퍼 레벨 패키지
JP4741201B2 (ja) 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法
JP2004072043A (ja) 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法
JP2004172163A (ja) 半導体装置及びその製造方法
JP7470748B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603