JP2011159869A - 半導体装置の積層構造体とその製造方法 - Google Patents

Abstract

【課題】継ぎ目無し貫通配線を有する三次元集積回路装置構造となる半導体装置の積層構造と、その製造方法を提供する。
【解決手段】半導体素子とこれに接続する配線群とを有してなる半導体基板１１と、半導体基板１１の厚さ方向に貫いて設けられた貫通電極６と、半導体基板１１の表裏面のうちの一方の側に設けられた凹部と、凹部内に設けられて貫通電極６に電気的に接続する再配置配線７とを備え、貫通電極６と再配置配線７とのうちの一方を配線群のうちの少なくとも一部の配線に接続してなる半導体装置が、上下に複数積層されてなる半導体装置の積層構造体２０である。第２半導体装置１Ｂの貫通電極６と、第１半導体装置１Ａの再配置配線７とが連続して形成されている。第２半導体装置１Ｂの貫通電極６と第２半導体装置１Ａの貫通電極６とが、平面視した状態で異なる位置に形成されている。
【選択図】図６

Description

本発明は、三次元集積回路装置に係るもので、上下の回路基板の電気的接続を、バンプや接合用電極ではなく、貫通孔へのボトムアップめっきによる金属充填で行うようにした、半導体装置の積層構造体とその製造方法に関する。

従来、半導体集積回路においては、半導体素子の微細加工技術により、１チップあたりの集積度を向上させてきた。しかし、素子の微細化による消費電力増加や、多機能化によるチップ面積増大に伴い、微細加工技術だけでは、半導体集積回路の性能向上が困難になってきている。また、製造コストや設備投資額も高騰している。

このような背景のもとに、近年では微細加工技術によらない半導体集積化技術として、三次元集積化技術が注目されている。三次元集積化技術は、種々の半導体集積回路基板（半導体装置）を厚さ方向（縦方向）に積層し、各層の回路間を配線で電気的に接続する集積化技術である。また、この技術を用いた集積回路は、三次元集積回路と呼ばれている。三次元集積回路は、集積回路の「小型化」、「高速化」、「高集積化（高密度化）」、「高並列化」、「低消費電力化」が可能になるのに加え、異なる基板材料やプロセスで製造された素子を集積できるため、従来のSystem on Chip（以下、ＳｏＣと記す）技術より、「低コスト」かつ「多機能」なチップの実現も可能になる。

チップや基板を積層する技術としては、基板に貫通電極（Through Silicon Via(TSV)やDie Side Via(DSV)）と接合用電極を形成して各基板を相互に接続しつつ多層化できる積層方法が提案されている（例えば、特許文献１、２参照）。
この積層方法によって得られる構造の特徴は、（１）あらかじめ貫通電極を形成した基板両端に、接合用電極を設け、基板間の接合用電極同士を接合して各基板の回路を相互に接続している点と、（２）基板間の隙間にアンダーフィル材料を充填し、積層体の強度補強と外部環境からの保護とを行っている点である。

また、接合用電極を用いず、平坦な半導体基板表面に露出した金属（Ｃｕ）配線と絶縁膜を活性化させ、直接接合して、チップ同士の接合とチップ間の導通を一括で確保する手法も提案されている（例えば、特許文献３、４参照）。

特開平１１−２６１００1号公報 特開２００１−３２６３２６号公報 特開２０００−２９９３７９号公報 特開２００２−２６１２３号公報

しかしながら、前記特許文献１、２に記載された三次元集積回路装置に係る技術には、以下に述べる課題がある。
第１の課題としては、基板間を接続する配線の低抵抗化が困難な点である。
すなわち、従来技術の貫通配線は、貫通電極と接合用電極とで構成されている。したがって、貫通配線の抵抗は、貫通電極材料の抵抗と接続用電極材料の抵抗だけでなく、貫通電極−接続用電極間、接続用電極―接続用電極間界面での接触抵抗を含むためである。同様の理由で、異種材料界面での伝送特性の劣化や、エレクトロマイグレーション耐性が低下する。さらには、貫通電極がより高密度に形成された場合には、特性劣化が無視できなくなる。

第２の課題としては、積層工程における製造コスト低減が難しい点である。
すなわち、例えば第１に貫通電極用埋め込み配線を形成する工程を実施し、第２に半導体基板表面に接合用電極を作製する工程を実施し、第３に接合用電極同士を貼り付ける工程を実施し、第４にアンダーフィル材料を注入する工程を実施し、第５に基板を薄くして貫通電極底部を頭出しする工程を実施し、第６に貫通電極底部に前記第２の工程で実施した接合用電極を形成する工程を実施し、そして、第３から第６の工程を繰り返すことで積層する構造を考えると、前記の各工程についてもそれぞれ細かい工程に細分化されるため、個々の工程の歩留まりが累積されることにより、最終的に得られる製品の歩留まりが低下してしまう。

また、接合用電極の接合不良が生じても、完成するまでこの接合不良が判明しないため、あらかじめ基板間相互接続用電極について冗長性を持たせた設計をする必要があり、したがって、設計コストの増加、及びチップサイズ拡大による、１ウェーハあたりのチップ取り分が低下してしまう。

第３の課題としては、配線の微細化が困難な点である。
これは、従来技術で用いられている接合用電極が、微細化されていないためである。
また、前記特許文献３、４に記載された技術では、基板表面平坦化に用いる化学的機械研磨（Chemical Mechanical Polishing(CMP)）時のＣｕのディッシングが発生するため、接合と導通の一括確保が困難になっている。

第４の課題は、積層した基板に不良があった場合、良品基板に交換したいとき、不良基板を取り外すことが困難な点である。
すなわち、三次元集積回路では各層の基板をバンプとアンダーフィル樹脂により強固に接合しているが、この場合基板を取り外すことができない。一部取り外し可能な構造としてハンダバンプのみでチップ間を接合する構造があるが、積層したチップを上から1枚ずつ加熱して取り外す必要があること、バンプを取り外した後のパッド部分に残留物が残る可能性があること、取り外した後の表面が平坦ではないこと、などの問題点がある。

本発明はこのような課題を解決するためになされたもので、継ぎ目無し貫通配線を有する三次元集積回路装置構造となる半導体装置の積層構造と、その製造方法を提供することを目的としている。

本発明の半導体装置の積層構造体は、
半導体素子を有するとともに、該半導体素子に接続する配線群を有してなる半導体基板と、
前記半導体基板の厚さ方向に貫いて設けられた貫通電極と、
前記半導体基板の表裏面のうちの一方の側に設けられた凹部と、
前記凹部内に設けられて前記貫通電極に電気的に接続し、前記表裏面のうちの一方の面方向に延びる再配置配線と、を備え、
前記貫通電極と前記再配置配線とのうちの一方を前記配線群のうちの少なくとも一部の配線に接続してなる半導体装置が、上下に複数積層されてなり、
上下に積層された前記半導体装置のうちの一方の半導体装置における貫通電極の前記再配置配線と反対の側と、他方の半導体装置における前記再配置配線とが、連続して形成されており、かつ、前記一方の半導体装置における貫通電極と、前記他方の半導体装置における前記再配置配線に接続する貫通電極とが、平面視した状態で異なる位置に形成されていることを特徴としている。

この半導体装置の積層構造体によれば、上下に積層された半導体装置のうちの一方の半導体装置における貫通電極の再配置配線と反対の側と、他方の半導体装置における再配置配線とが、連続して形成されているので、一方の半導体装置における貫通電極と他方の半導体装置における再配置配線とが、継ぎ目無く形成されたものとなる。したがって、同一半導体装置内における貫通電極とこれに電気的に接続する再配置配線との間はもちろん、異なる半導体装置間で接続する貫通電極と再配置配線との間においても、十分に低抵抗化されたものとなる。
よって、貫通配線の低抵抗化が実現可能になるとともに、伝送特性やエレクトロマイグレーション耐性を向上させることが可能である。
また、接合用電極がないため、貫通電極を微細化するだけで、この貫通電極からなる貫通配線を微細化することが可能になる。

また、前記半導体装置の積層構造体においては、
前記一方の半導体装置及び／又は前記他方の半導体装置には、貫通電極とこれに電気的に接続する再配置配線とが、複数組設けられてなるとともに、
前記一方の半導体装置及び／又は前記他方の半導体装置には、これら半導体装置間において連続することなく独立してなる貫通電極とこれに電気的に接続する再配置配線とからなる組が、設けられていてもよい。

このようにすれば、一方の半導体装置における半導体素子の一部と、他方の半導体装置における半導体素子の一部とを、これら半導体装置間において連続する貫通電極と再配置配線との組によって共に動作させることが可能になるとともに、一方の半導体装置における半導体素子の他部と、他方の半導体装置における半導体素子の他部とを、これら半導体装置間において連続することなく独立してなる貫通電極と再配置配線との組によって、独立して動作させることが可能になる。

また、前記半導体装置の積層構造体においては、
上下に積層された前記半導体装置が、これらの間を連続する貫通電極と再配置配線との間のみで、直接連続していてもよい。
このようにすれば、積層した半導体装置の一方に不良が生じた場合に、直接連続させた貫通電極と再配置配線とのうちの一方を除去するだけで、不良が生じた半導体装置を容易に交換することができる。

また、前記半導体装置の積層構造体においては、
前記凹部は前記貫通電極と離間した位置に設けられ、
前記凹部内の再配置配線は前記配線群のうちの少なくとも一部の配線を介して前記貫通電極に電気的に接続していてもよい。
このようにすれば、凹部の形成位置をより自由に設計することが可能になる。

本発明の半導体装置の積層構造体の製造方法は、
半導体素子を有するとともに、該半導体素子に接続する配線群を有してなる第１の半導体基板を用意する工程と、
前記第１の半導体基板に、その厚さ方向に貫通する第１の貫通孔を形成する工程と、
前記第１の半導体基板の表裏面のうちの一方の側に第１の凹部を形成する工程と、
前記第１の凹部内に通電用の第１の凹部側導電層を設ける工程と、
前記第１の半導体基板の表裏面のうちの他方の側に通電用の第１の面側導電層を設ける工程と、
前記第１の面側導電層及び第１の凹部側導電層をシード層として、前記第１の貫通孔内に第１の貫通電極を形成するとともに、前記第１の凹部内に、前記表裏面のうちの一方の面方向に延びる再配置配線を形成する工程と、を備え、
前記第１の貫通孔を形成する工程又は前記第１の凹部を形成する工程では、前記配線群のうちの少なくとも一部の配線を露出させるようにした第１半導体装置の製造工程と、
半導体素子を有するとともに、該半導体素子に接続する配線群を有してなる第２の半導体基板を用意する工程と、
前記第２の半導体基板に、その厚さ方向に貫通するとともに、第２の貫通孔を形成する工程と、
前記第２の半導体基板の表裏面のうちの一方の側に第２の凹部を形成する工程と、
前記第２の凹部内に通電用の第２の凹部側導電層を形成する工程と、を備え、
前記第２の貫通孔を形成する工程又は前記第２の凹部を形成する工程では、前記配線群のうちの少なくとも一部の配線を露出させるようにした第２半導体装置の製造工程と、
前記第１半導体装置の製造工程で製造した第１半導体装置上に、前記第２半導体装置の製造工程で製造した第２半導体装置を、前記第１半導体装置の前記第１の再配置配線上に、前記第２の貫通孔が位置し、かつ、平面視した状態で前記第１の貫通孔と異なる位置になるようにして積層する工程と、
前記第１の再配置配線及び前記第２の凹部側導電層をシード層として、前記第２の貫通孔内に第２の貫通電極を形成するとともに、前記第２の凹部内に、前記表裏面のうちの一方の面方向に延びる再配置配線を形成する工程と、を備えたことを特徴としている。

この半導体装置の積層構造体の製造方法によれば、工程の短縮化を図ることができ、これによって積層工程による歩留まりを向上させることが可能になる。
すなわち、従来では例えば（貫通孔形成→金属(導体)充填→ウェーハ研削(貫通孔底部露出用) →バンプ形成→バンプ接合→アンダーフィル樹脂接合→バックメタリゼーション）の７工程であった積層工程を、本製造方法では基本的に（貫通孔形成→積み重ね→めっき金属充填) の３工程に減らすことができる。これにより、積層工程による歩留まりを向上させることが可能になる。

また、貫通電極と再配置配線とからなる貫通配線の、半導体装置間での接続状態も、めっき充填具合から判断でき、めっき成長不良の場合には再めっきすることも可能になる。このため、冗長回路部分の半導体基板上の面積の縮小、あるいは回路機能自体を簡略化することができる。これにより、設計コスト、及びチップ製造コストの上昇を抑制することが可能になる。

さらに、ボトムアップめっき方式を採用することで、めっき液に選択性を持たせなくても、貫通孔内に金属材料を充填することができ、なおかつ、空隙のない金属配線を形成することができる。これにより、貫通配線形成にかかるコストを削減することが可能になる。当然、貫通孔を含む半導体基板をより薄くすることでＣＶＤ装置を用いなくとも、従来公知の多層配線形成工程のようにめっきのみで、微細な(高アスペクトな)貫通孔に金属材料を充填していくことも可能になる。
また、半導体装置間は貫通配線以外の領域で接合させるため、この部分のみの接合工程を任意に選択できる。当然、半導体装置間の接合後に貫通配線を形成するため、導体領域の接合不良を抑制することが可能になる。

また、前記半導体装置の積層構造体の製造方法においては、
前記第１半導体装置及び／又は前記第２半導体装置に、貫通電極とこれに電気的に接続する再配置配線とを、複数組設けるとともに、
前記第１半導体装置及び／又は前記第２半導体装置に、これら半導体装置間において連続することなく独立してなる貫通電極とこれに電気的に接続する再配置配線とからなる組を、設けてもよい。

このようにすれば、第１半導体装置における半導体素子の一部と、第２半導体装置における半導体素子の一部とを、これら半導体装置間において連続する貫通電極と再配置配線との組によって共に動作させることが可能になるとともに、第１半導体装置における半導体素子の他部と、第２半導体装置における半導体素子の他部とを、これら半導体装置間において連続することなく独立してなる貫通電極と再配置配線との組によって、独立して動作させることが可能になる。

また、前記半導体装置の積層構造体の製造方法においては、
上下に積層された前記第１半導体装置と第２半導体装置とを、これらの間を連続する貫通電極と再配置配線との間のみで、直接連続させるようにしてもよい。
このようにすれば、積層した半導体装置の一方に不良が生じた場合に、直接連続させた貫通電極と再配置配線とのうちの一方を除去するだけで、不良が生じた半導体装置を容易に交換することができる。

本発明によれば、三次元集積回路となる積層構造体の、貫通電極と再配置配線とからなる貫通配線の信頼性を向上させることができるとともに、積層工程を大幅に簡略化することができ、さらには、不良チップのリペアも可能になる。

本発明の基本構成となる半導体装置の断面構造図である。 図１に示した半導体装置の製造方法の、主要工程段階における断面構造を工程順に示したものである。 図１に示した半導体装置の製造方法の、主要工程段階における断面構造を工程順に示したものである。 図１に示した半導体装置の変形例を示す断面構造図である。 図１に示した半導体装置の他の変形例を示す断面構造図である。 本発明の積層構造体の第１実施形態の断面構造図である。 図６に示した積層構造体の製造方法の、主要工程段階における断面構造を工程順に示したものである。 図６に示した積層構造体の変形例を示す断面構造図である。 本発明の積層構造体の第２実施形態の断面構造図である。 図９に示した積層構造体の製造方法の、主要工程段階における断面構造を工程順に示したものである。 図９に示した積層構造体の変形例を示す断面構造図である。 本発明の積層構造体の第３実施形態の断面構造図、及び積層構造体内に不良基板があった場合の、良品基板との交換を説明するための工程図である。 図１２（ａ）に示した積層構造体の変形例を示す断面構造図である。 図１２（ａ）に示した積層構造体の他の変形例を示す断面構造図である。 図１２（ａ）に示した積層構造体の他の変形例を示す断面構造図である。

以下、図面を参照して本発明を詳しく説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
「基本構成とその製造工程」
まず、本発明に係る半導体装置の積層構造体の、基本構成とその製造工程について説明する。
図１は、本発明の基本構成となる半導体装置の断面構造図である。また、図２、図３は、図１に示した半導体装置の製造方法の、主要工程段階における断面構造を工程順に示したものである。

図１に示すように本発明の基本構成となる半導体装置１は、半導体基板１１と、この半導体基板１１上に形成された多層配線層１２と、貫通配線５とを備えて構成されたものである。
半導体基板１１は、半導体素子（図示せず）を形成したシリコン基板からなるものである。多層配線層１２は、前記半導体素子に導通する複数の配線１３からなる配線群を形成し、これら配線１３間を絶縁膜で覆ったものである。

これら半導体基板１１及び多層配線層１２には、その厚さ方向を貫いて前記貫通配線５が形成されている。貫通電極５は、半導体基板１１内及び多層配線層１２内に形成された貫通電極６と、多層配線層１２の表層部内に形成された再配置配線７とからなるものである。すなわち、貫通電極６は、半導体基板１１及び多層配線層１２をその厚さ方向に貫通して形成された貫通孔８内に形成されており、再配置配線７は、多層配線層１２の表層部に形成された凹部９内に形成されている。

凹部９は、多層配線層１２の表面における面方向に延びて形成されており、その一部において貫通孔８に連通している。このような構成のもとに貫通電極６と再配置配線７とは、連続して形成されたものとなっている。また、再配置配線７は、多層配線層１２において、前記配線群における一部の配線１３に接続して形成されている。したがって、貫通配線５は、この配線１３に接続する半導体素子に電気的に接続したものとなっている。
なお、半導体基板１１の裏面、すなわち多層配線層１２と反対の側の面と、半導体基板１１における貫通孔８の内面には、絶縁膜１４が形成されている。

このような半導体装置１を製造するには、まず、図２（ａ）にように一方の面（表面）に多層配線層１２を形成した半導体基板１１を用意する。
次に、図２（ｂ）に示すように、半導体基板１１の裏面側をエッチングして孔８ａを形成する。
次いで、図２（ｃ）に示すように、熱酸化法等によって半導体基板１１の裏面と前記孔８ａ内に絶縁膜（酸化膜）１４を形成する。

次いで、図２（ｄ）に示すように、多層配線層１２の表層部にエッチング等によって凹部９を形成する。その際、本例では配線群の一部となる配線１３を凹部９内に露出させる。
次いで、図２（ｅ）に示すように、前記多層配線層１２の表面及び前記凹部９の内面に、凹部側導電層１５を形成する。その際、前記の凹部９内に露出させた配線１３上にも、凹部側導電層１５を形成する。

次いで、図２（ｆ）に示すように前記多層配線層１２をエッチングすることにより、前記孔８ａと前記凹部９とを連通させる孔を形成し、これによって凹部９に連通する貫通孔８を形成する。
次いで、図３（ｇ）に示すように半導体基板１１の裏面に、めっき金属充填用の面側導電層１６を有する支持基板１７を、面側導電層１６が半導体基板１１に当接するようにして貼設する。なお、この貼設には、少なくとも前記貫通孔８に対応する部分が除かれるようにパターニングされた、貼り付け層（図示せず）などが用いられる。

次いで、半導体基板１１をめっき液（図示せず）中に浸漬し、対向離間して配置しためっき用電極を用い、前記面側導電層１６をシード層としてこれに通電することにより、ボトムアップめっきを行う。これにより、図３（ｈ）に示すように半導体基板１１の裏面側から多層配線層１２側に向けて、金属材料５ａ（例えば銅）を順次充填する。

そして、ボトムアップめっきによるめっき金属の充填が進行して、多層配線層１２に形成した凹部９内の凹部側導電層１５に到達したら、この凹部側導電層１５にもシード層として通電することにより、図３（ｉ）に示すように凹部９内にも金属材料５ａを充填する。これにより、貫通孔８内から凹部９内にかけて連続した、貫通配線層が形成される。なお、前記したように配線群の一部となる配線１３を凹部９内に露出させているので、この露出した配線１３は、凹部９内に充填された金属材料５ａに導通するようになる。

次いで、図３（ｊ）に示すように、多層配線層１２の表面側の余分な金属材料５ａを化学的機械研磨(ＣＭＰ)によって除去し、凹部９を除いた部位の多層配線層１２の表面を露出させる。
その後、図３（ｋ）に示すように、半導体基板１１の裏面から支持基板１７を取り外す。これにより、半導体基板１１の裏面から多層配線層１２の表面側に貫き、さらにこの表面側でその面方向（横方向）に延びて再配線してなる、貫通配線５が得られる。すなわち、貫通電極６と再配置配線７とからなる貫通配線５が形成され、これによって図１に示した半導体装置１が得られる。

なお、本発明の基本構成となる半導体装置については、図１に示した構成以外にも、種々の構成をとることができる。
例えば、図１、図３（ｊ）、（ｋ）では凹部９内全体を埋めた状態に再配置配線７を形成したが、凹部９内全体を埋めることなく、凹部９の底面部及び側面部のみに再配置配線７を形成してもよい。

また、図４に示すように半導体基板１１の向きを上下逆にし、半導体基板１１の裏面（上面）側に凹部９を形成してここに再配置配線７を形成し、多層配線層１２の表面（下面）に貫通電極６の一端面を露出させてもよい。その場合には、貫通電極６側を、配線群の一部の配線１３に接続させるようにする。
なお、本発明においては半導体基板１１に形成した絶縁膜１４も、半導体基板１１の一部と見なすことができる。したがって、図４に示したように半導体基板１１の裏面（上面）側に凹部９を形成するのに代えて、この半導体基板１１の裏面側に位置する絶縁膜１４に凹部９を形成し、ここに、再配置配線７を形成してもよい。

また、図５に示すように、多層配線層１２に形成する凹部９を、貫通電極６とは離間した位置、すなわち貫通孔８に連通しないように形成することもできる。その場合には、多層配線層１２中の配線群のうちの少なくとも一部の配線１３を介して、凹部９内の再配置配線７を貫通電極６に電気的に接続させるようにすればよい。このように構成することにより、凹部９の形成位置をより自由に設計することができる。

「第１実施形態」
次に、本発明における半導体装置の積層構造体の、第１実施形態を説明する。
図６は、積層構造体の第１実施形態の断面構造図である。また、図７は、図６に示した積層構造体の製造方法の、主要工程段階における断面構造を工程順に示したものである。なお、以下では、図６、図７に示したように、図１に示した構成の半導体装置１を２段に積み重ね、積層した例について説明するが、３段以上に積み重ねてもよいのはもちろんである。

本実施形態の積層構造体２０は、図６に示すように、図１に示した構成の第１半導体装置１Ａ上に、同じく図１に示した構成の第２半導体装置１Ｂを積み重ね、これによって 第１半導体装置１Ａと第２半導体装置１Ｂとを上下に積層したものである。
そして、特に第１半導体装置１Ａの貫通配線５における再配置配線７と、第２半導体装置１Ｂの貫通配線５における貫通電極６とが、継ぎ目無く連続して形成されている。また、第１半導体装置１Ａにおける貫通電極６と、第２半導体装置１Ｂにおける貫通電極６とが、平面視した状態で異なる位置に形成配置されている。
なお、第１半導体装置１Ａと第２半導体装置１Ｂとは、貫通電極６の外径や、半導体基板１１の厚さ、回路構成等が、同じであっても異なっていてもよい。

このような積層構造体２０を製造するには、まず、図７（ａ）にように、前記の図３（ｊ）に示した状態の第１半導体装置１Ａの上面（多層配線層１２側の面）に、図２（ｆ）に示した状態の第２半導体装置１０Ｂの下面（半導体基板１１の裏面）を貼り付ける。その際、第２半導体装置１０Ｂの貫通孔８の下部開口が、第１半導体装置１Ａの再配置配線７上に位置し、かつ、第１半導体装置１Ａの貫通電極６上に位置しないように、位置合わせを行う。

次に、この積層体を、第１半導体装置１Ａの形成時と同じ組成のめっき液（図示せず）中に浸漬し、対向離間して配置しためっき用電極を用い、ボトムアップめっきを行う。すると、第１半導体装置１Ａにはすでに貫通配線５が形成され、さらに、その底部にて面側導電層１６が接合されているので、この状態で面側導電層１６に通電することにより、これに導通する貫通配線５の再配置配線７の表面を電極として、図７（ｂ）に示すように第２半導体装置１Ｂの裏面側から多層配線層１２側に向けて、金属材料５ａを順次充填することができる。このようにして金属材料５ａを充填すると、特に金属材料５ａを継ぎ足した部分については、実質的に継ぎ目が無く、連続した状態に形成される。

そして、ボトムアップめっきによるめっき金属の充填が進行して、第２半導体装置１０Ｂの多層配線層１２に形成した凹部９内の凹部側導電層１５に到達したら、この凹部側導電層１５にもシード層として通電することにより、図７（ｃ）に示すように凹部９内にも金属材料５ａを充填する。これにより、貫通孔８内から凹部９内にかけて連続した、貫通配線層が形成される。なお、図７（ａ）に示したように配線群の一部となる配線１３を凹部９内に露出させているので、この露出した配線１３は、凹部９内に充填された金属材料５ａに導通するようになる。

次いで、図７（ｄ）に示すように、多層配線層１２の表面側の余分な金属材料を化学的機械研磨(ＣＭＰ)によって除去し、凹部９を除いた部位の多層配線層１２の表面を露出させる。これにより、第２半導体装置１０Ｂは図１に示した基本構成を有する半導体装置１Ｂとなる。
その後、図７（ｅ）に示すように、第１半導体装置１Ａの裏面から支持基板１７を取り外す。これにより、第１半導体装置１Ａ上に第２半導体装置１Ｂを積層してなる、図６に示した半導体装置の積層構造体２０が得られる。

このようにして得られた積層構造体２０にあっては、上下に積層された半導体装置１Ａ、１Ｂのうちの第２半導体装置１Ｂにおける貫通電極６の再配置配線と反対の側と、第１半導体装置１Ａにおける再配置配線７とが、同じ金属材料で継ぎ目無く連続して形成されているので、第２半導体装置１Ｂにおける貫通電極６と第１半導体装置１Ａにおける再配置配線７とが、継ぎ目無く形成されたものとなる。

したがって、同一半導体装置１内における貫通電極６とこれに電気的に接続する再配置配線７との間はもちろん、異なる半導体装置１Ａ、１Ｂ間で接続する貫通電極６と再配置配線７との間においても、十分に低抵抗化されたものとなる。
よって、貫通配線５の低抵抗化を実現できるとともに、伝送特性やエレクトロマイグレーション耐性を向上させることができる。
また、接合用電極がないため、貫通電極６の径を微細化するだけで、この貫通電極６からなる貫通配線５を微細化することができる。

また、このような積層構造体２０の製造方法にあっては、工程の短縮化を図ることができ、これによって積層工程による歩留まりを向上させることができる。すなわち、従来では例えば（貫通孔形成→金属(導体)充填→ウェーハ研削(貫通孔底部露出用) →バンプ形成→バンプ接合→アンダーフィル樹脂接合→バックメタリゼーション）の７工程であった積層工程を、本実施形態の方法では基本的に（貫通孔形成→積み重ね→めっき金属充填) の３工程に減らすことができる。これにより、積層工程による歩留まりを向上させることができる。

また、貫通電極６と再配置配線７とからなる貫通配線５の、半導体装置１Ａ、１Ｂ間での接続状態も、めっき充填具合から判断でき、めっき成長不良の場合には再めっきすることもできる。このため、冗長回路部分の半導体基板１１上の面積の縮小、あるいは回路機能自体を簡略化することができる。これにより、設計コスト、及びチップ製造コストの上昇を抑制することができる。

さらに、ボトムアップめっき方式を採用することで、めっき液に選択性を持たせなくても、貫通孔８内に金属材料を充填することができ、なおかつ、空隙のない金属配線（再配置配線７）を形成することができる。これにより、貫通配線５の形成にかかるコストを削減することができる。当然、貫通孔８を含む半導体基板１１をより薄くすることでＣＶＤ装置を用いなくとも、従来公知の多層配線形成工程のようにめっきのみで、微細な(高アスペクトな)貫通孔８に金属材料を充填していくこともできる。
また、半導体装置１Ａ、１Ｂ間は貫通配線５以外の領域で接合させるため、この部分のみの接合工程を任意に選択できる。当然、半導体装置１Ａ、１Ｂ間の接合後に上側の第２半導体装置１Ｂの貫通配線５を形成するため、導体領域の接合不良を抑制することができる。

なお、前記製造工程で述べた半導体装置１Ａ、１Ｂ間の貼り付けとは、積層時に半導体装置１Ａ、１Ｂ同士が相対向する平面にて、貫通配線５が形成される場所以外の平面同士で貼り付けられる。このとき貼り付けの手法としては、直接接合、接着、密着などの公知の手法が採用可能である。

具体的には、直接接合の場合には、表面を活性化させた絶縁層同士で直接接合する。
接着法では、各種接着材料や、金属材料を、貫通配線５の位置を除く半導体装置１Ａ、１Ｂの該当平面において、一方の基板（装置）のみ、もしくは両方の基板（装置）に接着層を形成する、あるいは、接着シートを間に挟みこんで、所定の接着温度、真空度、圧力にて接着（拡散接合）するなどの方法も採用可能である。

密着法では、貫通配線５の位置を除く半導体装置１Ａ、１Ｂの該当平面において、平面同士を直接接触させる、または、一方の基板のみ、もしくは両方の基板に密着層を形成し、密着させる、あるいは、間に密着シートを挟みこんで常温、常圧、あるいは真空中で、加圧密着させるなどの方法が採用可能である。このため、めっき金属材料充填時の基板（装置）間への染み出しが抑えられる方法を、選択することは言うまでもない。これらの方法の選択は、積層構造体の要求強度、あるいはリペア(積層後の不良基板交換)などのし易さなどを考慮して、適宜貼り付け方法を選択することができる。

また、図６及び図７に示した半導体装置１Ａ、１Ｂについては、図１に示した断面構造、及び図２、図３に示した製造工程を参照したが、本実施形態では、半導体装置１Ａ、１Ｂの構造を、図４、図５に示した構造に置き換えてもよいのは言うまでもない。また、図６では２段に積み重ねた積層構造を示したが、３段以上でも同様に積層することができるのは、前述したとおりである。

さらに、本実施形態では、上側の第２半導体装置１Ｂの貫通配線５の金属材料を、下側の第１半導体装置１Ａの貫通配線５の金属材料と異なるものにしてもよい。その場合には、図８に示すように第２半導体基板１Ｂ（１０Ｂ）を積層する前に、第１半導体基板１Ａの再配置配線７の表面で、少なくとも第２半導体基板１Ｂ（１０Ｂ）の貫通孔８の底部に対応する部分に、ＣＶＤ法、スパッタ成膜法、蒸着法などの手法を用いて、あらかじめ第２半導体装置１Ｂに埋め込む金属材料のシード層１８を形成しておく。また、第２半導体装置１Ｂの凹部９内にも同種の金属材料からなる凹部側導電層（図示せず）を、シード層として成膜しておく。

その後、シード層１８と同じ金属材料を、図７に示した製造工程と同様にして貫通孔８、凹部９内に充填することにより、図８に示したように第１半導体装置１Ａの貫通配線５と異なる金属材料で、この貫通配線５に対して継ぎ目無く連続させた状態に、第２半導体装置１Ｂに貫通配線５を形成することができる。

「第２実施形態」
次に、本発明における半導体装置の積層構造体の、第２実施形態を説明する。
図９は、積層構造体の第２実施形態の断面構造図である。また、図１０は、図９に示した積層構造体の製造方法の、主要工程段階における断面構造を工程順に示したものである。なお、以下では、図９、図１０に示したように、図１に示した構成を備えた半導体装置を４段に積み重ね、積層した例について説明する。

本実施形態の積層構造体３０は、図９に示すように、図１に示した構成を備えた第１半導体装置１Ｃ上に、第２半導体装置１Ｄ、第３半導体装置１Ｅ、第４半導体装置１Ｆを順次積層したもので、図６に示した構成を備えた第１実施形態に対応する第１積層構造体２０Ａ上に、同じく第２積層構造体２０Ｂを積層した構造となっている。

そして、この積層構造体３０では、前記第１半導体装置１Ｃ〜第４半導体装置１Ｆのそれぞれに、貫通電極６とこれに電気的に接続する再配置配線７とからなる貫通配線５が、複数組ずつ設けられている。また、その一部の半導体装置間、図９に示した実施形態では第２半導体装置１Ｄと第３半導体装置１Ｅとの間において、すなわち第１積層構造体２０Ａと第２積層構造体２０Ｂとの間において、互いに連続することなく独立して配置された貫通配線５Ａ、５Ｂからなる組が、設けられている。

なお、第２積層構造体２０Ｂでは、その第３半導体装置１Ｅと第４半導体装置１Ｆとの間において、再配置配線７を介することなく、貫通電極６、６間を直接連続させてなる配線５Ｃが２組形成されている。ただし、これらの配線５Ｃは、連続した貫通電極６、６を一つの貫通電極として見れば、この貫通電極と第４半導体装置１Ｆに形成された再配置配線７とにより、独立した一つの貫通配線５と見なすことができる。

このような積層構造体３０を製造するには、まず、図１０（ａ）に示すように、前記の図７（ｄ）に示した状態の積層構造体２０Ａの上面（第２半導体装置１Ｄの多層配線層１２側の面）に、金属充填を一部にのみ行った第２積層構造体２０Ｂを貼り付ける。具体的には、前記した配線５Ｃの形成部、すなわちこの配線５Ｃを形成するための連続する貫通孔８、８と凹部９とからなる部位に、金属を充填せず、第１積層体２０Ａの貫通配線５Ａに連続することなく独立して設けられる貫通配線５Ｂについては、予め金属充填を行ってその形成を終了させておく。

そして、図１０（ａ）に示したように、この貫通配線５Ｂは第１積層構造体２０Ａの各貫通配線７に連続（接続）することなく、前記配線５Ｃを形成するための貫通孔８の下部開口が、第１積層構造体２０Ａ（第２半導体装置１Ｄ）の再配置配線７上に位置するように、位置合わせを行う。

次に、この積層体を、第１積層構造体２０Ａの形成時と同じ組成のめっき液（図示せず）中に浸漬し、対向離間して配置しためっき用電極を用い、ボトムアップめっきを行う。すると、第１積層構造体２０Ａにはすでに貫通配線５が形成され、さらに、その底部にて面側導電層１６が接合されているので、この状態で面側導電層１６に通電することにより、これに導通する貫通配線５の再配置配線７の表面を電極として、図１０（ｂ）に示すように第２積層構造体２０Ｂの裏面側から多層配線層１２側に向けて、金属材料を順次充填することができる。このようにして金属材料を充填すると、特に金属材料を継ぎ足した部分については、実質的に継ぎ目が無く、連続した状態の配線５Ｃが得られる。

そして、ボトムアップめっきによるめっき金属の充填が進行して、第４半導体装置１Ｆの多層配線層１２に形成した凹部９内の凹部側導電層１５に到達したら、この凹部側導電層１５にもシード層として通電することにより、図１０（ｂ）に示すように凹部９内にも金属材料を充填する。これにより、第３半導体装置１Ｅの貫通孔８内から第４半導体装置１Ｆの貫通孔８内を通って凹部９内にかけて連続した、配線（貫通配線）層が形成される。なお、図１０（ａ）に示したように配線群の一部となる配線１３を凹部９内に露出させているので、この露出した配線１３は、凹部９内に充填された金属材料に導通するようになる。

次いで、図１０（ｂ）に示すように、多層配線層１２の表面側の余分な金属材料を化学的機械研磨(ＣＭＰ)によって除去し、凹部９を除いた部位の多層配線層１２の表面を露出させる。これにより、第４半導体装置１Ｆは図１に示した基本構成を有する半導体装置となる。
その後、図１０（ｃ）に示すように、第１半導体装置１Ｃの裏面から支持基板１７を取り外す。これにより、第１半導体装置１Ｃ上に、第２半導体装置１Ｄ、第３半導体装置１Ｅ、第４半導体装置１Ｆを順次積層してなり、したがって第１積層構造体２０Ａ上に第２積層構造体２０Ｂを積層してなる積層構造体３０が得られる。

このようにして得られた積層構造体３０とその製造方法にあっては、前記の第１実施形態の積層構造体２０とその製造方法で得られる作用効果に加えて、以下の作用効果が得られる。
すなわち、この積層構造体３０とその製造方法によれば、第１集積構造体２０Ａにおける半導体素子の一部と、第２集積構造体２０Ｂにおける半導体素子の一部とを、これら集積構造体２０Ａ、２０Ｂ間において連続する貫通電極と再配置配線とからなる貫通配線５の組によって共に動作させることができるとともに、第１集積構造体２０Ａにおける半導体素子の他部と、第２集積構造体２０Ｂにおける半導体素子の他部とを、これら集積構造体２０Ａ、２０Ｂ間において連続することなく独立してなる配線５Ｃの組によって、独立して動作させることができる。したがって、積層構造体３０の設計自由度を高めることができる。

なお、前記製造工程で述べた集積構造体２０Ａ、２０Ｂ間の貼り付けとその手法については、前記第１実施形態の場合と同様にすることができる。
また、図９及び図１０に示した半導体装置１Ｃ〜１Ｆについては、図１に示した断面構造、及び図２、図３に示した製造工程を参照したが、本実施形態でも、半導体装置１Ｃ〜１Ｆの構造を、図４、図５に示した構造に置き換えることができる。また、図９では半導体装置１を４段に積み重ねた積層構造を示したが、２段、３段、もしくは５段以上に積層することができるのはもちろんである。

さらに、この第２実施形態としては、例えば図１１に示す積層構造体３１のように、一部の貫通配線５Ｄの径が、他の貫通配線５の径と異なっていてもよい。その場合には、例えば積層構造体２０Ｂについて、あらかじめ貫通配線製造工程を分けて実施し、特に貫通孔８の内径を複数種形成することにより、径の異なる貫通配線を有する三次元集積回路装置（積層構造体３０）を実現することができる。また、複数の貫通電極６に対して、一つの再配置配線７が接続するようにしてもよい。

「第３実施形態」
次に、本発明における半導体装置の積層構造体の、第３実施形態を説明する。
図１２（ａ）は、積層構造体の第３実施形態の断面構造図である。また、図１２（ａ）〜（ｅ）は、図１２（ａ）に示した積層構造体内に不良基板があった場合の、良品基板との交換を説明するための工程を示す図である。

図１２（ａ）に示した第３実施形態の積層構造体４０が、図５に示した積層構造体２０と異なるところは、第１半導体装置１Ａと第２半導体装置１Ｂとの間が、その相対向する面同士で直接接合、接着、密着などによって貼り付けられていることなく、これらの間を連続する貫通電極６と再配置配線７との間のみで、直接連続している点である。

すなわち、この積層構造体４０は、第１半導体装置１Ａの多層配線層１２と第２半導体装置１Ｂの半導体基板１１とが直接貼り付けられていることなく、第１半導体装置１Ａの貫通配線５における再配置配線７と、第２半導体装置１Ｂの貫通配線５における貫通電極６との間のみが、直接連続したものとなっている。したがって、この積層構造体４０では、第１半導体装置１Ａと第２半導体装置１Ｂとが、互いに連続したそれぞれの貫通配線５、５を支柱とし、これによってのみ直接的に連続したものとなっている。

このような構成の積層構造体４０にあっては、積層した半導体装置の一方に不良が生じた場合に、直接連続させた貫通電極と再配置配線とのうちの一方を除去するだけで、不良が生じた半導体装置を容易に交換することができる。
以下、積層した半導体装置のうちの上側の第２半導体装置１Ｂに不良が生じた場合の、不良基板の交換方法を説明する。

図１２（ａ）に示した積層構造体４０において、上側の第２半導体装置１Ｂが不良であると確認されたら、これを良品に交換するべく、まず、図１２（ｂ）に示すように第２半導体装置１Ｂの貫通配線５（再配置配線６及び貫通電極５）をエッチングによって完全に除去する。すると、第１半導体装置１Ａと第２半導体装置１Ｂとは互いにの貫通配線５、５のみで連続していたので、一方の貫通配線５が除去されることにより、互いの接合強度が十分に弱まる。

次いで、図１２（ｃ）に示すように第１半導体装置１Ａ上から第２半導体装置１Ｂを取り外す。
続いて、図１２（ｄ）に示したように良品である新たな半導体装置１Ｇを第１半導体装置１Ａ上に載置し、必要に応じて貼り付けを行う。その際、半導体装置１Ｇの貫通孔８の下部開口が、第１半導体装置１Ａの再配置配線７上に位置し、かつ、第１半導体装置１Ａの貫通電極６上に位置しないように、位置合わせを行うのは、図７（ａ）に示した場合と同様である。

次に、この積層体を、第１半導体装置１Ａの形成時と同じ組成のめっき液（図示せず）中に浸漬し、対向離間して配置しためっき用電極を用い、ボトムアップめっきを行う。これにより、図７（ｄ）に示した場合と同様に金属材料５ａが充填され、図１２（ｅ）に示すように第１半導体装置１Ａの貫通配線５（再配置配線７）に継ぎ目無く連続した状態で、半導体装置１Ｇに貫通配線５が形成される。

その後、第１半導体装置１Ａの裏面から支持基板１７を取り外すことにより、第１半導体装置１Ａ上に半導体装置１Ｇを積層してなる、新たな半導体装置の積層構造体２０（４０）が得られる。
なお、不良が上側の第２半導体装置１Ｂでなく、下側の第１半導体装置１Ａである場合にも、同様の工程で第１半導体装置１Ａから第２半導体装置１Ｂを取り外した後、第１半導体装置１Ａを良品に交換した後、図１２（ｄ）、（ｅ）に示した工程を行うことにより、良品からなる新たな半導体装置の積層構造体２０（４０）が得られる。

したがって、図１２（ａ）に示した積層構造体４０によれば、積層した半導体装置の一方に不良が生じた場合に、直接連続させた貫通電極と再配置配線とのうちの一方を除去するだけで、不良が生じた半導体装置を容易に交換することができる。

なお、本実施形態では、例えば図１３に示すように、半導体装置１Ａ、１Ｂ間に密着層４１あるいは密着シート４１を配することで、半導体装置１Ａ、１Ｂの相対向する平面の凹凸の吸収、めっき液の装置間への混入防止、装置接続強度の補強等、を実現することができる。

さらに、図１４に示すように、第２半導体装置１Ｂ側（上側）の貫通配線５をその半導体基板１１の底面より下側に延在させ、その周囲のみに、貫通孔を形成した筒状の接着層４２を形成し、この接着層４２を第１半導体装置１Ａの再配置配線７に接着させた構成としてもよい。
このような構成とした場合、不良の半導体装置を交換するときには、下側の第１半導体装置１Ａの再配置配線７の、接着層４２に接合している全ての部分の金属材料を除去することにより、第１半導体装置１Ａから第２半導体装置１Ｂを容易に取り外すことができる。

また、図１５に示すように、第２半導体装置１Ｂの貫通孔８の内壁面に絶縁膜として接着層４３を形成した構成としてもよい。このような構成の場合には、貫通孔８及び凹部９に金属材料を充填する前の第２半導体装置１Ｂを、第１半導体装置１Ａに密着させた後、貫通孔８の内壁面に絶縁膜としての接着層４３を形成する。これにより、第１半導体装置１Ａ上に金属材料充填前の第２半導体装置１Ｂを、隙間を形成することなく仮接続することが可能になる。
また、不良の半導体装置を交換するときには、図１４に示した場合と同様にして、下側の第１半導体装置１Ａの再配置配線７の、接着層４３に接合している全ての部分の金属材料を除去することにより、第１半導体装置１Ａから第２半導体装置１Ｂを容易に取り外すことができる。

なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。

１、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ…半導体基板、１Ａ…第１半導体装置、１Ｂ…第２半導体装置、５…貫通電極、６…貫通電極、７…再配置配線、８…貫通孔、９…凹部、１１…半導体基板、１２…多層配線層、１３…配線、１４…絶縁膜、１５…凹部側導電層、１６…面側導電層、１７…支持基板、１８…シード層、２０…積層構造体、２０Ａ…第１積層構造体、２０Ｂ…第２積層構造体、３０、３１、４０…積層構造体

Claims (7)

1. 半導体素子を有するとともに、該半導体素子に接続する配線群を有してなる半導体基板と、
   前記半導体基板の厚さ方向に貫いて設けられた貫通電極と、
   前記半導体基板の表裏面のうちの一方の側に設けられた凹部と、
   前記凹部内に設けられて前記貫通電極に電気的に接続し、前記表裏面のうちの一方の面方向に延びる再配置配線と、を備え、
   前記貫通電極と前記再配置配線とのうちの一方を前記配線群のうちの少なくとも一部の配線に接続してなる半導体装置が、上下に複数積層されてなり、
   上下に積層された前記半導体装置のうちの一方の半導体装置における貫通電極の前記再配置配線と反対の側と、他方の半導体装置における前記再配置配線とが、連続して形成されており、かつ、前記一方の半導体装置における貫通電極と、前記他方の半導体装置における前記再配置配線に接続する貫通電極とが、平面視した状態で異なる位置に形成されていることを特徴とする半導体装置の積層構造体。
2. 請求項１記載の半導体装置の積層構造体において、
   前記一方の半導体装置及び／又は前記他方の半導体装置には、貫通電極とこれに電気的に接続する再配置配線とが、複数組設けられてなるとともに、
   前記一方の半導体装置及び／又は前記他方の半導体装置には、これら半導体装置間において連続することなく独立してなる貫通電極とこれに電気的に接続する再配置配線とからなる組が、設けられていることを特徴とする半導体装置の積層構造体。
3. 請求項１又は２に記載の半導体装置の積層構造体において、
   上下に積層された前記半導体装置が、これらの間を連続する貫通電極と再配置配線との間のみで、直接連続していることを特徴とする半導体装置の積層構造体。
4. 請求項１〜３のいずれか一項に記載の半導体装置の積層構造体において、
   前記凹部は前記貫通電極と離間した位置に設けられ、
   前記凹部内の再配置配線は前記配線群のうちの少なくとも一部の配線を介して前記貫通電極に電気的に接続していることを特徴とする半導体装置の積層構造体。
5. 半導体素子を有するとともに、該半導体素子に接続する配線群を有してなる第１の半導体基板を用意する工程と、
   前記第１の半導体基板に、その厚さ方向に貫通する第１の貫通孔を形成する工程と、
   前記第１の半導体基板の表裏面のうちの一方の側に第１の凹部を形成する工程と、
   前記第１の凹部内に通電用の第１の凹部側導電層を設ける工程と、
   前記第１の半導体基板の表裏面のうちの他方の側に通電用の第１の面側導電層を設ける工程と、
   前記第１の面側導電層及び第１の凹部側導電層をシード層として、前記第１の貫通孔内に第１の貫通電極を形成するとともに、前記第１の凹部内に、前記表裏面のうちの一方の面方向に延びる再配置配線を形成する工程と、を備え、
   前記第１の貫通孔を形成する工程又は前記第１の凹部を形成する工程では、前記配線群のうちの少なくとも一部の配線を露出させるようにした第１半導体装置の製造工程と、
   半導体素子を有するとともに、該半導体素子に接続する配線群を有してなる第２の半導体基板を用意する工程と、
   前記第２の半導体基板に、その厚さ方向に貫通するとともに、第２の貫通孔を形成する工程と、
   前記第２の半導体基板の表裏面のうちの一方の側に第２の凹部を形成する工程と、
   前記第２の凹部内に通電用の第２の凹部側導電層を形成する工程と、を備え、
   前記第２の貫通孔を形成する工程又は前記第２の凹部を形成する工程では、前記配線群のうちの少なくとも一部の配線を露出させるようにした第２半導体装置の製造工程と、
   前記第１半導体装置の製造工程で製造した第１半導体装置上に、前記第２半導体装置の製造工程で製造した第２半導体装置を、前記第１半導体装置の前記第１の再配置配線上に、前記第２の貫通孔が位置し、かつ、平面視した状態で前記第１の貫通孔と異なる位置になるようにして積層する工程と、
   前記第１の再配置配線及び前記第２の凹部側導電層をシード層として、前記第２の貫通孔内に第２の貫通電極を形成するとともに、前記第２の凹部内に、前記表裏面のうちの一方の面方向に延びる再配置配線を形成する工程と、を備えたことを特徴とする半導体装置の積層構造体の製造方法。
6. 請求項５記載の半導体装置の積層構造体の製造方法において、
   前記第１半導体装置及び／又は前記第２半導体装置に、貫通電極とこれに電気的に接続する再配置配線とを、複数組設けるとともに、
   前記第１半導体装置及び／又は前記第２半導体装置に、これら半導体装置間において連続することなく独立してなる貫通電極とこれに電気的に接続する再配置配線とからなる組を、設けることを特徴とする半導体装置の積層構造体の製造方法。
7. 請求項５又は６に記載の半導体装置の積層構造体において、
   上下に積層された前記第１半導体装置と第２半導体装置とを、これらの間を連続する貫通電極と再配置配線との間のみで、直接連続させることを特徴とする半導体装置の積層構造体の製造方法。

Images