JPH10284603A - 連続高伝導金属配線およびその製法 - Google Patents
連続高伝導金属配線およびその製法Info
- Publication number
- JPH10284603A JPH10284603A JP10087234A JP8723498A JPH10284603A JP H10284603 A JPH10284603 A JP H10284603A JP 10087234 A JP10087234 A JP 10087234A JP 8723498 A JP8723498 A JP 8723498A JP H10284603 A JPH10284603 A JP H10284603A
- Authority
- JP
- Japan
- Prior art keywords
- liner
- metal
- level
- continuous
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 title claims abstract description 73
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000000463 material Substances 0.000 claims abstract description 52
- 239000004020 conductor Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 69
- 238000000151 deposition Methods 0.000 claims description 28
- 239000003989 dielectric material Substances 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 19
- 239000011810 insulating material Substances 0.000 claims description 19
- 230000008021 deposition Effects 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000010884 ion-beam technique Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000000608 laser ablation Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 230000004888 barrier function Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 76
- 239000010949 copper Substances 0.000 description 10
- 229910004166 TaN Inorganic materials 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 240000008042 Zea mays Species 0.000 description 1
- 235000016383 Zea mays subsp huehuetenangensis Nutrition 0.000 description 1
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229920000592 inorganic polymer Polymers 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 235000009973 maize Nutrition 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 構造全体に延びる連続する単結晶導電材料を
有する配線構造の製造方法を提供する。 【解決手段】 底部が開放されたバイア・ライナ構造を
使用することにより達成される。
有する配線構造の製造方法を提供する。 【解決手段】 底部が開放されたバイア・ライナ構造を
使用することにより達成される。
Description
【０００１】
【発明の属する技術分野】本発明は、各種の半導体装置
の製造に、連続する高導電性金属配線構造を使用するこ
とに関するものである。さらに詳細には、本発明は、構
造全体に延びる連続する単結晶または多結晶導電性金属
材料からなり、構造中に含まれるバイアとラインの界面
を排除した配線構造の製法に関するものである。ダマス
カスおよび非ダマスカス配線構造も本発明により提供さ
れる。
の製造に、連続する高導電性金属配線構造を使用するこ
とに関するものである。さらに詳細には、本発明は、構
造全体に延びる連続する単結晶または多結晶導電性金属
材料からなり、構造中に含まれるバイアとラインの界面
を排除した配線構造の製法に関するものである。ダマス
カスおよび非ダマスカス配線構造も本発明により提供さ
れる。
【０００２】
【従来の技術】半導体チップは、接点が導電線のパター
ンにより相互接続された装置のアレイを有する。一定の
チップ上の装置や回路を十分に利用するため、通常、チ
ップ中の各種の装置および回路を相互接続する必要があ
る。しかし、チップ上の装置や回路の集積レベルのた
め、単一レベルの相互接続ネットワークの導電線により
行うことができなくなった。垂直方向に間隔をあけ、中
間絶縁層により分離された２層以上のこのような導電線
のレベルを形成する必要があることが多い。
ンにより相互接続された装置のアレイを有する。一定の
チップ上の装置や回路を十分に利用するため、通常、チ
ップ中の各種の装置および回路を相互接続する必要があ
る。しかし、チップ上の装置や回路の集積レベルのた
め、単一レベルの相互接続ネットワークの導電線により
行うことができなくなった。垂直方向に間隔をあけ、中
間絶縁層により分離された２層以上のこのような導電線
のレベルを形成する必要があることが多い。
【０００３】異なるレベルの導電線間の接続は、レベル
を分離する絶縁層を通してエッチングしたバイアにより
行うことができる。これらのバイアを金属で充てんし
て、スタッドを形成する。これらの個々のレベルがバイ
ア・スタッドで接続された多層導電線の相互接続は、チ
ップ上の回路間に信号を分配する機能を有する。
を分離する絶縁層を通してエッチングしたバイアにより
行うことができる。これらのバイアを金属で充てんし
て、スタッドを形成する。これらの個々のレベルがバイ
ア・スタッドで接続された多層導電線の相互接続は、チ
ップ上の回路間に信号を分配する機能を有する。
【０００４】最も単純な形態では、バイアはまずフォト
レジストで絶縁層をマスキングした後、絶縁層の一部を
選択的にエッチングして形成する。周知のフォトリソグ
ラフィを用いて、フォトレジストに形成した開口を通し
てバイアをエッチングし、下層の導電層に開口を形成す
る。アスペクト比と相互接続の原則により、等方性また
は異方性エッチング法を用いて誘電層に穴を形成するこ
とができる。
レジストで絶縁層をマスキングした後、絶縁層の一部を
選択的にエッチングして形成する。周知のフォトリソグ
ラフィを用いて、フォトレジストに形成した開口を通し
てバイアをエッチングし、下層の導電層に開口を形成す
る。アスペクト比と相互接続の原則により、等方性また
は異方性エッチング法を用いて誘電層に穴を形成するこ
とができる。
【０００５】バイアをエッチングし、フォトレジストを
除去した後、バイア中に導電層を付着させるのが不可欠
である。この付着した導電層により、装置の導電層と導
電層との間に電気的相互接続が形成される。しかし、絶
縁層と導電層との間には、通常ライナ層すなわちバリア
層を設けることが望ましい。
除去した後、バイア中に導電層を付着させるのが不可欠
である。この付着した導電層により、装置の導電層と導
電層との間に電気的相互接続が形成される。しかし、絶
縁層と導電層との間には、通常ライナ層すなわちバリア
層を設けることが望ましい。
【０００６】バイアの側壁にライナ層があることが望ま
しいのは、これが積層品全体の構造的完全性が増強され
るためである。良好なライナすなわちバリア皮膜は、導
電性金属を誘電層から効果的に分離するのと同時に、導
電性金属および誘電層に密着する。しかし、最良のライ
ナ材料は、導電材料と比較して、抵抗が高い傾向にある
ため、バイアの底部にライナがあることにより、構造の
接点抵抗が増大する。接点抵抗が増大することは、配線
構造を介しての電気信号の伝播が遅くなることがあるた
め、望ましくない。構造的完全性のためには、ライナは
側壁全体を被覆すべきであり、一般にバイアの底部も被
覆する。
しいのは、これが積層品全体の構造的完全性が増強され
るためである。良好なライナすなわちバリア皮膜は、導
電性金属を誘電層から効果的に分離するのと同時に、導
電性金属および誘電層に密着する。しかし、最良のライ
ナ材料は、導電材料と比較して、抵抗が高い傾向にある
ため、バイアの底部にライナがあることにより、構造の
接点抵抗が増大する。接点抵抗が増大することは、配線
構造を介しての電気信号の伝播が遅くなることがあるた
め、望ましくない。構造的完全性のためには、ライナは
側壁全体を被覆すべきであり、一般にバイアの底部も被
覆する。
【０００７】ライナ層を形成することができる材料は、
一般に抵抗が導電材料より高い。ライナの材料は、一般
に接点抵抗を最少にすると同時に、絶縁材料と導電材料
との接着を適切に行い、良好な拡散バリアを形成するよ
うに選択されている。接点抵抗の問題は、銅、すなわち
Ｃｕが導電性金属として使用される場合には複雑にな
る。Ｃｕを使用すると、バイアの底部における抵抗が比
較的高い、連続する類似しないライナ材料がバイアの導
電性材料とその下の配線レベルとの単結晶、または連続
界面を形成する妨げとなる。
一般に抵抗が導電材料より高い。ライナの材料は、一般
に接点抵抗を最少にすると同時に、絶縁材料と導電材料
との接着を適切に行い、良好な拡散バリアを形成するよ
うに選択されている。接点抵抗の問題は、銅、すなわち
Ｃｕが導電性金属として使用される場合には複雑にな
る。Ｃｕを使用すると、バイアの底部における抵抗が比
較的高い、連続する類似しないライナ材料がバイアの導
電性材料とその下の配線レベルとの単結晶、または連続
界面を形成する妨げとなる。
【０００８】配線構造に単結晶または多結晶の界面を形
成することは、バイアとその下の配線レベルとの界面の
構造的完全性を高めるため有利となる。従来の技術によ
れば、金属ライン上にバイアを画定した後、通常連続す
るライナすなわちバリア皮膜を、バイアの側壁および底
部に付着させる。次に、ライナ上にシード層を付着させ
る。最後に、電気メッキ、ＣＶＤ、無電解付着、ＰＶＤ
技術など、適当な付着方法を使用して、バイアを金属で
充てんする。従来の技術による配線構造では、バイアと
ラインはライナ皮膜により分離されており、したがっ
て、配線構造中にバイアとラインとの間に界面が存在す
る。
成することは、バイアとその下の配線レベルとの界面の
構造的完全性を高めるため有利となる。従来の技術によ
れば、金属ライン上にバイアを画定した後、通常連続す
るライナすなわちバリア皮膜を、バイアの側壁および底
部に付着させる。次に、ライナ上にシード層を付着させ
る。最後に、電気メッキ、ＣＶＤ、無電解付着、ＰＶＤ
技術など、適当な付着方法を使用して、バイアを金属で
充てんする。従来の技術による配線構造では、バイアと
ラインはライナ皮膜により分離されており、したがっ
て、配線構造中にバイアとラインとの間に界面が存在す
る。
【０００９】従来の技術による代表的な配線構造を、図
１および図２に示す。具体的には、図１は、代表的な平
坦化された金属レベル５２上のバイア・レベル５０を示
す。バイア５０は、金属レベル５２上に付着させた誘電
材料に形成した開口からなる。従来の技術によるバイア
構造は、連続ライナ層５０ｃ、シード層５０ｂ、および
導電性金属５０ａからなる。レベル間誘電層５４によ
り、バイア・レベル５０が金属レベル５２から分離され
る。金属を平坦化した後、ライナ層５０ｃの平面がバイ
アとトレンチとの界面に残る。
１および図２に示す。具体的には、図１は、代表的な平
坦化された金属レベル５２上のバイア・レベル５０を示
す。バイア５０は、金属レベル５２上に付着させた誘電
材料に形成した開口からなる。従来の技術によるバイア
構造は、連続ライナ層５０ｃ、シード層５０ｂ、および
導電性金属５０ａからなる。レベル間誘電層５４によ
り、バイア・レベル５０が金属レベル５２から分離され
る。金属を平坦化した後、ライナ層５０ｃの平面がバイ
アとトレンチとの界面に残る。
【００１０】
【発明が解決しようとする課題】上述の欠点を考慮する
と、半導体装置の各種の配線レベル間に、連続した単結
晶または多結晶の導電材料、特にＣｕを含有する半導体
装置を製造する必要性がある。
と、半導体装置の各種の配線レベル間に、連続した単結
晶または多結晶の導電材料、特にＣｕを含有する半導体
装置を製造する必要性がある。
【００１１】本発明の目的は、半導体装置の各種配線レ
ベルの界面に、バリア材料を含まない半導体装置の製法
を提供することにある。
ベルの界面に、バリア材料を含まない半導体装置の製法
を提供することにある。
【００１２】本発明の他の目的は、装置のラインとバイ
アとの間を走行する連続した導電性金属の微細構造を有
し、従来の技術による装置と比較して接点抵抗が極めて
低い、またはほとんど存在しない半導体装置を提供する
ことにある。
アとの間を走行する連続した導電性金属の微細構造を有
し、従来の技術による装置と比較して接点抵抗が極めて
低い、またはほとんど存在しない半導体装置を提供する
ことにある。
【００１３】本発明の他の目的は、メイズすなわちライ
ン抵抗を減少させた、エレクトロマイグレーションに優
れた半導体装置の製法を高収率で提供することにある。
ン抵抗を減少させた、エレクトロマイグレーションに優
れた半導体装置の製法を高収率で提供することにある。
【００１４】
【課題を解決するための手段】上記および他の目的は、
本発明により、半導体装置に底部を開放したバイア・ラ
イナ構造を使用することにより達成される。具体的に
は、上述の目的は（ａ）バイアの側壁のみに付着させた
ライナ材料を有し、少なくとも１個の金属レベルの上面
に位置する少なくとも１個のバイア・レベルからなる、
底部が開放されたバイア・ライナを設ける工程と、
（ｂ）工程（ａ）で設けた上記構造に導電性材料の層を
付着させる工程と、（ｃ）上記導電性材料の上に金属ラ
イン層を形成する工程と、（ｄ）上記構造のラインおよ
びバイアを通って延びる連続した単結晶または多結晶導
電性材料を形成するのに有効な条件で、上記金属ライン
層をアニールする工程と、（ｅ）工程（ｄ）で設けた構
造を平坦化する工程とを含む、連続した単結晶または多
結晶導電性材料を配線構造のラインとバイアとの間に形
成する本発明の方法により達成される。
本発明により、半導体装置に底部を開放したバイア・ラ
イナ構造を使用することにより達成される。具体的に
は、上述の目的は（ａ）バイアの側壁のみに付着させた
ライナ材料を有し、少なくとも１個の金属レベルの上面
に位置する少なくとも１個のバイア・レベルからなる、
底部が開放されたバイア・ライナを設ける工程と、
（ｂ）工程（ａ）で設けた上記構造に導電性材料の層を
付着させる工程と、（ｃ）上記導電性材料の上に金属ラ
イン層を形成する工程と、（ｄ）上記構造のラインおよ
びバイアを通って延びる連続した単結晶または多結晶導
電性材料を形成するのに有効な条件で、上記金属ライン
層をアニールする工程と、（ｅ）工程（ｄ）で設けた構
造を平坦化する工程とを含む、連続した単結晶または多
結晶導電性材料を配線構造のラインとバイアとの間に形
成する本発明の方法により達成される。
【００１５】本発明の１実施例では、工程（ｃ）により
設けられた構造を、アニールの前に、Ｔａ、ＴａＮ、Ｔ
ｉＮ、Ｗ、ＳｉＮなどの金属によりカプセル封じする。
ダイアモンド状炭素も、カプセル封じ用材料として使用
することができる。
設けられた構造を、アニールの前に、Ｔａ、ＴａＮ、Ｔ
ｉＮ、Ｗ、ＳｉＮなどの金属によりカプセル封じする。
ダイアモンド状炭素も、カプセル封じ用材料として使用
することができる。
【００１６】本発明の他の実施例では、アニール工程を
行わない。これは通常、多層配線構造が必要な場合に行
われるものである。
行わない。これは通常、多層配線構造が必要な場合に行
われるものである。
【００１７】本発明で用いられる底部が開放されたバイ
ア・ライナ構造は、当業者に周知の従来の方法により製
造することができるが、代表的には下記の工程により製
造される。 （ｉ）第１のライナ材料を含有し、トレンチ材料により
充てんされた、少なくとも１個の金属レベルと少なくと
も１個のトレンチを有する、平坦化した配線構造を設け
る工程、（ｉｉ）任意で、上記金属レベル上にレベル間
誘電層を付着させる工程、（ｉｉｉ）上記レベル間誘電
層または上記金属レベル上に絶縁材料を付着させる工
程、（ｉｖ）上記絶縁材料をパターン形成して中にバイ
アを設ける工程、（ｖ）絶縁材料と上記バイアの側壁に
付着させるのに有効な条件で、上記バイアに第２のライ
ナ材料をスパッタ付着させる工程。
ア・ライナ構造は、当業者に周知の従来の方法により製
造することができるが、代表的には下記の工程により製
造される。 （ｉ）第１のライナ材料を含有し、トレンチ材料により
充てんされた、少なくとも１個の金属レベルと少なくと
も１個のトレンチを有する、平坦化した配線構造を設け
る工程、（ｉｉ）任意で、上記金属レベル上にレベル間
誘電層を付着させる工程、（ｉｉｉ）上記レベル間誘電
層または上記金属レベル上に絶縁材料を付着させる工
程、（ｉｖ）上記絶縁材料をパターン形成して中にバイ
アを設ける工程、（ｖ）絶縁材料と上記バイアの側壁に
付着させるのに有効な条件で、上記バイアに第２のライ
ナ材料をスパッタ付着させる工程。
【００１８】
【発明の実施の形態】本発明は、半導体装置の製造に底
部が開放されたバイア・ライナ構造を使用することに関
するものであるが、以下に本明細書に添付した図を参照
して詳細に説明する。図では同様のエレメントまたは構
成部品は同様の番号で示すことに留意されたい。
部が開放されたバイア・ライナ構造を使用することに関
するものであるが、以下に本明細書に添付した図を参照
して詳細に説明する。図では同様のエレメントまたは構
成部品は同様の番号で示すことに留意されたい。
【００１９】図を詳細に、特に図３ないし図５を参照し
て、構造全体に延びる連続した単結晶導電材料を含む配
線構造を形成するために本発明で使用される各種工程を
示す。
て、構造全体に延びる連続した単結晶導電材料を含む配
線構造を形成するために本発明で使用される各種工程を
示す。
【００２０】これに関する特徴をまず図３に示す。図３
は、本発明で使用する代表的な配線構造を示す。具体的
には、図３は少なくとも１層の金属レベル１０ｂの上面
に少なくとも１層のバイア・レベル１０ａを設けた平坦
化配線構造１０を示す。金属レベル１０ｂは、少なくと
も１個の絶縁部１２と、少なくとも１個のトレンチ１３
すなわち金属ラインを有する。トレンチ１３は、トレン
チ１３の側壁および底部にライナ材料２０を有し、トレ
ンチ材料２２により充てんされている。配線構造のバイ
ア・レベル１０ａは、少なくとも１個のバイア１８と、
絶縁材料１６からなる。さらに、バイア・レベル１０ａ
と金属レベル１０ｂとは、通常レベル間誘電層１４によ
り分離されている。特定の実施例では、バイア・レベル
１０ａと金属レベル１０ｂとを分離するレベル間誘電層
１４は不必要である。
は、本発明で使用する代表的な配線構造を示す。具体的
には、図３は少なくとも１層の金属レベル１０ｂの上面
に少なくとも１層のバイア・レベル１０ａを設けた平坦
化配線構造１０を示す。金属レベル１０ｂは、少なくと
も１個の絶縁部１２と、少なくとも１個のトレンチ１３
すなわち金属ラインを有する。トレンチ１３は、トレン
チ１３の側壁および底部にライナ材料２０を有し、トレ
ンチ材料２２により充てんされている。配線構造のバイ
ア・レベル１０ａは、少なくとも１個のバイア１８と、
絶縁材料１６からなる。さらに、バイア・レベル１０ａ
と金属レベル１０ｂとは、通常レベル間誘電層１４によ
り分離されている。特定の実施例では、バイア・レベル
１０ａと金属レベル１０ｂとを分離するレベル間誘電層
１４は不必要である。
【００２１】図３に示すライナ材料２０は、トレンチ１
３の側壁および底部を被覆する連続ライナであることに
注目すべきである。本発明では、トレンチの側壁の部分
のみを被覆する不連続ライナを使用してもよい。本発明
でライナ２０として使用するのに適した材料には、Ａ
ｌ、Ｃｒ、Ｔｉ、ＴｉＮ、Ｗ、Ｔａ、ＴａＮ、ＴａＮ／
Ｔａ、Ｔａ／ＴａＮ、Ｔａ／ＴａＮ／Ｔａ、ＴａＮ／Ｔ
ｉ、Ｔａ−Ｔｉ合金、Ｔａ−Ｃｒ合金、Ｔｉ−Ｔａ−Ｃ
ｒ合金などがあるが、これらに限定されるものではな
い。
３の側壁および底部を被覆する連続ライナであることに
注目すべきである。本発明では、トレンチの側壁の部分
のみを被覆する不連続ライナを使用してもよい。本発明
でライナ２０として使用するのに適した材料には、Ａ
ｌ、Ｃｒ、Ｔｉ、ＴｉＮ、Ｗ、Ｔａ、ＴａＮ、ＴａＮ／
Ｔａ、Ｔａ／ＴａＮ、Ｔａ／ＴａＮ／Ｔａ、ＴａＮ／Ｔ
ｉ、Ｔａ−Ｔｉ合金、Ｔａ−Ｃｒ合金、Ｔｉ−Ｔａ−Ｃ
ｒ合金などがあるが、これらに限定されるものではな
い。
【００２２】本発明で領域２２の形成に使用するトレン
チ材料は、当業者に周知の従来の導体である。このよう
な導体には、Ｃｕ、Ａｌ、Ａｇ、Ｃｒ、Ａｕ、Ｎｉ、Ｗ
などがあるが、これらに限定されるものではない。これ
らの金属の１つまたはそれ以上を含有する合金も、本発
明では意図される。
チ材料は、当業者に周知の従来の導体である。このよう
な導体には、Ｃｕ、Ａｌ、Ａｇ、Ｃｒ、Ａｕ、Ｎｉ、Ｗ
などがあるが、これらに限定されるものではない。これ
らの金属の１つまたはそれ以上を含有する合金も、本発
明では意図される。
【００２３】図３に示すその他の要素、すなわちレベル
間誘電層１４ならびに、絶縁層１２および１６も、従来
の材料で構成される。たとえば、レベル間誘電層１４な
らびに、絶縁層１２および１６は、ＳｉＯ2、紡糸状ガ
ラス、ＴｉＯ2、（Ｂａ、Ｓｒ）ＴｉＯ3、有機重合体、
無機重合体、フッ素化重合体、ＴｉＯ3などで構成する
ことができる。製造する装置により、層１２、１４、お
よび１６は、同一または異なる材料により構成すること
ができる。
間誘電層１４ならびに、絶縁層１２および１６も、従来
の材料で構成される。たとえば、レベル間誘電層１４な
らびに、絶縁層１２および１６は、ＳｉＯ2、紡糸状ガ
ラス、ＴｉＯ2、（Ｂａ、Ｓｒ）ＴｉＯ3、有機重合体、
無機重合体、フッ素化重合体、ＴｉＯ3などで構成する
ことができる。製造する装置により、層１２、１４、お
よび１６は、同一または異なる材料により構成すること
ができる。
【００２４】図３に示す配線構造のバイア・レベルは、
当業者に周知の技術を使用して製造する。たとえば、反
応性イオン・エッチング（ＲＩＥ）などにより絶縁材料
１６中のバイア１８をエッチングし、ライナ材料を付着
させた後、スパッタリング、化学的気相付着（ＣＶ
Ｄ）、無電解付着、電着などにより導電材料を付着さ
せ、構造を約２００℃ないし約５００℃でアニールして
ライン中に竹状構造を、または短いライン中に単結晶を
形成し、次に構造を平坦化して過負荷を除去し、各種バ
イア構造を分離することにより製造することができる。
当業者に周知の技術を使用して製造する。たとえば、反
応性イオン・エッチング（ＲＩＥ）などにより絶縁材料
１６中のバイア１８をエッチングし、ライナ材料を付着
させた後、スパッタリング、化学的気相付着（ＣＶ
Ｄ）、無電解付着、電着などにより導電材料を付着さ
せ、構造を約２００℃ないし約５００℃でアニールして
ライン中に竹状構造を、または短いライン中に単結晶を
形成し、次に構造を平坦化して過負荷を除去し、各種バ
イア構造を分離することにより製造することができる。
【００２５】上述のように、バイア・レベル１０ａと金
属レベル１０ｂとを分離するために、レベル間誘電層１
４を当業者に周知の技術を使用して付着させることがで
きる。レベル間誘電層１４を付着させるのに適した方法
の例には、誘電体スピンオン、ＣＶＤ、物理蒸着（ＰＶ
Ｄ）、イオン注入などがあるが、これらに限定されるも
のではない。ＳｉＮ、ダイアモンド状炭素など、従来の
誘電材料をレベル間誘電層１４として使用することがで
きる。本発明の１態様では、配線構造中にレベル間誘電
体は使用しない。本発明のこの実施例は、たとえば図１
１ないし図１３に示すようなものである。
属レベル１０ｂとを分離するために、レベル間誘電層１
４を当業者に周知の技術を使用して付着させることがで
きる。レベル間誘電層１４を付着させるのに適した方法
の例には、誘電体スピンオン、ＣＶＤ、物理蒸着（ＰＶ
Ｄ）、イオン注入などがあるが、これらに限定されるも
のではない。ＳｉＮ、ダイアモンド状炭素など、従来の
誘電材料をレベル間誘電層１４として使用することがで
きる。本発明の１態様では、配線構造中にレベル間誘電
体は使用しない。本発明のこの実施例は、たとえば図１
１ないし図１３に示すようなものである。
【００２６】絶縁層１６は、誘電層１４と同一の誘電材
料、または異なる誘電材料で構成することができるが、
レベル間誘電体１４の表面上に付着させる。本発明のこ
の段階で使用する付着技術には、上述のレベル間誘電層
１４を形成するのに使用する技術がある。レベル間誘電
層を使用しない場合は、絶縁層１６を金属レベル１０ｂ
上に直接付着させる。
料、または異なる誘電材料で構成することができるが、
レベル間誘電体１４の表面上に付着させる。本発明のこ
の段階で使用する付着技術には、上述のレベル間誘電層
１４を形成するのに使用する技術がある。レベル間誘電
層を使用しない場合は、絶縁層１６を金属レベル１０ｂ
上に直接付着させる。
【００２７】次に絶縁層１６を、当業者に周知の従来の
リソグラフィ技術を使用してパターン形成する。これに
適した技術には、絶縁層１６にレジストを塗布し、上記
絶縁層１６のレジストにより被覆されていない部分を上
記レベル間誘電材料１４に到達するまで除去し、レジス
トをストリッピングした後、露出したレベル間誘電材料
をエッチングする工程を含む。
リソグラフィ技術を使用してパターン形成する。これに
適した技術には、絶縁層１６にレジストを塗布し、上記
絶縁層１６のレジストにより被覆されていない部分を上
記レベル間誘電材料１４に到達するまで除去し、レジス
トをストリッピングした後、露出したレベル間誘電材料
をエッチングする工程を含む。
【００２８】絶縁材料およびレベル間誘電材料は、当業
者に周知の従来のエッチング技術を使用して除去するこ
とができる。たとえば、絶縁材料およびレベル間誘電材
料は、乾式エッチングを使用して除去することができ
る。乾式エッチングを使用する場合は、反応性イオン・
エッチング（ＲＩＥ）、イオン・ビーム・エッチング
（ＩＢＥ）、またはプラズマ・エッチングを使用するこ
とができる。これらの乾式エッチング技術のうちでは、
ＲＩＥを使用するのが好ましい。
者に周知の従来のエッチング技術を使用して除去するこ
とができる。たとえば、絶縁材料およびレベル間誘電材
料は、乾式エッチングを使用して除去することができ
る。乾式エッチングを使用する場合は、反応性イオン・
エッチング（ＲＩＥ）、イオン・ビーム・エッチング
（ＩＢＥ）、またはプラズマ・エッチングを使用するこ
とができる。これらの乾式エッチング技術のうちでは、
ＲＩＥを使用するのが好ましい。
【００２９】上記のエッチング技術は、レベル間誘電層
を完全に除去するのに使用することができるが、本発明
の１実施例では、エッチングにより後部のレベル間誘電
体の一部が残り、バイア側壁の垂直領域上を金属材料が
摺動するのを防止または抑制するオーバーハングを形成
する。オーバーハングは、選択的エッチングその他当業
界に周知の方法により形成することができる。本発明の
この実施例を図１０に示す。
を完全に除去するのに使用することができるが、本発明
の１実施例では、エッチングにより後部のレベル間誘電
体の一部が残り、バイア側壁の垂直領域上を金属材料が
摺動するのを防止または抑制するオーバーハングを形成
する。オーバーハングは、選択的エッチングその他当業
界に周知の方法により形成することができる。本発明の
この実施例を図１０に示す。
【００３０】次に、第２のライナ３０を絶縁層１６にも
バイア１８の側壁にもスパッタ付着させる。当業界で周
知の方法はいずれも使用することができるが、本発明で
は、共出願第０８／７６７５７２号明細書に記載の装置
および条件を使用した。具体的には、スパッタ付着はラ
イナ３０の付着が絶縁層１６、およびバイア１８の側壁
に生じるように、高周波バイアスを用いて行う。典型的
には、本発明ではスパッタ付着は、付着時間全体の少な
くとも１８％の間活性である高周波バイアスを用いて行
う。スパッタ付着の高周波バイアスは、付着時間全体の
最低約２５％、最高約５０％であることがさらに好まし
い。上記の条件では、バイア１８の底部には付着が生じ
ないことに留意されたい。
バイア１８の側壁にもスパッタ付着させる。当業界で周
知の方法はいずれも使用することができるが、本発明で
は、共出願第０８／７６７５７２号明細書に記載の装置
および条件を使用した。具体的には、スパッタ付着はラ
イナ３０の付着が絶縁層１６、およびバイア１８の側壁
に生じるように、高周波バイアスを用いて行う。典型的
には、本発明ではスパッタ付着は、付着時間全体の少な
くとも１８％の間活性である高周波バイアスを用いて行
う。スパッタ付着の高周波バイアスは、付着時間全体の
最低約２５％、最高約５０％であることがさらに好まし
い。上記の条件では、バイア１８の底部には付着が生じ
ないことに留意されたい。
【００３１】ライナ２０の場合と同様、ライナ３０はバ
イア１８の側壁すべてを被覆する連続ライナであって
も、バイア１８の側壁の一部を被覆する不連続ライナ３
０'であってもよい。またライナ３０は、ライナ２０と
同一であっても異なるものであってもよい。ライナ３０
または３０'に適した材料は、上述のライナ２０のもの
と同一である。不連続ライナ３０'は図６、図８、図１
０、および図１２に示す。本発明は、同一構造中に連続
ライナ３０と不連続ライナ３０'とを含む配線構造の使
用も意図している。本発明のこのような実施例を図９お
よび図１３に示す。
イア１８の側壁すべてを被覆する連続ライナであって
も、バイア１８の側壁の一部を被覆する不連続ライナ３
０'であってもよい。またライナ３０は、ライナ２０と
同一であっても異なるものであってもよい。ライナ３０
または３０'に適した材料は、上述のライナ２０のもの
と同一である。不連続ライナ３０'は図６、図８、図１
０、および図１２に示す。本発明は、同一構造中に連続
ライナ３０と不連続ライナ３０'とを含む配線構造の使
用も意図している。本発明のこのような実施例を図９お
よび図１３に示す。
【００３２】ライナ３０を付着させた後、当業者に周知
の従来の技術により、導電材料の層３２をライナ３０の
表面に付着させることができる。導電層３２の材料は、
トレンチ２２の材料と同一でも異なるものでもよいが、
両領域が同一材料であるほうが好ましい。本発明に使用
する極めて好ましい導電材料はＣｕである。製造する装
置により、導電層３２のシード層を付着させてもよい。
の従来の技術により、導電材料の層３２をライナ３０の
表面に付着させることができる。導電層３２の材料は、
トレンチ２２の材料と同一でも異なるものでもよいが、
両領域が同一材料であるほうが好ましい。本発明に使用
する極めて好ましい導電材料はＣｕである。製造する装
置により、導電層３２のシード層を付着させてもよい。
【００３３】次に、底部が開放されたバイアを金属層３
４で充填して、ライン構造を形成する。金属層は通常導
電層と同一の材料を用いるが、Ｃｕが最も好ましい。金
属ライン層３４は、上述の付着技術で形成しても、適当
なメッキ技術で形成してもよい。
４で充填して、ライン構造を形成する。金属層は通常導
電層と同一の材料を用いるが、Ｃｕが最も好ましい。金
属ライン層３４は、上述の付着技術で形成しても、適当
なメッキ技術で形成してもよい。
【００３４】本発明の１実施例では、上記の構造はＴ
ａ、ＴａＮ、ＴｉＮなどの金属を構造の表面に付着させ
ることによりカプセル封じする。本発明では、ダイアモ
ンド状炭素も、構造をカプセル封じするのに使用するこ
とができる。
ａ、ＴａＮ、ＴｉＮなどの金属を構造の表面に付着させ
ることによりカプセル封じする。本発明では、ダイアモ
ンド状炭素も、構造をカプセル封じするのに使用するこ
とができる。
【００３５】次に金属層３４またはカプセル封じした構
造を、構造のラインおよびバイアを通して延びる、連続
した単結晶または多結晶導電材料を形成するのに有効な
条件でアニールする。通常、アニールはＮ2、Ｈ2、生成
ガスすなわちＮ2とＨ2の混合物、または不活性ガス雰囲
気で、約２００℃ないし約４００℃の温度で、約１ない
し約６０分間行う。さらに好ましくは、アニールは、約
２７５℃ないし約３２５℃の温度で、約５ないし約３０
分間行う。
造を、構造のラインおよびバイアを通して延びる、連続
した単結晶または多結晶導電材料を形成するのに有効な
条件でアニールする。通常、アニールはＮ2、Ｈ2、生成
ガスすなわちＮ2とＨ2の混合物、または不活性ガス雰囲
気で、約２００℃ないし約４００℃の温度で、約１ない
し約６０分間行う。さらに好ましくは、アニールは、約
２７５℃ないし約３２５℃の温度で、約５ないし約３０
分間行う。
【００３６】図４に示す構造をアニールした後、ＲＩ
Ｅ、化学機械研磨など、当業者に周知の技術を用いて平
坦化する。最終の配線構造を図５に示すが、金属ライン
とバイアとの間を走る連続双晶境界に見られるように、
連続した単結晶または多結晶のライン・バイア・ライン
接続が得られる。
Ｅ、化学機械研磨など、当業者に周知の技術を用いて平
坦化する。最終の配線構造を図５に示すが、金属ライン
とバイアとの間を走る連続双晶境界に見られるように、
連続した単結晶または多結晶のライン・バイア・ライン
接続が得られる。
【００３７】本発明の他の実施例では、アニール工程を
省略することができる。この実施例は通常、多層配線構
造が必要な場合に行われる。この実施例を実施する場
合、配線構造の各種層を形成するのに使用する付着条件
は、導電性領域のアニールが行われるのに十分な条件と
する。
省略することができる。この実施例は通常、多層配線構
造が必要な場合に行われる。この実施例を実施する場
合、配線構造の各種層を形成するのに使用する付着条件
は、導電性領域のアニールが行われるのに十分な条件と
する。
【００３８】本発明の各種の工程は、何回も反復して行
い、図７ないし図１３に示すような多層配線構造を形成
することができることに留意されたい。これらの構造で
は、当業者に周知の技術を使用して、各種の金属層を形
成することができる。これには、図５に示す構造の上面
への層間誘電層の形成、その上への絶縁層の付着、絶縁
層中へのパターン形成、形成された誘電層の部分的除
去、レジストのストリッピング、新しいレジストの塗
布、バイアの形成、層間誘電層までのバイアのＲＩＥ、
層間誘電層での開口の形成などが含まれる。この工程の
詳細は、米国特許第４７８９６４８号明細書に記載され
ている。同特許の内容を参照により本明細書に合体す
る。
い、図７ないし図１３に示すような多層配線構造を形成
することができることに留意されたい。これらの構造で
は、当業者に周知の技術を使用して、各種の金属層を形
成することができる。これには、図５に示す構造の上面
への層間誘電層の形成、その上への絶縁層の付着、絶縁
層中へのパターン形成、形成された誘電層の部分的除
去、レジストのストリッピング、新しいレジストの塗
布、バイアの形成、層間誘電層までのバイアのＲＩＥ、
層間誘電層での開口の形成などが含まれる。この工程の
詳細は、米国特許第４７８９６４８号明細書に記載され
ている。同特許の内容を参照により本明細書に合体す
る。
【００３９】上述の方法を用いて製造した本発明の他の
実施例を図６ないし図１３に示す。具体的には、図６は
不連続ライナ３０'を用いて製造した配線構造を示し、
図７ないし図９はそれぞれ、連続ライナ３０、不連続ラ
イナ３０'、および連続ライナ３０と不連続ライナ３０'
との組み合わせを用いて製造した二重ダマスカス配線構
造を示し、図１０はレベル間誘電材料１４のオーバーハ
ングを含む多層配線構造を示し、図１１ないし図１３は
配線構造の各種レベルを分離するレベル間誘電材料を含
まない二重ダマスカス構造を示す。図１１では連続ライ
ナ３０を使用し、図１２では不連続ライナ３０'を使用
し、図１３ではライナ３０と３０'、すなわち連続ライ
ナと不連続ライナを組み合わせて使用している。これら
の構造は、上述のように、従来のリソグラフィおよびＲ
ＩＥ技術を用いて製造する。
実施例を図６ないし図１３に示す。具体的には、図６は
不連続ライナ３０'を用いて製造した配線構造を示し、
図７ないし図９はそれぞれ、連続ライナ３０、不連続ラ
イナ３０'、および連続ライナ３０と不連続ライナ３０'
との組み合わせを用いて製造した二重ダマスカス配線構
造を示し、図１０はレベル間誘電材料１４のオーバーハ
ングを含む多層配線構造を示し、図１１ないし図１３は
配線構造の各種レベルを分離するレベル間誘電材料を含
まない二重ダマスカス構造を示す。図１１では連続ライ
ナ３０を使用し、図１２では不連続ライナ３０'を使用
し、図１３ではライナ３０と３０'、すなわち連続ライ
ナと不連続ライナを組み合わせて使用している。これら
の構造は、上述のように、従来のリソグラフィおよびＲ
ＩＥ技術を用いて製造する。
【００４０】図７ないし図９に示す二重ダマスカス構造
は、厚みが約５ないし約１００オングストロームの薄い
ライナを付着させることにより得られることに留意され
たい。
は、厚みが約５ないし約１００オングストロームの薄い
ライナを付着させることにより得られることに留意され
たい。
【００４１】本発明の方法により、接触抵抗が極めて低
い、またはほとんど存在しない、すなわち金属レベルと
バイア・レベルとの間に境界がなくなるように、配線構
造のラインとバイアの間を走る連続単結晶または多結晶
の導電性微細構造が得られることに留意されたい。
い、またはほとんど存在しない、すなわち金属レベルと
バイア・レベルとの間に境界がなくなるように、配線構
造のラインとバイアの間を走る連続単結晶または多結晶
の導電性微細構造が得られることに留意されたい。
【００４２】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００４３】（１）（ａ）バイアの側壁のみに付着させ
たライナ材料を有し、少なくとも１個の金属レベルの上
面に位置する少なくとも１個のバイア・レベルからな
る、底部が開放されたバイア・ライナ構造を設ける工程
と、（ｂ）工程（ａ）で設けた上記構造に導電性材料を
付着させる工程と、（ｃ）上記導電性材料の上に金属ラ
イン層を形成する工程と、（ｄ）任意で工程（ｃ）で設
けた構造をカプセル封じする工程と、（ｅ）上記構造の
ラインおよびバイアを通って延びる連続した単結晶また
は多結晶導電性材料を形成するのに有効な条件で、上記
金属ライン層または上記カプセル封じした構造をアニー
ルする工程と、（ｆ）工程（ｃ）で設けた構造を平坦化
する工程とを含む、連続した単結晶または多結晶導電性
材料を配線構造のラインとバイアとの間に形成する方
法。 （２）上記底部が開放されたバイア・ライナ構造が、
（ｉ）第１のライナ材料を含有し、トレンチ材料により
充てんされた、金属レベル中の少なくとも１個のトレン
チを含む金属レベルを有する、平坦化した配線構造を設
ける工程と、（ｉｉ）任意で、上記金属レベル上にレベ
ル間誘電層を付着させる工程と、（ｉｉｉ）上記任意で
付着させたレベル間誘電層または上記金属レベル上に絶
縁材料を付着させる工程と、（ｉｖ）上記絶縁材料をパ
ターン形成して中にバイアを設ける工程と、（ｖ）絶縁
材料と上記バイアの側壁に付着させるのに有効な条件
で、工程（ｉｖ）で設けた上記バイアに第２のライナ材
料を付着させる工程により製作される、上記（１）に記
載の方法。 （３）工程（ｉ）における配線構造が、上記金属レベル
中の上記トレンチをエッチングし、上記トレンチに上記
ライナ材料を、次いで上記トレンチ材料を付着させ、構
造をアニールした後、構造を平坦化することにより設け
られる、上記（２）に記載の方法。 （４）レベル間誘電材料および上記誘電材料を、化学的
気相付着、物理蒸着、またはイオン注入により付着す
る、上記（２）に記載の方法。 （５）工程（ｉｖ）が、絶縁材料にレジストを塗布し、
上記絶縁材料のレジストにより被覆されていない部分を
上記レベル間誘電材料に到達するまで除去し、レジスト
をストリッピングした後、露出したレベル間誘電材料を
エッチングする工程を含む、上記（２）に記載の方法。 （６）上記エッチングが、反応性イオン・エッチング、
イオン・ビーム・エッチング、またはレーザ・アブレー
ションからなるグループから選択した乾式エッチングに
より行われる、上記（５）に記載の方法。 （７）上記エッチングが、上記レベル間誘電材料のオー
バーハングを残して行われる、上記（６）に記載の方
法。 （８）工程（ｖ）が、全付着時間の少なくとも１８％の
間活性である高周波バイアスを使用して行われる、上記
（２）に記載の方法。 （９）工程（ｖ）が、全付着時間の最低約２５％、最高
約５０％の間活性である高周波バイアスを使用して行わ
れる、上記（８）に記載の方法。 （１０）上記第１および第２のライナが、連続、不連
続、またはその組み合わせである、上記（２）に記載の
方法。 （１１）工程（ｅ）が、Ｎ2、Ｈ2、生成ガス、または不
活性ガス雰囲気中、約２００ないし約４００℃の温度
で、約１ないし約６０分間行われる、上記（１）に記載
の方法。 （１２）工程（ｅ）が、約２７５ないし約３２５℃の温
度で、約５ないし約３０分間行われる、上記（１１）に
記載の方法。 （１３）上記トレンチ材料、上記導電材料、および上記
金属ライン層が、それぞれＣｕで構成される、上記
（２）に記載の方法。 （１４）工程（ｆ）が、化学機械研磨により行われる、
上記（１）に記載の方法。 （１５）工程（ｆ）を行った後、工程（ｉｉ）から
（ｖ）を繰り返し行う、上記（２）に記載の方法。 （１６）工程（ｅ）を省略する、上記（１）に記載の方
法。 （１７）金属またはダイアモンド状炭素を工程（ｄ）で
用いる、上記（１）に記載の方法。 （１８）上記金属が、Ｔａ、ＴａＮ、Ｔｉ、またはＴｉ
Ｎである、上記（１７）に記載の方法。 （１９）少なくとも１層のバイア・レベルと少なくとも
１層の金属レベルを有する電子装置からなり、上記バイ
ア・レベルが上記金属レベル上面にあり、上記両レベル
が、連続する単結晶または多結晶の導電材料により相互
接続される配線構造。 （２０）上記連続する単結晶または多結晶材料が、Ｃｕ
で構成される、上記（１９）に記載の配線構造。 （２１）上記電子装置が、ダマスカスまたは非ダマスカ
ス装置である、上記（１９）に記載の配線構造。 （２２）上記連続する単結晶または多結晶材料が、１個
以上のツイン境界を有する、上記（１９）に記載の配線
構造。 （２３）２層以上の金属レベルと、２層以上のバイア・
レベルを有する電子装置からなり、各金属レベルがバイ
ア・レベルにより分離され、上記両レベルが、連続する
単結晶または多結晶の導電材料により相互接続される多
層配線構造。 （２４）上記連続する単結晶または多結晶導電材料が、
Ｃｕである、上記（２３）に記載の多層配線構造。 （２５）上記連続する単結晶または多結晶材料が、１個
以上のツイン境界を有する、上記（２３）に記載の多層
配線構造。
たライナ材料を有し、少なくとも１個の金属レベルの上
面に位置する少なくとも１個のバイア・レベルからな
る、底部が開放されたバイア・ライナ構造を設ける工程
と、（ｂ）工程（ａ）で設けた上記構造に導電性材料を
付着させる工程と、（ｃ）上記導電性材料の上に金属ラ
イン層を形成する工程と、（ｄ）任意で工程（ｃ）で設
けた構造をカプセル封じする工程と、（ｅ）上記構造の
ラインおよびバイアを通って延びる連続した単結晶また
は多結晶導電性材料を形成するのに有効な条件で、上記
金属ライン層または上記カプセル封じした構造をアニー
ルする工程と、（ｆ）工程（ｃ）で設けた構造を平坦化
する工程とを含む、連続した単結晶または多結晶導電性
材料を配線構造のラインとバイアとの間に形成する方
法。 （２）上記底部が開放されたバイア・ライナ構造が、
（ｉ）第１のライナ材料を含有し、トレンチ材料により
充てんされた、金属レベル中の少なくとも１個のトレン
チを含む金属レベルを有する、平坦化した配線構造を設
ける工程と、（ｉｉ）任意で、上記金属レベル上にレベ
ル間誘電層を付着させる工程と、（ｉｉｉ）上記任意で
付着させたレベル間誘電層または上記金属レベル上に絶
縁材料を付着させる工程と、（ｉｖ）上記絶縁材料をパ
ターン形成して中にバイアを設ける工程と、（ｖ）絶縁
材料と上記バイアの側壁に付着させるのに有効な条件
で、工程（ｉｖ）で設けた上記バイアに第２のライナ材
料を付着させる工程により製作される、上記（１）に記
載の方法。 （３）工程（ｉ）における配線構造が、上記金属レベル
中の上記トレンチをエッチングし、上記トレンチに上記
ライナ材料を、次いで上記トレンチ材料を付着させ、構
造をアニールした後、構造を平坦化することにより設け
られる、上記（２）に記載の方法。 （４）レベル間誘電材料および上記誘電材料を、化学的
気相付着、物理蒸着、またはイオン注入により付着す
る、上記（２）に記載の方法。 （５）工程（ｉｖ）が、絶縁材料にレジストを塗布し、
上記絶縁材料のレジストにより被覆されていない部分を
上記レベル間誘電材料に到達するまで除去し、レジスト
をストリッピングした後、露出したレベル間誘電材料を
エッチングする工程を含む、上記（２）に記載の方法。 （６）上記エッチングが、反応性イオン・エッチング、
イオン・ビーム・エッチング、またはレーザ・アブレー
ションからなるグループから選択した乾式エッチングに
より行われる、上記（５）に記載の方法。 （７）上記エッチングが、上記レベル間誘電材料のオー
バーハングを残して行われる、上記（６）に記載の方
法。 （８）工程（ｖ）が、全付着時間の少なくとも１８％の
間活性である高周波バイアスを使用して行われる、上記
（２）に記載の方法。 （９）工程（ｖ）が、全付着時間の最低約２５％、最高
約５０％の間活性である高周波バイアスを使用して行わ
れる、上記（８）に記載の方法。 （１０）上記第１および第２のライナが、連続、不連
続、またはその組み合わせである、上記（２）に記載の
方法。 （１１）工程（ｅ）が、Ｎ2、Ｈ2、生成ガス、または不
活性ガス雰囲気中、約２００ないし約４００℃の温度
で、約１ないし約６０分間行われる、上記（１）に記載
の方法。 （１２）工程（ｅ）が、約２７５ないし約３２５℃の温
度で、約５ないし約３０分間行われる、上記（１１）に
記載の方法。 （１３）上記トレンチ材料、上記導電材料、および上記
金属ライン層が、それぞれＣｕで構成される、上記
（２）に記載の方法。 （１４）工程（ｆ）が、化学機械研磨により行われる、
上記（１）に記載の方法。 （１５）工程（ｆ）を行った後、工程（ｉｉ）から
（ｖ）を繰り返し行う、上記（２）に記載の方法。 （１６）工程（ｅ）を省略する、上記（１）に記載の方
法。 （１７）金属またはダイアモンド状炭素を工程（ｄ）で
用いる、上記（１）に記載の方法。 （１８）上記金属が、Ｔａ、ＴａＮ、Ｔｉ、またはＴｉ
Ｎである、上記（１７）に記載の方法。 （１９）少なくとも１層のバイア・レベルと少なくとも
１層の金属レベルを有する電子装置からなり、上記バイ
ア・レベルが上記金属レベル上面にあり、上記両レベル
が、連続する単結晶または多結晶の導電材料により相互
接続される配線構造。 （２０）上記連続する単結晶または多結晶材料が、Ｃｕ
で構成される、上記（１９）に記載の配線構造。 （２１）上記電子装置が、ダマスカスまたは非ダマスカ
ス装置である、上記（１９）に記載の配線構造。 （２２）上記連続する単結晶または多結晶材料が、１個
以上のツイン境界を有する、上記（１９）に記載の配線
構造。 （２３）２層以上の金属レベルと、２層以上のバイア・
レベルを有する電子装置からなり、各金属レベルがバイ
ア・レベルにより分離され、上記両レベルが、連続する
単結晶または多結晶の導電材料により相互接続される多
層配線構造。 （２４）上記連続する単結晶または多結晶導電材料が、
Ｃｕである、上記（２３）に記載の多層配線構造。 （２５）上記連続する単結晶または多結晶材料が、１個
以上のツイン境界を有する、上記（２３）に記載の多層
配線構造。
【図１】従来の技術による配線構造を示す断面図であ
る。
る。
【図２】従来の技術による配線構造を示す断面図であ
る。
る。
【図３】本発明による配線構造を示す断面図である。
【図４】本発明による配線構造を示す断面図である。
【図５】本発明による配線構造を示す断面図である。
【図６】本発明により製造した、バイア中に不連続ライ
ナを有する配線構造を示す断面図である。
ナを有する配線構造を示す断面図である。
【図７】本発明により製造した、連続ライナを使用した
二重ダマスカス配線構造を示す断面図である。
二重ダマスカス配線構造を示す断面図である。
【図８】本発明により製造した、ライナ材料として不連
続接着層を使用した二重ダマスカス配線構造を示す断面
図である。
続接着層を使用した二重ダマスカス配線構造を示す断面
図である。
【図９】本発明により製造した、連続ライナをトレンチ
の側壁に、不連続ライナをバイアの側壁に使用した二重
ダマスカス配線構造を示す断面図である。
の側壁に、不連続ライナをバイアの側壁に使用した二重
ダマスカス配線構造を示す断面図である。
【図１０】構造の各ライン−バイア−ライン部分を分離
する複数のオーバーハングを有するレベル間誘電層を含
む、多層配線構造を示す断面図である。
する複数のオーバーハングを有するレベル間誘電層を含
む、多層配線構造を示す断面図である。
【図１１】連続金属−バイア−金属−バイア構造がな
く、レベル間誘電材料がなく、連続ライナを有する二重
ダマスカス配線構造を示す断面図である。
く、レベル間誘電材料がなく、連続ライナを有する二重
ダマスカス配線構造を示す断面図である。
【図１２】連続金属−バイア−金属−バイア構造がな
く、レベル間誘電材料がなく、不連続ライナを有する二
重ダマスカス配線構造を示す断面図である。
く、レベル間誘電材料がなく、不連続ライナを有する二
重ダマスカス配線構造を示す断面図である。
【図１３】連続金属−バイア−金属−バイア構造がな
く、レベル間誘電材料がなく、連続ライナをトレンチ中
に、不連続ライナをバイア中に有する二重ダマスカス配
線構造を示す断面図である。
く、レベル間誘電材料がなく、連続ライナをトレンチ中
に、不連続ライナをバイア中に有する二重ダマスカス配
線構造を示す断面図である。
１０ 配線構造 １０ａ バイア・レベル １０ｂ 金属レベル １２ 絶縁部 １３ トレンチ １４ レベル間誘電層 １６ 絶縁材料 １８ バイア ２０ ライナ材料 ２２ トレンチ材料 ３０ 連続ライナ ３０' 不連続ライナ ３２ 導電層 ３４ 金属ライン層
Claims (25)
- 【請求項１】（ａ）バイアの側壁のみに付着させたライ
ナ材料を有し、少なくとも１個の金属レベルの上面に位
置する少なくとも１個のバイア・レベルからなる、底部
が開放されたバイア・ライナ構造を設ける工程と、
（ｂ）工程（ａ）で設けた上記構造に導電性材料を付着
させる工程と、（ｃ）上記導電性材料の上に金属ライン
層を形成する工程と、（ｄ）任意で工程（ｃ）で設けた
構造をカプセル封じする工程と、（ｅ）上記構造のライ
ンおよびバイアを通って延びる連続した単結晶または多
結晶導電性材料を形成するのに有効な条件で、上記金属
ライン層または上記カプセル封じした構造をアニールす
る工程と、（ｆ）工程（ｃ）で設けた構造を平坦化する
工程とを含む、連続した単結晶または多結晶導電性材料
を配線構造のラインとバイアとの間に形成する方法。 - 【請求項２】上記底部が開放されたバイア・ライナ構造
が、（ｉ）第１のライナ材料を含有し、トレンチ材料に
より充てんされた、金属レベル中の少なくとも１個のト
レンチを含む金属レベルを有する、平坦化した配線構造
を設ける工程と、（ｉｉ）任意で、上記金属レベル上に
レベル間誘電層を付着させる工程と、（ｉｉｉ）上記任
意で付着させたレベル間誘電層または上記金属レベル上
に絶縁材料を付着させる工程と、（ｉｖ）上記絶縁材料
をパターン形成して中にバイアを設ける工程と、（ｖ）
絶縁材料と上記バイアの側壁に付着させるのに有効な条
件で、工程（ｉｖ）で設けた上記バイアに第２のライナ
材料を付着させる工程により製作される、請求項１に記
載の方法。 - 【請求項３】工程（ｉ）における配線構造が、上記金属
レベル中の上記トレンチをエッチングし、上記トレンチ
に上記ライナ材料を、次いで上記トレンチ材料を付着さ
せ、構造をアニールした後、構造を平坦化することによ
り設けられる、請求項２に記載の方法。 - 【請求項４】レベル間誘電材料および上記誘電材料を、
化学的気相付着、物理蒸着、またはイオン注入により付
着する、請求項２に記載の方法。 - 【請求項５】工程（ｉｖ）が、絶縁材料にレジストを塗
布し、上記絶縁材料のレジストにより被覆されていない
部分を上記レベル間誘電材料に到達するまで除去し、レ
ジストをストリッピングした後、露出したレベル間誘電
材料をエッチングする工程を含む、請求項２に記載の方
法。 - 【請求項６】上記エッチングが、反応性イオン・エッチ
ング、イオン・ビーム・エッチング、またはレーザ・ア
ブレーションからなるグループから選択した乾式エッチ
ングにより行われる、請求項５に記載の方法。 - 【請求項７】上記エッチングが、上記レベル間誘電材料
のオーバーハングを残して行われる、請求項６に記載の
方法。 - 【請求項８】工程（ｖ）が、全付着時間の少なくとも１
８％の間活性である高周波バイアスを使用して行われ
る、請求項２に記載の方法。 - 【請求項９】工程（ｖ）が、全付着時間の最低約２５
％、最高約５０％の間活性である高周波バイアスを使用
して行われる、請求項８に記載の方法。 - 【請求項１０】上記第１および第２のライナが、連続、
不連続、またはその組み合わせである、請求項２に記載
の方法。 - 【請求項１１】工程（ｅ）が、Ｎ2、Ｈ2、生成ガス、ま
たは不活性ガス雰囲気中、約２００ないし約４００℃の
温度で、約１ないし約６０分間行われる、請求項１に記
載の方法。 - 【請求項１２】工程（ｅ）が、約２７５ないし約３２５
℃の温度で、約５ないし約３０分間行われる、請求項１
１に記載の方法。 - 【請求項１３】上記トレンチ材料、上記導電材料、およ
び上記金属ライン層が、それぞれＣｕで構成される、請
求項２に記載の方法。 - 【請求項１４】工程（ｆ）が、化学機械研磨により行わ
れる、請求項１に記載の方法。 - 【請求項１５】工程（ｆ）を行った後、工程（ｉｉ）か
ら（ｖ）を繰り返し行う、請求項２に記載の方法。 - 【請求項１６】工程（ｅ）を省略する、請求項１に記載
の方法。 - 【請求項１７】金属またはダイアモンド状炭素を工程
（ｄ）で用いる、請求項１に記載の方法。 - 【請求項１８】上記金属が、Ｔａ、ＴａＮ、Ｔｉ、また
はＴｉＮである、請求項１７に記載の方法。 - 【請求項１９】少なくとも１層のバイア・レベルと少な
くとも１層の金属レベルを有する電子装置からなり、上
記バイア・レベルが上記金属レベル上面にあり、上記両
レベルが、連続する単結晶または多結晶の導電材料によ
り相互接続される配線構造。 - 【請求項２０】上記連続する単結晶または多結晶材料
が、Ｃｕで構成される、請求項１９に記載の配線構造。 - 【請求項２１】上記電子装置が、ダマスカスまたは非ダ
マスカス装置である、請求項１９に記載の配線構造。 - 【請求項２２】上記連続する単結晶または多結晶材料
が、１個以上のツイン境界を有する、請求項１９に記載
の配線構造。 - 【請求項２３】２層以上の金属レベルと、２層以上のバ
イア・レベルを有する電子装置からなり、各金属レベル
がバイア・レベルにより分離され、上記両レベルが、連
続する単結晶または多結晶の導電材料により相互接続さ
れる多層配線構造。 - 【請求項２４】上記連続する単結晶または多結晶導電材
料が、Ｃｕである、請求項２３に記載の多層配線構造。 - 【請求項２５】上記連続する単結晶または多結晶材料
が、１個以上のツイン境界を有する、請求項２３に記載
の多層配線構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/838,222 US5930669A (en) | 1997-04-03 | 1997-04-03 | Continuous highly conductive metal wiring structures and method for fabricating the same |
| US08/838222 | 1997-04-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10284603A true JPH10284603A (ja) | 1998-10-23 |
| JP2999991B2 JP2999991B2 (ja) | 2000-01-17 |
Family
ID=25276579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10087234A Expired - Lifetime JP2999991B2 (ja) | 1997-04-03 | 1998-03-31 | 連続高伝導金属配線の製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5930669A (ja) |
| JP (1) | JP2999991B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000183067A (ja) * | 1998-12-18 | 2000-06-30 | Rohm Co Ltd | 半導体装置の製造方法 |
| US6900539B2 (en) | 2001-10-19 | 2005-05-31 | Nec Electronics Corporation | Semiconductor device and method for manufacturing the same |
| JP2005197641A (ja) * | 2003-12-30 | 2005-07-21 | Hynix Semiconductor Inc | 半導体素子のインダクタ製造方法 |
| US7176127B2 (en) | 2002-10-18 | 2007-02-13 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device having through hole with adhesion layer thereon |
| CN100382279C (zh) * | 2004-03-04 | 2008-04-16 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| JP2010283360A (ja) * | 2001-11-14 | 2010-12-16 | Applied Materials Inc | 配線を形成する方法及びプラズマスパッタリアクタ |
| JP2011159869A (ja) * | 2010-02-02 | 2011-08-18 | Nec Corp | 半導体装置の積層構造体とその製造方法 |
| US9062372B2 (en) | 2002-08-01 | 2015-06-23 | Applied Materials, Inc. | Self-ionized and capacitively-coupled plasma for sputtering and resputtering |
| US10047430B2 (en) | 1999-10-08 | 2018-08-14 | Applied Materials, Inc. | Self-ionized and inductively-coupled plasma for sputtering and resputtering |
Families Citing this family (141)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6268291B1 (en) * | 1995-12-29 | 2001-07-31 | International Business Machines Corporation | Method for forming electromigration-resistant structures by doping |
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| TW417249B (en) * | 1997-05-14 | 2001-01-01 | Applied Materials Inc | Reliability barrier integration for cu application |
| US5989623A (en) * | 1997-08-19 | 1999-11-23 | Applied Materials, Inc. | Dual damascene metallization |
| US6291334B1 (en) * | 1997-12-19 | 2001-09-18 | Applied Materials, Inc. | Etch stop layer for dual damascene process |
| JPH11317446A (ja) * | 1998-05-01 | 1999-11-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6057230A (en) * | 1998-09-17 | 2000-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dry etching procedure and recipe for patterning of thin film copper layers |
| US6176992B1 (en) | 1998-11-03 | 2001-01-23 | Nutool, Inc. | Method and apparatus for electro-chemical mechanical deposition |
| US6902659B2 (en) * | 1998-12-01 | 2005-06-07 | Asm Nutool, Inc. | Method and apparatus for electro-chemical mechanical deposition |
| US7427337B2 (en) * | 1998-12-01 | 2008-09-23 | Novellus Systems, Inc. | System for electropolishing and electrochemical mechanical polishing |
| US6328872B1 (en) | 1999-04-03 | 2001-12-11 | Nutool, Inc. | Method and apparatus for plating and polishing a semiconductor substrate |
| US7204917B2 (en) | 1998-12-01 | 2007-04-17 | Novellus Systems, Inc. | Workpiece surface influencing device designs for electrochemical mechanical processing and method of using the same |
| US6413388B1 (en) | 2000-02-23 | 2002-07-02 | Nutool Inc. | Pad designs and structures for a versatile materials processing apparatus |
| US6497800B1 (en) * | 2000-03-17 | 2002-12-24 | Nutool Inc. | Device providing electrical contact to the surface of a semiconductor workpiece during metal plating |
| US7425250B2 (en) * | 1998-12-01 | 2008-09-16 | Novellus Systems, Inc. | Electrochemical mechanical processing apparatus |
| US6610190B2 (en) * | 2000-11-03 | 2003-08-26 | Nutool, Inc. | Method and apparatus for electrodeposition of uniform film with minimal edge exclusion on substrate |
| US7204924B2 (en) * | 1998-12-01 | 2007-04-17 | Novellus Systems, Inc. | Method and apparatus to deposit layers with uniform properties |
| US7578923B2 (en) * | 1998-12-01 | 2009-08-25 | Novellus Systems, Inc. | Electropolishing system and process |
| US6409904B1 (en) | 1998-12-01 | 2002-06-25 | Nutool, Inc. | Method and apparatus for depositing and controlling the texture of a thin film |
| KR100385042B1 (ko) | 1998-12-03 | 2003-06-18 | 인터내셔널 비지네스 머신즈 코포레이션 | 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법 |
| US6288449B1 (en) * | 1998-12-22 | 2001-09-11 | Agere Systems Guardian Corp. | Barrier for copper metallization |
| US6333560B1 (en) * | 1999-01-14 | 2001-12-25 | International Business Machines Corporation | Process and structure for an interlock and high performance multilevel structures for chip interconnects and packaging technologies |
| JP3048567B1 (ja) * | 1999-02-18 | 2000-06-05 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US20020127845A1 (en) * | 1999-03-01 | 2002-09-12 | Paul A. Farrar | Conductive structures in integrated circuits |
| US6331484B1 (en) * | 1999-03-29 | 2001-12-18 | Lucent Technologies, Inc. | Titanium-tantalum barrier layer film and method for forming the same |
| US6144099A (en) * | 1999-03-30 | 2000-11-07 | Advanced Micro Devices, Inc. | Semiconductor metalization barrier |
| US6103624A (en) * | 1999-04-15 | 2000-08-15 | Advanced Micro Devices, Inc. | Method of improving Cu damascene interconnect reliability by laser anneal before barrier polish |
| JP3074171B1 (ja) * | 1999-06-09 | 2000-08-07 | キヤノン販売株式会社 | 層間絶縁膜の形成方法、及び半導体装置 |
| US6380628B2 (en) * | 1999-08-18 | 2002-04-30 | International Business Machines Corporation | Microstructure liner having improved adhesion |
| US6355153B1 (en) * | 1999-09-17 | 2002-03-12 | Nutool, Inc. | Chip interconnect and packaging deposition methods and structures |
| US8696875B2 (en) * | 1999-10-08 | 2014-04-15 | Applied Materials, Inc. | Self-ionized and inductively-coupled plasma for sputtering and resputtering |
| US6612915B1 (en) | 1999-12-27 | 2003-09-02 | Nutool Inc. | Work piece carrier head for plating and polishing |
| US6630059B1 (en) * | 2000-01-14 | 2003-10-07 | Nutool, Inc. | Workpeice proximity plating apparatus |
| US6376370B1 (en) | 2000-01-18 | 2002-04-23 | Micron Technology, Inc. | Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy |
| US7262130B1 (en) | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6420262B1 (en) * | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US20070127645A1 (en) * | 2000-01-19 | 2007-06-07 | Sony Ericsson Mobile Communications Ab | Technique for providing secondary information to a user equipment |
| US6354916B1 (en) | 2000-02-11 | 2002-03-12 | Nu Tool Inc. | Modified plating solution for plating and planarization and process utilizing same |
| US6573030B1 (en) * | 2000-02-17 | 2003-06-03 | Applied Materials, Inc. | Method for depositing an amorphous carbon layer |
| US20060131177A1 (en) * | 2000-02-23 | 2006-06-22 | Jeffrey Bogart | Means to eliminate bubble entrapment during electrochemical processing of workpiece surface |
| US20090020437A1 (en) * | 2000-02-23 | 2009-01-22 | Basol Bulent M | Method and system for controlled material removal by electrochemical polishing |
| US7141146B2 (en) * | 2000-02-23 | 2006-11-28 | Asm Nutool, Inc. | Means to improve center to edge uniformity of electrochemical mechanical processing of workpiece surface |
| US6482307B2 (en) | 2000-05-12 | 2002-11-19 | Nutool, Inc. | Method of and apparatus for making electrical contact to wafer surface for full-face electroplating or electropolishing |
| US6852208B2 (en) | 2000-03-17 | 2005-02-08 | Nutool, Inc. | Method and apparatus for full surface electrotreating of a wafer |
| US6582579B1 (en) | 2000-03-24 | 2003-06-24 | Nutool, Inc. | Methods for repairing defects on a semiconductor substrate |
| US20060118425A1 (en) * | 2000-04-19 | 2006-06-08 | Basol Bulent M | Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate |
| WO2001084617A1 (en) * | 2000-04-27 | 2001-11-08 | Nu Tool Inc. | Conductive structure for use in multi-level metallization and process |
| US6465887B1 (en) * | 2000-05-03 | 2002-10-15 | The United States Of America As Represented By The Secretary Of The Navy | Electronic devices with diffusion barrier and process for making same |
| US7195696B2 (en) * | 2000-05-11 | 2007-03-27 | Novellus Systems, Inc. | Electrode assembly for electrochemical processing of workpiece |
| US6478936B1 (en) * | 2000-05-11 | 2002-11-12 | Nutool Inc. | Anode assembly for plating and planarizing a conductive layer |
| US6695962B2 (en) | 2001-05-01 | 2004-02-24 | Nutool Inc. | Anode designs for planar metal deposits with enhanced electrolyte solution blending and process of supplying electrolyte solution using such designs |
| US6342448B1 (en) * | 2000-05-31 | 2002-01-29 | Taiwan Semiconductor Manufacturing Company | Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process |
| US6562715B1 (en) | 2000-08-09 | 2003-05-13 | Applied Materials, Inc. | Barrier layer structure for copper metallization and method of forming the structure |
| US7754061B2 (en) * | 2000-08-10 | 2010-07-13 | Novellus Systems, Inc. | Method for controlling conductor deposition on predetermined portions of a wafer |
| US6921551B2 (en) | 2000-08-10 | 2005-07-26 | Asm Nutool, Inc. | Plating method and apparatus for controlling deposition on predetermined portions of a workpiece |
| US6511912B1 (en) * | 2000-08-22 | 2003-01-28 | Micron Technology, Inc. | Method of forming a non-conformal layer over and exposing a trench |
| US6380075B1 (en) * | 2000-09-29 | 2002-04-30 | International Business Machines Corporation | Method for forming an open-bottom liner for a conductor in an electronic structure and device formed |
| US6380084B1 (en) | 2000-10-02 | 2002-04-30 | Chartered Semiconductor Manufacturing Inc. | Method to form high performance copper damascene interconnects by de-coupling via and metal line filling |
| US6660648B1 (en) * | 2000-10-02 | 2003-12-09 | Sandia Corporation | Process for manufacture of semipermeable silicon nitride membranes |
| US7270724B2 (en) | 2000-12-13 | 2007-09-18 | Uvtech Systems, Inc. | Scanning plasma reactor |
| US20040170753A1 (en) * | 2000-12-18 | 2004-09-02 | Basol Bulent M. | Electrochemical mechanical processing using low temperature process environment |
| US6503641B2 (en) * | 2000-12-18 | 2003-01-07 | International Business Machines Corporation | Interconnects with Ti-containing liners |
| US6680514B1 (en) * | 2000-12-20 | 2004-01-20 | International Business Machines Corporation | Contact capping local interconnect |
| US6802946B2 (en) | 2000-12-21 | 2004-10-12 | Nutool Inc. | Apparatus for controlling thickness uniformity of electroplated and electroetched layers |
| US7172497B2 (en) * | 2001-01-05 | 2007-02-06 | Asm Nutool, Inc. | Fabrication of semiconductor interconnect structures |
| US6773683B2 (en) * | 2001-01-08 | 2004-08-10 | Uvtech Systems, Inc. | Photocatalytic reactor system for treating flue effluents |
| US6866763B2 (en) * | 2001-01-17 | 2005-03-15 | Asm Nutool. Inc. | Method and system monitoring and controlling film thickness profile during plating and electroetching |
| US7087997B2 (en) * | 2001-03-12 | 2006-08-08 | International Business Machines Corporation | Copper to aluminum interlayer interconnect using stud and via liner |
| US6656834B1 (en) * | 2001-06-20 | 2003-12-02 | Advanced Micro Devices, Inc. | Method of selectively alloying interconnect regions by deposition process |
| US6551915B2 (en) * | 2001-07-03 | 2003-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Thermal annealing/hydrogen containing plasma method for forming structurally stable low contact resistance damascene conductor structure |
| US6541397B1 (en) * | 2002-03-29 | 2003-04-01 | Applied Materials, Inc. | Removable amorphous carbon CMP stop |
| US20050040049A1 (en) * | 2002-09-20 | 2005-02-24 | Rimma Volodarsky | Anode assembly for plating and planarizing a conductive layer |
| US6661097B1 (en) | 2002-11-01 | 2003-12-09 | International Business Machines Corporation | Ti liner for copper interconnect with low-k dielectric |
| US7545040B2 (en) * | 2002-12-09 | 2009-06-09 | Nec Corporation | Copper alloy for wiring, semiconductor device, method for forming wiring and method for manufacturing semiconductor device |
| JP4238618B2 (ja) * | 2003-03-28 | 2009-03-18 | ブラザー工業株式会社 | 複合機 |
| US20070131563A1 (en) * | 2003-04-14 | 2007-06-14 | Asm Nutool, Inc. | Means to improve center to edge uniformity of electrochemical mechanical processing of workpiece surface |
| JP2004319834A (ja) * | 2003-04-17 | 2004-11-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US20040222527A1 (en) * | 2003-05-06 | 2004-11-11 | Dostalik William W. | Dual damascene pattern liner |
| US20100072622A1 (en) * | 2003-06-16 | 2010-03-25 | United Microelectronics Corporation | Method for forming Barrier Layer and the Related Damascene Structure |
| US20040251548A1 (en) * | 2003-06-16 | 2004-12-16 | United Microelectronics Corp. | Method for forming barrier layer and structure |
| US7220665B2 (en) | 2003-08-05 | 2007-05-22 | Micron Technology, Inc. | H2 plasma treatment |
| US7648622B2 (en) * | 2004-02-27 | 2010-01-19 | Novellus Systems, Inc. | System and method for electrochemical mechanical polishing |
| US7327033B2 (en) * | 2004-08-05 | 2008-02-05 | International Business Machines Corporation | Copper alloy via bottom liner |
| US7339274B2 (en) * | 2004-08-17 | 2008-03-04 | Agere Systems Inc. | Metallization performance in electronic devices |
| US7820026B2 (en) * | 2005-04-13 | 2010-10-26 | Applied Materials, Inc. | Method to deposit organic grafted film on barrier layer |
| US7504335B2 (en) * | 2005-04-13 | 2009-03-17 | Applied Materials, Inc. | Grafted seed layer for electrochemical plating |
| US7335588B2 (en) * | 2005-04-15 | 2008-02-26 | International Business Machines Corporation | Interconnect structure and method of fabrication of same |
| US7727888B2 (en) * | 2005-08-31 | 2010-06-01 | International Business Machines Corporation | Interconnect structure and method for forming the same |
| US7279411B2 (en) * | 2005-11-15 | 2007-10-09 | International Business Machines Corporation | Process for forming a redundant structure |
| US7517736B2 (en) * | 2006-02-15 | 2009-04-14 | International Business Machines Corporation | Structure and method of chemically formed anchored metallic vias |
| US7666787B2 (en) * | 2006-02-21 | 2010-02-23 | International Business Machines Corporation | Grain growth promotion layer for semiconductor interconnect structures |
| US7528066B2 (en) | 2006-03-01 | 2009-05-05 | International Business Machines Corporation | Structure and method for metal integration |
| US7435674B2 (en) * | 2006-03-27 | 2008-10-14 | International Business Machines Corporation | Dielectric interconnect structures and methods for forming the same |
| US20070259519A1 (en) * | 2006-05-02 | 2007-11-08 | International Business Machines Corporation | Interconnect metallization process with 100% or greater step coverage |
| US7800228B2 (en) * | 2006-05-17 | 2010-09-21 | International Business Machines Corporation | Reliable via contact interconnect structure |
| US7439624B2 (en) * | 2006-05-18 | 2008-10-21 | International Business Machines Corporation | Enhanced mechanical strength via contacts |
| US7446058B2 (en) * | 2006-05-25 | 2008-11-04 | International Business Machines Corporation | Adhesion enhancement for metal/dielectric interface |
| US8500985B2 (en) * | 2006-07-21 | 2013-08-06 | Novellus Systems, Inc. | Photoresist-free metal deposition |
| US7482261B2 (en) * | 2006-07-26 | 2009-01-27 | International Business Machines Corporation | Interconnect structure for BEOL applications |
| US7396762B2 (en) * | 2006-08-30 | 2008-07-08 | International Business Machines Corporation | Interconnect structures with linear repair layers and methods for forming such interconnection structures |
| US7531384B2 (en) * | 2006-10-11 | 2009-05-12 | International Business Machines Corporation | Enhanced interconnect structure |
| US7625815B2 (en) * | 2006-10-31 | 2009-12-01 | International Business Machines Corporation | Reduced leakage interconnect structure |
| US7666781B2 (en) * | 2006-11-22 | 2010-02-23 | International Business Machines Corporation | Interconnect structures with improved electromigration resistance and methods for forming such interconnect structures |
| US20080128907A1 (en) * | 2006-12-01 | 2008-06-05 | International Business Machines Corporation | Semiconductor structure with liner |
| US20080197499A1 (en) * | 2007-02-15 | 2008-08-21 | International Business Machines Corporation | Structure for metal cap applications |
| US7745282B2 (en) | 2007-02-16 | 2010-06-29 | International Business Machines Corporation | Interconnect structure with bi-layer metal cap |
| US20080254233A1 (en) * | 2007-04-10 | 2008-10-16 | Kwangduk Douglas Lee | Plasma-induced charge damage control for plasma enhanced chemical vapor deposition processes |
| US7566653B2 (en) * | 2007-07-31 | 2009-07-28 | International Business Machines Corporation | Interconnect structure with grain growth promotion layer and method for forming the same |
| US7732922B2 (en) * | 2008-01-07 | 2010-06-08 | International Business Machines Corporation | Simultaneous grain modulation for BEOL applications |
| US7846834B2 (en) * | 2008-02-04 | 2010-12-07 | International Business Machines Corporation | Interconnect structure and method for Cu/ultra low k integration |
| US20090200668A1 (en) * | 2008-02-07 | 2009-08-13 | International Business Machines Corporation | Interconnect structure with high leakage resistance |
| US7834457B2 (en) * | 2008-02-28 | 2010-11-16 | International Business Machines Corporation | Bilayer metal capping layer for interconnect applications |
| US7871935B2 (en) * | 2008-04-23 | 2011-01-18 | International Business Machines Corporation | Non-plasma capping layer for interconnect applications |
| US7928569B2 (en) * | 2008-08-14 | 2011-04-19 | International Business Machines Corporation | Redundant barrier structure for interconnect and wiring applications, design structure and method of manufacture |
| US8288276B2 (en) * | 2008-12-30 | 2012-10-16 | International Business Machines Corporation | Method of forming an interconnect structure including a metallic interfacial layer located at a bottom via portion |
| US8021974B2 (en) * | 2009-01-09 | 2011-09-20 | Internatioanl Business Machines Corporation | Structure and method for back end of the line integration |
| US7745324B1 (en) | 2009-01-09 | 2010-06-29 | International Business Machines Corporation | Interconnect with recessed dielectric adjacent a noble metal cap |
| US8242600B2 (en) * | 2009-05-19 | 2012-08-14 | International Business Machines Corporation | Redundant metal barrier structure for interconnect applications |
| US8336204B2 (en) | 2009-07-27 | 2012-12-25 | International Business Machines Corporation | Formation of alloy liner by reaction of diffusion barrier and seed layer for interconnect application |
| US8461683B2 (en) * | 2011-04-01 | 2013-06-11 | Intel Corporation | Self-forming, self-aligned barriers for back-end interconnects and methods of making same |
| CN103022007B (zh) * | 2011-09-28 | 2015-12-16 | 中芯国际集成电路制造(上海)有限公司 | 用于铜互连的钛掺杂钽基阻挡层及其制造方法 |
| KR20130034261A (ko) * | 2011-09-28 | 2013-04-05 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조방법 |
| US8659156B2 (en) | 2011-10-18 | 2014-02-25 | International Business Machines Corporation | Interconnect structure with an electromigration and stress migration enhancement liner |
| US9190323B2 (en) | 2012-01-19 | 2015-11-17 | GlobalFoundries, Inc. | Semiconductor devices with copper interconnects and methods for fabricating same |
| US9496422B2 (en) * | 2012-07-30 | 2016-11-15 | Globalfoundries Inc. | Multi-element packaging of concentrator photovoltaic cells |
| US9312203B2 (en) | 2013-01-02 | 2016-04-12 | Globalfoundries Inc. | Dual damascene structure with liner |
| US8871639B2 (en) * | 2013-01-04 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacture thereof |
| US9245795B2 (en) | 2013-05-28 | 2016-01-26 | Intel Corporation | Methods of forming substrate microvias with anchor structures |
| US9553044B2 (en) | 2014-11-05 | 2017-01-24 | International Business Machines Corporation | Electrically conductive interconnect including via having increased contact surface area |
| US9559051B1 (en) * | 2015-12-21 | 2017-01-31 | Globalfoundries Inc. | Method for manufacturing in a semiconductor device a low resistance via without a bottom liner |
| US10249501B2 (en) | 2016-03-28 | 2019-04-02 | International Business Machines Corporation | Single process for liner and metal fill |
| US9837356B1 (en) | 2016-06-07 | 2017-12-05 | International Business Machines Corporation | Interconnect structures with enhanced electromigration resistance |
| US9899327B2 (en) | 2016-06-24 | 2018-02-20 | International Business Machines Corporation | Surface treatment for semiconductor structure |
| US10217725B2 (en) * | 2017-02-23 | 2019-02-26 | International Business Machines Corporation | Microstructure modulation for metal wafer-wafer bonding |
| US10141391B2 (en) | 2017-02-23 | 2018-11-27 | International Business Machines Corporation | Microstructure modulation for 3D bonded semiconductor containing an embedded resistor structure |
| US10141392B2 (en) | 2017-02-23 | 2018-11-27 | International Business Machines Corporation | Microstructure modulation for 3D bonded semiconductor structure with an embedded capacitor |
| US11018087B2 (en) | 2018-04-25 | 2021-05-25 | International Business Machines Corporation | Metal interconnects |
| US11069566B2 (en) * | 2018-10-11 | 2021-07-20 | International Business Machines Corporation | Hybrid sidewall barrier facilitating low resistance interconnection |
| DE102020119831A1 (de) | 2020-01-29 | 2021-07-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Überzugfreie leitfähige strukturen mit ankerpunkten |
| US11929327B2 (en) * | 2020-01-29 | 2024-03-12 | Taiwan Semiconductor Manufacturing Co., Inc. | Liner-free conductive structures with anchor points |
| US11183455B2 (en) * | 2020-04-15 | 2021-11-23 | International Business Machines Corporation | Interconnects with enlarged contact area |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2515731B2 (ja) * | 1985-10-25 | 1996-07-10 | 株式会社日立製作所 | 薄膜形成装置および薄膜形成方法 |
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| US5082802A (en) * | 1985-11-12 | 1992-01-21 | Texas Instruments Incorporated | Method of making a memory device by packaging two integrated circuit dies in one package |
| JP2578193B2 (ja) * | 1989-02-01 | 1997-02-05 | 沖電気工業株式会社 | 半導体素子の製造方法 |
| JPH038359A (ja) * | 1989-06-06 | 1991-01-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0311737A (ja) | 1989-06-09 | 1991-01-21 | Seiko Epson Corp | 固相エピタキシャル |
| US5093710A (en) * | 1989-07-07 | 1992-03-03 | Seiko Epson Corporation | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same |
| US5051812A (en) * | 1989-07-14 | 1991-09-24 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| JP3469251B2 (ja) * | 1990-02-14 | 2003-11-25 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2660359B2 (ja) * | 1991-01-30 | 1997-10-08 | 三菱電機株式会社 | 半導体装置 |
| JPH05251566A (ja) | 1992-03-06 | 1993-09-28 | Nec Corp | 多層配線構造 |
| US5739579A (en) * | 1992-06-29 | 1998-04-14 | Intel Corporation | Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections |
| JPH0645332A (ja) | 1992-07-22 | 1994-02-18 | Nec Corp | 半導体装置の製造方法 |
| US5385868A (en) * | 1994-07-05 | 1995-01-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Upward plug process for metal via holes |
| JP3277098B2 (ja) * | 1994-07-26 | 2002-04-22 | 株式会社東芝 | 半導体装置の製造方法 |
| US5744376A (en) * | 1996-04-08 | 1998-04-28 | Chartered Semiconductor Manufacturing Pte, Ltd | Method of manufacturing copper interconnect with top barrier layer |
| US5783282A (en) * | 1996-10-07 | 1998-07-21 | Micron Technology, Inc. | Resputtering to achieve better step coverage of contact holes |
| US5821168A (en) * | 1997-07-16 | 1998-10-13 | Motorola, Inc. | Process for forming a semiconductor device |
-
1997
- 1997-04-03 US US08/838,222 patent/US5930669A/en not_active Expired - Lifetime
-
1998
- 1998-03-31 JP JP10087234A patent/JP2999991B2/ja not_active Expired - Lifetime
-
1999
- 1999-03-26 US US09/277,699 patent/US6429519B1/en not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000183067A (ja) * | 1998-12-18 | 2000-06-30 | Rohm Co Ltd | 半導体装置の製造方法 |
| US10047430B2 (en) | 1999-10-08 | 2018-08-14 | Applied Materials, Inc. | Self-ionized and inductively-coupled plasma for sputtering and resputtering |
| US6900539B2 (en) | 2001-10-19 | 2005-05-31 | Nec Electronics Corporation | Semiconductor device and method for manufacturing the same |
| JP2010283360A (ja) * | 2001-11-14 | 2010-12-16 | Applied Materials Inc | 配線を形成する方法及びプラズマスパッタリアクタ |
| JP2015201662A (ja) * | 2001-11-14 | 2015-11-12 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | スパッタリング及び再スパッタリングのための自己イオン化したプラズマ及び誘導結合したプラズマ |
| US9062372B2 (en) | 2002-08-01 | 2015-06-23 | Applied Materials, Inc. | Self-ionized and capacitively-coupled plasma for sputtering and resputtering |
| US7176127B2 (en) | 2002-10-18 | 2007-02-13 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device having through hole with adhesion layer thereon |
| JP2005197641A (ja) * | 2003-12-30 | 2005-07-21 | Hynix Semiconductor Inc | 半導体素子のインダクタ製造方法 |
| US7892976B2 (en) | 2004-03-04 | 2011-02-22 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
| US8216940B2 (en) | 2004-03-04 | 2012-07-10 | Renesas Electronics Corporation | Method for manufacturing a semiconductor device |
| US7566975B2 (en) | 2004-03-04 | 2009-07-28 | Nec Electronics Corporation | Semiconductor device and method for manufacturing the same |
| CN100382279C (zh) * | 2004-03-04 | 2008-04-16 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| JP2011159869A (ja) * | 2010-02-02 | 2011-08-18 | Nec Corp | 半導体装置の積層構造体とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6429519B1 (en) | 2002-08-06 |
| US20020047206A1 (en) | 2002-04-25 |
| JP2999991B2 (ja) | 2000-01-17 |
| US5930669A (en) | 1999-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2999991B2 (ja) | 連続高伝導金属配線の製法 | |
| US5933753A (en) | Open-bottomed via liner structure and method for fabricating same | |
| JP3057054B2 (ja) | 銅線の多層相互接続を形成する方法 | |
| US6420258B1 (en) | Selective growth of copper for advanced metallization | |
| EP0524818B1 (en) | Multi-layer wiring structure in a semiconductor device and method of manufacturing the same | |
| US6156651A (en) | Metallization method for porous dielectrics | |
| US5891804A (en) | Process for conductors with selective deposition | |
| KR100304343B1 (ko) | 반도체장치및그제조방법 | |
| US6028000A (en) | Method of forming contact plugs in semiconductor device having different sized contact holes | |
| EP0709887A2 (en) | An interconnect structure using Al2Cu for an integrated circuit chip | |
| US6653737B2 (en) | Interconnection structure and method for fabricating same | |
| US5434451A (en) | Tungsten liner process for simultaneous formation of integral contact studs and interconnect lines | |
| JPH09306994A (ja) | 半導体装置の配線形成方法 | |
| JP2001313371A (ja) | 金属キャパシタおよびその形成方法 | |
| KR20020074202A (ko) | 알루미늄, 구리, 금 및 은 야금을 위한 시드층을 제공하기위한 프로세스 | |
| US6077768A (en) | Process for fabricating a multilevel interconnect | |
| US6429119B1 (en) | Dual damascene process to reduce etch barrier thickness | |
| JPH05152450A (ja) | シリコン半導体装置に導電領域を形成する方法および導電領域を有するシリコン半導体装置 | |
| CN101414576A (zh) | 半导体器件及形成其阻挡金属层的方法 | |
| US6180506B1 (en) | Upper redundant layer for damascene metallization | |
| US6225226B1 (en) | Method for processing and integrating copper interconnects | |
| TWI269403B (en) | Sacrificial metal liner for copper | |
| US6841471B2 (en) | Fabrication method of semiconductor device | |
| US20030143835A1 (en) | Dual damascene process for improving planarization of an inter-metal dielectric layer | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 14 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |