JPH05251566A - 多層配線構造 - Google Patents
多層配線構造Info
- Publication number
- JPH05251566A JPH05251566A JP4993592A JP4993592A JPH05251566A JP H05251566 A JPH05251566 A JP H05251566A JP 4993592 A JP4993592 A JP 4993592A JP 4993592 A JP4993592 A JP 4993592A JP H05251566 A JPH05251566 A JP H05251566A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- via hole
- metal
- deposited
- aluminium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 高信頼性、低抵抗で、微細化が可能なビアホ
ール構造を実現する。 【構成】 銅入りアルミニウム１０３と窒化チタン１０
４の積層構造により形成された配線の上に形成された層
間絶縁膜１０５に電気的な接続をとるためのビアホール
の構造で、ビアホール側壁部のみがチタンタングステン
１０７で囲まれており、電気的な接続は銅入りアルミニ
ウム１１０で、下層の配線を形成している銅入りアルミ
ニウム１０３と直接に接触することによりなされている
構造で、低抵抗で、信頼性の高いビアホールが実現でき
る。さらにチタンタングステンがビアホール側壁にある
ことから、上部配線とビアホールがずれても、下層の配
線が加工時に切れるのを防ぐことができる。
ール構造を実現する。 【構成】 銅入りアルミニウム１０３と窒化チタン１０
４の積層構造により形成された配線の上に形成された層
間絶縁膜１０５に電気的な接続をとるためのビアホール
の構造で、ビアホール側壁部のみがチタンタングステン
１０７で囲まれており、電気的な接続は銅入りアルミニ
ウム１１０で、下層の配線を形成している銅入りアルミ
ニウム１０３と直接に接触することによりなされている
構造で、低抵抗で、信頼性の高いビアホールが実現でき
る。さらにチタンタングステンがビアホール側壁にある
ことから、上部配線とビアホールがずれても、下層の配
線が加工時に切れるのを防ぐことができる。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線構造に関し、
特にビアホールの構造に関する。
特にビアホールの構造に関する。
【０００２】
【従来の技術】従来のビアホールの構造は、上層の配線
層となるアルミニウム金属膜を堆積する際に同時にビア
ホール内を埋め込む工程がとられるため、図８に示す様
な構造がとられていた。しかしながら半導体装置の高集
積化に伴い、ビアホールのアスペクト比の増加や平坦化
の要求などにより、図９に示す様に、上下の金属配線を
形成する工程とは別に、ビアホールを埋め込む工程によ
り高融点金属４０５を埋め込む構造が提唱されており、
特に選択気相成長法や、気相成長法とエッチバック法を
併用してタングステンを埋め込む方法が提唱されてい
る。また上層配線となる金属膜の堆積法の進歩により、
図１０に示す様に、高アスペクト比のビアホール内をア
ルミニウム５０５などの配線層を形成する金属と同一の
材料でビアホールを埋め込んだ構造も提唱されている。
またこれらの中間的な構造として、上層配線を積層構造
にし、高融点金属６０５とアルミニウム６０６などの低
抵抗材料により図１１の様に埋め込まれたビアホール構
造もある。
層となるアルミニウム金属膜を堆積する際に同時にビア
ホール内を埋め込む工程がとられるため、図８に示す様
な構造がとられていた。しかしながら半導体装置の高集
積化に伴い、ビアホールのアスペクト比の増加や平坦化
の要求などにより、図９に示す様に、上下の金属配線を
形成する工程とは別に、ビアホールを埋め込む工程によ
り高融点金属４０５を埋め込む構造が提唱されており、
特に選択気相成長法や、気相成長法とエッチバック法を
併用してタングステンを埋め込む方法が提唱されてい
る。また上層配線となる金属膜の堆積法の進歩により、
図１０に示す様に、高アスペクト比のビアホール内をア
ルミニウム５０５などの配線層を形成する金属と同一の
材料でビアホールを埋め込んだ構造も提唱されている。
またこれらの中間的な構造として、上層配線を積層構造
にし、高融点金属６０５とアルミニウム６０６などの低
抵抗材料により図１１の様に埋め込まれたビアホール構
造もある。
【０００３】
【発明が解決しようとする課題】これら従来の多層配線
構造では、以下に述べる様な種々の問題点がある。図
９、図１１の様な高融点金属を埋め込んだ構造では、微
細化につれてビアホール抵抗が増大する。さらに配線を
形成している材料と異種の金属で、ビアホールを埋め込
むために、物質移動が高融点金属により抑制されるため
ビアホールのエレクトロマイグレーション耐性が劣化す
る。また図１０の様な構造では、配線幅の減小によりエ
ッチングの際に図１２の様な配線切れを生ずる可能性が
あり、今後集積度が増す半導体装置のビアホール構造と
して望ましいものではない。
構造では、以下に述べる様な種々の問題点がある。図
９、図１１の様な高融点金属を埋め込んだ構造では、微
細化につれてビアホール抵抗が増大する。さらに配線を
形成している材料と異種の金属で、ビアホールを埋め込
むために、物質移動が高融点金属により抑制されるため
ビアホールのエレクトロマイグレーション耐性が劣化す
る。また図１０の様な構造では、配線幅の減小によりエ
ッチングの際に図１２の様な配線切れを生ずる可能性が
あり、今後集積度が増す半導体装置のビアホール構造と
して望ましいものではない。
【０００４】
【課題を解決するための手段】本発明による多層配線構
造では、半導体基板上に形成されたアルミニウム又はア
ルミニウムの合金からなる金属配線と、その上に形成さ
れた絶縁膜に開口されたビアホールを介して、絶縁膜上
の金属配線との間に電気的に接続をとる多層配線構造に
おいて、ビアホール側壁部のみが、タングステン、モリ
ブデン若しくはそれらの合金又は窒化物からなる高融点
金属配線で囲まれ、かつ、ビアホール中心部が上下の金
属配線と同一の材料で埋め込まれているという特徴を有
している。
造では、半導体基板上に形成されたアルミニウム又はア
ルミニウムの合金からなる金属配線と、その上に形成さ
れた絶縁膜に開口されたビアホールを介して、絶縁膜上
の金属配線との間に電気的に接続をとる多層配線構造に
おいて、ビアホール側壁部のみが、タングステン、モリ
ブデン若しくはそれらの合金又は窒化物からなる高融点
金属配線で囲まれ、かつ、ビアホール中心部が上下の金
属配線と同一の材料で埋め込まれているという特徴を有
している。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜図３（ｃ）は、本発明の第１の実施例
について、工程順に示した縦断面図である。半導体基板
１０１上に絶縁膜１０２を形成した後、銅入りアルミニ
ウム１０３と窒化チタン１０４をスパッタリングによ
り、それぞれ５０００オングストローム、１０００オン
グストローム堆積させる。次いで図１（ｂ）に示すごと
く銅入りアルミニウム１０３と窒化チタン１０４を配線
としてパターニングする。次いでこの上に層間絶縁膜１
０５を形成し、図２（ａ）に示すごとくビアホール１０
６を開口する。この上にチタンタングステン１０７を３
０００オングストローム堆積させ、ＳＦ6を用いたドラ
イエッチングにより、チタンタングステン１０７をエッ
チバックし、図２（ｃ）に示すごとくビアホール側壁部
のみにチタンタングステンを残す。次いで窒化チタン１
０４を、ＢＣｌ3 プラズマにより除去し、気相成長法に
よりアルミニウム１０８を堆積させる。この上に図３
（ｂ）に示すごとく銅入りアルミニウム１０９をスパッ
タリングにより堆積し、熱処理により、アルミニウム１
０８中に銅を拡散させ、図３（ｃ）に示すごとく銅入り
アルミニウム１１０を形成し、図４に示したように配線
としてパターニングする。
る。図１（ａ）〜図３（ｃ）は、本発明の第１の実施例
について、工程順に示した縦断面図である。半導体基板
１０１上に絶縁膜１０２を形成した後、銅入りアルミニ
ウム１０３と窒化チタン１０４をスパッタリングによ
り、それぞれ５０００オングストローム、１０００オン
グストローム堆積させる。次いで図１（ｂ）に示すごと
く銅入りアルミニウム１０３と窒化チタン１０４を配線
としてパターニングする。次いでこの上に層間絶縁膜１
０５を形成し、図２（ａ）に示すごとくビアホール１０
６を開口する。この上にチタンタングステン１０７を３
０００オングストローム堆積させ、ＳＦ6を用いたドラ
イエッチングにより、チタンタングステン１０７をエッ
チバックし、図２（ｃ）に示すごとくビアホール側壁部
のみにチタンタングステンを残す。次いで窒化チタン１
０４を、ＢＣｌ3 プラズマにより除去し、気相成長法に
よりアルミニウム１０８を堆積させる。この上に図３
（ｂ）に示すごとく銅入りアルミニウム１０９をスパッ
タリングにより堆積し、熱処理により、アルミニウム１
０８中に銅を拡散させ、図３（ｃ）に示すごとく銅入り
アルミニウム１１０を形成し、図４に示したように配線
としてパターニングする。
【０００６】次に本発明による第２の実施例について図
面を参照して説明する。
面を参照して説明する。
【０００７】図５（ａ）〜図７（ｃ）は、本発明による
第２の実施例について工程順に示した縦断面図である。
半導体基板２０１上に形成された絶縁膜２０２上に、図
５（ａ）に示すごとく銅入りアルミニウム２０３と窒化
チタン２０４をスパッタリングにより堆積させる。次い
で図５（ｂ）に示すごとく銅入りアルミニウム２０３と
窒化チタン２０４を配線としてパターニングした後、選
択気相化学成長法により、図５（ｂ）に示すごとくタン
グステン２０５で、銅入りアルミニウム２０３と窒化チ
タン２０４からなる配線を被覆する。この上に図５
（ｃ）に示すごとく、層間絶縁膜２０６を堆積した後、
スパッタにより、窒化チタン２０７を１０００オングス
トローム堆積させる。これにリソグラフィーとエッチン
グにより、ビアホール２０８を図６（ａ）に示すごとく
開口する。次いで、図６（ｂ）に示すごとく気相化学成
長法によりタングステン２０９を堆積させた後、エッチ
バックにより図７（ａ）に示すごとくビアホール側壁部
のみにタングステン２０９を残すと同時に配線を被覆し
ているタングステン２０５上に孔を開口する。次に窒化
チタン２０４，２０７をエッチバックし、銅入りアルミ
ニウム２０３に達する孔を図７（ｂ）のように開口し、
図７（ｃ）のようにビアホール内に高温スパッタによ
り、銅入りアルミニウム２１０を堆積して、上層の配線
とする。
第２の実施例について工程順に示した縦断面図である。
半導体基板２０１上に形成された絶縁膜２０２上に、図
５（ａ）に示すごとく銅入りアルミニウム２０３と窒化
チタン２０４をスパッタリングにより堆積させる。次い
で図５（ｂ）に示すごとく銅入りアルミニウム２０３と
窒化チタン２０４を配線としてパターニングした後、選
択気相化学成長法により、図５（ｂ）に示すごとくタン
グステン２０５で、銅入りアルミニウム２０３と窒化チ
タン２０４からなる配線を被覆する。この上に図５
（ｃ）に示すごとく、層間絶縁膜２０６を堆積した後、
スパッタにより、窒化チタン２０７を１０００オングス
トローム堆積させる。これにリソグラフィーとエッチン
グにより、ビアホール２０８を図６（ａ）に示すごとく
開口する。次いで、図６（ｂ）に示すごとく気相化学成
長法によりタングステン２０９を堆積させた後、エッチ
バックにより図７（ａ）に示すごとくビアホール側壁部
のみにタングステン２０９を残すと同時に配線を被覆し
ているタングステン２０５上に孔を開口する。次に窒化
チタン２０４，２０７をエッチバックし、銅入りアルミ
ニウム２０３に達する孔を図７（ｂ）のように開口し、
図７（ｃ）のようにビアホール内に高温スパッタによ
り、銅入りアルミニウム２１０を堆積して、上層の配線
とする。
【０００８】
【発明の効果】以上説明したように本発明では、ビアホ
ール側壁部のみが高融点金属で囲まれており、上下配線
層間の接続部は、上下配線層と同一の金属で接続されて
いる構造をもつため、低抵抗かつ、エレクトロ・マイグ
レーション耐性の高いビアホールが実現でき、かつ配線
の目ずれや配線幅の減小による上部配線層加工時の下部
配線層の切断を防止するという効果を有している。
ール側壁部のみが高融点金属で囲まれており、上下配線
層間の接続部は、上下配線層と同一の金属で接続されて
いる構造をもつため、低抵抗かつ、エレクトロ・マイグ
レーション耐性の高いビアホールが実現でき、かつ配線
の目ずれや配線幅の減小による上部配線層加工時の下部
配線層の切断を防止するという効果を有している。
【図１】（ａ）〜（ｃ）は、本発明の第１の実施例を工
程順に示した縦断面図である。
程順に示した縦断面図である。
【図２】（ａ）〜（ｃ）は、本発明の第１の実施例を工
程順に示した縦断面図である。
程順に示した縦断面図である。
【図３】（ａ）〜（ｃ）は、本発明の第１の実施例を工
程順に示した縦断面図である。
程順に示した縦断面図である。
【図４】本発明の第２の実施例を示した縦断面図であ
る。
る。
【図５】（ａ）〜（ｃ）は、本発明の第２の実施例を工
程順に示した縦断面図である。
程順に示した縦断面図である。
【図６】（ａ）及び（ｂ）は、本発明の第２の実施例を
工程順に示した縦断面図である。
工程順に示した縦断面図である。
【図７】（ａ）〜（ｃ）は、本発明の第２の実施例を工
程順に示した縦断面図である。
程順に示した縦断面図である。
【図８】従来例の構造を示した縦断面図である。
【図９】従来例の構造を示した縦断面図である。
【図１０】従来例の構造を示した縦断面図である。
【図１１】従来例の構造を示した縦断面図である。
【図１２】従来例の問題点を示す縦断面図である。
１０１，２０１，３０１，４０１，５０１，６０１，７
０１ 半導体基板 １０２，２０２，３０２，４０２，５０２，６０２，７
０２ 絶縁膜 １０３，２０３，１０９，１１０，２１０ 銅入りア
ルミニウム １０４，２０４，２０７ 窒化チタン １０５，２０６，３０４，４０４，５０４，６０４，７
０４ 層間絶縁膜 １０６，２０８ ビアホール １０７ チタンタングステン １０８，３０３，３０５，４０３，４０６，５０３，５
０５，６０３，６０６，７０３，７０５ アルミニウ
ム ２０５，２０９ タングステン ４０５，６０５ 高融点金属
０１ 半導体基板 １０２，２０２，３０２，４０２，５０２，６０２，７
０２ 絶縁膜 １０３，２０３，１０９，１１０，２１０ 銅入りア
ルミニウム １０４，２０４，２０７ 窒化チタン １０５，２０６，３０４，４０４，５０４，６０４，７
０４ 層間絶縁膜 １０６，２０８ ビアホール １０７ チタンタングステン １０８，３０３，３０５，４０３，４０６，５０３，５
０５，６０３，６０６，７０３，７０５ アルミニウ
ム ２０５，２０９ タングステン ４０５，６０５ 高融点金属
Claims (3)
- 【請求項１】 半導体基板上に形成された金属配線と、
その上に形成された絶縁膜に開口されたビアホールを介
して、絶縁膜上の金属配線との間に電気的に接続をとる
多層配線構造において、ビアホール側壁部のみが、高融
点金属でかこまれ、かつ、ビアホール中心部が、上下の
金属配線と同一の材料で埋め込まれていることを特徴と
する多層配線構造。 - 【請求項２】 上記金属配線が、アルミニウム又はアル
ミニウムの合金からなることを特徴とする請求項１記載
の多層配線構造。 - 【請求項３】 上記高融点金属がタングステン、モリブ
デン、若しくはそれらの合金又は窒化物であることを特
徴とする請求項１記載の多層配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4993592A JPH05251566A (ja) | 1992-03-06 | 1992-03-06 | 多層配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4993592A JPH05251566A (ja) | 1992-03-06 | 1992-03-06 | 多層配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251566A true JPH05251566A (ja) | 1993-09-28 |
Family
ID=12844882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4993592A Withdrawn JPH05251566A (ja) | 1992-03-06 | 1992-03-06 | 多層配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251566A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627345A (en) * | 1991-10-24 | 1997-05-06 | Kawasaki Steel Corporation | Multilevel interconnect structure |
| JP2001127151A (ja) * | 1999-10-26 | 2001-05-11 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| KR100295141B1 (ko) * | 1998-10-29 | 2001-10-26 | 황인길 | 반도체소자의금속배선층형성방법 |
| US6429519B1 (en) | 1997-04-03 | 2002-08-06 | International Business Machines Corporation | Wiring structures containing interconnected metal and wiring levels including a continuous, single crystalline or polycrystalline conductive material having one or more twin boundaries |
-
1992
- 1992-03-06 JP JP4993592A patent/JPH05251566A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627345A (en) * | 1991-10-24 | 1997-05-06 | Kawasaki Steel Corporation | Multilevel interconnect structure |
| US5946799A (en) * | 1991-10-24 | 1999-09-07 | Kawasaki Steel Corporation | Multilevel interconnect method of manufacturing |
| US6429519B1 (en) | 1997-04-03 | 2002-08-06 | International Business Machines Corporation | Wiring structures containing interconnected metal and wiring levels including a continuous, single crystalline or polycrystalline conductive material having one or more twin boundaries |
| KR100295141B1 (ko) * | 1998-10-29 | 2001-10-26 | 황인길 | 반도체소자의금속배선층형성방법 |
| JP2001127151A (ja) * | 1999-10-26 | 2001-05-11 | Fujitsu Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050181595A1 (en) | Metallization structures for semiconductor device interconnects | |
| US5066612A (en) | Method of forming wiring of a semiconductor device | |
| JP3540895B2 (ja) | 半導体装置の配線形成方法 | |
| JPH06125013A (ja) | 半導体装置及びその製造方法 | |
| JPH11330231A (ja) | 金属被覆構造 | |
| JPH11186391A (ja) | 半導体装置およびその製造方法 | |
| JPH1092924A (ja) | 半導体装置及びその製造方法 | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| JP2000003959A (ja) | 二重ダマシン型ビア・コンタクト構造を有する半導体装置およびその製造方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| KR100295054B1 (ko) | 다층금속배선을갖는반도체소자및그제조방법 | |
| US5948705A (en) | Method of forming interconnection line | |
| JP2001053151A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6841471B2 (en) | Fabrication method of semiconductor device | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100189967B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JPH05304216A (ja) | 半導体装置 | |
| KR100557612B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JP2000294640A (ja) | 半導体装置の製造方法 | |
| KR100440475B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH10173051A (ja) | 配線形成方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JP2002176098A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| KR100265972B1 (ko) | 반도체장치의다층배선형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |