JP3540895B2 - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法 Download PDFInfo
- Publication number
- JP3540895B2 JP3540895B2 JP13831596A JP13831596A JP3540895B2 JP 3540895 B2 JP3540895 B2 JP 3540895B2 JP 13831596 A JP13831596 A JP 13831596A JP 13831596 A JP13831596 A JP 13831596A JP 3540895 B2 JP3540895 B2 JP 3540895B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- forming
- metal
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 104
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 230000002093 peripheral effect Effects 0.000 claims description 26
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 150000002736 metal compounds Chemical class 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 12
- 239000007769 metal material Substances 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 10
- 239000003870 refractory metal Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910018594 Si-Cu Inorganic materials 0.000 claims description 3
- 229910008465 Si—Cu Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 claims description 2
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 150000001247 metal acetylides Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 9
- 230000008018 melting Effects 0.000 description 8
- 238000002844 melting Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- -1 TiN Chemical class 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の配線形成方法に関し、特にランディングパッドを利用した配線形成方法に関する。
【０００２】
【従来の技術】
半導体での配線技術はコンタクトホールの形成と配線の２つに分けられる。最近、半導体の高集積化により配線の幅は減少し、特にコンタクトについては水平方向の大きさが小さくなる反面、垂直方向への大きさが増加してコンタクトの横縦比が増加する問題点がある。
【０００３】
また、素子の動作速度の向上と配線の信頼度の向上を図るためには配線の多層化が必要であり、特に層間絶縁膜の平坦化のためにコンタクトホールのフィリングは必須である。現在の多層配線形成技術の充填技術としては物理気相蒸着法と化学気相蒸着法が主に使用されている。
物理気相蒸着法は一般的にスパッタリング方式によりアルミニウム金属等を蒸着する方法である。前記物理気相蒸着法では、コンタクトホールの大きさが１μm以下に小さくなり横縦比が大きくなる場合、コンタクトホールに積層された金属の段差が不良になる。
【０００４】
また、段差の特性の優秀な化学気相蒸着法（Chemical Vapor Deposition：CVD）は今までアルミニウムを蒸着するのに多くの問題点を有している。
最近、前記のような問題点を解決するために、常温でアルミニウムをスパッタリング方式で蒸着した後、５００℃乃至５５０℃の高温でアルミニウムをリフローさせコンタクトホールを充填する新しい概念の方法が採択されている。
【０００５】
しかし、２５６M DRAM及び１G DRAMに高集積化されながらコンタクトホールの横縦比がさらに大きくなることにより、金属配線層の形成時前記アルミニウムリフロー方法を使用してもコンタクトホールを充填しにくい。これに因して蒸着される金属配線の段差が悪化し、また接触抵抗が大きくなる問題点がある。
【０００６】
【発明が解決しょうとする課題】
従って、本発明の目的は金属配線形成時発生される前記従来の問題点を解決し、水平方向の大きさが小さく垂直方向に深さが深いコンタクトに効果的にアルミニウムリフロー工程を適用できるようにコンタクトの横縦比を低くすることのできるランディングパッドを利用した配線形成方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記目的を達成するための本発明による半導体装置の配線形成方法は、メモリセル部と周辺回路部を有する半導体装置の配線形成方法において、シリコン基板上にメモリセル部の活性領域、周辺回路部の活性領域及びゲート電極を形成した後、この結果物の全面に第１絶縁膜を積層する工程と、前記第１絶縁膜を蝕刻し、前記メモリセル部の活性領域に接続されるリセス構造と前記周辺回路部の活性領域に接続されるランディングパッド形成用のコンタクトホールを同時に形成する工程と、前記結果物の全面にオーム接触用の金属膜を積層する工程と、前記結果物の全面に拡散障壁用の金属化合物膜を積層する工程と、前記結果物の全面に金属物質膜を積層して前記リセス構造及び前記ランディングパッド形成用のコンタクトホールを充填させる工程と、前記金属物質膜で充填された前記リセス構造及び前記ランディングパッド形成用のコンタクトホール部分以外の前記拡散障壁用の金属化合物膜及び前記金属物質膜を除去してビットライン及びランディングパッドを形成する工程と、前記結果物の全面に第２絶縁膜を積層する工程と、前記ランディングパッド上の前記第２絶縁膜を蝕刻して配線用のコンタクトホールを形成する工程と、前記結果物の全面に配線用の金属を積層して前記配線用のコンタクトホールを充填させる工程と、前記配線用の金属をパターニングして配線を形成する工程を順次的に行うことを特徴とする。
【０００８】
望ましい実施例によれば、前記第１絶縁膜を積層した後、前記第１絶縁膜の全面にSOG（Spin On Glass）を積層し、全面蝕刻方法として前記SOGと前記第１絶縁膜の一部を除去することにより平坦化することを特徴とする。
また、前記オーム接触用の金属膜を積層した後、前記リセス構造及び前記ランディングパッド形成用のコンタクトホールの下の前記シリコン基板の表面で前記オーム接触用の金属膜をシリコンと反応させオーム接触層を選択的に形成し、前記オーム接触用の金属膜の未反応部をストリップすることを特徴とする。
【０００９】
【発明の実施の形態】
以下、添付の図面に基づき本発明の実施例をさらに詳しく説明する。
まず、図１及び図１２を参照して説明する。シリコン基板１０上に通常の方法としてゲート電極１４を形成し、またメモリセル部の活性領域１２ａと周辺回路部の活性領域１２ｂ、即ちソース領域またはドレイン領域を形成する。
【００１０】
次いで、第１絶縁膜１６、例えばBPSG（Borophosphosilicate Glass）またはUSG（Undoped SiO2 Glass）を化学気相蒸着法で積層する。
以降、上記の結果物の全面にSOGを塗布して平坦にした後、プラズマ全面蝕刻方法として前記SOGと前記第１絶縁膜１６の一部を除去して平坦化させる。
この際、化学機械研磨法（Chemical Mechenical Polishing：CMP）を用いて前記第１絶縁膜を平坦化させることができる。
【００１１】
次いで、メモリセル部のビットラインは二重象眼法（Dual-damascene）で形成される。
上記の動作を以下に更に詳しく説明する。
まず前記結果物の全面にビットラインパターンと反対にパターニングする逆パターニングをし、通常の蝕刻工程により前記第１絶縁膜１６を約０．４μmの深さに蝕刻して溝１８を形成する。
【００１２】
以降、写真工程及び蝕刻工程により前記第１絶縁膜１６を再び蝕刻し、前記メモリセル部のN形活性領域１２ａに接続するように前記溝１８の下にダイレクトコンタクトホール２０ａを形成し、同時に前記周辺回路部のN形またはP形活性領域１２ｂに接続されるようにランディングパッド形成用のコンタクトホール２０ｂを形成する。従ってメモリセル部のビットラインのためのリセス構造は前記ダイレクトコンタクトホール２０ａと溝１８よりなる。
【００１３】
引続き、上記処理の結果物の全面にスパッタリング方法を利用してチタンでオーム接触用の金属膜２２を積層する。この際、前記オーム接触用の金属膜２２をW、Mo、Ta、Ti、Zr等で形成することができる。
次に、図２及び図１３を参照にして説明する。前記ダイレクトコンタクトホール２０ａと前記ランディングパッド形成用のコンタクトホール２０ｂの下の前記半導体基板１０の表面で、前記オーム接触用の金属膜２２、即ちチタン膜をシリコンと反応させTiSiオーム接触層２４を選択的に形成する。
【００１４】
次いで、前記結果物をN2またはAr雰囲気のRTA（Rapid Thermal Annealing）装置を利用して５００℃乃至７００℃で１０秒乃至３０秒間熱処理した後、硫酸または他の化学溶液を使用して前記チタン膜２２の内、未反応部をストリップする。
また、N2やAr雰囲気のRTA装置を利用して７００℃乃至９５０℃で１０秒乃至３０秒間熱処理し、前記TiSiオーム接触層２４を高い電気伝導度を有する安定したC５４-TiSi2に変換させる。
【００１５】
次に、図３及び図１４に示すように、上記処理の結果物の全面にチタンナイトライド（TiN）を反応性スパッタリング方法により２００Å乃至１０００Åの厚さで蒸着して拡散障壁用の金属化合物膜２６を形成する。この際、前記拡散障壁用の金属化合物膜２６をTiN、WN、TaN、ZrN等の高融点金属窒化物及びTiC、WC、TaC、ZrC等の高融点金属炭化物の中の１つで形成することができる。
【００１６】
更に、図４及び図１５に示すように、上記処理の結果物の全面に高温で易く酸化されない高融点金属、例えばW、Mo、Ta、Ti、Zrの中の１つを化学気相蒸着法により１０００Å乃至５０００Åの厚さで蒸着することにより金属物質膜２８を形成する。
また、前記溝１８と前記ダイレクトコンタクトホール２０ａよりなるリセス構造とランディングパッド形成用のコンタクトホール２０ｂを充填する。
【００１７】
この際、前記高融点金属として高融点金属化合物、即ち前記高融点金属の窒化物及び前記高融点金属の炭化物のうち１つを使用することもできる。
N形活性領域とP形活性領域に同時にコンタクトを形成するようにビットラインには通常使用するポリサイドでない高融点金属や高融点金属化合物を使用する。次に、図５及び図１６に示すように、化学機械研磨法やプラズマ全面蝕刻法を利用し、前記高融点金属（または高融点金属化合物）で充填された前記リセス構造及びランディングパッド形成用のコンタクトホール２０ｂの部分以外の前記拡散障壁用の金属化合物膜２６と前記金属物質膜２８を除去することにより、ビットライン３０ａとランディングパッド３０ｂを形成する。
【００１８】
図６及び図１７、図７及び図１８に示すように、上記処理の結果物の全面にシリコン窒化膜３２を形成した後、前記メモリセル部に通常のキャパシタ形成方法と同一の方法としてキャパシタの下部電極３４、Ta2O5誘電膜及び上部電極３６を形成し、次いで周辺回路部の前記シリコン窒化膜３２を除去する。
次に、図８及び図１９に示すように、前記結果物の全面に第２絶縁膜３８を積層する。
【００１９】
更に、図９及び図２０に示すように、前記周辺回路部に形成された前記ランディングパッド３０ｂ上の前記第２絶縁膜３８を蝕刻して配線用のコンタクトホール４０を形成する。
図１０及び図２１に示すように、配線用のコンタクトホール４０の下に露出した前記ランディングパッド３０ｂの表面の酸化された前記高融点金属膜をスパッタリングエッチング方法を用いて除去した後（または酸化された高融点金属膜を除去した後、障壁金属を蒸着する）、前記結果物の全面に高い電気伝導度を有するアルミニウムを蒸着し配線用の金属層４２を形成して前記配線用のコンタクトホール４０を充填させる。
【００２０】
この際前記配線用の金属層４２をアルミニウム以外にCu、Ag、Au等の金属及びAl-Cu、Al-Si-Cu、Ag-Cu等の金属合金で形成することができる。
前記配線用のコンタクトホール４０を充填させる方法としてはアルミニウムリフロー方法、高温スパッタリング方法及び化学気相蒸着法等があり、本発明ではAlリフロー方法を使用したがこれに限定されない。
【００２１】
アルミニウムリフロー方法は、まず１００℃以下の温度でAl-Si-Cu合金を２０００Å乃至６０００Åの厚さで蒸着し、真空状態を保ちながらアルミニウム溶融点の０．６倍以上の温度で、望ましくは４５０℃以上の温度を３０秒乃至１８０秒間維持して金属原子の移動を誘発させることにより、前記配線用のコンタクトホール４０を充填させることである。
【００２２】
従って、周辺回路部には高融点金属（または高融点金属化合物）で充填されたランディングパッド３０ｂとアルミニウムが充填された配線用のコンタクトホール４０を合わせてコンタクトを形成する。
次に、図１１及び図２２に示すように、最後に写真及び蝕刻工程により前記配線用の金属層４２をパターニングして配線ライン４２ａを形成する。
【００２３】
【発明の効果】
従って、前述した本発明の配線形成方法によれば、メモリ素子、特にDRAMの製造工程中メモリセル部のビットラインを形成させる時、同時に周辺回路部に高融点金属で充填されたランディングパッドを形成することにより、後続の配線用のコンタクトホールを形成する工程で実効絶縁膜の厚さを減少させる効果があるので、配線用のコンタクトホールを形成するために前記絶縁膜をエッチングしやすくまた前記ランディングパッド上に横縦比の小さい配線用のコンタクトホールが形成される。
【００２４】
従って金属配線層の形成時、アルミニウムリフロー工程等により配線用のコンタクトホールを充填しやすく、これにより前記配線用のコンタクトホールに蒸着される金属の段差がよくなり、コンタクトの抵抗が小さくなり、これに因して信頼度が増加される。
本発明は前記実施例に限定されなく、本発明の技術的思想内で当業者により多くの変形が可能であることは明白である。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図２】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図３】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図４】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図５】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図６】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図７】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図８】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図９】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図１０】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図１１】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図１２】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図１３】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図１４】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図１５】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図１６】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図１７】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図１８】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図１９】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図２０】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図２１】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図２２】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【発明の属する技術分野】
本発明は半導体装置の配線形成方法に関し、特にランディングパッドを利用した配線形成方法に関する。
【０００２】
【従来の技術】
半導体での配線技術はコンタクトホールの形成と配線の２つに分けられる。最近、半導体の高集積化により配線の幅は減少し、特にコンタクトについては水平方向の大きさが小さくなる反面、垂直方向への大きさが増加してコンタクトの横縦比が増加する問題点がある。
【０００３】
また、素子の動作速度の向上と配線の信頼度の向上を図るためには配線の多層化が必要であり、特に層間絶縁膜の平坦化のためにコンタクトホールのフィリングは必須である。現在の多層配線形成技術の充填技術としては物理気相蒸着法と化学気相蒸着法が主に使用されている。
物理気相蒸着法は一般的にスパッタリング方式によりアルミニウム金属等を蒸着する方法である。前記物理気相蒸着法では、コンタクトホールの大きさが１μm以下に小さくなり横縦比が大きくなる場合、コンタクトホールに積層された金属の段差が不良になる。
【０００４】
また、段差の特性の優秀な化学気相蒸着法（Chemical Vapor Deposition：CVD）は今までアルミニウムを蒸着するのに多くの問題点を有している。
最近、前記のような問題点を解決するために、常温でアルミニウムをスパッタリング方式で蒸着した後、５００℃乃至５５０℃の高温でアルミニウムをリフローさせコンタクトホールを充填する新しい概念の方法が採択されている。
【０００５】
しかし、２５６M DRAM及び１G DRAMに高集積化されながらコンタクトホールの横縦比がさらに大きくなることにより、金属配線層の形成時前記アルミニウムリフロー方法を使用してもコンタクトホールを充填しにくい。これに因して蒸着される金属配線の段差が悪化し、また接触抵抗が大きくなる問題点がある。
【０００６】
【発明が解決しょうとする課題】
従って、本発明の目的は金属配線形成時発生される前記従来の問題点を解決し、水平方向の大きさが小さく垂直方向に深さが深いコンタクトに効果的にアルミニウムリフロー工程を適用できるようにコンタクトの横縦比を低くすることのできるランディングパッドを利用した配線形成方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記目的を達成するための本発明による半導体装置の配線形成方法は、メモリセル部と周辺回路部を有する半導体装置の配線形成方法において、シリコン基板上にメモリセル部の活性領域、周辺回路部の活性領域及びゲート電極を形成した後、この結果物の全面に第１絶縁膜を積層する工程と、前記第１絶縁膜を蝕刻し、前記メモリセル部の活性領域に接続されるリセス構造と前記周辺回路部の活性領域に接続されるランディングパッド形成用のコンタクトホールを同時に形成する工程と、前記結果物の全面にオーム接触用の金属膜を積層する工程と、前記結果物の全面に拡散障壁用の金属化合物膜を積層する工程と、前記結果物の全面に金属物質膜を積層して前記リセス構造及び前記ランディングパッド形成用のコンタクトホールを充填させる工程と、前記金属物質膜で充填された前記リセス構造及び前記ランディングパッド形成用のコンタクトホール部分以外の前記拡散障壁用の金属化合物膜及び前記金属物質膜を除去してビットライン及びランディングパッドを形成する工程と、前記結果物の全面に第２絶縁膜を積層する工程と、前記ランディングパッド上の前記第２絶縁膜を蝕刻して配線用のコンタクトホールを形成する工程と、前記結果物の全面に配線用の金属を積層して前記配線用のコンタクトホールを充填させる工程と、前記配線用の金属をパターニングして配線を形成する工程を順次的に行うことを特徴とする。
【０００８】
望ましい実施例によれば、前記第１絶縁膜を積層した後、前記第１絶縁膜の全面にSOG（Spin On Glass）を積層し、全面蝕刻方法として前記SOGと前記第１絶縁膜の一部を除去することにより平坦化することを特徴とする。
また、前記オーム接触用の金属膜を積層した後、前記リセス構造及び前記ランディングパッド形成用のコンタクトホールの下の前記シリコン基板の表面で前記オーム接触用の金属膜をシリコンと反応させオーム接触層を選択的に形成し、前記オーム接触用の金属膜の未反応部をストリップすることを特徴とする。
【０００９】
【発明の実施の形態】
以下、添付の図面に基づき本発明の実施例をさらに詳しく説明する。
まず、図１及び図１２を参照して説明する。シリコン基板１０上に通常の方法としてゲート電極１４を形成し、またメモリセル部の活性領域１２ａと周辺回路部の活性領域１２ｂ、即ちソース領域またはドレイン領域を形成する。
【００１０】
次いで、第１絶縁膜１６、例えばBPSG（Borophosphosilicate Glass）またはUSG（Undoped SiO2 Glass）を化学気相蒸着法で積層する。
以降、上記の結果物の全面にSOGを塗布して平坦にした後、プラズマ全面蝕刻方法として前記SOGと前記第１絶縁膜１６の一部を除去して平坦化させる。
この際、化学機械研磨法（Chemical Mechenical Polishing：CMP）を用いて前記第１絶縁膜を平坦化させることができる。
【００１１】
次いで、メモリセル部のビットラインは二重象眼法（Dual-damascene）で形成される。
上記の動作を以下に更に詳しく説明する。
まず前記結果物の全面にビットラインパターンと反対にパターニングする逆パターニングをし、通常の蝕刻工程により前記第１絶縁膜１６を約０．４μmの深さに蝕刻して溝１８を形成する。
【００１２】
以降、写真工程及び蝕刻工程により前記第１絶縁膜１６を再び蝕刻し、前記メモリセル部のN形活性領域１２ａに接続するように前記溝１８の下にダイレクトコンタクトホール２０ａを形成し、同時に前記周辺回路部のN形またはP形活性領域１２ｂに接続されるようにランディングパッド形成用のコンタクトホール２０ｂを形成する。従ってメモリセル部のビットラインのためのリセス構造は前記ダイレクトコンタクトホール２０ａと溝１８よりなる。
【００１３】
引続き、上記処理の結果物の全面にスパッタリング方法を利用してチタンでオーム接触用の金属膜２２を積層する。この際、前記オーム接触用の金属膜２２をW、Mo、Ta、Ti、Zr等で形成することができる。
次に、図２及び図１３を参照にして説明する。前記ダイレクトコンタクトホール２０ａと前記ランディングパッド形成用のコンタクトホール２０ｂの下の前記半導体基板１０の表面で、前記オーム接触用の金属膜２２、即ちチタン膜をシリコンと反応させTiSiオーム接触層２４を選択的に形成する。
【００１４】
次いで、前記結果物をN2またはAr雰囲気のRTA（Rapid Thermal Annealing）装置を利用して５００℃乃至７００℃で１０秒乃至３０秒間熱処理した後、硫酸または他の化学溶液を使用して前記チタン膜２２の内、未反応部をストリップする。
また、N2やAr雰囲気のRTA装置を利用して７００℃乃至９５０℃で１０秒乃至３０秒間熱処理し、前記TiSiオーム接触層２４を高い電気伝導度を有する安定したC５４-TiSi2に変換させる。
【００１５】
次に、図３及び図１４に示すように、上記処理の結果物の全面にチタンナイトライド（TiN）を反応性スパッタリング方法により２００Å乃至１０００Åの厚さで蒸着して拡散障壁用の金属化合物膜２６を形成する。この際、前記拡散障壁用の金属化合物膜２６をTiN、WN、TaN、ZrN等の高融点金属窒化物及びTiC、WC、TaC、ZrC等の高融点金属炭化物の中の１つで形成することができる。
【００１６】
更に、図４及び図１５に示すように、上記処理の結果物の全面に高温で易く酸化されない高融点金属、例えばW、Mo、Ta、Ti、Zrの中の１つを化学気相蒸着法により１０００Å乃至５０００Åの厚さで蒸着することにより金属物質膜２８を形成する。
また、前記溝１８と前記ダイレクトコンタクトホール２０ａよりなるリセス構造とランディングパッド形成用のコンタクトホール２０ｂを充填する。
【００１７】
この際、前記高融点金属として高融点金属化合物、即ち前記高融点金属の窒化物及び前記高融点金属の炭化物のうち１つを使用することもできる。
N形活性領域とP形活性領域に同時にコンタクトを形成するようにビットラインには通常使用するポリサイドでない高融点金属や高融点金属化合物を使用する。次に、図５及び図１６に示すように、化学機械研磨法やプラズマ全面蝕刻法を利用し、前記高融点金属（または高融点金属化合物）で充填された前記リセス構造及びランディングパッド形成用のコンタクトホール２０ｂの部分以外の前記拡散障壁用の金属化合物膜２６と前記金属物質膜２８を除去することにより、ビットライン３０ａとランディングパッド３０ｂを形成する。
【００１８】
図６及び図１７、図７及び図１８に示すように、上記処理の結果物の全面にシリコン窒化膜３２を形成した後、前記メモリセル部に通常のキャパシタ形成方法と同一の方法としてキャパシタの下部電極３４、Ta2O5誘電膜及び上部電極３６を形成し、次いで周辺回路部の前記シリコン窒化膜３２を除去する。
次に、図８及び図１９に示すように、前記結果物の全面に第２絶縁膜３８を積層する。
【００１９】
更に、図９及び図２０に示すように、前記周辺回路部に形成された前記ランディングパッド３０ｂ上の前記第２絶縁膜３８を蝕刻して配線用のコンタクトホール４０を形成する。
図１０及び図２１に示すように、配線用のコンタクトホール４０の下に露出した前記ランディングパッド３０ｂの表面の酸化された前記高融点金属膜をスパッタリングエッチング方法を用いて除去した後（または酸化された高融点金属膜を除去した後、障壁金属を蒸着する）、前記結果物の全面に高い電気伝導度を有するアルミニウムを蒸着し配線用の金属層４２を形成して前記配線用のコンタクトホール４０を充填させる。
【００２０】
この際前記配線用の金属層４２をアルミニウム以外にCu、Ag、Au等の金属及びAl-Cu、Al-Si-Cu、Ag-Cu等の金属合金で形成することができる。
前記配線用のコンタクトホール４０を充填させる方法としてはアルミニウムリフロー方法、高温スパッタリング方法及び化学気相蒸着法等があり、本発明ではAlリフロー方法を使用したがこれに限定されない。
【００２１】
アルミニウムリフロー方法は、まず１００℃以下の温度でAl-Si-Cu合金を２０００Å乃至６０００Åの厚さで蒸着し、真空状態を保ちながらアルミニウム溶融点の０．６倍以上の温度で、望ましくは４５０℃以上の温度を３０秒乃至１８０秒間維持して金属原子の移動を誘発させることにより、前記配線用のコンタクトホール４０を充填させることである。
【００２２】
従って、周辺回路部には高融点金属（または高融点金属化合物）で充填されたランディングパッド３０ｂとアルミニウムが充填された配線用のコンタクトホール４０を合わせてコンタクトを形成する。
次に、図１１及び図２２に示すように、最後に写真及び蝕刻工程により前記配線用の金属層４２をパターニングして配線ライン４２ａを形成する。
【００２３】
【発明の効果】
従って、前述した本発明の配線形成方法によれば、メモリ素子、特にDRAMの製造工程中メモリセル部のビットラインを形成させる時、同時に周辺回路部に高融点金属で充填されたランディングパッドを形成することにより、後続の配線用のコンタクトホールを形成する工程で実効絶縁膜の厚さを減少させる効果があるので、配線用のコンタクトホールを形成するために前記絶縁膜をエッチングしやすくまた前記ランディングパッド上に横縦比の小さい配線用のコンタクトホールが形成される。
【００２４】
従って金属配線層の形成時、アルミニウムリフロー工程等により配線用のコンタクトホールを充填しやすく、これにより前記配線用のコンタクトホールに蒸着される金属の段差がよくなり、コンタクトの抵抗が小さくなり、これに因して信頼度が増加される。
本発明は前記実施例に限定されなく、本発明の技術的思想内で当業者により多くの変形が可能であることは明白である。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図２】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図３】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図４】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図５】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図６】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図７】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図８】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図９】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図１０】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図１１】本発明の実施例による半導体装置の配線形成方法におけるメモリセル部の工程断面図である。
【図１２】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図１３】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図１４】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図１５】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図１６】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図１７】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図１８】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図１９】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図２０】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図２１】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
【図２２】本発明の実施例による半導体装置の配線形成方法における周辺回路部の工程断面図である。
Claims (16)
- メモリセル部と周辺回路部を有する半導体装置の配線形成方法において、
（ａ）シリコン基板上にメモリセル部の活性領域、周辺回路部の活性領域及びゲート電極を形成した後、この結果物の全面に第１絶縁膜を積層する工程と、
（ｂ）前記第１絶縁膜を蝕刻し、前記メモリセル部の活性領域に接続されるリセス構造と前記周辺回路部の活性領域に接続されるランディングパッド形成用のコンタクトホールを同時に形成する工程と、
（ｃ）前記結果物の全面にオーム接触用の金属膜を積層する工程と、
（ｄ）前記結果物の全面に拡散障壁用の金属化合物膜を積層する工程と、
（ｅ）前記結果物の全面に金属物質膜を積層して前記リセス構造及び前記ランディングパッド形成用のコンタクトホールを充填させる工程と、
（ｆ）前記金属物質膜で充填された前記リセス構造及び前記ランディングパッド形成用のコンタクトホール部分以外の前記拡散障壁用の金属化合物膜及び前記金属物質膜を除去してビットライン及びランディングパッドを形成する工程と、
（ｇ）前記結果物の全面に第２絶縁膜を積層する工程と、
（ｈ）前記ランディングパッド上の前記第２絶縁膜を蝕刻して配線用のコンタクトホールを形成する工程と、
（ｉ）前記結果物の全面に配線用の金属を積層して前記配線用のコンタクトホールを充填させる工程と、
（ｊ）前記配線用の金属をパターニングして配線を形成する工程を順次的に行うことを特徴とする半導体装置の配線形成方法。 - 前記ａ工程後、前記第１絶縁膜の全面にSOGを積層し、全面蝕刻方法として前記SOGと前記第１絶縁膜の一部を除去して平坦化する工程をさらに含むことを特徴とする請求項１に記載の半導体装置の配線形成方法。
- ａ工程の前記第１絶縁膜はBPSG及びUSGの内選択された何れか１つで形成されることを特徴とする請求項１に記載の半導体装置の配線形成方法。
- ａ工程の前記第１絶縁膜は化学気相蒸着法で形成されることを特徴とする請求項１に記載の半導体装置の配線形成方法。
- 前記ｃ工程とｄ工程の間に、前記リセス構造及び前記ランディングパッド形成用のコンタクトホールの下の前記シリコン基板の表面で前記オーム接触用の金属膜をシリコンと反応させオーム接触層を選択的に形成し、前記オーム接触用の金属膜の未反応部をストリップする工程をさらに含むことを特徴とする請求項１に記載の半導体装置の配線形成方法。
- ｂ工程の前記リセス構造は前記第１絶縁膜を多工程で蝕刻して形成されることを特徴とする請求項１に記載の半導体装置の配線形成方法。
- ｂ工程の前記リセス構造と前記ランディングパッド形成用のコンタクトホールは、前記メモリセル部の活性領域のＮ型領域及び前記周辺回路部の活性領域のＰ形及びＮ形領域に接続されるように同時に形成されることを特徴とする請求項１に記載の半導体装置の配線形成方法。
- ｃ工程の前記オーム接触用の金属膜はTi、W、Mo、Ta、Zrの内選択された何れか１つで形成されることを特徴とする請求項１に記載の半導体装置の配線形成方法。
- ｃ工程の前記オーム接触用の金属膜はスパッタリング方法を用いて形成されることを特徴とする請求項１に記載の半導体装置の配線形成方法。
- ｄ工程の前記拡散障壁用の金属化合物膜はTiN、WN、TaN、ZrN、TiC、WC、TaC、ZrCの中選択された何れか１つで形成されることを特徴とする請求項１に記載の半導体装置の配線形成方法。
- ｅ工程の前記金属物質膜はW、Mo、Ta、Ti、Zr等の窒化物及び炭化物の中選択された何れか１つで形成されることを特徴とする請求項１に記載の半導体装置の配線形成方法。
- ｅ工程の前記金属物質膜は化学気相蒸着法で形成されることを特徴とする請求項１に記載の半導体装置の配線形成方法。
- ｆ工程の前記拡散障壁用の金属化合物膜及び前記金属物質膜の除去は化学機械研磨法及びプラズマ全面蝕刻法のうち選択された何れか１つで行われることを特徴とする請求項１に記載の半導体装置の配線形成方法。
- ｉ工程の前記配線用の金属はAl、Au、Cu、Ag、Al-Cu合金、Al-Si-Cu合金及びAg-Cu合金の中選択された何れか１つであることを特徴とする請求項１に記載の半導体装置の配線形成方法。
- ｉ工程の前記配線用のコンタクトホールを充填させる方法は、アルミニウムリフロー方法、高温スパッタリング方法及び化学気相蒸着法の中選択された何れか１つの方法であることを特徴とする請求項１に記載の半導体装置の配線形成方法。
- メモリセル部と周辺回路部を有する半導体装置の配線形成方法において、
前記メモリセル部の活性領域に接続されるリセス構造と前記周辺回路部の活性領域に接続されるランディングパッド形成用のコンタクトホールを同時に形成する工程と、
前記リセス構造及び前記ランディングパッド形成用のコンタクトホールを高融点金属で充填し、ビットライン及びランディングパッドを形成する工程と、
絶縁膜を積層する工程と、
前記ランディングパッド上の前記絶縁膜を蝕刻して配線用のコンタクトホールを形成する工程とを行うことを特徴とする半導体装置の配線形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95-39443 | 1995-11-02 | ||
| KR1019950039443A KR0168355B1 (ko) | 1995-11-02 | 1995-11-02 | 반도체장치의 배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09135005A JPH09135005A (ja) | 1997-05-20 |
| JP3540895B2 true JP3540895B2 (ja) | 2004-07-07 |
Family
ID=19432794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13831596A Expired - Fee Related JP3540895B2 (ja) | 1995-11-02 | 1996-05-31 | 半導体装置の配線形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6001683A (ja) |
| JP (1) | JP3540895B2 (ja) |
| KR (1) | KR0168355B1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6284591B1 (en) * | 1995-11-02 | 2001-09-04 | Samsung Electromics Co., Ltd. | Formation method of interconnection in semiconductor device |
| KR100206985B1 (ko) * | 1997-03-14 | 1999-07-01 | 구본준 | 플래시 메모리 소자 및 그 제조방법 |
| KR100265763B1 (ko) * | 1997-12-31 | 2000-09-15 | 윤종용 | 스태틱 랜덤 억세스 메모리 장치 및 그 제조방법 |
| US6266230B1 (en) * | 1998-06-29 | 2001-07-24 | Matsushita Electric Industrial Co., Ltd. | Multilayer ceramic capacitor |
| KR100353470B1 (ko) * | 1998-10-28 | 2002-11-18 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100314648B1 (ko) * | 1998-10-28 | 2001-12-12 | 박종섭 | 반도체소자의제조방법 |
| FR2785720B1 (fr) * | 1998-11-05 | 2003-01-03 | St Microelectronics Sa | Fabrication de memoire dram et de transistors mos |
| KR100304962B1 (ko) * | 1998-11-24 | 2001-10-20 | 김영환 | 텅스텐비트라인형성방법 |
| US6207545B1 (en) * | 1998-11-30 | 2001-03-27 | Taiwan Semiconductor Manufacturing Corporation | Method for forming a T-shaped plug having increased contact area |
| JP3660821B2 (ja) * | 1999-01-19 | 2005-06-15 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| US6159839A (en) * | 1999-02-11 | 2000-12-12 | Vanguard International Semiconductor Corporation | Method for fabricating borderless and self-aligned polysilicon and metal contact landing plugs for multilevel interconnections |
| KR100363099B1 (ko) * | 2001-01-12 | 2002-12-05 | 삼성전자 주식회사 | 주변회로부의 소오스/드레인 영역에 컨택패드를 갖는반도체 장치의 형성방법 |
| KR100400033B1 (ko) * | 2001-02-08 | 2003-09-29 | 삼성전자주식회사 | 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법 |
| DE10119873A1 (de) * | 2001-04-24 | 2002-10-31 | Infineon Technologies Ag | Verfahren zur Herstellung von Metall/Halbleiter-Kontakten |
| KR100420122B1 (ko) * | 2001-07-21 | 2004-03-02 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그 제조방법 |
| KR100450671B1 (ko) | 2002-02-26 | 2004-10-01 | 삼성전자주식회사 | 스토리지 노드 콘택플러그를 갖는 반도체 소자의 제조방법 |
| KR100908827B1 (ko) * | 2002-12-27 | 2009-07-21 | 주식회사 하이닉스반도체 | 반도체소자의 전도패턴 형성 방법 |
| US20070032060A1 (en) * | 2005-08-05 | 2007-02-08 | Ta-Hung Yang | Method for forming conductive wiring and interconnects |
| DE102005052000B3 (de) * | 2005-10-31 | 2007-07-05 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram |
| JP5512931B2 (ja) * | 2007-03-26 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5512930B2 (ja) * | 2007-03-26 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR101535653B1 (ko) | 2009-02-09 | 2015-07-10 | 삼성전자주식회사 | 상변화 메모리 소자의 제조방법 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100212098B1 (ko) * | 1987-09-19 | 1999-08-02 | 가나이 쓰도무 | 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법 |
| JP2524862B2 (ja) * | 1990-05-01 | 1996-08-14 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| EP0469214A1 (en) * | 1990-07-31 | 1992-02-05 | International Business Machines Corporation | Method of forming stacked conductive and/or resistive polysilicon lands in multilevel semiconductor chips and structures resulting therefrom |
| KR960003864B1 (ko) * | 1992-01-06 | 1996-03-23 | 삼성전자주식회사 | 반도체 메모리장치 및 그 제조방법 |
| US5366906A (en) * | 1992-10-16 | 1994-11-22 | Martin Marietta Corporation | Wafer level integration and testing |
| KR100189963B1 (ko) * | 1992-11-27 | 1999-06-01 | 윤종용 | 반도체 메모리장치 및 그 제조방법 |
| US5395784A (en) * | 1993-04-14 | 1995-03-07 | Industrial Technology Research Institute | Method of manufacturing low leakage and long retention time DRAM |
| US5286677A (en) * | 1993-05-07 | 1994-02-15 | Industrial Technology Research Institute | Method for etching improved contact openings to peripheral circuit regions of a dram integrated circuit |
| US5452244A (en) * | 1994-08-10 | 1995-09-19 | Cirrus Logic, Inc. | Electronic memory and methods for making and using the same |
| US5550072A (en) * | 1994-08-30 | 1996-08-27 | National Semiconductor Corporation | Method of fabrication of integrated circuit chip containing EEPROM and capacitor |
| JP2720796B2 (ja) * | 1994-11-15 | 1998-03-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH09107082A (ja) * | 1995-08-09 | 1997-04-22 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| KR0156646B1 (ko) * | 1995-10-13 | 1998-10-15 | 문정환 | 반도체 기억소자의 캐패시터 제조방법 |
| US5783496A (en) * | 1996-03-29 | 1998-07-21 | Lam Research Corporation | Methods and apparatus for etching self-aligned contacts |
| US5719089A (en) * | 1996-06-21 | 1998-02-17 | Vanguard International Semiconductor Corporation | Method for etching polymer-assisted reduced small contacts for ultra large scale integration semiconductor devices |
| US5780337A (en) * | 1996-09-23 | 1998-07-14 | United Microelectronics Corporation | Method of fabricating a bit line of a dynamic random access memory |
| US5766992A (en) * | 1997-04-11 | 1998-06-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Process for integrating a MOSFET device, using silicon nitride spacers and a self-aligned contact structure, with a capacitor structure |
-
1995
- 1995-11-02 KR KR1019950039443A patent/KR0168355B1/ko not_active IP Right Cessation
-
1996
- 1996-05-28 US US08/655,122 patent/US6001683A/en not_active Expired - Lifetime
- 1996-05-31 JP JP13831596A patent/JP3540895B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09135005A (ja) | 1997-05-20 |
| KR0168355B1 (ko) | 1999-02-01 |
| KR970030328A (ko) | 1997-06-26 |
| US6001683A (en) | 1999-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3540895B2 (ja) | 半導体装置の配線形成方法 | |
| US6800549B2 (en) | Method of fabricating semiconductor device including forming contact hole with anisotropic and isotropic etching and forming discontinuous barrier layer | |
| JP2728025B2 (ja) | 半導体装置の製造方法 | |
| KR100399417B1 (ko) | 반도체 집적 회로의 제조 방법 | |
| KR100558009B1 (ko) | 확산방지막을 선택적으로 형성하여 반도체소자를 제조하는방법 및 그것에 의해 제조된 반도체소자 | |
| US20040219783A1 (en) | Copper dual damascene interconnect technology | |
| US6468898B1 (en) | Method of manufacturing semiconductor device | |
| KR100505682B1 (ko) | 금속-절연체-금속 커패시터를 포함하는 이중 다마신 배선구조 및 그 제조방법 | |
| JPH05198688A (ja) | 集積回路半導体デバイスの製造方法および半導体相互接続構造 | |
| US5688718A (en) | Method of CVD TiN barrier layer integration | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH1092924A (ja) | 半導体装置及びその製造方法 | |
| US6284591B1 (en) | Formation method of interconnection in semiconductor device | |
| JP2000003959A (ja) | 二重ダマシン型ビア・コンタクト構造を有する半導体装置およびその製造方法 | |
| JP4829389B2 (ja) | 半導体素子の配線形成方法 | |
| KR100376873B1 (ko) | 반도체 장치의 배선 및 배선 연결부와 그 제조방법 | |
| KR101153224B1 (ko) | 다마신 공정에 의해 형성된 캐패시터와 금속 배선을 갖는 반도체 소자 제조방법 | |
| KR20040077421A (ko) | 반도체 장치의 금속배선 형성 방법 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| KR100808794B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100307985B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR20010079427A (ko) | 확산방지막내에 동종 금속의 중간 금속박막을 적용한반도체 소자의 제조방법 | |
| KR100580793B1 (ko) | 반도체 소자의 콘택 홀 매립방법 | |
| KR20040056025A (ko) | 구리 배선의 캐핑층 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040326 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |