JPH05304216A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05304216A JPH05304216A JP10717192A JP10717192A JPH05304216A JP H05304216 A JPH05304216 A JP H05304216A JP 10717192 A JP10717192 A JP 10717192A JP 10717192 A JP10717192 A JP 10717192A JP H05304216 A JPH05304216 A JP H05304216A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- semiconductor device
- wiring
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】下層金属配線上の層間絶縁膜に設けられたコン
タクト孔において、上層金属配線を形成する際にボイド
によるパターン崩れや品質低下を防止する。 【構成】上層の被覆金属配線において、第１の高融点金
属層８をスパッタにより堆積した後コンタクト孔７を酸
化シリコンで埋め込み、平坦化する。 【効果】上層アルミニウム層９をスパッタする際に、ボ
イドの発生が防止できる。
タクト孔において、上層金属配線を形成する際にボイド
によるパターン崩れや品質低下を防止する。 【構成】上層の被覆金属配線において、第１の高融点金
属層８をスパッタにより堆積した後コンタクト孔７を酸
化シリコンで埋め込み、平坦化する。 【効果】上層アルミニウム層９をスパッタする際に、ボ
イドの発生が防止できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置は係わり、
特に金属多層配線構造を有する半導体装置に関する。
特に金属多層配線構造を有する半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、図２に示す様に、
シリコン基板１の上に設けた酸化シリコン膜２の上に多
結晶シリコン層３をパターンニングして設け、多結晶シ
リコン層３を含む表面に設けた酸化シリコン膜４上に下
層アルミニウム配線５を設け、下層アルミニウム配線５
を含む表面にＣＶＤ法（化学気相成長法）により酸化シ
リコン膜６（以下、層間膜と称す）を設ける。
シリコン基板１の上に設けた酸化シリコン膜２の上に多
結晶シリコン層３をパターンニングして設け、多結晶シ
リコン層３を含む表面に設けた酸化シリコン膜４上に下
層アルミニウム配線５を設け、下層アルミニウム配線５
を含む表面にＣＶＤ法（化学気相成長法）により酸化シ
リコン膜６（以下、層間膜と称す）を設ける。
【０００３】次に下層アルミニウム配線５の上の層間膜
６を選択的にエッチングしてコンタクト孔７を形成し、
コンタクト孔７を含む表面上に高融点金属層８及び上層
アルミニウム層９を順次スパッタ法により堆積してパタ
ーニングし、コンタクト孔７の下層アルミニウム配線５
と接続する上層の高融点金属配線８及び上層アルミニウ
ム配線９を形成する。
６を選択的にエッチングしてコンタクト孔７を形成し、
コンタクト孔７を含む表面上に高融点金属層８及び上層
アルミニウム層９を順次スパッタ法により堆積してパタ
ーニングし、コンタクト孔７の下層アルミニウム配線５
と接続する上層の高融点金属配線８及び上層アルミニウ
ム配線９を形成する。
【０００４】
【発明が解決しようとする課題】この従来の半導体装置
は、上層と下層の配線間に設けた層間絶縁膜中のコンタ
クト孔形状（アスペクト比）が厳しくなっていくと、上
層アルミニウム層を堆積する際、シャドーイング効果な
る現象が発生し、結果的にコンタクト孔内の上層アルミ
ニウムの形状が悪化し、ボイド（空洞）を生じるという
不具合がある。又、その後、上層アルミニウム配線のパ
ターン形成の為の感光レジスト塗布後、熱処理によりボ
イド中からアウトガスが発生し、レジストの破裂を誘発
し、正常な上層アルミニウムパターン形成を防げる。
又、感光レジストの破裂を起こさなかった場合でも、こ
のボイドは信頼性上の問題を残すことになる。
は、上層と下層の配線間に設けた層間絶縁膜中のコンタ
クト孔形状（アスペクト比）が厳しくなっていくと、上
層アルミニウム層を堆積する際、シャドーイング効果な
る現象が発生し、結果的にコンタクト孔内の上層アルミ
ニウムの形状が悪化し、ボイド（空洞）を生じるという
不具合がある。又、その後、上層アルミニウム配線のパ
ターン形成の為の感光レジスト塗布後、熱処理によりボ
イド中からアウトガスが発生し、レジストの破裂を誘発
し、正常な上層アルミニウムパターン形成を防げる。
又、感光レジストの破裂を起こさなかった場合でも、こ
のボイドは信頼性上の問題を残すことになる。
【０００５】
【課題を解決するための手段】本発明の特徴は、半導体
基板上に設けた下層の金属配線と、前記金属配線を含む
表面に設けた層間膜と、前記層間膜に設けたコンタクト
孔と、前記コンタクト孔の下層の金属配線と接続する上
層の被覆金属配線とを有する半導体装置において、前記
上層被覆金属配線のうち、一層目の高融点金属配線と二
層目の金属配線との間に前記コンタクト孔を埋め込む絶
縁膜例えばＣＶＤ法による絶縁膜を有する半導体装置に
ある。
基板上に設けた下層の金属配線と、前記金属配線を含む
表面に設けた層間膜と、前記層間膜に設けたコンタクト
孔と、前記コンタクト孔の下層の金属配線と接続する上
層の被覆金属配線とを有する半導体装置において、前記
上層被覆金属配線のうち、一層目の高融点金属配線と二
層目の金属配線との間に前記コンタクト孔を埋め込む絶
縁膜例えばＣＶＤ法による絶縁膜を有する半導体装置に
ある。
【０００６】
【実施例】次に本発明の実施例について図面を用いて説
明する。図１（ａ）〜（ｅ）は本発明の実施例の製造方
法を説明する為の工程順に示した半導体装置の断面図で
ある。
明する。図１（ａ）〜（ｅ）は本発明の実施例の製造方
法を説明する為の工程順に示した半導体装置の断面図で
ある。
【０００７】まず、図１（ａ）に示すようにシリコン基
板１上に設けた酸化シリコン膜２の上に多結晶シリコン
層３を選択的に形成し、多結晶シリコン層３を含む表面
に酸化シリコン膜４を堆積する。次に酸化シリコン膜４
の上にアルミニウム層を堆積してパターンニングし、下
層のアルミ配線５を形成する。次に下層アルミニウム配
線５を含む表面にＣＶＤ法により層間膜６を設ける。次
に下層アルミニウム配線５上の層間膜６を選択的にエッ
チングしてコンタクト孔７を形成する。
板１上に設けた酸化シリコン膜２の上に多結晶シリコン
層３を選択的に形成し、多結晶シリコン層３を含む表面
に酸化シリコン膜４を堆積する。次に酸化シリコン膜４
の上にアルミニウム層を堆積してパターンニングし、下
層のアルミ配線５を形成する。次に下層アルミニウム配
線５を含む表面にＣＶＤ法により層間膜６を設ける。次
に下層アルミニウム配線５上の層間膜６を選択的にエッ
チングしてコンタクト孔７を形成する。
【０００８】次に図１（ｂ）に示すようにコンタクト孔
７を含む表面に高融点金属層８をスパッタ法にて堆積し
コンタクト孔７の下層アルミニウム配線５と接続する。
７を含む表面に高融点金属層８をスパッタ法にて堆積し
コンタクト孔７の下層アルミニウム配線５と接続する。
【０００９】次に図１（ｃ）に示すように、高融点金属
層８の上にプラズマＣＶＤ法にて酸化シリコン膜１０を
堆積する。
層８の上にプラズマＣＶＤ法にて酸化シリコン膜１０を
堆積する。
【００１０】次に図１（ｄ）に示すように、前記酸化シ
リコン膜１０をエッチバックし、コンタクト孔７の内部
のみ酸化シリコン膜１０を残して高融点金属層８の上の
酸化シリコン１０を完全に除去し、高融点金属層８の表
面を露出させる。
リコン膜１０をエッチバックし、コンタクト孔７の内部
のみ酸化シリコン膜１０を残して高融点金属層８の上の
酸化シリコン１０を完全に除去し、高融点金属層８の表
面を露出させる。
【００１１】次に図１（ｅ）に示すように酸化シリコン
膜１０を含む表面に、上層アルミニウム層９をスパッタ
により堆積し、パターンニングして、コンタクト孔７の
下層アルミニウム配線５と接続する上層の高融点金属配
線８及び上層アルミニウム配線９を形成する。したがっ
て、電気的には、高融点金属配線によって下層アルミニ
ウム配線５と上層アルミニウム配線９を接続することに
なる。
膜１０を含む表面に、上層アルミニウム層９をスパッタ
により堆積し、パターンニングして、コンタクト孔７の
下層アルミニウム配線５と接続する上層の高融点金属配
線８及び上層アルミニウム配線９を形成する。したがっ
て、電気的には、高融点金属配線によって下層アルミニ
ウム配線５と上層アルミニウム配線９を接続することに
なる。
【００１２】
【発明の効果】以上説明したように本発明は下層のアル
ミニウム配線上に形成した層間膜に設けたコンタクト孔
を含む表面に高融点金属層をスパッタした後、コンタク
ト孔をプラズマＣＶＤ法による酸化シリコン膜で埋め込
むことにより上層アルミニウム配線をスパッタする際に
ボイドの発生を防止でき、レジスト破裂の防止や品質の
向上した半導体装置の実現できるという効果を有する。
また埋め込みに使用する膜は、酸化シリコン膜に限ら
ず、低温で形成できるＣＶＤ膜であればおの効果を有す
ることはいうまでもない。
ミニウム配線上に形成した層間膜に設けたコンタクト孔
を含む表面に高融点金属層をスパッタした後、コンタク
ト孔をプラズマＣＶＤ法による酸化シリコン膜で埋め込
むことにより上層アルミニウム配線をスパッタする際に
ボイドの発生を防止でき、レジスト破裂の防止や品質の
向上した半導体装置の実現できるという効果を有する。
また埋め込みに使用する膜は、酸化シリコン膜に限ら
ず、低温で形成できるＣＶＤ膜であればおの効果を有す
ることはいうまでもない。
【図１】本発明の一実施例の半導体装置を製造する製造
方法を工程順に示した半導体チップの断面図。
方法を工程順に示した半導体チップの断面図。
【図２】従来の半導体装置の一例を示す半導体チップの
断面図。
断面図。
１ シリコン基板 ２ 酸化シリコン膜 ３ 多結晶シリコン層 ４ 酸化シリコン層 ５ 下層アルミニウム層（配線） ６ 酸化シリコン膜（層間膜） ７ コンタクト孔 ８ 高融点金属層（配線） ９ 上層アルミニウム層（配線） １０ 酸化シリコン膜
Claims (2)
- 【請求項１】 半導体基板上に設けた下層の金属配線
と、前記金属配線を含む表面に設けた層間膜と、前記層
間膜に設けたコンタクト孔と、前記コンタクト孔の下層
の金属配線と接続する上層の被覆金属配線とを有する半
導体装置において、前記上層被覆金属配線のうち、一層
目の高融点金属配線と二層目の金属配線との間に前記コ
ンタクト孔を埋め込む絶縁膜を有することを特徴とする
半導体装置。 - 【請求項２】 前記絶縁膜はＣＶＤ法による絶縁膜であ
ることを特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10717192A JPH05304216A (ja) | 1992-04-27 | 1992-04-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10717192A JPH05304216A (ja) | 1992-04-27 | 1992-04-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05304216A true JPH05304216A (ja) | 1993-11-16 |
Family
ID=14452286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10717192A Pending JPH05304216A (ja) | 1992-04-27 | 1992-04-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05304216A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6458697B2 (en) | 2000-04-13 | 2002-10-01 | Nec Corporation | Semiconductor device and manufacturing method therefor |
| CN106365110A (zh) * | 2015-07-24 | 2017-02-01 | 上海丽恒光微电子科技有限公司 | 探测传感器及其制备方法 |
-
1992
- 1992-04-27 JP JP10717192A patent/JPH05304216A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6458697B2 (en) | 2000-04-13 | 2002-10-01 | Nec Corporation | Semiconductor device and manufacturing method therefor |
| KR100426764B1 (ko) * | 2000-04-13 | 2004-04-13 | 엔이씨 일렉트로닉스 코포레이션 | 반도체 장치 및 그 제조 방법 |
| CN106365110A (zh) * | 2015-07-24 | 2017-02-01 | 上海丽恒光微电子科技有限公司 | 探测传感器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08204005A (ja) | 半導体装置及びその製造方法 | |
| JPH06125013A (ja) | 半導体装置及びその製造方法 | |
| JP2785768B2 (ja) | 半導体装置の製造方法 | |
| JPH09135005A (ja) | 半導体装置の配線形成方法 | |
| US6064119A (en) | Wiring structure and formation method thereof for semiconductor device | |
| JPH1092924A (ja) | 半導体装置及びその製造方法 | |
| JP2000003959A (ja) | 二重ダマシン型ビア・コンタクト構造を有する半導体装置およびその製造方法 | |
| JP3718458B2 (ja) | 半導体装置の製造方法 | |
| JPH10335459A (ja) | 半導体装置およびその製造方法 | |
| JP2000012688A (ja) | 半導体装置及びその製造方法 | |
| JPH05304216A (ja) | 半導体装置 | |
| JPH0691090B2 (ja) | 半導体装置の製造方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JP3745460B2 (ja) | 半導体装置の配線形成方法 | |
| KR0139599B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| KR100259168B1 (ko) | 반도체 디바이스의 금속배선 구조 및 그의 형성방법 | |
| JPH10173051A (ja) | 配線形成方法 | |
| JPH08222629A (ja) | 配線構造及び配線構造の製造方法 | |
| KR100471404B1 (ko) | 화학적 기계적 연마 공정을 이용한 반도체 소자의 금속배선 형성 방법 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JP2720657B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980818 |