JPH08222629A - 配線構造及び配線構造の製造方法 - Google Patents
配線構造及び配線構造の製造方法Info
- Publication number
- JPH08222629A JPH08222629A JP2970095A JP2970095A JPH08222629A JP H08222629 A JPH08222629 A JP H08222629A JP 2970095 A JP2970095 A JP 2970095A JP 2970095 A JP2970095 A JP 2970095A JP H08222629 A JPH08222629 A JP H08222629A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- wiring
- side wall
- wiring structure
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 コンタクトホールをＡｌ合金で埋め込む場合
に、埋め込みやすい構造で、且つコンタクト抵抗の良好
なものを得ること。 【構成】 下層配線７を形成し、下層配線の上に層間絶
縁膜９を堆積し、この層間絶縁膜に下層配線に通じるコ
ンタクトホール１０を形成し、コンタクトホール側壁に
窒化チタンからなるサイドウォール１２を形成し、コン
タクトホール内に少なくともアルミニウムを含む金属に
より埋め込み、上層配線１４を形成する。
に、埋め込みやすい構造で、且つコンタクト抵抗の良好
なものを得ること。 【構成】 下層配線７を形成し、下層配線の上に層間絶
縁膜９を堆積し、この層間絶縁膜に下層配線に通じるコ
ンタクトホール１０を形成し、コンタクトホール側壁に
窒化チタンからなるサイドウォール１２を形成し、コン
タクトホール内に少なくともアルミニウムを含む金属に
より埋め込み、上層配線１４を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、配線構造及びその製造
方法に係り、詳しくは、多層配線形成技術に関する。
方法に係り、詳しくは、多層配線形成技術に関する。
【０００２】
【従来の技術】近年、高集積半導体装置に採用されてい
る多層配線では、配線間コンタクト（ビアコンタクト）
の低抵抗化及び配線の信頼性の向上が求められている。
しかも、半導体装置の高集積化はますます進んでおり、
コンタクトホール（ビアホールも同義とする）の径を小
さくすることが求められている。しかしながら、コンタ
クトホールの径を小さくすると、コンタクトホール内に
十分な厚さの配線材料を堆積させるのが難しくなる。そ
こで、コンタクトホール内にアルミニウムを埋め込み、
第１層配線と第２層配線とを接続するプラグを形成する
ことが提案されている(M.Taguchi et.al.,Proc.9th Int
ernational IEEE VMIC Conference,(1992),P.219.)。
る多層配線では、配線間コンタクト（ビアコンタクト）
の低抵抗化及び配線の信頼性の向上が求められている。
しかも、半導体装置の高集積化はますます進んでおり、
コンタクトホール（ビアホールも同義とする）の径を小
さくすることが求められている。しかしながら、コンタ
クトホールの径を小さくすると、コンタクトホール内に
十分な厚さの配線材料を堆積させるのが難しくなる。そ
こで、コンタクトホール内にアルミニウムを埋め込み、
第１層配線と第２層配線とを接続するプラグを形成する
ことが提案されている(M.Taguchi et.al.,Proc.9th Int
ernational IEEE VMIC Conference,(1992),P.219.)。
【０００３】即ち、図２に示すように、単結晶シリコン
基板１に、絶縁膜２及び接続孔３を形成した後、マグネ
トロンスパッタ法を用いて、Ｔｉ４、ＴｉＮ５、Ｔｉ
６、Ａｌ合金７、ＴｉＮ８を順次積層し、第１層配線を
形成する（第２図Ａ）。前記Ａｌ合金７は高温での堆
積、あるいは堆積後の熱処理によって、接続孔内にも埋
め込まれる。
基板１に、絶縁膜２及び接続孔３を形成した後、マグネ
トロンスパッタ法を用いて、Ｔｉ４、ＴｉＮ５、Ｔｉ
６、Ａｌ合金７、ＴｉＮ８を順次積層し、第１層配線を
形成する（第２図Ａ）。前記Ａｌ合金７は高温での堆
積、あるいは堆積後の熱処理によって、接続孔内にも埋
め込まれる。
【０００４】第１層配線のパタ−ニングを行った後、層
間絶縁膜９及びコンタクトホール１０を形成し、更にＣ
ＶＤ法によりＳｉＮ１６を形成する（第２図Ｂ）。エッ
チバックを行い、層間絶縁膜上およびコンタクトホール
底部のＳｉＮ１６を除去し、ＳｉＮサイドウォール１７
を形成する。（第２図Ｃ）。続いて、スパッタエッチン
グを行った後、Ｔｉ１３、Ａｌ合金１４、ＴｉＮ１５を
順次積層し、第２層配線を形成する（第２図Ｄ）。前記
Ａｌ合金は高温での堆積、あるいは堆積後の熱処理によ
って、コンタクトホ−ル内にも埋め込まれる。
間絶縁膜９及びコンタクトホール１０を形成し、更にＣ
ＶＤ法によりＳｉＮ１６を形成する（第２図Ｂ）。エッ
チバックを行い、層間絶縁膜上およびコンタクトホール
底部のＳｉＮ１６を除去し、ＳｉＮサイドウォール１７
を形成する。（第２図Ｃ）。続いて、スパッタエッチン
グを行った後、Ｔｉ１３、Ａｌ合金１４、ＴｉＮ１５を
順次積層し、第２層配線を形成する（第２図Ｄ）。前記
Ａｌ合金は高温での堆積、あるいは堆積後の熱処理によ
って、コンタクトホ−ル内にも埋め込まれる。
【０００５】ここで、ＳｉＮサイドウォ−ル１７は、Ａ
ｌ合金１４の下に堆積するＴｉ薄膜１３が、コンタクト
ホ−ル側壁部において、層間絶縁膜９からの放出ガスに
より酸化され、その部分でＡｌ合金１４のコンタクトホ
ール内への流れ込みが止まり、Ａｌ合金１４の埋め込み
が阻害されることを防ぐために用いられる。スパッタエ
ッチングは、層間接続孔内のエッチングスカム、第１層
配線上の酸化層を除去し、良好な電気的接続を得るため
に用いられる。
ｌ合金１４の下に堆積するＴｉ薄膜１３が、コンタクト
ホ−ル側壁部において、層間絶縁膜９からの放出ガスに
より酸化され、その部分でＡｌ合金１４のコンタクトホ
ール内への流れ込みが止まり、Ａｌ合金１４の埋め込み
が阻害されることを防ぐために用いられる。スパッタエ
ッチングは、層間接続孔内のエッチングスカム、第１層
配線上の酸化層を除去し、良好な電気的接続を得るため
に用いられる。
【０００６】
【発明が解決しようとする課題】従来例にあっては、絶
縁膜であるＳｉＮからなるサイドウォールを形成してい
るため、コンタクトホール底部の面積が小さくなり、配
線間抵抗が増大する問題がある。特にこの問題は、コン
タクトホールの径が小さくなるほど顕著である。
縁膜であるＳｉＮからなるサイドウォールを形成してい
るため、コンタクトホール底部の面積が小さくなり、配
線間抵抗が増大する問題がある。特にこの問題は、コン
タクトホールの径が小さくなるほど顕著である。
【０００７】更に、サイドウォ−ルの形成、上層配線の
形成に複数の装置が必要であり、製造工程が複雑である
問題もある。本発明は、配線構造及びその製造方法に関
し、斯かる問題点を解消するものである。
形成に複数の装置が必要であり、製造工程が複雑である
問題もある。本発明は、配線構造及びその製造方法に関
し、斯かる問題点を解消するものである。
【０００８】
【課題を解決するための手段】請求項１の発明における
配線構造は、下層導電領域と上層導電領域間を接続する
コンタクトホールの側壁に、導電性材料からなるサイド
ウォ−ルを形成したものである。また、請求項４の発明
における配線構造は、前記コンタクトホール内を、少な
くともアルミニウムを含む金属により埋め込むものであ
る。
配線構造は、下層導電領域と上層導電領域間を接続する
コンタクトホールの側壁に、導電性材料からなるサイド
ウォ−ルを形成したものである。また、請求項４の発明
における配線構造は、前記コンタクトホール内を、少な
くともアルミニウムを含む金属により埋め込むものであ
る。
【０００９】また、請求項５の発明における配線構造の
製造方法は、下層導電領域を形成する工程と、前記下層
導電領域の上に層間絶縁膜を堆積し、この層間絶縁膜に
前記下層導電領域に通じるコンタクトホールを形成する
工程と、前記コンタクトホールの側壁に導電性材料から
なるサイドウォールを形成する工程と、前記コンタクト
ホール内を少なくともアルミニウムを含む金属により埋
め込み、上層導電領域を形成する工程とを含むものであ
る。
製造方法は、下層導電領域を形成する工程と、前記下層
導電領域の上に層間絶縁膜を堆積し、この層間絶縁膜に
前記下層導電領域に通じるコンタクトホールを形成する
工程と、前記コンタクトホールの側壁に導電性材料から
なるサイドウォールを形成する工程と、前記コンタクト
ホール内を少なくともアルミニウムを含む金属により埋
め込み、上層導電領域を形成する工程とを含むものであ
る。
【００１０】また、請求項２又は６の発明における配線
構造又は配線構造の製造方法は、前記導電領域が、ソー
ス／ドレイン等の不純物領域、電極、配線等の導電性を
有する。また、請求項３又は請求項７の発明における配
線構造又は配線構造の製造方法は、前記サイドウォ−ル
をＴｉ、Ｗなどの高融点金属又はＴｉＮ、ＷＳｉなどの
高融点金属化合物によって形成したものである。
構造又は配線構造の製造方法は、前記導電領域が、ソー
ス／ドレイン等の不純物領域、電極、配線等の導電性を
有する。また、請求項３又は請求項７の発明における配
線構造又は配線構造の製造方法は、前記サイドウォ−ル
をＴｉ、Ｗなどの高融点金属又はＴｉＮ、ＷＳｉなどの
高融点金属化合物によって形成したものである。
【００１１】
【作用】即ち、請求項１乃至３の発明にあっては、コン
タクトホ−ル側壁に、導電性材料からなるサイドウォー
ルを形成することにより、層間膜の成分により導電性材
料が酸化されることを防ぐ。請求項４の発明にあって
は、上記の作用に加え、サイドウォ−ルも配線の一部と
なり、コンタクトホール底部の面積が小さくならず、導
電領域間抵抗の増大が防げる。
タクトホ−ル側壁に、導電性材料からなるサイドウォー
ルを形成することにより、層間膜の成分により導電性材
料が酸化されることを防ぐ。請求項４の発明にあって
は、上記の作用に加え、サイドウォ−ルも配線の一部と
なり、コンタクトホール底部の面積が小さくならず、導
電領域間抵抗の増大が防げる。
【００１２】請求項５乃至７の発明にあっては、上記の
作用に加え、サイドウォールの形成と上層導電領域の形
成が同一の装置で行うことができ、製造工程が簡略化さ
れる。
作用に加え、サイドウォールの形成と上層導電領域の形
成が同一の装置で行うことができ、製造工程が簡略化さ
れる。
【００１３】
【実施例】以下、本発明を２層配線に具体化した実施例
を図１に基づいて説明する。尚、従来例と同様の構成に
は同符号を用いる。図１は本実施例の配線構造を採用し
た半導体装置の製造プロセスを示した断面図であり、以
下順を追って説明する。
を図１に基づいて説明する。尚、従来例と同様の構成に
は同符号を用いる。図１は本実施例の配線構造を採用し
た半導体装置の製造プロセスを示した断面図であり、以
下順を追って説明する。
【００１４】プロセス１（図１Ａ）：単結晶シリコン基
板１の上に、膜厚６００ｎｍのシリコン酸化膜２をＣＶ
Ｄ法、熱酸化法等により形成する。更に、通常のリソグ
ラフィ技術、ドライエッチング技術（ＲＩＥ法等）によ
り、レジスト（図示略）塗布、露光、エッチング作業を
経て、コンタクトホール３を形成し、マグネトロンスパ
ッタ法を用いて、前記シリコン酸化膜２の上にチタン
（Ｔｉ）薄膜４（膜厚５０ｎｍ）、窒化チタン（Ｔｉ
Ｎ）薄膜５（膜厚１００ｎｍ）、チタン（Ｔｉ）薄膜６
（膜厚５０ｎｍ）、アルミ合金膜７（Ａｌ−Ｓｉ（１
％）−Ｃｕ（０．５％））（膜厚５００ｎｍ）、ＴｉＮ
薄膜８（膜厚２０ｎｍ）を順次下から形成する。前記Ａ
ｌ合金膜７は、４００℃〜６００℃での堆積、あるいは
室温〜３００℃で堆積した後に４００℃〜６００℃の熱
処理を行うことにより、コンタクトホ−ル内にも埋め込
まれる。
板１の上に、膜厚６００ｎｍのシリコン酸化膜２をＣＶ
Ｄ法、熱酸化法等により形成する。更に、通常のリソグ
ラフィ技術、ドライエッチング技術（ＲＩＥ法等）によ
り、レジスト（図示略）塗布、露光、エッチング作業を
経て、コンタクトホール３を形成し、マグネトロンスパ
ッタ法を用いて、前記シリコン酸化膜２の上にチタン
（Ｔｉ）薄膜４（膜厚５０ｎｍ）、窒化チタン（Ｔｉ
Ｎ）薄膜５（膜厚１００ｎｍ）、チタン（Ｔｉ）薄膜６
（膜厚５０ｎｍ）、アルミ合金膜７（Ａｌ−Ｓｉ（１
％）−Ｃｕ（０．５％））（膜厚５００ｎｍ）、ＴｉＮ
薄膜８（膜厚２０ｎｍ）を順次下から形成する。前記Ａ
ｌ合金膜７は、４００℃〜６００℃での堆積、あるいは
室温〜３００℃で堆積した後に４００℃〜６００℃の熱
処理を行うことにより、コンタクトホ−ル内にも埋め込
まれる。
【００１５】前記Ｔｉ薄膜４及びＴｉＮ薄膜５はＡｌと
Ｓｉが反応しないようにするためのバリヤメタルとして
機能する。また、前記ＴｉＮ薄膜８はリソグラフィ工程
で光がＡｌに反射することを防止し、反射光がレジスト
に影響しないようにする所謂キャップメタルとして機能
する。そして、通常のリソグラフィ技術、ドライエッチ
ング技術（ＲＩＥ法等）により、レジスト（図示略）塗
布、露光、エッチング作業を経て、バリヤメタル、アル
ミ合金膜７及びキャップメタルを所定形状にパターニン
グする。
Ｓｉが反応しないようにするためのバリヤメタルとして
機能する。また、前記ＴｉＮ薄膜８はリソグラフィ工程
で光がＡｌに反射することを防止し、反射光がレジスト
に影響しないようにする所謂キャップメタルとして機能
する。そして、通常のリソグラフィ技術、ドライエッチ
ング技術（ＲＩＥ法等）により、レジスト（図示略）塗
布、露光、エッチング作業を経て、バリヤメタル、アル
ミ合金膜７及びキャップメタルを所定形状にパターニン
グする。
【００１６】プロセス２（図１Ｂ）：前記ＴｉＮ薄膜８
及び露出した前記Ｓｉ酸化膜２の上に、ＣＶＤ法により
Ｓｉ酸化膜９を堆積する。更に、通常のリソグラフィ技
術、ドライエッチング技術（ＲＩＥ法等）により、レジ
スト（図示略）塗布、露光、エッチング作業を経て、前
記Ｓｉ酸化膜９にコンタクトホール１０を形成する。次
に、マグネトロンスパッタ法を用いてＴｉＮ薄膜１１
（膜厚１００ｎｍ）を形成する。
及び露出した前記Ｓｉ酸化膜２の上に、ＣＶＤ法により
Ｓｉ酸化膜９を堆積する。更に、通常のリソグラフィ技
術、ドライエッチング技術（ＲＩＥ法等）により、レジ
スト（図示略）塗布、露光、エッチング作業を経て、前
記Ｓｉ酸化膜９にコンタクトホール１０を形成する。次
に、マグネトロンスパッタ法を用いてＴｉＮ薄膜１１
（膜厚１００ｎｍ）を形成する。
【００１７】プロセス３（図１Ｃ）：不活性ガス（例え
ばＡｒ）を用いたスパッタエッチングにより、前記Ｓｉ
酸化膜９上及びコンタクトホ−ル１０底部のＴｉＮ薄膜
１１のみを除去し、コンタクトホール側壁にサイドウオ
−ル１２を形成する。 プロセス４（図１Ｄ）：マグネトロンスパッタ法を用い
て、Ｔｉ薄膜１３（膜厚５０ｎｍ）、Ａｌ合金膜１４
（Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５％））（膜厚５０
０ｎｍ）、ＴｉＮ薄膜１５（膜厚２０ｎｍ）を順次下か
ら形成する。前記Ａｌ合金膜１４は、４００℃〜６００
℃での堆積、あるいは室温〜３００℃で堆積した後に４
００℃〜６００℃の熱処理により、コンタクトホ−ル内
にも埋め込まれる。
ばＡｒ）を用いたスパッタエッチングにより、前記Ｓｉ
酸化膜９上及びコンタクトホ−ル１０底部のＴｉＮ薄膜
１１のみを除去し、コンタクトホール側壁にサイドウオ
−ル１２を形成する。 プロセス４（図１Ｄ）：マグネトロンスパッタ法を用い
て、Ｔｉ薄膜１３（膜厚５０ｎｍ）、Ａｌ合金膜１４
（Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５％））（膜厚５０
０ｎｍ）、ＴｉＮ薄膜１５（膜厚２０ｎｍ）を順次下か
ら形成する。前記Ａｌ合金膜１４は、４００℃〜６００
℃での堆積、あるいは室温〜３００℃で堆積した後に４
００℃〜６００℃の熱処理により、コンタクトホ−ル内
にも埋め込まれる。
【００１８】以上のように、本実施例では、従来のＳｉ
Ｎに代えて導電性を有するＴｉＮをサイドウォールとし
たので、サイドウォールも上層配線の一部となる。そし
て、通常のリソグラフィ技術、ドライエッチング技術
（ＲＩＥ法等）により、レジスト（図示略）塗布、露
光、エッチング作業を経て、Ｔｉ薄膜１３、アルミ合金
膜１４及びＴｉＮ薄膜１５を所定形状にパターニングす
る。
Ｎに代えて導電性を有するＴｉＮをサイドウォールとし
たので、サイドウォールも上層配線の一部となる。そし
て、通常のリソグラフィ技術、ドライエッチング技術
（ＲＩＥ法等）により、レジスト（図示略）塗布、露
光、エッチング作業を経て、Ｔｉ薄膜１３、アルミ合金
膜１４及びＴｉＮ薄膜１５を所定形状にパターニングす
る。
【００１９】図３はコンタクトホールの径と下地膜との
コンタクト抵抗との関係を示したものである。この実験
結果から明らかなように、従来のようにＳｉＮ薄膜によ
りサイドウォ−ルを形成した場合には、本発明に比べて
相対的にコンタクト抵抗値が高く且つバラツキも大き
く、しかも、コンタクトホールの径が小さくなるに従っ
て、その傾向が強くなることが分かる。
コンタクト抵抗との関係を示したものである。この実験
結果から明らかなように、従来のようにＳｉＮ薄膜によ
りサイドウォ−ルを形成した場合には、本発明に比べて
相対的にコンタクト抵抗値が高く且つバラツキも大き
く、しかも、コンタクトホールの径が小さくなるに従っ
て、その傾向が強くなることが分かる。
【００２０】尚、本発明は以上の実施例に限定されるも
のではなく、以下のように実施してもよい。 スパッタリングの方法として、マグネトロンスパッタ
リング以外に、ダイオードスパッタリング、高周波スパ
ッタリング、四極スパッタリング等のようなものであっ
てもよい。
のではなく、以下のように実施してもよい。 スパッタリングの方法として、マグネトロンスパッタ
リング以外に、ダイオードスパッタリング、高周波スパ
ッタリング、四極スパッタリング等のようなものであっ
てもよい。
【００２１】スパッタエッチングの方法として、不活
性ガスを用いる以外に、反応性ガス（例えばＣＣｌ4、
ＳＦ6）を用いた反応性イオンビームエッチング（ＲＩ
ＢＥ、反応性イオンミリングとも呼ばれる）を用いても
よい。 シリコン酸化膜はＣＶＤ法以外の方法（スパッタ法や
蒸着法等のＰＶＤ法、酸化法）によって形成してもよ
い。
性ガスを用いる以外に、反応性ガス（例えばＣＣｌ4、
ＳＦ6）を用いた反応性イオンビームエッチング（ＲＩ
ＢＥ、反応性イオンミリングとも呼ばれる）を用いても
よい。 シリコン酸化膜はＣＶＤ法以外の方法（スパッタ法や
蒸着法等のＰＶＤ法、酸化法）によって形成してもよ
い。
【００２２】シリコン酸化膜を他の絶縁膜（各種シリ
ケートガラス、アルミナ、シリコン窒化膜、チタン酸化
膜等）に置き換えてもよい。 サイドウォ−ルをＴｉＮで形成したが、Ｗ、ＴｉＷ、
ＷＳｉ等の高融点金属あるいはその化合物であっても同
等の効果を有する。
ケートガラス、アルミナ、シリコン窒化膜、チタン酸化
膜等）に置き換えてもよい。 サイドウォ−ルをＴｉＮで形成したが、Ｗ、ＴｉＷ、
ＷＳｉ等の高融点金属あるいはその化合物であっても同
等の効果を有する。
【００２３】
【発明の効果】請求項１乃至３の発明にあっては、コン
タクトホ−ル側壁に、導電性材料によりサイドウォール
を形成することにより、層間膜の成分により導電性材料
が酸化されることを防ぎ、コンタクトホール内へのＡｌ
合金の埋め込みを容易に行うことができる。
タクトホ−ル側壁に、導電性材料によりサイドウォール
を形成することにより、層間膜の成分により導電性材料
が酸化されることを防ぎ、コンタクトホール内へのＡｌ
合金の埋め込みを容易に行うことができる。
【００２４】請求項４の発明にあっては、上記の効果に
加え、サイドウォ−ルも配線の一部となり、コンタクト
ホール底部の面積が小さくならず、導電領域間抵抗の増
大を防ぐことができる。請求項５乃至７の発明にあって
は、上記の効果に加え、サイドウォールの形成と上層導
電領域の形成とを同一の装置で行うことができ、製造工
程を簡略化することができる。
加え、サイドウォ−ルも配線の一部となり、コンタクト
ホール底部の面積が小さくならず、導電領域間抵抗の増
大を防ぐことができる。請求項５乃至７の発明にあって
は、上記の効果に加え、サイドウォールの形成と上層導
電領域の形成とを同一の装置で行うことができ、製造工
程を簡略化することができる。
【図１】本発明の配線構造を具体化した一実施例の半導
体装置の製造プロセスを示す縦断面図である。
体装置の製造プロセスを示す縦断面図である。
【図２】従来の配線構造を具体化した一実施例の半導体
装置の製造プロセスを示す縦断面図である。
装置の製造プロセスを示す縦断面図である。
【図３】本実施例と従来例におけるコンタクトホールの
サイズとコンタクト抵抗との関係を示した図である。
サイズとコンタクト抵抗との関係を示した図である。
７ Ａｌ合金薄膜（下層配線） ９ シリコン酸化膜（層間絶縁膜） １０ コンタクトホール １２ サイドウォ−ル １４ Ａｌ合金薄膜（上層配線）
Claims (7)
- 【請求項１】 下層導電領域と上層導電領域間を接続す
るコンタクトホールの側壁に、導電性材料からなるサイ
ドウォ−ルを形成したことを特徴とする配線構造。 - 【請求項２】 前記導電領域は、ソース／ドレイン等の
不純物領域、電極、配線等の導電性を有するものである
ことを特徴とした請求項１に記載の配線構造。 - 【請求項３】 前記サイドウォ−ルをＴｉ、Ｗなどの高
融点金属又はＴｉＮ、ＷＳｉなどの高融点金属化合物に
よって形成したことを特徴とする請求項１又は２に記載
の配線構造。 - 【請求項４】 前記コンタクトホール内を、少なくとも
アルミニウムを含む金属により埋め込むことを特徴とす
る請求項１乃至３のいずれか１項に記載の配線構造。 - 【請求項５】 下層導電領域を形成する工程と、 前記下層導電領域の上に層間絶縁膜を堆積し、この層間
絶縁膜に前記下層導電領域に通じるコンタクトホールを
形成する工程と、 前記コンタクトホールの側壁に導電性材料からなるサイ
ドウォールを形成する工程と、 前記コンタクトホール内を少なくともアルミニウムを含
む金属により埋め込み、上層導電領域を形成する工程
と、を含むことを特徴とした配線構造の製造方法。 - 【請求項６】 前記導電領域は、ソース／ドレイン等の
不純物領域、電極、配線等の導電性を有するものである
ことを特徴とした請求項５に記載の配線構造の製造方
法。 - 【請求項７】 前記サイドウォ−ルをＴｉ、Ｗなどの高
融点金属又はＴｉＮ、ＷＳｉなどの高融点金属化合物に
よって形成したことを特徴とする請求項５又は６に記載
の配線構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2970095A JPH08222629A (ja) | 1995-02-17 | 1995-02-17 | 配線構造及び配線構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2970095A JPH08222629A (ja) | 1995-02-17 | 1995-02-17 | 配線構造及び配線構造の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08222629A true JPH08222629A (ja) | 1996-08-30 |
Family
ID=12283396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2970095A Pending JPH08222629A (ja) | 1995-02-17 | 1995-02-17 | 配線構造及び配線構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08222629A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100728945B1 (ko) * | 2001-06-27 | 2007-06-15 | 주식회사 하이닉스반도체 | 금속라인의 형성방법 |
| JP2011524089A (ja) * | 2008-06-11 | 2011-08-25 | クロステック・キャピタル，リミテッド・ライアビリティ・カンパニー | Ｃｍｏｓイメージセンサの製造方法 |
-
1995
- 1995-02-17 JP JP2970095A patent/JPH08222629A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100728945B1 (ko) * | 2001-06-27 | 2007-06-15 | 주식회사 하이닉스반도체 | 금속라인의 형성방법 |
| JP2011524089A (ja) * | 2008-06-11 | 2011-08-25 | クロステック・キャピタル，リミテッド・ライアビリティ・カンパニー | Ｃｍｏｓイメージセンサの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2533414B2 (ja) | 半導体集積回路装置の配線接続構造およびその製造方法 | |
| JPH09135005A (ja) | 半導体装置の配線形成方法 | |
| US7397124B2 (en) | Process of metal interconnects | |
| JPH08321545A (ja) | 配線形成法 | |
| JPH08222629A (ja) | 配線構造及び配線構造の製造方法 | |
| JP2005228818A (ja) | 半導体装置の製造方法 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JP3914281B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JP2003031665A (ja) | 半導体装置の製造方法 | |
| JP3745460B2 (ja) | 半導体装置の配線形成方法 | |
| JP2557281B2 (ja) | 半導体装置 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JP3203926B2 (ja) | 配線形成法 | |
| JP3237917B2 (ja) | 半導体素子の製造方法 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH09237768A (ja) | 半導体装置及びその製造方法 | |
| JPH05304216A (ja) | 半導体装置 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH09139424A (ja) | 半導体装置およびその製造方法 | |
| JPH10233442A (ja) | 半導体装置及びその製造方法 | |
| JPH09289248A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06267888A (ja) | 半導体装置の製造方法 | |
| JPH08107148A (ja) | 配線構造及び配線構造の形成方法 | |
| JPH0831940A (ja) | 半導体装置およびその製造方法 |