JP2005228818A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005228818A
JP2005228818A JP2004033865A JP2004033865A JP2005228818A JP 2005228818 A JP2005228818 A JP 2005228818A JP 2004033865 A JP2004033865 A JP 2004033865A JP 2004033865 A JP2004033865 A JP 2004033865A JP 2005228818 A JP2005228818 A JP 2005228818A
Authority
JP
Japan
Prior art keywords
film
barrier metal
sputtering
wiring
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004033865A
Other languages
English (en)
Inventor
Yoshiaki Tarumi
喜明 垂水
Hideji Hirao
秀司 平尾
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP2004033865A priority Critical patent/JP2005228818A/ja
Publication of JP2005228818A publication Critical patent/JP2005228818A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】 微細化された配線溝及び接続孔に、信頼性に優れた銅配線を実現できる半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、下部配線5の上面を露出させるヴィアホール9と配線溝10とを形成する工程と、ヴィアホール9の側壁及び底部、配線溝10の側壁及び底部、並びに絶縁膜8の上に、第1のスパッタリングにより、第1のバリアメタル膜11を堆積する工程と、第1のバリアメタル膜11に対して、スパッタエッチングを行なうと共に、第2のスパッタリングを行なう工程と、ヴィアホール9の側壁及び底部、配線溝10の側壁及び底部、並びに絶縁膜8の上に、導電膜を形成する工程とを備える。第2のスパッタリングによって絶縁膜8の最上面に堆積される膜の膜厚に対するヴィアホール9の底部に堆積される膜の膜厚の比率は、第1のスパッタリングによって絶縁膜8の最上面に堆積される膜の膜厚に対するヴィアホール9の底部に堆積される膜の膜厚の比率よりも小さい。
【選択図】 図2

Description

本発明は、半導体装置の製造方法に関し、詳しくはデュアルダマシン法によって多層膜配線構造を形成する半導体装置の製造方法に関する。
従来、半導体集積回路の多層配線には、反応性イオンエッチングによって加工されたアルミニウム合金配線が用いられてきた。しかしながら、配線遅延がデバイス性能の律速要因となりつつあるために、より低い抵抗の配線を実現する手段として、銅配線を用いることが主流となってきている。銅配線を用いた多層配線構造の形成には、いわゆるデュアルダマシン法が用いられている。
以下に、デュアルダマシン法によって形成される理想的な構造を有する銅配線を用いた多層配線構造について、図12を参照しながら説明する。
図12に示すように、図示していないシリコン基板上には、第1の層間絶縁膜101が形成されており、該第1の層間絶縁膜101の上には第2の層間絶縁膜102が形成されている。第2の層間絶縁膜102には、銅の拡散を防止する第1の下部バリアメタル膜103及び第2の下部バリアメタル膜104を介して、溝配線構造を有する銅よりなる下部配線105が形成されている。
第2の層間絶縁膜102の上には、第3の層間絶縁膜106、第4の層間絶縁膜107及び第5の層間絶縁膜108が順に積層されている。第3の層間絶縁膜106及び第4の層間絶縁膜107には、下部配線105の上面を露出させるヴィアホール109が形成されている。第5の層間絶縁膜108には、ヴィアホール109と連通する配線溝110が形成されている。
ヴィアホール109の側壁及び底部並びに配線溝110の側壁及び底部には、銅の拡散を防止する第1の上部バリアメタル膜111及び第2の上部バリアメタル膜112が順に形成されており、ヴィアホール109には銅が埋め込まれてなるコンタクトプラグ113が形成されていると共に、配線溝110には銅が埋め込まれてなる上部配線114が形成されている。第5の層間絶縁膜108、第1の上部バリアメタル膜111、第2の上部バリアメタル膜112、及び上部配線114の上には、絶縁膜115が形成されている。
このように、第1の上部バリアメタル膜111及び第2の上部バリアメタル膜112によって、コンタクトプラグ113及び上部配線114中の銅が第4の層間絶縁膜107及び第5の層間絶縁膜108へ拡散することを防止している。このため、第1の上部バリアメタル膜111及び第2の上部バリアメタル膜112の膜厚は、第4の層間絶縁膜107及び第5の層間絶縁膜108への銅の拡散を防止するために、配線溝110の側壁及び底部、並びにヴィアホール109の側壁では厚いことが望ましく、その一方で、コンタクトプラグ113と下部配線105との間の抵抗を低くするために、ヴィアホール109の底部では薄いことが望ましい。
第1の上部バリアメタル膜111及び第2の上部バリアメタル膜112の堆積は、通常、スパッタリング法が用いられるが、配線の微細化に伴って、ヴィアホール109の径が非常に小さくなってきている。このため、指向性が高いスパッタリング法を用いる場合には、ヴィアホール109の側壁に堆積される第1の上部バリアメタル膜111及び第2の上部バリアメタル膜112の膜厚が薄くなるので、銅の拡散を防止するという効果を得ることが難しいという問題があった。
ところで、かかる問題を解決する方法として、特許文献1に示す従来の半導体装置の製造方法が開示されている。
以下に、従来の半導体装置の製造方法について、図13(a) 及び(b) を参照しながら説明する。
図13(a) に示すように、基板201上に形成された下地絶縁膜202には、溝配線構造を有する第1の配線203が形成されている。下地絶縁膜202の上には、配線層間絶縁膜204、中間絶縁膜205及び配線間絶縁膜206が順に積層されている。配線層間絶縁膜204及び中間絶縁膜205には、第1の配線203の上面を露出させる接続孔(ヴィアホール)207が形成されている。配線間絶縁膜206には、接続孔207と連通する配線溝208が形成されている。
図13(a) に示した状態から次に図13(b) に示すように、スパッタリングによって、接続孔207の内面及び配線溝208の内面に、バリアメタル材料よりなるバリアメタル膜209を形成する。このスパッタリングの際には、接続孔207の底部に堆積されたバリアメタル材料をスパッタエッチングしながら接続孔207の側壁及び配線溝208の側壁にバリアメタル材料を再堆積させるために、基板201にバイアスを印加して行なうイオン化スパッタリングが用いられる。
イオン化スパッタリングを用いることにより、例えば、図13(a) に示すように、バリアメタル膜209としてタンタル(Ta)を使用する場合、最初の数秒間は、基板201に対してバイアスを印加しないセルフバイアスの状態でタンタルイオン(Ta+ )を堆積して成膜する。次に、基板201にバイアスを印加して、イオン化しているガス(例えばアルゴンイオンAr+ )を接続孔207の底部に一旦成膜されたバリアメタル膜209に衝突させてタンタルをスパッタエッチングする。その後、スパッタリング法等により、配線間絶縁膜206の上、接続孔207の側壁及び底部、並びに配線溝208の側壁及び底部に、銅シード層を堆積した後、銅メッキ法等により、接続孔207及び配線溝208に銅を埋め込む。これにより、接続孔207には銅よりなるコンタクトプラグ(図示せず)が形成され、配線溝208には溝配線構造を有する銅よりなる第2の配線(図示せず)が形成される。
このようにすると、接続孔207の側壁に十分な膜厚を有するバリアメタル膜を形成することが可能となる。
特開2001−284449号公報
しかしながら、前記特許文献1に示された従来の半導体装置の製造方法によると、接続孔(ヴィアホール)の底部に堆積されたバリアメタル膜に対してスパッタエッチングを行なう際に、配線溝の底部に堆積されたバリアメタル膜も同時にスパッタエッチングされて除去される。このため、配線の信頼性が低下するという問題がある。
このような問題の発生について、図14(a) 及び(b) 、図15(a) 及び(b) 、図16(a) 及び(b) 、並びに図17を参照しながら詳細に説明する。
図14(a) 及び(b) 、図15(a) 及び(b) 、図16(a) 及び(b) 、並びに図17は、前記従来の半導体装置の製造方法と同様にして、銅配線を用いた多層配線構造を作製する場合の工程断面図を示している。
図14(a) に示すように、図示していないシリコン基板上には第1の層間絶縁膜301が形成されており、該第1の層間絶縁膜301の上には第2の層間絶縁膜302が形成されている。第2の層間絶縁膜302には、第1の下部バリアメタル膜303及び第2の下部バリアメタル膜304を介して、溝配線構造を有する下部配線305が形成されている。第2の層間絶縁膜302の上には、第3の層間絶縁膜306、第4の層間絶縁膜307、及び第5の層間絶縁膜308が順に積層されている。第4の層間絶縁膜307及び第5の層間絶縁膜308には、下部配線305の上面を露出させるヴィアホール309が形成されており、第5の層間絶縁膜308には、溝配線構造を有する上部配線を形成するための配線溝310が形成されている。
次に、図14(a) に示すように、ヴィアホール309の側壁及び底部、配線溝310の側壁及び底部、並びに第5の層間絶縁膜308の上面に、第1のバリアメタル膜311を堆積する。次に、ヴィアホール309の底部に堆積された第1のバリアメタル膜311に対して例えばArイオン等を用いたスパッタエッチングを行なうと同時に、スパッタリングを行なうことにより、図14(b) に示すように、ヴィアホール309の底部に堆積された第1のバリアメタル膜311の膜厚はスパッタリングによって薄くなると共に、ヴィアホール309の側壁に堆積された第1のバリアメタル膜311の膜厚は厚くなる。一方、配線溝310の底部に堆積された第1のバリアメタル膜311の膜厚は薄くなり、部分的には除去されてしまう。また、配線溝310の側壁に堆積された第1のバリアメタル膜311の膜厚は厚くなる。
次に、図15(a) に示すように、図14(b) に示した工程と同様に、ヴィアホール309の側壁及び底部、配線溝310の側壁及び底部、並びに第5の層間絶縁膜308の上面に、第2のバリアメタル312の堆積する。
次に、図15(b) に示すように、ヴィアホール309の底部に堆積された第2のバリアメタル膜312に対して例えばArイオン等を用いたスパッタエッチングを行なうと同時に、スパッタリングを行なうことにより、配線溝310の底部に堆積された第2のバリアメタル膜312の膜厚が薄くなって、部分的には除去されてしまう。
次に、図16(a) に示すように、ヴィアホール309の側壁及び底部、配線溝310の側壁及び底部、並びに第5の層間絶縁膜308の上面に、銅シード層313が堆積されると、配線溝310の底部において第4の層間絶縁膜307と銅シード層313の接触領域314sが形成されてしまう。
次に、図16(b) に示すように、メッキ法等により、配線溝310及びヴィアホール309に銅315を埋め込んだ後、CMP(chemical mechanical polish)法等によって、余分な銅315を取り除くことにより、図17に示すように、コンタクトプラグ316及び上部配線317を形成する。その後、第5の層間絶縁膜308、第1の上部バリアメタル膜311、第2の上部バリアメタル膜312、及び上部配線317の上に、絶縁膜318を堆積する。
以上に示した製造方法によると、図17に示すように、配線溝310の底部における接触領域314sにおいて、上部配線317中の銅と第4の層間絶縁膜307とが直接接触することになる。この場合、第4の層間絶縁膜307の中へ銅が拡散することにより、配線ショート等が発生し、多層配線の信頼性が大きく劣化するという問題がある。
なお、以上に示した半導体装置の製造方法では、第1の上部バリアメタル膜311(又は第2の上部バリアメタル膜312)を堆積した後、スパッタエッチングと同時にスパッタリングを行なう場合について説明しているが、あらかじめ、第1の上部バリアメタル膜311(又は第2の上部バリアメタル膜312)を堆積させることなく、スパッタエッチングを行ないながら第1の上部バリアメタル膜311(又は第2の上部バリアメタル膜312)を堆積させる場合であっても、前記と同様の問題が発生する。
スパッタエッチングの際に、配線溝310の底部に堆積された第1の上部バリアメタル膜311(又は第2の上部バリアメタル膜312)の膜厚が減少しないようにするためには、スパッタエッチングと同時に行なうスパッタリングにより、スパッタエッチングによって減少する第1の上部バリアメタル膜311(又は第2の上部バリアメタル膜312)の膜厚分が補償されるように第1の上部バリアメタル膜311(又は第2の上部バリアメタル膜312)を堆積することが考えられる。しかしながら、このようにすると、ヴィアホール309の底部に堆積される第1の上部バリアメタル膜311(又は第2の上部バリアメタル膜312)の膜厚も増加するので、下部配線305とコンタクトプラグ316との間の抵抗が増加するという問題が生じる。
また、配線溝310の底部における接触領域314sにおいて、上部配線317中の銅と第4の層間絶縁膜307とが直接接触するので、第4の層間絶縁膜307の中へ銅が拡散することを防止するために、第4の層間絶縁膜307として銅の拡散を防止できるバリア性の高い層間絶縁膜を用いることが考えられる。しかしながら、このようにすると、誘電率の増加によって電気容量が大きくなり、配線遅延を招く。また、製造工程数も増加することになり、製造コストの増大を招く。
以上のように、配線溝の底部におけるバリアメタル膜の膜厚が薄くなりすぎないようにすると共に、ヴィアホールの側壁におけるバリアメタル膜の膜厚が厚くなるようにすることが必要であるが、未だに十分な解決法が見出されていないのが現状である。
前記に鑑み、本発明の目的は、微細化された配線溝及び接続孔に、信頼性に優れた銅配線を実現できる半導体装置の製造方法を提供することである。
我々は、前記の課題を解決するために、種々の検討を加えた結果、接続孔(ヴィアホール)の側壁及び底部並びに配線溝の側壁及び底部に堆積させるバリアメタル膜に関して、接続孔の底部において膜厚が薄くなり、接続孔の側壁において膜厚が厚くなり、さらに、配線溝の底部において膜厚が薄くなりすぎないように、バリアメタル膜を堆積できる方法を見出した。
まず、以下の説明で用いるバリアメタルカバレッジ率の定義について、図18を参照しながら説明する。
図18は、バリアメタルカバレッジ率を説明するための半導体装置の断面図である。なお、図18に示す半導体装置の断面図は、前記図14(a) に示した半導体装置の断面図と同様であり、前記14(a) と対応する部分の説明は繰り返さない。ここでは、バリアメタルカバレッジ率についての説明を行なう。
図18に示すように、配線溝410の底部のバリアメタルカバレッジ率とは、絶縁膜408の上面におけるバリアメタル膜411の膜厚に対する配線溝410の底部におけるバリアメタル膜410の膜厚の比率とし、すなわち、
(配線溝410の底部におけるバリアメタル膜411の膜厚)/(絶縁膜408の上面におけるバリアメタル膜411の膜厚)×100[%]
として表わされる。
一方、接続孔(ヴィアホール)409の底部のバリアメタルカバレッジ率とは、絶縁膜408の上面におけるバリアメタル膜411の膜厚に対する接続孔409の底部におけるバリアメタル膜411の膜厚の比率とし、すなわち、
(接続孔409の底部におけるバリアメタル膜411の膜厚)/(絶縁膜408の上面におけるバリアメタル膜411の膜厚)×100[%]
として表わされる。
以下に、我々が見出したバリアメタル膜の形成方法について説明する。
第1に、スパッタリングの際に、ターゲットに対して印加するパワーを種々変化させた結果、次のような点を見出した。
図19(a) は、ターゲットに対して印加するパワー[kW]を変化させた際における配線溝410の底部のバリアメタルカバレッジ率[%]と接続孔409の底部のバリアメタルカバレッジ率[%]との関係を示すグラフである。なお、反応室圧力(チャンバー圧力)は6.65[Pa]としている。
図19(a) に示すように、ターゲットに対して印加するパワーが小さくなるにつれて、配線溝410の底部のカバレッジ率及び接続孔409の底部のカバレッジ率はそれぞれ小さくなる。さらに、ターゲットに対して印加するパワーが小さくなるにつれて、パワーが同一である場合における配線溝410の底部のカバレッジ率と接続孔409の底部におけるカバレッジ率との差は拡大する。このようになるのは、ターゲットに対して印加するパワーが小さくなるにつれて、バリアメタル材料のイオン化成分が少なくなり、バリアメタル材料のイオンの直線性が低下するためである。
したがって、バリアメタル膜を堆積する際は、後で行なうスパッタエッチングにより接続孔409の側壁にバリアメタル材料を再堆積させることを考慮すると、接続孔409の底部に対してはバリアメタル材料をある程度厚く堆積させることが望ましい。このため、接続孔409の底部のバリアメタルカバレッジ率が大きくなるように、ターゲットに対して印加するパワーが大きい条件で第1のスパッタリングを行なうことが望ましい。一方、接続孔409の側壁にバリアメタル材料を再堆積するために行なうスパッタエッチングの際は、配線溝410の底部に対してはバリアメタル材料を厚く堆積させると共に、接続孔409の底部に対してはバリアメタル材料をできるだけ堆積させないように、ターゲットに対して印加するパワーが小さい条件で第2のスパッタリングを行なうことが望ましい。
また、図20は接続孔409の底部のバリアメタルカバレッジ率と接続孔409の底部に堆積されるバリアメタル膜411の膜厚との関係を示しているが、図20から明らかなように、接続孔409の底部のバリアメタルカバレッジ率が小さくなるにつれて、接続孔409の底部に堆積されたバリアメタル膜の膜厚が薄くなることが分かる。
以上の結果に基づいて、我々は、スパッタエッチングと共に行なう第2のスパッタリングの際、ターゲットに対して印加するパワーとして、バリアメタル膜411を第1のスパッタリングによって堆積する際にターゲットに対して印加するパワーよりも小さいパワーで、第2のスパッタリングを行なうことにより、配線溝410の底部ではバリアメタル材料が堆積されやすくなるので、スパッタエッチングによる配線溝410の底部におけるバリアメタル材料の減少分を補償できると共に、接続孔409の底部ではバリアメタル材料が堆積されにくくなるので、スパッタエッチングにより接続孔409の底部におけるバリアメタル材料が減少することを見出したのである。
また、特に、接続孔409の底部のバリアメタルカバレッジ率が配線溝410の底部のバリアメタルカバレッジ率の50%以下となるようにすれば、より顕著な効果が得られることを見出した。
第2に、スパッタリングの際に、反応室圧力(チャンバー圧力)を変化させた種々変化させた結果、次のような点を見出した。
図19(b) は、反応室圧力[Pa]を変化させた際における配線溝410の底部のバリアメタルカバレッジ率[%]と接続孔409の底部のバリアメタルカバレッジ率[%]との関係を示すグラフである。なお、ターゲットに対して印加するパワーは5[kW]としている。
図19(b) に示すように、反応室圧力が高くなるにつれて、配線溝410の底部のバリアメタルカバレッジ率及び接続孔409の底部のバリアメタルカバレッジ率はそれぞれ小さくなる。さらに、反応室圧力が大きくなるにつれて、反応室圧力が同一である場合における配線溝410の底部のバリアメタルカバレッジ率と接続孔409の底部におけるバリアメタルカバレッジ率との差は拡大する。このようになるのは、反応室圧力が大きくなるにつれて、バリアメタル材料のイオン化成分が少なくなり、バリアメタル材料のイオンの直線性が低下するためである。
したがって、バリアメタル膜を堆積する際は、後で行なうスパッタエッチングにより接続孔409の側壁にバリアメタル材料を再堆積させることを考慮すると、接続孔409の底部に対してはバリアメタル材料をある程度厚く堆積させることが望ましい。このため、接続孔410の底部のバリアメタルカバレッジ率が大きくなるように、反応室圧力が低い条件で第1のスパッタリングを行なうことが望ましい。一方、接続孔409の側壁にバリアメタル材料を再堆積するために行なうスパッタエッチングの際は、配線溝410の底部に対してはバリアメタル材料を厚く堆積させると共に、接続孔409の底部に対してはバリアメタル材料をできるだけ堆積させないように、反応室圧力が高い条件で第2のスパッタリングを行なうことが望ましい。
以上の結果に基づいて、我々は、スパッタエッチングと共に行なう第2のスパッタリングの際、反応室圧力として、バリアメタル膜411を第1のスパッタリングによって堆積する際の反応室圧力よりも高くして第2のスパッタリングを行なうことにより、配線溝410の底部ではバリアメタル材料が堆積されやすくなるので、スパッタエッチングによる配線溝410の底部におけるバリアメタル材料の減少分を補償できると共に、接続孔409の底部ではバリアメタル材料が堆積されにくくなるので、スパッタエッチングによる接続孔409の底部におけるバリアメタル材料が減少することを見出したのである。
また、特に、接続孔409の底部のバリアメタルカバレッジ率が配線溝410の底部のバリアメタルカバレッジ率の50%以下となるようにすれば、より顕著な効果が得られることを見出した。
本発明は、前述の知見に鑑みてなされたものであり、具体的には、本発明に係る第1の半導体装置の製造方法は、基板上に形成された導電性パターンの上に絶縁膜を堆積する工程と、導電性パターンの上面を露出させる接続孔と該接続孔に連通する配線溝とを形成する工程と、接続孔の側壁及び底部並びに配線溝の側壁及び底部を含む絶縁膜の上に、第1のスパッタリングにより、第1のバリアメタル膜を堆積する工程と、第1のバリアメタル膜に対して、スパッタエッチングを行なうと共に、第2のスパッタリングを行なう工程と、第2のスパッタリングを行なった後に、接続孔の側壁及び底部並びに配線溝の側壁及び底部を含む絶縁膜の上に、導電膜を形成する工程とを備え、第2のスパッタリングによって絶縁膜の最上面に堆積される膜の膜厚に対する接続孔の底部に堆積される膜の膜厚の比率は、第1のスパッタリングによって絶縁膜の最上面に堆積される膜の膜厚に対する接続孔の底部に堆積される膜の膜厚の比率よりも小さいことを特徴とする。
第1の半導体装置の製造方法によると、配線溝の底部では第1のバリアメタル膜を残存させた状態で、接続孔の底部に堆積された第1のバリアメタル膜をスパッタエッチングにより除去して接続孔の側壁に再堆積させることが可能となる。このように、配線溝の底部に堆積される第1バリアメタル膜の膜厚が薄くなりすぎないようにでき、かつ、接続孔の側壁に堆積される第1のバリアメタル膜の膜厚を厚くすることができ、かつ、接続孔の底部に堆積される第1のバリアメタル膜の膜厚を薄くできる。したがって、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、導電性パターンと導電膜との抵抗を小さくできる。特に、導電膜が銅よりなる場合には、より顕著に前記効果を得ることができる。
第1の半導体装置の製造方法において、第1の半導体装置の製造方法において、第2のスパッタリングの際にターゲットに対して印加するパワーを、第1のスパッタリングの際にターゲットに対して印加するパワーよりも小さくするか、または、第2のスパッタリングの際の反応室圧力を、第1のスパッタリングの際の反応室圧力よりも高くすることが好ましい。
このように、ターゲットに印加するパワー又は反応室圧力を調整することにより、第2のスパッタリングの際に、配線溝の底部にはバリアメタル材料が堆積されやすくなるので、スパッタエッチングによる配線溝の底部におけるバリアメタル材料の減少分を補償できると共に、接続孔の底部にはバリアメタル材料が堆積されにくくなるので、スパッタエッチングによる接続孔の底部におけるバリアメタル材料を減少させることができる。これにより、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電性物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、導電性パターンと導電膜との抵抗を小さくできる。
第1の半導体装置の製造方法において、第2のスパッタリングを行なう工程と導電膜を形成する工程との間に、接続孔の側壁及び底部並びに配線溝の側壁及び底部を含む絶縁膜の上に、第3のスパッタリングにより、第2のバリアメタル膜を堆積する工程を備えることが好ましい。
このように、第1及び第2のバリアメタル膜の積層構造を有する場合に、配線溝の底部に堆積された第1のバリアメタル膜の膜厚が薄くなりすぎておらず、かつ、接続孔の側壁に堆積された第1のバリアメタル膜の膜厚が厚く、かつ、接続孔の底部に堆積された第1のバリアメタル膜の膜厚が薄いので、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電性物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、導電性パターンと導電膜との抵抗を小さくできる。
第1の半導体装置の製造方法において、第2のバリアメタル膜を堆積する工程と導電膜を形成する工程との間に、第2のバリアメタル膜に対して、スパッタエッチングを行なうと共に、第4のスパッタリングを行なう工程を備え、第4のスパッタリングによって絶縁膜の最上面に堆積される膜の膜厚に対する接続孔の底部に堆積される膜の膜厚の比率は、第3のスパッタリングによって絶縁膜の最上面に堆積される膜の膜厚に対する接続孔の底部に堆積される膜の膜厚の比率よりも小さいことが好ましい。
このようにすると、第1及び第2のバリアメタル膜の積層構造を有する場合に、配線溝の底部では第2のバリアメタル膜を残存させた状態で、接続孔の底部に堆積された第2のバリアメタル膜をスパッタエッチングにより除去して接続孔の側壁に再堆積させることが可能となる。このように、配線溝の底部に堆積される第1及び第2のバリアメタル膜の膜厚が薄くなりすぎないようにでき、かつ、接続孔の側壁に堆積される第1及び第2のバリアメタル膜の膜厚を厚くすることができ、かつ、接続孔の底部に堆積される第1及び第2のバリアメタル膜の膜厚を薄くできる。したがって、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電性物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、配線ショートを一層防いでより高信頼性の多層配線を実現することができると共に、導電性パターンと導電膜との抵抗をより小さくできる。特に、導電膜が銅よりなる場合には、より顕著に前記効果を得ることができる。
第1の半導体装置の製造方法において、第4のスパッタリングの際にターゲットに対して印加するパワーを、第3のスパッタリングの際にターゲットに対して印加するパワーよりも小さくするか、または、第4のスパッタリングの際の反応室圧力を、第3のスパッタリングの際の反応室圧力よりも高くすることが好ましい。
このように、ターゲットに印加するパワー又は反応室圧力を調整することにより、第4のスパッタリングの際に、配線溝の底部にはバリアメタル材料が堆積されやすくなるので、スパッタエッチングによる配線溝の底部におけるバリアメタル材料の減少分を補償できると共に、接続孔の底部にはバリアメタル材料が堆積されにくくなるので、スパッタエッチングによる接続孔の底部におけるバリアメタル材料を減少させることができる。これにより、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電性物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、導電膜と導電性パターンとの抵抗を小さくできる。
また、前記の課題を解決するために、本発明に係る第2の半導体装置の製造方法は、基板上に形成された導電性パターンの上に絶縁膜を堆積する工程と、導電性パターンの上面を露出させる接続孔と該接続孔に連通する配線溝とを形成する工程と、接続孔の側壁及び底部並びに配線溝の側壁及び底部を含む絶縁膜の上に、第1のスパッタリングにより、第1のバリアメタル膜を堆積する工程と、第1のバリアメタル膜を堆積した後に、接続孔の側壁及び底部並びに配線溝の側壁及び底部を含む絶縁膜の上に、第2のスパッタリングにより、第2のバリアメタル膜を堆積する工程と、第2のバリアメタル膜に対して、スパッタエッチングを行なうと共に、第3のスパッタリングを行なう工程と、第3のスパッタリングを行なった後に、接続孔の側壁及び底部並びに配線溝の側壁及び底部を含む絶縁膜の上に、導電膜を形成する工程とを備え、第3のスパッタリングによって絶縁膜の最上面に堆積される膜の膜厚に対する接続孔の底部に堆積される膜の膜厚の比率は、第2のスパッタリングによって絶縁膜の最上面に堆積される膜の膜厚に対する接続孔の底部に堆積される膜の膜厚の比率よりも小さいことを特徴とする。
第2の半導体装置の製造方法によると、第1及び第2のバリアメタル膜の積層構造を有する場合に、配線溝の底部では第2のバリアメタル膜を残存させた状態で、接続孔の底部に堆積された第2のバリアメタル膜をスパッタエッチングにより除去して接続孔の側壁に再堆積させることが可能となる。このように、配線溝の底部に堆積される第2のバリアメタル膜の膜厚が薄くなりすぎないようにでき、かつ、接続孔の側壁に堆積される第2のバリアメタル膜の膜厚を厚くすることができ、かつ、接続孔の底部に堆積される第2のバリアメタル膜の膜厚を薄くでき、かつ、配線溝の底部に堆積される第1のバリアメタル膜の膜厚を厚くすることができる。したがって、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電性物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、導電性パターンと導電膜との抵抗をより小さくできる。特に、導電膜が銅よりなる場合には、より顕著に前記効果を得ることができる。さらに、接続孔の底部において、第2のバリアメタル膜の膜厚が第1のバリアメタル膜の膜厚よりも薄くなることから、第2のバリアメタル膜の抵抗率が第1のバリアメタル膜の抵抗率よりも大きい場合には、導電膜と導電性パターンとの抵抗をより小さくできる。また、第1及び第2のバリアメタル膜のそれぞれに対してスパッタエッチングする場合と比較して、製造工程を少なくすることができる。
第2の半導体装置の製造方法において、第3のスパッタリングの際にターゲットに対して印加するパワーを、第2のスパッタリングの際にターゲットに対して印加するパワーよりも小さくするか、または、第3のスパッタリングの際の反応室圧力を、第2のスパッタリングの際の反応室圧力よりも高くすることが好ましい。
このようにすると、ターゲットに印加するパワー又は反応室圧力を調整することにより、第3のスパッタリングの際に、配線溝の底部にはバリアメタル材料が堆積されやすくなるので、スパッタエッチングによる配線溝の底部におけるバリアメタル材料の減少分を補償できると共に、接続孔の底部にはバリアメタル材料が堆積されにくくなるので、スパッタエッチングによる接続孔の底部におけるバリアメタル材料を減少させることができる。これにより、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電性物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、導電性パターンと導電膜との抵抗を小さくできる。
第1又は第2の半導体装置の製造方法において、第1のバリアメタル膜は、高融点金属又はその窒化物であることが好ましい。
このようにすると、導電膜から絶縁膜への例えば金属などの導電性物質が拡散することを効果的に抑制することが可能となり、配線ショートを防いで、高信頼性の多層配線を実現することができる。特に、導電膜が銅よりなる場合には、効果がより一層高い。
第1又は第2の半導体装置の製造方法において、第2のバリアメタル膜は、高融点金属又はその窒化物であることが好ましい。
このようにすると、導電膜から絶縁膜への例えば金属などの導電性物質が拡散することを効果的に抑制することが可能となり、配線ショートを防いで、高信頼性の多層配線を実現することができる。特に、導電膜が銅よりなる場合には、効果がより一層高い。
第1又は第2の半導体装置の製造方法において、高融点金属は、タンタル又はチタンであることが好ましい。
このようにすると、導電膜から絶縁膜への例えば金属などの導電性物質が拡散することを効果的に抑制することが可能となり、配線ショートを防いで、高信頼性の多層配線を実現することができる。例えば、第1のバリアメタル膜としてTaN又はTiNを用いると共に、第2のバリアメタル膜としてTa又はTiを用いることがより好ましい。この場合に、導電膜が銅よりなる場合には、効果がより一層高い。
本発明に係る第1の半導体装置の製造方法によると、配線溝の底部では第1のバリアメタル膜を残存させた状態で、接続孔の底部に堆積された第1のバリアメタル膜をスパッタエッチングにより除去して接続孔の側壁に再堆積させることが可能となる。このように、配線溝の底部に堆積される第1バリアメタル膜の膜厚が薄くなりすぎないようにでき、かつ、接続孔の側壁に堆積される第1のバリアメタル膜の膜厚を厚くすることができ、かつ、接続孔の底部に堆積される第1のバリアメタル膜の膜厚を薄くできる。したがって、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、導電性パターンと導電膜との抵抗を小さくできる。特に、導電膜が銅よりなる場合には、より顕著に前記効果を得ることができる。
本発明に係る第2の半導体装置の製造方法によると、第1及び第2のバリアメタル膜の積層構造を有する場合に、配線溝の底部では第2のバリアメタル膜を残存させた状態で、接続孔の底部に堆積された第2のバリアメタル膜をスパッタエッチングにより除去して接続孔の側壁に再堆積させることが可能となる。このように、配線溝の底部に堆積される第2のバリアメタル膜の膜厚が薄くなりすぎないようにでき、かつ、接続孔の側壁に堆積される第2のバリアメタル膜の膜厚を厚くすることができ、かつ、接続孔の底部に堆積される第2のバリアメタル膜の膜厚を薄くでき、かつ、配線溝の底部に堆積される第1のバリアメタル膜の膜厚を厚くすることができる。したがって、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電性物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、導電性パターンと導電膜との抵抗をより小さくできる。特に、導電膜が銅よりなる場合には、より顕著に前記効果を得ることができる。さらに、接続孔の底部において、第2のバリアメタル膜の膜厚が第1のバリアメタル膜の膜厚よりも薄くなることから、第2のバリアメタル膜の抵抗率が第1のバリアメタル膜の抵抗率よりも大きい場合には、導電膜と導電性パターンとの抵抗をより小さくできる。また、第1及び第2のバリアメタル膜のそれぞれに対してスパッタエッチングする場合と比較して、製造工程を少なくすることができる。
以下、本発明の各実施形態について、図面を参照しながら説明する。
(第1の実施形態)
以下に、本発明の第1の実施形態に係る半導体装置の製造方法について、図1(a) 及び(b) 、図2(a) 及び(b) 、図3(a) 及び(b) 、図4(a) 及び(b) 、並びに図5を参照しながら説明する。
まず、図1(a) に示すように、図示していないシリコン基板上には、例えばTEOS又はFSG等よりなる第1の層間絶縁膜1が形成されており、該第1の層間絶縁膜1の上には、例えばTEOS又はFSG等よりなる第2の層間絶縁膜2が形成されている。第2の層間絶縁膜2には、膜厚が25nmであるTaNよりなる第1の下部バリアメタル膜3と膜厚が10nmであるTaよりなる第2の下部バリアメタル膜4とを介して、溝配線構造を有する銅よりなる下部配線(導電性パターン)5が形成されている。
このような状態において、第2の層間絶縁膜2、第1の下部バリアメタル膜3、第2の下部バリアメタル膜4、及び下部配線5の上に、膜厚が100nmである窒化シリコンよりなる第3の層間絶縁膜6、膜厚が300nmであるTEOSよりなる第4の層間絶縁膜7、及び膜厚が300nmであるTEOS又はFSGよりなる第5の層間絶縁膜8を順次堆積する。なお、第1の層間絶縁膜1、第2の層間絶縁膜2、第3の層間絶縁膜6、第4の層間絶縁膜7、及び第5の層間絶縁膜8は、BPSG(Boron Phosphorous Silicate Glass)よりなる場合であってもかまわない。
次に、図示していないフォトレジストをマスクに用いて選択的エッチングを行なって、第3の層間絶縁膜6及び第4の層間絶縁膜7に下部配線5の表面を露出させるヴィアホール(接続孔)9を形成すると共に、第5の層間絶縁膜8にヴィアホール9と連通する配線溝10を形成する。
次に、図1(b) に示すように、下部配線5の表面を被覆している自然酸化膜である酸化銅を除去するために、例えばArガスを用いたスパッタエッチングを行なう。これにより、図1(b) に示すように、ヴィアホール9及び配線溝10の開口は広がるため、後述する第1の上部バリアメタル膜11、第2の上部バリアメタル膜12、及びシード層13を堆積した後の開口も広がっているので、メッキ法によって、ヴィアホール9及び配線溝10に銅を埋め込む場合に、銅の埋め込み特性を向上させることができる。
次に、図2(a) に示すように、スパッタリング法により、ヴィアホール9の側壁及び底部、配線溝10の側壁及び底部、並びに第5の層間絶縁膜8の上面に、バリアメタル材料としてTaNよりなる第1の上部バリアメタル膜(第1のバリアメタル膜)11を約25nm堆積する。このスパッタリング法においては、ターゲットに対して印加するパワーを10kW、反応室圧力(チャンバー圧力)を6.65Paとしている。第1の上部バリアメタル膜11は、第4の層間絶縁膜7及び第5の層間絶縁膜8への銅の拡散を防止する役割を果たす。
次に、図2(b) に示すように、例えばArガスを導入して、スパッタエッチングを行なう。ここでのスパッタエッチングの条件としては、シリコン基板に対して印加するパワーを200W とする。このスパッタエッチングと同時に、ターゲットに対して印加するパワーを5kW、反応室圧力を6.65Paとしてスパッタリングを行なう。ここでのスパッタリングの条件としては前記の条件に限定されるものではなく、例えば、ターゲットに対して印加するパワーを10kWとし、反応室圧力を6.65Paを超える値に設定してもよい。または、ターゲットに対して印加するパワーを5kWとし、反応室圧力を6.65Pa以上に設定してもよい。このような条件下で、スパッタエッチングと同時にスパッタリングを行なうことにより、前述した図19(a) 及び(b) を用いた説明の通り、ヴィアホール9の底部における第1の上部バリアメタル膜11のバリアメタルカバレッジ率よりも配線溝10の底部における第1の上部バリアメタル膜11のバリアメタルカバレッジ率を大きくすることができる。これにより、図2(b) に示すように、配線溝10の底部では第1の上部バリアメタル膜11を残存させることができると共に、ヴィアホール9の底部における第1の上部バリアメタル膜11をスパッタエッチングにより除去してヴィアホール9の側壁に再堆積させることができる。
次に、図3(a) に示すように、スパッタリング法により、ヴィアホール9の側壁及び底部、配線溝10の側壁及び底部、並びに第5の層間絶縁膜8の上面に、バリアメタル材料としてTaよりなる第2の上部バリアメタル膜(第2のバリアメタル膜)12を約10nm堆積する。ここでのスパッタリング条件としては、ターゲットに対して印加するパワーを10kW、反応室圧力を6.65Paとしている。第2の上部バリアメタル膜12は、後の工程で堆積するシード層13の下地膜として働いて、シード膜13と第4の層間絶縁膜7及び第5の層間絶縁膜8との密着性を向上させる役割を果たす。
次に、図3(b) に示すように、例えばArガスを導入して、スパッタエッチングを行なう。ここでのスパッタエッチングの条件としては、シリコン基板に対して印加するパワーを200W とする。このスパッタエッチングと同時に、ターゲットに対して印加するパワーを5kW、反応室圧力を6.65Paとしてスパッタリングを行なう。ここでのスパッタリングの条件としては前記の条件に限定されるものではなく、例えば、ターゲットに対して印加するパワーを10kWとし、反応室圧力を6.65Paを超える値に設定してもよい。または、ターゲットに対して印加するパワーを5kWとし、反応室圧力を6.65Pa以上に設定してもよい。このような条件下で、スパッタエッチングと同時にスパッタリングを行なうことにより、前述した図19(a) 及び(b) を用いた説明の通り、ヴィアホール9の底部における第2の上部バリアメタル膜12のバリアメタルカバレッジ率よりも配線溝10の底部における第2の上部バリアメタル膜12のバリアメタルカバレッジ率を大きくすることができる。これにより、図3(b) に示すように、配線溝10の底部では第2の上部バリアメタル膜12を残存させることができると共に、ヴィアホール9の底部における第2の上部バリアメタル膜12をスパッタエッチングにより除去してヴィアホール9の側壁に再堆積させることができる。
次に、図4(a) に示すように、スパッタ法により、ヴィアホール9の側壁及び底部、配線溝10の側壁及び底部、並びに第5の層間絶縁膜8の上面に、銅を材料とするシード層13を100nm形成する。
次に、図4(b) に示すように、銅メッキにより、ヴィアホール9及び配線溝10に銅(導電膜)14を埋め込む。
次に、図5に示すように、銅14に対してCMPを行なうことにより、ヴィアホール9内に銅が埋め込まれてなるコンタクトプラグ15と、配線溝10内に銅が埋め込まれてなる上部配線16とが形成される。次に、第5の層間絶縁膜8、第1の上部バリアメタル膜11、第2の上部バリアメタル膜12、及び上部配線16の上に、膜厚が100nmとなる窒化シリコンよりなる絶縁膜17を堆積する。
以上のように、第1の実施形態によれば、ヴィアホール9の底部に形成された第1の上部バリアメタル膜11及び第2の上部バリアメタル膜12の合計の膜厚を薄くすると共に、ヴィアホール9の側壁に形成された第1の上部バリアメタル膜11及び第2の上部バリアメタル膜12の合計の膜厚を厚くすることができる。さらに、配線溝10の底部における第1の上部バリアメタル膜11及び第2の上部バリアメタル膜12の合計の膜厚をバリア効果が得られる程度に薄くなりすぎない厚さにすることができる。これにより、ヴィアホール9の底部における下部配線5とコンタクトプラグ15との間の抵抗を小さくすることができると共に、上部配線16中の銅が第4の層間絶縁膜7及び第5の層間絶縁膜8へ拡散することを抑制して配線ショートを防ぐことができる。したがって、高信頼性の多層配線を実現することができる。
なお、第1の実施形態においては、第2の上部バリアメタル膜12が形成される場合について説明したが、第1の上部バリアメタル膜11のみを形成して、第2の上部バリアメタル膜12を形成しない場合であっても、前記と同様の効果を得ることができる。
(第2の実施形態)
以下に、本発明の第2の実施形態に係る半導体装置の製造方法について、図6(a) 及び(b) 、図7(a) 及び(b) 、並びに図8(a) 及び(b) を参照しながら説明する。
図6(a) 及び(b) 、図7(a) 及び(b) 、並びに図8(a) 及び(b) は、本発明の第2の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
まず、図6(a) 及び(b) に示す工程は、第1の実施形態の図1(a) 及び(b) を用いた工程と同様に行なう。ここでは、同様の説明は繰り返さない。
次に、図7(a) に示すように、スパッタリング法により、ヴィアホール39の側壁及び底部、配線溝40の側壁及び底部、並びに第5の層間絶縁膜38の上面に、バリアメタル材料としてTaNよりなる第1の上部バリアメタル膜(第1のバリアメタル膜)41を約25nm堆積する。このスパッタリング法においては、ターゲットに対して印加するパワーを10kW、反応室圧力(チャンバー圧力)を6.65Paとしている。第1の上部バリアメタル膜41は、第4の層間絶縁膜37及び第5の層間絶縁膜38への銅の拡散を防止する役割を果たす。
次に、図7(b) に示すように、例えばArガスを導入して、スパッタエッチングを行なう。ここでのスパッタエッチングの条件としては、シリコン基板に対して印加するパワーを200W とする。このスパッタエッチングと同時に、ターゲットに対して印加するパワーを5kW、反応室圧力を6.65Paとしてスパッタリングを行なう。ここでのスパッタリングの条件としては前記の条件に限定されるものではなく、例えば、ターゲットに対して印加するパワーを10kWとし、反応室圧力を6.65Paを超える値に設定してもよい。または、ターゲットに対して印加するパワーを5kWとし、反応室圧力を6.65Pa以上に設定してもよい。このような条件下で、スパッタエッチングと同時にスパッタリングを行なうことにより、前述した図19(a) 及び(b) を用いた説明の通り、ヴィアホール39の底部における第1の上部バリアメタル膜41のバリアメタルカバレッジ率よりも配線溝40の底部における第1の上部バリアメタル膜41のバリアメタルカバレッジ率を大きくすることができる。これにより、図7(b) に示すように、配線溝40の底部では第1の上部バリアメタル膜41を残存させることができると共に、ヴィアホール39の底部における第1の上部バリアメタル膜41をスパッタエッチングにより除去してヴィアホール39の側壁に再堆積させることができる。
次に、図8(a) に示すように、スパッタリング法により、ヴィアホール39の側壁及び底部、配線溝40の側壁及び底部、並びに第5の層間絶縁膜38の上面に、バリアメタル材料としてTaよりなる第2の上部バリアメタル膜(第2のバリアメタル膜)42を約10nm堆積する。ここでのスパッタリング条件としては、ターゲットに対して印加するパワーを10kW、反応室圧力を6.65Paとしている。第2の上部バリアメタル膜42は、後の工程で堆積するシード層43の下地膜として働いて、シード膜43と第4の層間絶縁膜37及び第5の層間絶縁膜38との密着性を向上させる役割を果たす。
以降の工程については、第1の実施形態の図4(a) 及び(b) 、並びに図5を用いて説明した工程と同様に行なうことにより、図8(b) に示すように、コンタクトプラグ43、上部配線44、及び絶縁膜45を備えた半導体装置の構造を実現することができる。
以上のように、第2の実施形態によれば、ヴィアホール39の底部に形成された第1の上部バリアメタル膜41の膜厚を薄くすると共に、ヴィアホール39の側壁に形成された第1の上部バリアメタル膜41の膜厚を厚くすることができる。さらに、配線溝40の底部における第1の上部バリアメタル膜41の膜厚をバリア効果が得られる程度に薄くなりすぎない厚さにすることができる。これにより、ヴィアホール39の底部における下部配線35(導電性パターン)とコンタクトプラグ43との間の抵抗を小さくすることができると共に、上部配線44中の銅が第4の層間絶縁膜37及び第5の層間絶縁膜38へ拡散することを抑制して配線ショートを防ぐことができる。したがって、高信頼性の多層配線を実現することができる。特に第1の上部バリアメタル膜41として抵抗率が大きいTaNを用いており、ヴィアホール39の底部における第1の上部バリアメタル膜41の膜厚を薄くするので、下部配線35とコンタクトプラグ43との間の抵抗を小さくできる効果が高い。また、第1の実施形態と比較すると、工程数を少なくできるので、低コスト化が実現できる。
なお、第2の実施形態において、第2の上部バリアメタル膜42を形成する工程を省略しても、前記と同様の効果を得ることができる。
(第3の実施形態)
以下に、本発明の第3の実施形態に係る半導体装置の製造方法について、図9(a) 及び(b) 、図10(a) 及び(b) 、並びに図11(a) 及び(b) を参照しながら説明する。
図9(a) 及び(b) 、図10(a) 及び(b) 、並びに図11(a) 及び(b) は、本発明の第2の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
まず、図9(a) 及び(b) に示す工程は、第1の実施形態の図1(a) 及び(b) を用いた工程と同様に行なう。ここでは、同様の説明は繰り返さない。
次に、図10(a) に示すように、スパッタリング法により、ヴィアホール59の側壁及び底部、配線溝60の側壁及び底部、並びに第5の層間絶縁膜58の上面に、バリアメタル材料としてTaNよりなる第1の上部バリアメタル膜(第1のバリアメタル膜)61を約25nm堆積する。このスパッタリング法においては、ターゲットに対して印加するパワーを10kW、反応室圧力(チャンバー圧力)を6.65Paとしている。第1の上部バリアメタル膜61は、第4の層間絶縁膜57及び第5の層間絶縁膜58への銅の拡散を防止する役割を果たす。
次に、図10(b) に示すように、スパッタリング法により、ヴィアホール59の側壁及び底部、配線溝60の側壁及び底部、並びに第5の層間絶縁膜58の上面に、バリアメタル材料としてTaよりなる第2の上部バリアメタル膜(第2のバリアメタル膜)62を約10nm堆積する。ここでのスパッタリング条件としては、ターゲットに対して印加するパワーを10kW、反応室圧力を6.65Paとしている。第2の上部バリアメタル膜62は、後の工程で堆積するシード層(図示せず)の下地膜として働いて、シード膜と第4の層間絶縁膜57及び第5の層間絶縁膜58との密着性を向上させる役割を果たす。
次に、図11(a) に示すように、例えばArガスを導入して、スパッタエッチングを行なう。ここでのスパッタエッチングの条件としては、シリコン基板に対して印加するパワーを200W とする。このスパッタエッチングと同時に、ターゲットに対して印加するパワーを5kW、反応室圧力を6.65Paとしてスパッタリングを行なう。ここでのスパッタリングの条件としては前記の条件に限定されるものではなく、例えば、ターゲットに対して印加するパワーを10kWとし、反応室圧力を6.65Paを超える値に設定してもよい。または、ターゲットに対して印加するパワーを5kWとし、反応室圧力を6.65Pa以上に設定してもよい。このような条件下で、スパッタエッチングと同時にスパッタリングを行なうことにより、前述した図19(a) 及び(b) を用いた説明の通り、ヴィアホール59の底部における第2の上部バリアメタル膜62のバリアメタルカバレッジ率よりも配線溝60の底部における第2の上部バリアメタル膜62のバリアメタルカバレッジ率を大きくすることができる。これにより、図11(a) に示すように、配線溝60の底部では第2の上部バリアメタル膜62を残存させることができると共に、ヴィアホール59の底部における第2の上部バリアメタル膜62をスパッタエッチングにより除去してヴィアホール59の側壁に堆積させることができる。
以降の工程については、第1の実施形態の図4(a) 及び(b) 、並びに図5を用いて説明した工程と同様に行なうことにより、図11(b) に示すように、コンタクトプラグ63、上部配線64、及び絶縁膜65を備えた半導体装置の構造を実現することができる。
以上のように、第3の実施形態によれば、ヴィアホール59の底部に形成された第2の上部バリアメタル膜62の膜厚を薄くすると共に、ヴィアホール59の側壁に形成された第2の上部バリアメタル膜62の膜厚を厚くすることができる。さらに、配線溝60の底部における第2の上部バリアメタル膜62の膜厚をバリア効果が得られる程度に薄くなりすぎない厚さにすることができる。これにより、ヴィアホール59の底部における下部配線(導電性パターン)55とコンタクトプラグ63との間の抵抗を小さくすることができると共に、上部配線64中の銅(導電膜)が第4の層間絶縁膜57及び第5の層間絶縁膜58へ拡散することを抑制して配線ショートを防ぐことができる。したがって、高信頼性の多層配線を実現することができる。また、第1の実施形態と比較すると、工程数を少なくできるので、低コスト化が実現できる。
なお、第3の実施形態において、第1の上部バリアメタル膜61を形成する工程を省略しても、前記と同様の効果を得ることができる。
なお、前述の第1〜第3の実施形態では、第1の上部バリアメタル膜(11、41、61)のバリアメタル材料としてTaNを用い、第2の上部バリアメタル膜(12、42、62)のバリアメタル材料としてTaを用いたが、銅などの金属の拡散を防止する効果、又は銅などの金属シード層との密着性を向上する効果を有する材料であれば、他の材料を用いてもかまわない。
また、前述の第1〜第3の実施形態では、下部配線(5、35、55)、上部配線(16、44、64)、及びコンタクトプラグ(15、43、63)の材料として銅を用いたが、他の金属材料、特に抵抗率が低い金属材料であってもかまわない。また、シード層(13)の材料は、シード層としての役割を果たせば銅以外の材料であってもかまわない。
また、本発明を前述の各実施形態に基づいて具体的に説明したが、本発明は前述の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能であることは言うまでもない。
前述のように、本発明は、半導体装置の多層配線を形成する方法等に有用である。
(a) 及び(b) は、本発明の第1の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 (a) 及び(b) は、本発明の第1の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 (a) 及び(b) は、本発明の第1の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 (a) 及び(b) は、本発明の第1の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 本発明の第1の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 (a) 及び(b) は、本発明の第2の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 (a) 及び(b) は、本発明の第2の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 (a) 及び(b) は、本発明の第2の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 (a) 及び(b) は、本発明の第3の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 (a) 及び(b) は、本発明の第3の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 (a) 及び(b) は、本発明の第3の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。 デュアルダマシン法によって形成される理想的な銅多層配線構造を示す断面図である。 (a) 及び(b) は、従来の半導体装置の製造工程を示す工程断面図である。 (a) 及び(b) は、本発明の課題を説明するための半導体装置の製造方法を示す工程断面図である。 (a) 及び(b) は、本発明の課題を説明するための半導体装置の製造方法を示す工程断面図である。 (a) 及び(b) は、本発明の課題を説明するための半導体装置の製造方法を示す工程断面図である。 (a) 及び(b) は、本発明の課題を説明するための半導体装置の製造方法を示す工程断面図である。 バリアメタルカバレッジ率を説明するための半導体装置の要部断面図である。 (a) は、本発明の解決手段の説明に用いるターゲットに印加するパワーとバリアメタルカバレッジ率との関係図であり、(b) は、本発明の解決手段の説明に用いる反応室圧力とバリアメタルカバレッジ率との関係図である。 接続孔の底部におけるバリアメタルカバレッジ率と接続孔の底部におけるバリアメタル膜の膜厚との関係図である。
符号の説明
1、31、51、101、301、401 第1の層間絶縁膜
2、32、52、102、302、402 第2の層間絶縁膜
3、33、53、103、303、403 第1の下部バリアメタル膜
4、34、54、104、304、404 第2の下部バリアメタル膜
5、35、55、105、305、405 下部配線(導電性パターン)
6、36、56、106、306、406 第3の層間絶縁膜
7、37、57、107、307、407 第4の層間絶縁膜
8、38、58、108、308、408 第5の層間絶縁膜
9、39、59、109、309、409 ヴィアホール(接続孔)
10、40、60、110、310、410 配線溝
11、41、61、111、311、411 第1の上部バリアメタル膜(第1のバリアメタル膜)
12、42、62、112、312 第2の上部バリアメタル膜(第2のバリアメタル膜)
13、313 シード層
14、315 銅(銅電膜)
15、43、63、113、316、 コンタクトプラグ
16、44、64、114、317 上部配線
17、45、65、115、318 絶縁膜
201 基板
202 下地絶縁膜
203 第1の配線
204 配線層間絶縁膜
205 中間絶縁膜
206 配線間絶縁膜
207 接続孔(ヴィアホール)
208 配線溝
209 バリアメタル膜
314s 接触領域

Claims (13)

  1. 基板上に形成された導電性パターンの上に絶縁膜を堆積する工程と、
    前記導電性パターンの上面を露出させる接続孔と該接続孔に連通する配線溝とを形成する工程と、
    前記接続孔の側壁及び底部並びに前記配線溝の側壁及び底部を含む前記絶縁膜の上に、第1のスパッタリングにより、第1のバリアメタル膜を堆積する工程と、
    前記第1のバリアメタル膜に対して、スパッタエッチングを行なうと共に、第2のスパッタリングを行なう工程と、
    前記第2のスパッタリングを行なった後に、前記接続孔の側壁及び底部並びに前記配線溝の側壁及び底部を含む前記絶縁膜の上に、導電膜を形成する工程とを備え、
    前記第2のスパッタリングによって前記絶縁膜の最上面に堆積される膜の膜厚に対する前記接続孔の底部に堆積される膜の膜厚の比率は、前記第1のスパッタリングによって前記絶縁膜の最上面に堆積される膜の膜厚に対する前記接続孔の底部に堆積される膜の膜厚の比率よりも小さいことを特徴とする半導体装置の製造方法。
  2. 前記第2のスパッタリングの際にターゲットに対して印加するパワーは、前記第1のスパッタリングの際にターゲットに対して印加するパワーよりも小さいことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第2のスパッタリングの際の反応室圧力は、前記第1のスパッタリングの際の反応室圧力よりも高いことを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記第2のスパッタリングを行なう工程と前記導電膜を形成する工程との間に、前記接続孔の側壁及び底部並びに前記配線溝の側壁及び底部を含む前記絶縁膜の上に、第3のスパッタリングにより、第2のバリアメタル膜を堆積する工程を備えることを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記第2のバリアメタル膜を堆積する工程と前記導電膜を形成する工程との間に、前記第2のバリアメタル膜に対して、スパッタエッチングを行なうと共に、第4のスパッタリングを行なう工程を備え、
    前記第4のスパッタリングによって前記絶縁膜の最上面に堆積される膜の膜厚に対する前記接続孔の底部に堆積される膜の膜厚の比率は、前記第3のスパッタリングによって前記絶縁膜の最上面に堆積される膜の膜厚に対する前記接続孔の底部に堆積される膜の膜厚の比率よりも小さいことを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 前記第4のスパッタリングの際にターゲットに対して印加するパワーは、前記第3のスパッタリングの際にターゲットに対して印加するパワーよりも小さいことを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記第4のスパッタリングの際の反応室圧力は、前記第3のスパッタリングの際の反応室圧力よりも高いことを特徴とする請求項5に記載の半導体装置の製造方法。
  8. 基板上に形成された導電性パターンの上に絶縁膜を堆積する工程と、
    前記導電性パターンの上面を露出させる接続孔と該接続孔に連通する配線溝とを形成する工程と、
    前記接続孔の側壁及び底部並びに前記配線溝の側壁及び底部を含む前記絶縁膜の上に、第1のスパッタリングにより、第1のバリアメタル膜を堆積する工程と、
    前記第1のバリアメタル膜を堆積した後に、前記接続孔の側壁及び底部並びに前記配線溝の側壁及び底部を含む前記絶縁膜の上に、第2のスパッタリングにより、第2のバリアメタル膜を堆積する工程と、
    前記第2のバリアメタル膜に対して、スパッタエッチングを行なうと共に、第3のスパッタリングを行なう工程と、
    前記第3のスパッタリングを行なった後に、前記接続孔の側壁及び底部並びに前記配線溝の側壁及び底部を含む前記絶縁膜の上に、導電膜を形成する工程とを備え、
    前記第3のスパッタリングによって前記絶縁膜の最上面に堆積される膜の膜厚に対する前記接続孔の底部に堆積される膜の膜厚の比率は、前記第2のスパッタリングによって前記絶縁膜の最上面に堆積される膜の膜厚に対する前記接続孔の底部に堆積される膜の膜厚の比率よりも小さいことを特徴とする半導体装置の製造方法。
  9. 前記第3のスパッタリングの際にターゲットに対して印加するパワーは、前記第2のスパッタリングの際にターゲットに対して印加するパワーよりも小さいことを特徴とする請求項8に記載の半導体装置の製造方法。
  10. 前記第3のスパッタリングの際の反応室圧力は、前記第2のスパッタリングの際の反応室圧力よりも高いことを特徴とする請求項8に記載の半導体装置の製造方法。
  11. 前記第1のバリアメタル膜は、高融点金属又はその窒化物であることを特徴とする請求項1〜10のうちのいずれか1項に記載の半導体装置の製造方法。
  12. 前記第2のバリアメタル膜は、高融点金属又はその窒化物であることを特徴とする請求項4〜10のうちのいずれか1項に記載の半導体装置の製造方法。
  13. 前記高融点金属は、タンタル又はチタンであることを特徴とする請求項11又は12に記載の半導体装置の製造方法。
JP2004033865A 2004-02-10 2004-02-10 半導体装置の製造方法 Withdrawn JP2005228818A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004033865A JP2005228818A (ja) 2004-02-10 2004-02-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004033865A JP2005228818A (ja) 2004-02-10 2004-02-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005228818A true JP2005228818A (ja) 2005-08-25

Family

ID=35003309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004033865A Withdrawn JP2005228818A (ja) 2004-02-10 2004-02-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005228818A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287086A (ja) * 2005-04-04 2006-10-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007311771A (ja) * 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008277531A (ja) * 2007-04-27 2008-11-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法および半導体装置
JP2009206472A (ja) * 2008-01-28 2009-09-10 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置、電子機器、半導体製造装置及び記憶媒体
JP2009259876A (ja) * 2008-04-13 2009-11-05 Fujikura Ltd 半導体装置および半導体装置の製造方法
JP2014075614A (ja) * 2014-01-27 2014-04-24 Fujitsu Semiconductor Ltd 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287086A (ja) * 2005-04-04 2006-10-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4589787B2 (ja) * 2005-04-04 2010-12-01 パナソニック株式会社 半導体装置
JP2007311771A (ja) * 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008277531A (ja) * 2007-04-27 2008-11-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法および半導体装置
US8338953B2 (en) 2007-04-27 2012-12-25 Fujitsu Semiconductor Limited Method of manufacturing a semiconductor device and semiconductor device
US8536708B2 (en) 2007-04-27 2013-09-17 Fujitsu Semiconductor Limited Method of manufacturing a semiconductor device and semiconductor device
JP2009206472A (ja) * 2008-01-28 2009-09-10 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置、電子機器、半導体製造装置及び記憶媒体
JP2009259876A (ja) * 2008-04-13 2009-11-05 Fujikura Ltd 半導体装置および半導体装置の製造方法
JP2014075614A (ja) * 2014-01-27 2014-04-24 Fujitsu Semiconductor Ltd 半導体装置

Similar Documents

Publication Publication Date Title
JP4339152B2 (ja) 配線構造の形成方法
US6943111B2 (en) Barrier free copper interconnect by multi-layer copper seed
US7335590B2 (en) Method of fabricating semiconductor device by forming diffusion barrier layer selectively and semiconductor device fabricated thereby
US6566258B1 (en) Bi-layer etch stop for inter-level via
JP2006024905A (ja) 半導体装置およびその製造方法
JP2005203476A (ja) 半導体装置の配線構造及びその製造方法
US20070252277A1 (en) Semiconductor devices and fabrication method thereof
JP4878434B2 (ja) 半導体装置およびその製造方法
JP2005340808A (ja) 半導体装置のバリア構造
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
US6800522B2 (en) Method for fabricating semiconductor device with storage node contact structure
JP2005228818A (ja) 半導体装置の製造方法
JP2008010534A (ja) 半導体装置およびその製造方法
JP2002009149A (ja) 半導体装置およびその製造方法
US6261946B1 (en) Method for forming semiconductor seed layers by high bias deposition
JP2003518325A (ja) ダマシンによるメタリゼーション層を形成するためのリソグラフィックな方法
US6080669A (en) Semiconductor interconnect interface processing by high pressure deposition
JP2000323571A (ja) 半導体装置の製造方法
JP2007294625A (ja) 半導体装置の製造方法
JP2004356315A (ja) 半導体装置及びその製造方法
EP1121717A1 (en) Improved methods for barrier layer formation
JP2006073635A (ja) 半導体装置およびその製造方法
JP3950889B2 (ja) コンタクトホール充填方法
KR100574922B1 (ko) 반도체장치의 다층배선구조 및 그 제조방법
JPH1174346A (ja) 多層配線およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060804

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Effective date: 20080704

Free format text: JAPANESE INTERMEDIATE CODE: A761