JP2003518325A - ダマシンによるメタリゼーション層を形成するためのリソグラフィックな方法 - Google Patents
ダマシンによるメタリゼーション層を形成するためのリソグラフィックな方法Info
- Publication number
- JP2003518325A JP2003518325A JP2000592868A JP2000592868A JP2003518325A JP 2003518325 A JP2003518325 A JP 2003518325A JP 2000592868 A JP2000592868 A JP 2000592868A JP 2000592868 A JP2000592868 A JP 2000592868A JP 2003518325 A JP2003518325 A JP 2003518325A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lithographic
- photoresist layer
- metal
- damascene
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 156
- 238000001465 metallisation Methods 0.000 title abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 159
- 239000002184 metal Substances 0.000 claims abstract description 159
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 155
- 238000000151 deposition Methods 0.000 claims abstract description 57
- 239000003989 dielectric material Substances 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims description 51
- 238000009792 diffusion process Methods 0.000 claims description 49
- 230000009977 dual effect Effects 0.000 claims description 28
- 239000010949 copper Substances 0.000 claims description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 26
- 229910052802 copper Inorganic materials 0.000 claims description 26
- 230000008021 deposition Effects 0.000 claims description 20
- 239000000126 substance Substances 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical group [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 3
- 238000000576 coating method Methods 0.000 claims 3
- 238000007521 mechanical polishing technique Methods 0.000 claims 2
- 238000001039 wet etching Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 239
- 230000008569 process Effects 0.000 description 37
- 239000000463 material Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 22
- 238000012937 correction Methods 0.000 description 11
- 230000008859 change Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 101100366711 Arabidopsis thaliana SSL13 gene Proteins 0.000 description 1
- 101100350458 Oryza sativa subsp. japonica RR25 gene Proteins 0.000 description 1
- 101100366561 Panax ginseng SS11 gene Proteins 0.000 description 1
- 101150048609 RR21 gene Proteins 0.000 description 1
- 101150072233 RR29 gene Proteins 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/968—Semiconductor-metal-semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】
【解決手段】 積層体内にメタリゼーション層を形成する改良された方法を開示する。本発明の１つの態様において、積層体に対してリソグラフィックなダマシンエッチングを実行し、金属配線を形成する方法が開示される。基板の上に配置された積層体は、１枚の下地層からなる。リソグラフィックなダマシンエッチングを実行する方法は、積層体の上にフォトレジスト層を堆積させる工程と、フォトレジスト層内にトレンチを形成することによって、トレンチを積層体の下地層上に位置決めする工程とを備える。この方法は、続いて、フォトレジスト層の上面上に金属層を堆積させて、トレンチを埋め込む工程と、金属層をフォトレジスト層の上面とほぼ同じ高さまで平坦化し、金属配線の上面を規定する工程と、金属配線の周りのギャップを残してフォトレジスト層を除去する工程とを備える。次いで、誘電材料を堆積させることによって、金属配線の周りのギャップを、金属配線の上面とほぼ同じ高さまで埋め込む。
Description
【０００１】
本発明は、半導体デバイスに関し、特に、リソグラフィ技術を利用してダマシ
ンによるメタリゼーション層を形成するための改良された方法に関する。
ンによるメタリゼーション層を形成するための改良された方法に関する。
【０００２】
半導体メーカは、半導体デバイスのサイズを最小限に抑える一方で、デバイス
のパワーおよび性能を向上させ続けなければならない。ほとんどの半導体メーカ
では、デバイスの個々のコンポーネントを最小の寸法に抑えることによって、デ
バイスの小型化を図る方法をとっている。メーカでは、さらに、コンポーネント
の垂直統合等の方法を使用することによって、コンポーネントによって占められ
るデバイス領域の低減を図っている。しかしながら、コンポーネントの実装が高
密度化すると、より高性能の接続が必要とされる。また、接続断面積の縮小に伴
って、線抵抗および電流密度容量がチップ全体の性能を限定する要因になる。例
えば、接続として常用されるアルミニウムには、エレクトロマイグレーションや
、熱放散の減少に関連する問題がある。これに対し、抵抗率が低く且つエレクト
ロマイグレーションの寿命が長い銅の場合は、アルミニウムの使用に伴う既存の
問題の多くを解消することができる。しかしながら、銅材料は従来のプラズマエ
ッチングにあまり良く適合しないので、従来のエッチング技術を使用した銅接続
の製造には困難が伴う。
のパワーおよび性能を向上させ続けなければならない。ほとんどの半導体メーカ
では、デバイスの個々のコンポーネントを最小の寸法に抑えることによって、デ
バイスの小型化を図る方法をとっている。メーカでは、さらに、コンポーネント
の垂直統合等の方法を使用することによって、コンポーネントによって占められ
るデバイス領域の低減を図っている。しかしながら、コンポーネントの実装が高
密度化すると、より高性能の接続が必要とされる。また、接続断面積の縮小に伴
って、線抵抗および電流密度容量がチップ全体の性能を限定する要因になる。例
えば、接続として常用されるアルミニウムには、エレクトロマイグレーションや
、熱放散の減少に関連する問題がある。これに対し、抵抗率が低く且つエレクト
ロマイグレーションの寿命が長い銅の場合は、アルミニウムの使用に伴う既存の
問題の多くを解消することができる。しかしながら、銅材料は従来のプラズマエ
ッチングにあまり良く適合しないので、従来のエッチング技術を使用した銅接続
の製造には困難が伴う。
【０００３】
種々の導電層の接続に伴う問題を解決するために最近とられるアプローチ法と
しては、当該分野においてダマシン技術として知られるエッチングおよびマスキ
ングの手順が挙げられる。ダマシン技術は、絶縁体の層に複数のトレンチを形成
し、続いてそれらのトレンチを例えば銅等の金属で埋め込んだ後、その金属を絶
縁体の表面に至るまで研磨し、所望の金属パターンを形成することを含む。デュ
アルダマシンとして一般に知られる工程では、上述した金属トレンチと、前述の
金属配線パターンと他の種々の導電層とを電気的に接続するビア接続とが、ほぼ
同時に埋め込まれる。
しては、当該分野においてダマシン技術として知られるエッチングおよびマスキ
ングの手順が挙げられる。ダマシン技術は、絶縁体の層に複数のトレンチを形成
し、続いてそれらのトレンチを例えば銅等の金属で埋め込んだ後、その金属を絶
縁体の表面に至るまで研磨し、所望の金属パターンを形成することを含む。デュ
アルダマシンとして一般に知られる工程では、上述した金属トレンチと、前述の
金属配線パターンと他の種々の導電層とを電気的に接続するビア接続とが、ほぼ
同時に埋め込まれる。
【０００４】
例えば、図１（ａ）、１（ｂ）、１（ｃ）、１（ｄ）、１（ｅ）、１（ｆ）、
１（ｇ）は、従来技術において知られる標準的なダマシン技術を使用してメタリ
ゼーション層を形成する工程を示したものである。図１（ａ）は、基板１０６上
に金属一層１０４を有した積層体１０２を示している。金属１領域１０８は、金
属一層１０４内の配線、ビア、またはビアのチェーンであって良い。誘電領域１
１０，１１２は、金属１領域１０８を他の金属配線またはビアから隔離するもの
である。図示されていないが、積層体１０２は一連の層に含まれる一層であって
も良いし、基板１０６はその下に種々の処理層およびデバイス層の両方または一
方を有しても良い。
１（ｇ）は、従来技術において知られる標準的なダマシン技術を使用してメタリ
ゼーション層を形成する工程を示したものである。図１（ａ）は、基板１０６上
に金属一層１０４を有した積層体１０２を示している。金属１領域１０８は、金
属一層１０４内の配線、ビア、またはビアのチェーンであって良い。誘電領域１
１０，１１２は、金属１領域１０８を他の金属配線またはビアから隔離するもの
である。図示されていないが、積層体１０２は一連の層に含まれる一層であって
も良いし、基板１０６はその下に種々の処理層およびデバイス層の両方または一
方を有しても良い。
【０００５】
図１（ｂ）は、金属一層１０４の上に堆積された誘電体層１１４を示している
。誘電体層１１４は、一般に、例えばブランケットデポジション法（blanket de
position method）または一種の化学気相蒸着を使用して堆積される。誘電体層
１１４は、例えば低誘電率（low-K）誘電体等の一種の絶縁材料であるのが一般
的である。
。誘電体層１１４は、一般に、例えばブランケットデポジション法（blanket de
position method）または一種の化学気相蒸着を使用して堆積される。誘電体層
１１４は、例えば低誘電率（low-K）誘電体等の一種の絶縁材料であるのが一般
的である。
【０００６】
図１（ｃ）は、誘電体層１１４の上に形成されたフォトレジスト層１１６を示
している。フォトレジスト層１１６は、従来のフォトリソグラフィ工程を使用し
てパターン形成され、開口部１１８を有している。続く工程では、開口部１１８
を介して誘電体層１１４をエッチングし、開口部１１８を深くすることによって
、図１（ｄ）に示すように金属１領域１０８を露出させる。
している。フォトレジスト層１１６は、従来のフォトリソグラフィ工程を使用し
てパターン形成され、開口部１１８を有している。続く工程では、開口部１１８
を介して誘電体層１１４をエッチングし、開口部１１８を深くすることによって
、図１（ｄ）に示すように金属１領域１０８を露出させる。
【０００７】
図１（ｅ）は、一般に灰化工程によってフォトレジスト層１１６を除去された
後の積層体を示したものである。フォトレジストが除去されたら、金属二層１２
０を開口部１１８内に堆積させることによって、図１（ｆ）に示すように、金属
二層１２０を、その下の金属１領域１０８の上面と誘電体層１１４とに接触させ
る。金属二層１２０は、使用される金属の種類に応じて幾つかの方法によって堆
積することができる。金属二層１２０がアルミニウムである場合は、化学気相蒸
着またはスパッタリングを使用して良い。金属二層１２０が銅である場合は、電
気メッキ、スパッタリング、または金属材料の堆積に常用されるブランケットデ
ポジション等の他の方法によって堆積させて良い。例えば、誘電体層への金属の
拡散を防ぐために必要である場合等は、金属二層１２０の堆積に先立って、開口
部１１８の表面上に、任意選択でバリア層（図の簡略化のため図示せず）を堆積
させても良い。このバリア層は、銅の堆積とともに使用されるのが一般的であり
、例えば窒化タンタルであって良い。
後の積層体を示したものである。フォトレジストが除去されたら、金属二層１２
０を開口部１１８内に堆積させることによって、図１（ｆ）に示すように、金属
二層１２０を、その下の金属１領域１０８の上面と誘電体層１１４とに接触させ
る。金属二層１２０は、使用される金属の種類に応じて幾つかの方法によって堆
積することができる。金属二層１２０がアルミニウムである場合は、化学気相蒸
着またはスパッタリングを使用して良い。金属二層１２０が銅である場合は、電
気メッキ、スパッタリング、または金属材料の堆積に常用されるブランケットデ
ポジション等の他の方法によって堆積させて良い。例えば、誘電体層への金属の
拡散を防ぐために必要である場合等は、金属二層１２０の堆積に先立って、開口
部１１８の表面上に、任意選択でバリア層（図の簡略化のため図示せず）を堆積
させても良い。このバリア層は、銅の堆積とともに使用されるのが一般的であり
、例えば窒化タンタルであって良い。
【０００８】
開口部１１８内および誘電体層１１４上への堆積後は、金属二層１２０を誘電
材料の上面に至るまで平坦化させることによって、図１（ｇ）に示すように、金
属配線１２２を金属の一領域１０８に接触した状態で残す。平坦化は、他の平坦
化技術のなかでも特に化学機械研磨によって達成することができる。化学機械研
磨法を使用する場合は、誘電体層１１４（議論を容易にするため図示せず）の上
に研磨停止層を設けても良い。
材料の上面に至るまで平坦化させることによって、図１（ｇ）に示すように、金
属配線１２２を金属の一領域１０８に接触した状態で残す。平坦化は、他の平坦
化技術のなかでも特に化学機械研磨によって達成することができる。化学機械研
磨法を使用する場合は、誘電体層１１４（議論を容易にするため図示せず）の上
に研磨停止層を設けても良い。
【０００９】
これらの図で説明した標準的なダマシン法は、銅等の容易にエッチング可能で
ない金属からなるメタリゼーション層を、首尾良く形成するために使用されてき
た。しかしながら、スケーリングが進行し、より小さい金属配線をさらに接近さ
せて実装するようになると、通常の誘電体層では絶縁機能を上手く果たすことが
できず、妨害（cross-talk）や短絡を生じる。したがって、例えば低誘電率誘電
材料等の、より優れた絶縁材料が必要になる。しかしながら、低誘電率誘電材料
等の次世代材料を標準的なダマシン技術で使用すると、主に低誘電率誘電材料の
エッチングおよびこの低誘電率誘電材料上での金属の堆積において困難を生じる
。
ない金属からなるメタリゼーション層を、首尾良く形成するために使用されてき
た。しかしながら、スケーリングが進行し、より小さい金属配線をさらに接近さ
せて実装するようになると、通常の誘電体層では絶縁機能を上手く果たすことが
できず、妨害（cross-talk）や短絡を生じる。したがって、例えば低誘電率誘電
材料等の、より優れた絶縁材料が必要になる。しかしながら、低誘電率誘電材料
等の次世代材料を標準的なダマシン技術で使用すると、主に低誘電率誘電材料の
エッチングおよびこの低誘電率誘電材料上での金属の堆積において困難を生じる
。
【００１０】
低誘電率誘電体等の次世代材料の誘電率は、一般に（絶対最低誘電率ｋ＝１が
真空を表す場合において）約３またはそれ未満であるので、ここでは材料の多孔
性が重要な意味を持つ。誘電率を下げる方法の１つとして、材料の密度を下げて
材料の多孔性を上げる方法が挙げられる。多孔性が大きいこれらの誘電材料は、
材料表面の不連続性が原因で、金属の堆積において、そして銅の場合は銅の堆積
に加えてバリア層の堆積において、深刻な問題を引き起こす。したがって、誘電
体層のでこぼこな表面上すなわち不規則な表面上に連続したバリア層または金属
層を堆積させる際に、困難を生じる可能性がある。
真空を表す場合において）約３またはそれ未満であるので、ここでは材料の多孔
性が重要な意味を持つ。誘電率を下げる方法の１つとして、材料の密度を下げて
材料の多孔性を上げる方法が挙げられる。多孔性が大きいこれらの誘電材料は、
材料表面の不連続性が原因で、金属の堆積において、そして銅の場合は銅の堆積
に加えてバリア層の堆積において、深刻な問題を引き起こす。したがって、誘電
体層のでこぼこな表面上すなわち不規則な表面上に連続したバリア層または金属
層を堆積させる際に、困難を生じる可能性がある。
【００１１】
もう１つの問題は、これら次世代材料の機械的強度に関するものであり、化学
機械研磨等の激しい工程に抵抗できるかどうかが問題になる。例えば、図１（ｆ
）の金属二層１２０を、誘電体層１１４の上面に至るまで化学機械研磨するため
には、誘電体層１１４が、今日の低誘電率誘電材料よりもさらに化学機械研磨の
工程に機械的に抵抗できなければならない。化学機械研磨の工程に抵抗できるだ
けの機械的強度を有さない材料からなる誘電体層では、金属配線を規定するトレ
ンチがシフティングを生じるとともに、その部分における誘電体層の構造的完全
性が低下するので、結果として誘電体層が絶縁体として無効になる。さらに、誘
電体層の上面において、金属の堆積にとって有益である平坦な平面レベルを維持
することが困難になる。誘電体層と化学機械研磨工程との相互作用によって、誘
電体層の上面において、撓みまたは間に誘電体を挟んだ螺旋状の銅等の様々な変
形が生じる。これらの変形は、層の追加に伴って上方に伝播する。
機械研磨等の激しい工程に抵抗できるかどうかが問題になる。例えば、図１（ｆ
）の金属二層１２０を、誘電体層１１４の上面に至るまで化学機械研磨するため
には、誘電体層１１４が、今日の低誘電率誘電材料よりもさらに化学機械研磨の
工程に機械的に抵抗できなければならない。化学機械研磨の工程に抵抗できるだ
けの機械的強度を有さない材料からなる誘電体層では、金属配線を規定するトレ
ンチがシフティングを生じるとともに、その部分における誘電体層の構造的完全
性が低下するので、結果として誘電体層が絶縁体として無効になる。さらに、誘
電体層の上面において、金属の堆積にとって有益である平坦な平面レベルを維持
することが困難になる。誘電体層と化学機械研磨工程との相互作用によって、誘
電体層の上面において、撓みまたは間に誘電体を挟んだ螺旋状の銅等の様々な変
形が生じる。これらの変形は、層の追加に伴って上方に伝播する。
【００１２】
さらに別の問題は、誘電体層内にエッチングされた開口部を適切で垂直なプロ
フィルに維持することに関する。起こりえる望ましくない効果としては、側壁の
撓みまたは傾斜、そして開口部の底面上または金属一層の上面上に残留物を生じ
ることが挙げられる。また、フォトレジストを除去する際にも深刻な問題が生じ
てエッチング化学剤が変化し、もし、使用される誘電材料がエッチング化学剤に
反応する場合には、開口部の垂直方向のプロフィルにも影響が及ぶ。現在使用さ
れている解決方法は、誘電体層の堆積に続いて誘電体層の上面にキャッピング酸
化物層を堆積させるものであるが、この場合は、キャッピング酸化物層を堆積さ
せて、さらにそのキャッピング酸化物をエッチングするという面倒な手順が必要
になる。
フィルに維持することに関する。起こりえる望ましくない効果としては、側壁の
撓みまたは傾斜、そして開口部の底面上または金属一層の上面上に残留物を生じ
ることが挙げられる。また、フォトレジストを除去する際にも深刻な問題が生じ
てエッチング化学剤が変化し、もし、使用される誘電材料がエッチング化学剤に
反応する場合には、開口部の垂直方向のプロフィルにも影響が及ぶ。現在使用さ
れている解決方法は、誘電体層の堆積に続いて誘電体層の上面にキャッピング酸
化物層を堆積させるものであるが、この場合は、キャッピング酸化物層を堆積さ
せて、さらにそのキャッピング酸化物をエッチングするという面倒な手順が必要
になる。
【００１３】
したがって、縮小されたデバイスにおけるメタリゼーション層の形成を可能に
するとともに、デバイスサイズの小型化および銅や低誘電率誘電体等の最新材料
の使用に伴う上述した問題を回避できるような、改良された方法が望まれている
。
するとともに、デバイスサイズの小型化および銅や低誘電率誘電体等の最新材料
の使用に伴う上述した問題を回避できるような、改良された方法が望まれている
。
【００１４】
上述したおよびその他の課題を達成するため、本発明の目的にしたがって、積
層体内にメタリゼーション層を形成するための改良された方法を開示する。本発
明の１つの実施形態において、積層体にリソグラフィックなダマシンエッチング
を実行して金属配線を形成する方法が開示される。基板の上に配置された積層体
は、１枚の下地層からなる。リソグラフィックなダマシンエッチングを実行する
方法は、積層体の上にフォトレジスト層を堆積させる工程と、フォトレジスト層
内にトレンチを形成することによって、トレンチを積層体の下地層上に位置付け
る工程と、フォトレジスト層の上面上に金属層を堆積させ、トレンチを埋め込む
工程と、フォトレジスト層の上面とほぼ同じ高さまで金属層を平坦化し、金属配
線の上面を規定する工程と、金属配線の周りのギャップを残してフォトレジスト
層を除去する工程と、誘電材料を堆積させ、金属配線の上面とほぼ同じ高さまで
金属配線の周りのギャップを埋め込む工程とを備える。
層体内にメタリゼーション層を形成するための改良された方法を開示する。本発
明の１つの実施形態において、積層体にリソグラフィックなダマシンエッチング
を実行して金属配線を形成する方法が開示される。基板の上に配置された積層体
は、１枚の下地層からなる。リソグラフィックなダマシンエッチングを実行する
方法は、積層体の上にフォトレジスト層を堆積させる工程と、フォトレジスト層
内にトレンチを形成することによって、トレンチを積層体の下地層上に位置付け
る工程と、フォトレジスト層の上面上に金属層を堆積させ、トレンチを埋め込む
工程と、フォトレジスト層の上面とほぼ同じ高さまで金属層を平坦化し、金属配
線の上面を規定する工程と、金属配線の周りのギャップを残してフォトレジスト
層を除去する工程と、誘電材料を堆積させ、金属配線の上面とほぼ同じ高さまで
金属配線の周りのギャップを埋め込む工程とを備える。
【００１５】
本発明の別の実施形態において、積層体にリソグラフィックなデュアルダマシ
ンエッチングを実行し、金属配線と電気的接続とをほぼ同時に形成する方法が開
示される。積層体は基板の上に配置され、１枚の下地層からなる。この方法は、
積層体の上に第１のフォトレジスト層を堆積させる工程と、第１のフォトレジス
ト層内に開口部を形成することによって、開口部を積層体の下地層上に位置付け
る工程と、第１のフォトレジスト層上に第２のフォトレジスト層を堆積させて、
開口部を埋め込む工程と、第２のフォトレジスト層内にトレンチを形成し、その
下に第１のフォトレジスト層を貫いてビアを形成する工程とを備える。ビアは第
１のフォトレジスト層内に前もって形成された開口部に合致し、トレンチはその
下のビアと一直線上にあるので、ビアの断面はトレンチの断面内に完全に納まる
。このプロセスは、続いて、第２のフォトレジストの上面上に金属層を堆積させ
、トレンチおよびビアを埋め込む工程と、第２のフォトレジスト層の上面とほぼ
同じ高さまで金属層を平坦化し、金属配線の上面を規定する工程と、金属配線と
その下に設けられた金属プラグの周りのギャップを残して第１および第２のフォ
トレジスト層を除去する工程と、誘電材料を堆積させ、金属配線とその下に設け
られた金属プラグの周りのギャップを、金属配線の上面とほぼ同じ高さまで埋め
込む工程とを備える。
ンエッチングを実行し、金属配線と電気的接続とをほぼ同時に形成する方法が開
示される。積層体は基板の上に配置され、１枚の下地層からなる。この方法は、
積層体の上に第１のフォトレジスト層を堆積させる工程と、第１のフォトレジス
ト層内に開口部を形成することによって、開口部を積層体の下地層上に位置付け
る工程と、第１のフォトレジスト層上に第２のフォトレジスト層を堆積させて、
開口部を埋め込む工程と、第２のフォトレジスト層内にトレンチを形成し、その
下に第１のフォトレジスト層を貫いてビアを形成する工程とを備える。ビアは第
１のフォトレジスト層内に前もって形成された開口部に合致し、トレンチはその
下のビアと一直線上にあるので、ビアの断面はトレンチの断面内に完全に納まる
。このプロセスは、続いて、第２のフォトレジストの上面上に金属層を堆積させ
、トレンチおよびビアを埋め込む工程と、第２のフォトレジスト層の上面とほぼ
同じ高さまで金属層を平坦化し、金属配線の上面を規定する工程と、金属配線と
その下に設けられた金属プラグの周りのギャップを残して第１および第２のフォ
トレジスト層を除去する工程と、誘電材料を堆積させ、金属配線とその下に設け
られた金属プラグの周りのギャップを、金属配線の上面とほぼ同じ高さまで埋め
込む工程とを備える。
【００１６】
本発明の原理を例示した添付図面と関連付けながら行う以下の詳細な説明によ
って、本発明のその他の態様および利点が明らかになる。
って、本発明のその他の態様および利点が明らかになる。
【００１７】
添付図面において、限定的ではなく例示的に本発明を示す。なお、この添付図
面においては、理解を容易にするため同様の構成要素には同様の番号体型が与え
られている。
面においては、理解を容易にするため同様の構成要素には同様の番号体型が与え
られている。
【００１８】
次に、添付図面に例示された幾つかの好ましい実施形態に関連して、本発明の
詳しい説明を行う。以下の説明では、本発明の徹底的な理解を促すために、多く
の項目を特定している。しかしながら、当業者には明らかなように、本発明は、
これらの項目の一部または全てを特定しなくても実施することが可能である。そ
のほか、本発明が不必要に不明瞭となるのを避けるため、周知の工程動作の説明
は省略した。
詳しい説明を行う。以下の説明では、本発明の徹底的な理解を促すために、多く
の項目を特定している。しかしながら、当業者には明らかなように、本発明は、
これらの項目の一部または全てを特定しなくても実施することが可能である。そ
のほか、本発明が不必要に不明瞭となるのを避けるため、周知の工程動作の説明
は省略した。
【００１９】
本発明は、積層体に対してリソグラフィックなダマシンエッチングを実行する
ための改良された方法に関する。本発明にしたがうと、リソグラフィックなシン
グルまたはデュアルなダマシン工程における犠牲層としてフォトレジストを使用
することによって、メタリゼーション層が、単独でまたはその下のデバイス層へ
の電気的接続とほぼ同時に形成される。
ための改良された方法に関する。本発明にしたがうと、リソグラフィックなシン
グルまたはデュアルなダマシン工程における犠牲層としてフォトレジストを使用
することによって、メタリゼーション層が、単独でまたはその下のデバイス層へ
の電気的接続とほぼ同時に形成される。
【００２０】
本発明の１つの実施形態では、金属の堆積に適したトレンチがフォトレジスト
層内に形成される。上述した実施形態では、次に、金属の堆積に備えてフォトレ
ジスト層の上面とトレンチの内壁とを任意の拡散バリア層で覆い、次いで拡散バ
リア層上に金属を堆積させることによって、トレンチを埋め込み、さらにフォト
レジスト層の上面に至るまで堆積を継続させる。拡散バリアは、例えば、堆積さ
れた金属の誘電材料への拡散が問題にならない場合等の特定の用途では、省略す
ることが可能である。次いで、堆積された金属をフォトレジスト層の上面とほぼ
同じ高さまで平坦化して金属配線を形成した後、フォトレジストを除去し、さら
に金属配線の周りに誘電材料を堆積させることによって、フォトレジストの除去
によって残されたギャップを埋め込む。
層内に形成される。上述した実施形態では、次に、金属の堆積に備えてフォトレ
ジスト層の上面とトレンチの内壁とを任意の拡散バリア層で覆い、次いで拡散バ
リア層上に金属を堆積させることによって、トレンチを埋め込み、さらにフォト
レジスト層の上面に至るまで堆積を継続させる。拡散バリアは、例えば、堆積さ
れた金属の誘電材料への拡散が問題にならない場合等の特定の用途では、省略す
ることが可能である。次いで、堆積された金属をフォトレジスト層の上面とほぼ
同じ高さまで平坦化して金属配線を形成した後、フォトレジストを除去し、さら
に金属配線の周りに誘電材料を堆積させることによって、フォトレジストの除去
によって残されたギャップを埋め込む。
【００２１】
本発明の別の実施形態では、金属の堆積に適したトレンチが第２のフォトレジ
スト層内に形成される。トレンチは、第１のフォトレジスト層を貫いて下地層に
接続するようにトレンチの下に形成されたビアと、一直線上にある。上述した実
施形態では、第１のフォトレジスト層内に開口部が形成される。次に、第２のフ
ォトレジスト材料を第１のフォトレジスト層上に堆積させることによって、前も
って形成された開口部を埋め込み、第１のフォトレジスト層上に第２のフォトレ
ジスト層を形成する。次に、第２のフォトレジストの一部分を除去することによ
って、第２のフォトレジスト層内に、トレンチと、その下の、前もって第１のフ
ォトレジスト層を貫いて形成された開口部に合致するビアとを形成する。このビ
アによって、第１のフォトレジスト層内に形成された開口部を第２のフォトレジ
スト層の堆積中に埋め込む第２のフォトレジスト層が除去される。その結果、第
２のフォトレジスト層内のトレンチが、その下の第１のフォトレジスト層内のビ
アと、一直線上に揃う。次いで、第２のフォトレジストの上面上と、トレンチお
よびその下のビアの内壁上とに拡散バリア層を形成し、金属を堆積させることに
よって、トレンチおよびその下のビアならびに第２のフォトレジスト層の上面が
埋め込まれる。繰り返しになるが、拡散バリア層は、それが必要とされない特定
の状況下では省略することが可能である。次に、堆積された金属を、第２のフォ
トレジスト層の上面とほぼ同じ高さまで平坦化し、下方への接続を提供するビア
を有した金属配線を形成した後、金属配線の周りのギャップを残して第１および
第２のフォトレジスト層をともに除去する。これらのギャップは、誘電材料を堆
積させることによって埋め込まれる。
スト層内に形成される。トレンチは、第１のフォトレジスト層を貫いて下地層に
接続するようにトレンチの下に形成されたビアと、一直線上にある。上述した実
施形態では、第１のフォトレジスト層内に開口部が形成される。次に、第２のフ
ォトレジスト材料を第１のフォトレジスト層上に堆積させることによって、前も
って形成された開口部を埋め込み、第１のフォトレジスト層上に第２のフォトレ
ジスト層を形成する。次に、第２のフォトレジストの一部分を除去することによ
って、第２のフォトレジスト層内に、トレンチと、その下の、前もって第１のフ
ォトレジスト層を貫いて形成された開口部に合致するビアとを形成する。このビ
アによって、第１のフォトレジスト層内に形成された開口部を第２のフォトレジ
スト層の堆積中に埋め込む第２のフォトレジスト層が除去される。その結果、第
２のフォトレジスト層内のトレンチが、その下の第１のフォトレジスト層内のビ
アと、一直線上に揃う。次いで、第２のフォトレジストの上面上と、トレンチお
よびその下のビアの内壁上とに拡散バリア層を形成し、金属を堆積させることに
よって、トレンチおよびその下のビアならびに第２のフォトレジスト層の上面が
埋め込まれる。繰り返しになるが、拡散バリア層は、それが必要とされない特定
の状況下では省略することが可能である。次に、堆積された金属を、第２のフォ
トレジスト層の上面とほぼ同じ高さまで平坦化し、下方への接続を提供するビア
を有した金属配線を形成した後、金属配線の周りのギャップを残して第１および
第２のフォトレジスト層をともに除去する。これらのギャップは、誘電材料を堆
積させることによって埋め込まれる。
【００２２】
図２（ａ）、２（ｂ）、２（ｃ）、２（ｄ）、２（ｅ）、２（ｆ）、２（ｇ）
、２（ｈ）は、改良されたリソグラフィックなシングルダマシン技術を使用して
メタリゼーション層を形成するためのプロセスを、本発明の１つの態様にしたが
って示したものである。図２（ａ）は、基板２０６上に金属一層２０４を有した
積層体２０２を示している。金属１領域２０８は、金属一層２０４内の配線、ビ
ア、またはビアのチェーンであって良い。誘電領域２１０，２１２は、金属１領
域２０８を他の金属配線やビアから隔離するものである。図示されていないが、
積層体２０２は一連の層に含まれる一層であっても良いし、基板２０６はその下
に種々の処理層およびデバイス層の両方または一方を有しても良い。ここでは、
下の金属一層に結合された金属配線またはビアを有するという枠内で、本発明を
議論しているが、リソグラフィックなダマシン工程において、下地層は必ずしも
金属層である必要はない。事実、任意の下地層または下地構造が本発明によるリ
ソグラフィックなダマシン工程の使用に適している。
、２（ｈ）は、改良されたリソグラフィックなシングルダマシン技術を使用して
メタリゼーション層を形成するためのプロセスを、本発明の１つの態様にしたが
って示したものである。図２（ａ）は、基板２０６上に金属一層２０４を有した
積層体２０２を示している。金属１領域２０８は、金属一層２０４内の配線、ビ
ア、またはビアのチェーンであって良い。誘電領域２１０，２１２は、金属１領
域２０８を他の金属配線やビアから隔離するものである。図示されていないが、
積層体２０２は一連の層に含まれる一層であっても良いし、基板２０６はその下
に種々の処理層およびデバイス層の両方または一方を有しても良い。ここでは、
下の金属一層に結合された金属配線またはビアを有するという枠内で、本発明を
議論しているが、リソグラフィックなダマシン工程において、下地層は必ずしも
金属層である必要はない。事実、任意の下地層または下地構造が本発明によるリ
ソグラフィックなダマシン工程の使用に適している。
【００２３】
図２（ｂ）は、金属一層２０４の上に堆積されたフォトレジスト層２１４を示
している。フォトレジスト層２１４は、従来のフォトリソグラフィ工程を使用し
てパターン形成され、開口部２１６を有している。フォトレジストマスクとして
一般的に使用される標準タイプのポリマは、銅のデポジション工程およびバリア
層の成長工程に抵抗できるだけの、充分な耐熱性および耐真空性を有する必要が
ある。しかしながら、フォトレジスト材料が、銅のデポジションおよびバリア層
の成長で一般的に使用される標準の温度範囲に抵抗できるように、遠紫外線や架
橋等の何らかの強化処理を施す必要がある場合もある（後述する）。
している。フォトレジスト層２１４は、従来のフォトリソグラフィ工程を使用し
てパターン形成され、開口部２１６を有している。フォトレジストマスクとして
一般的に使用される標準タイプのポリマは、銅のデポジション工程およびバリア
層の成長工程に抵抗できるだけの、充分な耐熱性および耐真空性を有する必要が
ある。しかしながら、フォトレジスト材料が、銅のデポジションおよびバリア層
の成長で一般的に使用される標準の温度範囲に抵抗できるように、遠紫外線や架
橋等の何らかの強化処理を施す必要がある場合もある（後述する）。
【００２４】
図２（ｃ）は、フォトレジスト層２１４の上面および開口部２１６の内壁を覆
うように形成された任意選択の拡散バリア層２１８を示している。拡散バリア層
の目的の１つは、銅の分子またはイオンが誘電材料内に漏出すること、そして誘
電材料の特性を変化させ得る不純物が形成されることを、防止することにある。
拡散バリア層は、銅を使用したダマシン工程において頻繁に利用される。拡散バ
リア層２１８は、タンタルまたは窒化タンタルであって良く、通常は、タンタル
を標的として且つ窒素を環境として使用した場合の反応性スパッタリングである
スパッタデポジションソースによって堆積される。バリア層は、約３００℃の温
度で堆積されるのが通常であり、約１２０℃の温度で溶融（flow）するフォトレ
ジスト材料の使用とは相容れない。しかしながら、フォトレジスト材料は、約２
００℃に達するまで変形しないように、例えば架橋によって安定化されても良い
。したがって、拡散バリア層のデポジションは、２００℃未満の温度で実行され
ることが好ましく、１２０℃未満の温度で実行されることがさらに好ましい。拡
散バリア層２１８は−５０℃の低温で堆積することができるが、拡散バリア層２
１８を高温で堆積させると有利なスループットを得ることができるので、これら
の間でバランスをとる必要がある。一般に、低い堆積温度では、フォトレジスト
をより安定させることができ、高い堆積温度では、拡散バリア層を堆積させるス
ループットを向上させることができる。
うように形成された任意選択の拡散バリア層２１８を示している。拡散バリア層
の目的の１つは、銅の分子またはイオンが誘電材料内に漏出すること、そして誘
電材料の特性を変化させ得る不純物が形成されることを、防止することにある。
拡散バリア層は、銅を使用したダマシン工程において頻繁に利用される。拡散バ
リア層２１８は、タンタルまたは窒化タンタルであって良く、通常は、タンタル
を標的として且つ窒素を環境として使用した場合の反応性スパッタリングである
スパッタデポジションソースによって堆積される。バリア層は、約３００℃の温
度で堆積されるのが通常であり、約１２０℃の温度で溶融（flow）するフォトレ
ジスト材料の使用とは相容れない。しかしながら、フォトレジスト材料は、約２
００℃に達するまで変形しないように、例えば架橋によって安定化されても良い
。したがって、拡散バリア層のデポジションは、２００℃未満の温度で実行され
ることが好ましく、１２０℃未満の温度で実行されることがさらに好ましい。拡
散バリア層２１８は−５０℃の低温で堆積することができるが、拡散バリア層２
１８を高温で堆積させると有利なスループットを得ることができるので、これら
の間でバランスをとる必要がある。一般に、低い堆積温度では、フォトレジスト
をより安定させることができ、高い堆積温度では、拡散バリア層を堆積させるス
ループットを向上させることができる。
【００２５】
図２（ｄ）は、拡散バリア層２１８上に金属二層２２０が堆積された状態の積
層体２０２を示したものである。金属二層２２０は、例えば、銅、アルミニウム
、チタン、白金、またはこれらの合金の１つであって良い。金属二層は、開口部
２１６を埋め込んでフォトレジスト層２１４の上面上に堆積される。金属のデポ
ジションは、フォトレジストが変形したり焼き付いたりしない温度範囲で達成す
ることができるが、金属を堆積させる最適な温度を、他の要因を考慮したうえで
決定しても良い。例えば、銅を、電気化学デポジション（electrochemical depo
sition）によって約−５０℃の低温で最適に堆積させることによって、ボイド形
成、粗面化、アグロメレーション等の問題が回避される。銅のデポジション技術
の一例が、ノベラス・システムズ社のクローウンらによる『中空陰極マグネトロ
ンプラズマソースの使用による、ＴａおよびＣｕシード層の物理蒸着へのＣｕ電
気メッキ技術の統合』に記述されており、この文献を参照により本明細書に組み
込むものとする。
層体２０２を示したものである。金属二層２２０は、例えば、銅、アルミニウム
、チタン、白金、またはこれらの合金の１つであって良い。金属二層は、開口部
２１６を埋め込んでフォトレジスト層２１４の上面上に堆積される。金属のデポ
ジションは、フォトレジストが変形したり焼き付いたりしない温度範囲で達成す
ることができるが、金属を堆積させる最適な温度を、他の要因を考慮したうえで
決定しても良い。例えば、銅を、電気化学デポジション（electrochemical depo
sition）によって約−５０℃の低温で最適に堆積させることによって、ボイド形
成、粗面化、アグロメレーション等の問題が回避される。銅のデポジション技術
の一例が、ノベラス・システムズ社のクローウンらによる『中空陰極マグネトロ
ンプラズマソースの使用による、ＴａおよびＣｕシード層の物理蒸着へのＣｕ電
気メッキ技術の統合』に記述されており、この文献を参照により本明細書に組み
込むものとする。
【００２６】
次に、金属二層２２０をフォトレジスト層２１４の上面に至るまで平坦化して
、金属配線２２２を形成することによって、図２（ｅ）に示すように、フォトレ
ジスト層２１４の上面を覆う部分の拡散バリア層２１８を、開口部２１６の内壁
を覆う部分の拡散バリア層２１８を残して除去する。平坦化は、化学機械研磨に
よって有利に達成することができ、これによって、アルミニウム、銅、チタン等
の磨耗性を有し且つ化学的に研磨できる任意の金属に適用することが可能になる
。フォトレジスト層は、最終的には除去される犠牲層であるので、フォトレジス
ト層の上面のプロフィルがどのような状態にあるかは重要でなく、金属配線の上
面に関する範囲内でウエハの表面を平坦に維持できれば良い。
、金属配線２２２を形成することによって、図２（ｅ）に示すように、フォトレ
ジスト層２１４の上面を覆う部分の拡散バリア層２１８を、開口部２１６の内壁
を覆う部分の拡散バリア層２１８を残して除去する。平坦化は、化学機械研磨に
よって有利に達成することができ、これによって、アルミニウム、銅、チタン等
の磨耗性を有し且つ化学的に研磨できる任意の金属に適用することが可能になる
。フォトレジスト層は、最終的には除去される犠牲層であるので、フォトレジス
ト層の上面のプロフィルがどのような状態にあるかは重要でなく、金属配線の上
面に関する範囲内でウエハの表面を平坦に維持できれば良い。
【００２７】
図２（ｆ）は、標準的なウェット化学剤で代表される従来の方法によってフォ
トレジスト層２１４が除去された後の積層体２０２を示したものである。フォト
レジストを除去すると、フォトレジスト層２１４で占められていた金属配線の周
りにギャップが残される。
トレジスト層２１４が除去された後の積層体２０２を示したものである。フォト
レジストを除去すると、フォトレジスト層２１４で占められていた金属配線の周
りにギャップが残される。
【００２８】
図２（ｇ）は、金属配線２２２上にキャップ層２２４を堆積させる任意選択の
工程を示したものである。キャップ層２２４は、窒化シリコンであって良く、化
学気相蒸着によって堆積されて良い。キャップ層２２４も拡散バリア層２１８と
同様で、キャップ層が不要である場合、例えば誘電材料への金属の拡散が問題で
ない場合等は、省略することが可能である。
工程を示したものである。キャップ層２２４は、窒化シリコンであって良く、化
学気相蒸着によって堆積されて良い。キャップ層２２４も拡散バリア層２１８と
同様で、キャップ層が不要である場合、例えば誘電材料への金属の拡散が問題で
ない場合等は、省略することが可能である。
【００２９】
図２（ｈ）は、誘電材料が金属配線２２２の周りのギャップに堆積されて誘電
体層２２６が形成された後の積層体２０２を示したものである。誘電体層は、ス
ピンオン技術によって堆積されて良く、例えば１００％有機で且つギャップフィ
ル特性を有した低誘電率誘電材料であっても良い。次世代材料のカテゴリとして
は、スピンオンポリマとも称される低誘電率の有機誘電材料およびスピンオンフ
ォームとも称される低誘電率のエーロゲル誘電材料の２つが挙げられる。低誘電
率の有機誘電材料の一例としては、ミシガン州ミッドランド市所在のダウ・ケミ
カル社によるＢＣＢおよびＳｉＬＫと、カリフォルニア州サニーヴェイル市所在
のアライド・シグナル社によるＦＬＡＲＥとが挙げられる。ＢＣＢはシリコン含
有の有機材料であり、ＳｉＬＫおよびＦＬＡＲＥは１００％有機である。低誘電
率のエーロゲル誘電材料の一例としては、アライド・シグナル社によるナノポー
ラスガラスと、テキサス州ダラス市のテキサス・インスツルメンツ社によるキセ
ロゲルとが挙げられる。これらの低誘電率誘電材料は、優れたギャップフィル特
性を有し、０．１μmの細さのギャップに対しても優れた平坦化を行うことがで
きる。しかしながら、本発明はこれらの材料に限定されず、適切なギャップフィ
ル特性を有した任意の誘電材料を利用しても良い。
体層２２６が形成された後の積層体２０２を示したものである。誘電体層は、ス
ピンオン技術によって堆積されて良く、例えば１００％有機で且つギャップフィ
ル特性を有した低誘電率誘電材料であっても良い。次世代材料のカテゴリとして
は、スピンオンポリマとも称される低誘電率の有機誘電材料およびスピンオンフ
ォームとも称される低誘電率のエーロゲル誘電材料の２つが挙げられる。低誘電
率の有機誘電材料の一例としては、ミシガン州ミッドランド市所在のダウ・ケミ
カル社によるＢＣＢおよびＳｉＬＫと、カリフォルニア州サニーヴェイル市所在
のアライド・シグナル社によるＦＬＡＲＥとが挙げられる。ＢＣＢはシリコン含
有の有機材料であり、ＳｉＬＫおよびＦＬＡＲＥは１００％有機である。低誘電
率のエーロゲル誘電材料の一例としては、アライド・シグナル社によるナノポー
ラスガラスと、テキサス州ダラス市のテキサス・インスツルメンツ社によるキセ
ロゲルとが挙げられる。これらの低誘電率誘電材料は、優れたギャップフィル特
性を有し、０．１μmの細さのギャップに対しても優れた平坦化を行うことがで
きる。しかしながら、本発明はこれらの材料に限定されず、適切なギャップフィ
ル特性を有した任意の誘電材料を利用しても良い。
【００３０】
図３（ａ）、３（ｂ）、３（ｃ）、３（ｄ）、３（ｅ）、３（ｆ）は、改良さ
れたリソグラフィックなデュアルダマシン技術を使用して、メタリゼーション層
とその下のビアとをほぼ同時に形成するための工程を、本発明の１つの態様にし
たがって簡単に示したものである。図３（ａ）は、基板３０６の上且つ第１のフ
ォトレジスト層３０８の下に金属一層３０４を有した積層体３０２の透視図であ
る。従来のフォトリソグラフィ技術によって、第１のフォトレジスト層３０８内
に典型的な開口部３１０，３１２が形成される。金属１領域３１４は、金属一層
３０４内の配線、ビア、またはビアのチェーンであって良い。ここでは、下の金
属一層に結合された金属配線またはビアを有する枠内で、本発明を議論している
が、リソグラフィックなダマシン工程において、下地層は必ずしも金属層である
必要はない。事実、任意の下地層または下地構造が、本発明によるリソグラフィ
ックなダマシン工程の使用に適している。図示されていないが、積層体３０２は
一連の層に含まれる一層であっても良いし、基板３０６はその下に種々の処理層
およびデバイス層の両方または一方を有しても良い。
れたリソグラフィックなデュアルダマシン技術を使用して、メタリゼーション層
とその下のビアとをほぼ同時に形成するための工程を、本発明の１つの態様にし
たがって簡単に示したものである。図３（ａ）は、基板３０６の上且つ第１のフ
ォトレジスト層３０８の下に金属一層３０４を有した積層体３０２の透視図であ
る。従来のフォトリソグラフィ技術によって、第１のフォトレジスト層３０８内
に典型的な開口部３１０，３１２が形成される。金属１領域３１４は、金属一層
３０４内の配線、ビア、またはビアのチェーンであって良い。ここでは、下の金
属一層に結合された金属配線またはビアを有する枠内で、本発明を議論している
が、リソグラフィックなダマシン工程において、下地層は必ずしも金属層である
必要はない。事実、任意の下地層または下地構造が、本発明によるリソグラフィ
ックなダマシン工程の使用に適している。図示されていないが、積層体３０２は
一連の層に含まれる一層であっても良いし、基板３０６はその下に種々の処理層
およびデバイス層の両方または一方を有しても良い。
【００３１】
図３（ｂ）は、第２のフォトレジスト層３１６が第１のフォトレジスト層３０
８上に形成され、典型的な開口部３１０，３１２が埋め込まれた後の、積層体３
０２の断面を示したものである。第１および第２のフォトレジスト層は、それぞ
れポジ型およびネガ型フォトレジストで良く、あるいはその逆であっても良い。
従来のフォトリソグラフィ技術を使用することによって、第１のフォトレジスト
層３１８内のビア３２０とともに、第２のフォトレジスト層３１６内にトレンチ
３１８が形成される。ビア３２０は、第１のフォトレジスト層３０８内に初めに
形成された開口部に合致しており、続いて第２のフォトレジスト層３１６を第１
のフォトレジスト層３０８上に堆積させる際に、第２のフォトレジスト層材料に
よって埋め込まれる。合致するという言葉を使用するにあたり、ビア３２０は、
開口部との間に重複部分を有する場合は開口部に合致するとされ、この場合、ビ
アと開口部のサイズ、軸、または形状が同じである必要はない。
８上に形成され、典型的な開口部３１０，３１２が埋め込まれた後の、積層体３
０２の断面を示したものである。第１および第２のフォトレジスト層は、それぞ
れポジ型およびネガ型フォトレジストで良く、あるいはその逆であっても良い。
従来のフォトリソグラフィ技術を使用することによって、第１のフォトレジスト
層３１８内のビア３２０とともに、第２のフォトレジスト層３１６内にトレンチ
３１８が形成される。ビア３２０は、第１のフォトレジスト層３０８内に初めに
形成された開口部に合致しており、続いて第２のフォトレジスト層３１６を第１
のフォトレジスト層３０８上に堆積させる際に、第２のフォトレジスト層材料に
よって埋め込まれる。合致するという言葉を使用するにあたり、ビア３２０は、
開口部との間に重複部分を有する場合は開口部に合致するとされ、この場合、ビ
アと開口部のサイズ、軸、または形状が同じである必要はない。
【００３２】
第２のフォトレジスト材料の除去は、ビア内の第２のフォトレジスト材料を除
去するための第１のマスクと、トレンチ内の材料を除去するための第２のマスク
との、２つのマスクによって達成されても良い。トレンチ３１８をその下のビア
３２０とともに形成するもう１つの代替の方法は、１つのフォトレジスト層のみ
を層３０２上に堆積させ、フォトレジスト層のうちマスキングされていない第１
の部分を第１の光度の光に露光させることによって、フォトレジスト層を貫くビ
ア３２０を形成し、フォトレジスト層のうちマスキングされていない第２の部分
を第２の光度の光に露光させることによって、トレンチ３１８を形成するもので
ある。第２の光度は第１の光度より小さいので、得られるトレンチの深さはフォ
トレジスト層の厚さより小さい。図３（ｂ）の断面図に対応する積層体３０２の
透視図が、図３（ｃ）に示されている。
去するための第１のマスクと、トレンチ内の材料を除去するための第２のマスク
との、２つのマスクによって達成されても良い。トレンチ３１８をその下のビア
３２０とともに形成するもう１つの代替の方法は、１つのフォトレジスト層のみ
を層３０２上に堆積させ、フォトレジスト層のうちマスキングされていない第１
の部分を第１の光度の光に露光させることによって、フォトレジスト層を貫くビ
ア３２０を形成し、フォトレジスト層のうちマスキングされていない第２の部分
を第２の光度の光に露光させることによって、トレンチ３１８を形成するもので
ある。第２の光度は第１の光度より小さいので、得られるトレンチの深さはフォ
トレジスト層の厚さより小さい。図３（ｂ）の断面図に対応する積層体３０２の
透視図が、図３（ｃ）に示されている。
【００３３】
図３（ｄ）は、第２のフォトレジスト層３１６の上面と、トレンチ３１８およ
びその下のビア３２０の内壁と、を覆うように形成された任意選択の拡散バリア
層３２２を示している。リソグラフィックなシングルダマシン技術に関して上述
したように、拡散バリア層は、フォトレジストが変形したり焼き付いたりする温
度より低温で堆積されることが好ましく、拡散バリア層が不要な場合、例えば誘
電材料への金属の拡散が問題でない場合等は、省略することが可能である。
びその下のビア３２０の内壁と、を覆うように形成された任意選択の拡散バリア
層３２２を示している。リソグラフィックなシングルダマシン技術に関して上述
したように、拡散バリア層は、フォトレジストが変形したり焼き付いたりする温
度より低温で堆積されることが好ましく、拡散バリア層が不要な場合、例えば誘
電材料への金属の拡散が問題でない場合等は、省略することが可能である。
【００３４】
次に、金属二層を拡散バリア層３２２上に堆積させ、トレンチ３１８およびそ
の下のビア３２０を埋め込むとともに、第２のフォトレジスト層３１６の上面を
覆う。金属二層は、例えば、銅、アルミニウム、チタン、白金、またはこれらの
合金の１つであって良い。次いで、金属二層を、例えば化学機械研磨によって第
２のフォトレジスト層３１６の上面に至るまで平坦化することによって、金属配
線３２４およびその下の金属コンタクト３２６を形成する。拡散バリア層３２２
は、第２のフォトレジスト層３１６の上面を覆う部分が除去され、トレンチ３１
８およびその下のビア３２０の内壁を覆う部分が残される。次いで、例えばウェ
ットエッチング工程を使用してフォトレジスト層３０８，３１６を除去し、金属
配線３２４およびその下の金属コンタクト３２６を取り囲むギャップを残す。次
に、積層体のうち上面から見て影にならない部分にキャップ層３２８を形成する
任意選択の工程が続き、これによって、金属配線３２４および金属一層３０４を
部分的に覆う不連続のキャップ層が形成される。キャップ層３２８も拡散バリア
層３２２と同様で、キャップ層が不要である場合、例えば誘電材料への金属の拡
散が問題でない場合等は、省略することが可能である。図３（ｅ）は、ギャップ
内への誘電材料のデポジションより前の段階における、金属配線３２４とその下
の金属コンタクト３２６とからなる構造の透視図であり、金属コンタクト３２６
は、金属一層３０４に接触した状態でその上方に設けられている。図３（ｆ）は
、誘電体層３３０がギャップ内に堆積された後における、図３（ｅ）に対応する
断面図である。誘電体層３３０は、優れたギャップフィル特性を有する範囲内で
、低誘電率誘電体を含む任意タイプの誘電材料であって良い。
の下のビア３２０を埋め込むとともに、第２のフォトレジスト層３１６の上面を
覆う。金属二層は、例えば、銅、アルミニウム、チタン、白金、またはこれらの
合金の１つであって良い。次いで、金属二層を、例えば化学機械研磨によって第
２のフォトレジスト層３１６の上面に至るまで平坦化することによって、金属配
線３２４およびその下の金属コンタクト３２６を形成する。拡散バリア層３２２
は、第２のフォトレジスト層３１６の上面を覆う部分が除去され、トレンチ３１
８およびその下のビア３２０の内壁を覆う部分が残される。次いで、例えばウェ
ットエッチング工程を使用してフォトレジスト層３０８，３１６を除去し、金属
配線３２４およびその下の金属コンタクト３２６を取り囲むギャップを残す。次
に、積層体のうち上面から見て影にならない部分にキャップ層３２８を形成する
任意選択の工程が続き、これによって、金属配線３２４および金属一層３０４を
部分的に覆う不連続のキャップ層が形成される。キャップ層３２８も拡散バリア
層３２２と同様で、キャップ層が不要である場合、例えば誘電材料への金属の拡
散が問題でない場合等は、省略することが可能である。図３（ｅ）は、ギャップ
内への誘電材料のデポジションより前の段階における、金属配線３２４とその下
の金属コンタクト３２６とからなる構造の透視図であり、金属コンタクト３２６
は、金属一層３０４に接触した状態でその上方に設けられている。図３（ｆ）は
、誘電体層３３０がギャップ内に堆積された後における、図３（ｅ）に対応する
断面図である。誘電体層３３０は、優れたギャップフィル特性を有する範囲内で
、低誘電率誘電体を含む任意タイプの誘電材料であって良い。
【００３５】
改良されたリソグラフィックなダマシン技術は、例えば金属のエッチング可能
性ならびに誘電材料の多孔性および機械的強度等の、プロフィル制御や材料特性
に関し、従来の方法で遭遇した多くの問題を解決できるという多くの利点を有す
る。改良されたリソグラフィックなダマシン技術では、当業界における標準であ
る良く知られたフォトリソグラフィ工程によって、垂直なプロフィルを有利に規
定することができる。これによって、フォトレジストの除去による負の衝撃や、
側壁の撓みおよび傾斜ならびに開口部底面または金属層上面における残留物の存
在等の望ましくない効果等々の、誘電体層のエッチングによって生じる懸念を排
除することができる。フォトレジストの使用によって、金属のデポジションに備
えて滑らかで連続した表面を有利に提供し、材料の多孔性の問題を排除すること
ができる。さらに、フォトレジストは、プロフィルをシフトさせることなく化学
機械研磨等の平坦化の工程に抵抗できる強さを有する。フォトレジストは最終的
には除去される犠牲層であるので、その上面を滑らかなプロフィルに維持する必
要はない。この方法では、このような抵抗機能を果たせるだけの機械的強度を有
さない誘電材料を使用することに関する懸念を排除し、次世代のダマシン用途用
にと考えられているスピンオン誘電体の使用を可能にすることによって、これら
次世代の材料が有する優れたギャップフィル特性を生かすことができる。さらに
、この改良された技術によって、工程で使用可能な材料がエッチング可能な金属
に限定されるという問題を被ることなしに、金属配線によって有利に誘電体の形
状を規定することが可能になる。
性ならびに誘電材料の多孔性および機械的強度等の、プロフィル制御や材料特性
に関し、従来の方法で遭遇した多くの問題を解決できるという多くの利点を有す
る。改良されたリソグラフィックなダマシン技術では、当業界における標準であ
る良く知られたフォトリソグラフィ工程によって、垂直なプロフィルを有利に規
定することができる。これによって、フォトレジストの除去による負の衝撃や、
側壁の撓みおよび傾斜ならびに開口部底面または金属層上面における残留物の存
在等の望ましくない効果等々の、誘電体層のエッチングによって生じる懸念を排
除することができる。フォトレジストの使用によって、金属のデポジションに備
えて滑らかで連続した表面を有利に提供し、材料の多孔性の問題を排除すること
ができる。さらに、フォトレジストは、プロフィルをシフトさせることなく化学
機械研磨等の平坦化の工程に抵抗できる強さを有する。フォトレジストは最終的
には除去される犠牲層であるので、その上面を滑らかなプロフィルに維持する必
要はない。この方法では、このような抵抗機能を果たせるだけの機械的強度を有
さない誘電材料を使用することに関する懸念を排除し、次世代のダマシン用途用
にと考えられているスピンオン誘電体の使用を可能にすることによって、これら
次世代の材料が有する優れたギャップフィル特性を生かすことができる。さらに
、この改良された技術によって、工程で使用可能な材料がエッチング可能な金属
に限定されるという問題を被ることなしに、金属配線によって有利に誘電体の形
状を規定することが可能になる。
【００３６】
以上では、理解を明確にする目的で本発明を詳細に説明したが、添付した特許
請求の範囲の範囲内で、一定の変更および修正を加えられることは明らかである
。例えば、拡散バリア層の堆積後且つ金属二層の堆積前に、シード金属層を堆積
させても良い。したがって、上述した実施形態は、例示を目的としたものであっ
て限定的ではなく、本発明は、本明細書で取り上げた項目に限定されず、添付し
た特許請求の範囲の範囲および均等物の範囲内で変更することができる。
請求の範囲の範囲内で、一定の変更および修正を加えられることは明らかである
。例えば、拡散バリア層の堆積後且つ金属二層の堆積前に、シード金属層を堆積
させても良い。したがって、上述した実施形態は、例示を目的としたものであっ
て限定的ではなく、本発明は、本明細書で取り上げた項目に限定されず、添付し
た特許請求の範囲の範囲および均等物の範囲内で変更することができる。
【図１（ａ）】
従来技術で知られるダマシン技術を使用してメタリゼーション層を形成する工
程を示した図である。
程を示した図である。
【図１（ｂ）】
従来技術で知られるダマシン技術を使用してメタリゼーション層を形成する工
程を示した図である。
程を示した図である。
【図１（ｃ）】
従来技術で知られるダマシン技術を使用してメタリゼーション層を形成する工
程を示した図である。
程を示した図である。
【図１（ｄ）】
従来技術で知られるダマシン技術を使用してメタリゼーション層を形成する工
程を示した図である。
程を示した図である。
【図１（ｅ）】
従来技術で知られるダマシン技術を使用してメタリゼーション層を形成する工
程を示した図である。
程を示した図である。
【図１（ｆ）】
従来技術で知られるダマシン技術を使用してメタリゼーション層を形成する工
程を示した図である。
程を示した図である。
【図１（ｇ）】
従来技術で知られるダマシン技術を使用してメタリゼーション層を形成する工
程を示した図である。
程を示した図である。
【図２（ａ）】
シングルダマシン工程においてメタリゼーション層を形成する工程を、本発明
の第１の実施形態にしたがって示した図である。
の第１の実施形態にしたがって示した図である。
【図２（ｂ）】
シングルダマシン工程においてメタリゼーション層を形成する工程を、本発明
の第１の実施形態にしたがって示した図である。
の第１の実施形態にしたがって示した図である。
【図２（ｃ）】
シングルダマシン工程においてメタリゼーション層を形成する工程を、本発明
の第１の実施形態にしたがって示した図である。
の第１の実施形態にしたがって示した図である。
【図２（ｄ）】
シングルダマシン工程においてメタリゼーション層を形成する工程を、本発明
の第１の実施形態にしたがって示した図である。
の第１の実施形態にしたがって示した図である。
【図２（ｅ）】
シングルダマシン工程においてメタリゼーション層を形成する工程を、本発明
の第１の実施形態にしたがって示した図である。
の第１の実施形態にしたがって示した図である。
【図２（ｆ）】
シングルダマシン工程においてメタリゼーション層を形成する工程を、本発明
の第１の実施形態にしたがって示した図である。
の第１の実施形態にしたがって示した図である。
【図２（ｇ）】
シングルダマシン工程においてメタリゼーション層を形成する工程を、本発明
の第１の実施形態にしたがって示した図である。
の第１の実施形態にしたがって示した図である。
【図２（ｈ）】
シングルダマシン工程においてメタリゼーション層を形成する工程を、本発明
の第１の実施形態にしたがって示した図である。
の第１の実施形態にしたがって示した図である。
【図３（ａ）】
デュアルダマシン工程においてメタリゼーション層を形成する工程を、本発明
の第２の実施形態にしたがって示した図である。
の第２の実施形態にしたがって示した図である。
【図３（ｂ）】
デュアルダマシン工程においてメタリゼーション層を形成する工程を、本発明
の第２の実施形態にしたがって示した図である。
の第２の実施形態にしたがって示した図である。
【図３（ｃ）】
デュアルダマシン工程においてメタリゼーション層を形成する工程を、本発明
の第２の実施形態にしたがって示した図である。
の第２の実施形態にしたがって示した図である。
【図３（ｄ）】
デュアルダマシン工程においてメタリゼーション層を形成する工程を、本発明
の第２の実施形態にしたがって示した図である。
の第２の実施形態にしたがって示した図である。
【図３（ｅ）】
デュアルダマシン工程においてメタリゼーション層を形成する工程を、本発明
の第２の実施形態にしたがって示した図である。
の第２の実施形態にしたがって示した図である。
【図３（ｆ）】
デュアルダマシン工程においてメタリゼーション層を形成する工程を、本発明
の第２の実施形態にしたがって示した図である。
の第２の実施形態にしたがって示した図である。
１０２…積層体
１０４…金属一層
１０６…基板
１０８…金属１領域
１１０…誘電領域
１１２…誘電領域
１１４…誘電体層
１１６…フォトレジスト層
１１８…開口部
１２０…金属二層
１２２…金属配線
２０２…積層体
２０４…金属一層
２０６…基板
２０８…金属１領域
２１０…誘電領域
２１２…誘電領域
２１４…フォトレジスト層
２１６…開口部
２１８…拡散バリア層
２２０…金属二層
２２２…金属配線
２２４…キャップ層
３０２…積層体
３０４…金属一層
３０６…基板
３０８…第１のフォトレジスト層
３１０…開口部
３１２…開口部
３１４…金属１領域
３１６…第２のフォトレジスト層
３１８…トレンチ
３２０…ビア
３２２…拡散バリア層
３２４…金属配線
３２６…金属コンタクト
３２８…キャップ層
３３０…誘電体層
【手続補正書】
【提出日】平成１３年８月１４日（２００１．８．１４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１９
【補正方法】変更
【補正の内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項２２
【補正方法】変更
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項４４
【補正方法】変更
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
図３（ｂ）は、第２のフォトレジスト層３１６が第１のフォトレジスト層３０
８上に形成され、典型的な開口部３１０，３１２が埋め込まれた後の、積層体３
０２の断面を示したものである。第１および第２のフォトレジスト層は、それぞ
れポジ型およびネガ型フォトレジストで良く、あるいはその逆であっても良い。
従来のフォトリソグラフィ技術を使用することによって、第１のフォトレジスト
層３０８内のビア３２０とともに、第２のフォトレジスト層３１６内にトレンチ
３１８が形成される。ビア３２０は、第１のフォトレジスト層３０８内に初めに
形成された開口部に合致しており、続いて第２のフォトレジスト層３１６を第１
のフォトレジスト層３０８上に堆積させる際に、第２のフォトレジスト層材料に
よって埋め込まれる。合致するという言葉を使用するにあたり、ビア３２０は、
開口部との間に重複部分を有する場合は開口部に合致するとされ、この場合、ビ
アと開口部のサイズ、軸、または形状が同じである必要はない。
８上に形成され、典型的な開口部３１０，３１２が埋め込まれた後の、積層体３
０２の断面を示したものである。第１および第２のフォトレジスト層は、それぞ
れポジ型およびネガ型フォトレジストで良く、あるいはその逆であっても良い。
従来のフォトリソグラフィ技術を使用することによって、第１のフォトレジスト
層３０８内のビア３２０とともに、第２のフォトレジスト層３１６内にトレンチ
３１８が形成される。ビア３２０は、第１のフォトレジスト層３０８内に初めに
形成された開口部に合致しており、続いて第２のフォトレジスト層３１６を第１
のフォトレジスト層３０８上に堆積させる際に、第２のフォトレジスト層材料に
よって埋め込まれる。合致するという言葉を使用するにあたり、ビア３２０は、
開口部との間に重複部分を有する場合は開口部に合致するとされ、この場合、ビ
アと開口部のサイズ、軸、または形状が同じである必要はない。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F033 HH07 HH08 HH11 HH18 HH21
HH32 JJ07 JJ08 JJ11 JJ18
JJ21 JJ32 MM01 MM02 MM12
MM13 NN06 NN07 PP15 PP16
PP27 QQ48 RR06 RR21 RR25
RR29 SS11 SS21
Claims (52)
- 【請求項１】 基板の上に配置された積層体に対してリソグラフィックなダ
マシンエッチングを実行する方法であって、前記積層体は１枚の下地層を備え、
前記方法は、 前記積層体の上にフォトレジスト層を堆積させることと、 前記フォトレジスト層の残り領域を残して前記フォトレジスト層内にトレンチ
を形成し、前記トレンチを前記積層体の前記下地層上に位置決めすることと、 前記フォトレジスト層の上面上に金属層を堆積させ、前記トレンチを埋め込む
ことと、 金属配線の上面を規定するために、前記金属層を前記フォトレジスト層の前記
上面とほぼ同じ高さに至るまで平坦化することと、 前記フォトレジスト層の前記残り領域を除去することによって、前記金属配線
の周りにギャップを形成することと、 前記金属配線の周りの前記ギャップを、前記金属配線の前記上面とほぼ同じ高
さまで満たすために誘電材料を堆積させることと を備える方法。 - 【請求項２】 請求項１に記載の、リソグラフィックなダマシンエッチング
を実行する方法であって、さらに、 拡散バリア層を堆積させ、該拡散バリア層によって、前記フォトレジスト層の
前記上面と前記トレンチの内壁とを覆うコーティングを形成することを備える方
法。 - 【請求項３】 請求項２に記載の、リソグラフィックなダマシンエッチング
を実行する方法であって、 前記拡散バリア層はタンタルである、方法。 - 【請求項４】 請求項２に記載の、リソグラフィックなダマシンエッチング
を実行する方法であって、 前記拡散バリア層は窒化タンタルである、方法。 - 【請求項５】 請求項２に記載の、リソグラフィックなダマシンエッチング
を実行する方法であって、 前記拡散バリア層は約２００℃未満の温度で堆積される、方法。 - 【請求項６】 請求項２に記載の、リソグラフィックなダマシンエッチング
を実行する方法であって、 前記拡散バリア層は約１２０℃未満の温度で堆積される、方法。 - 【請求項７】 請求項1に記載の、リソグラフィックなダマシンエッチング
を実行する方法であって、 前記金属層はアルミニウムである、方法。 - 【請求項８】 請求項1に記載の、リソグラフィックなダマシンエッチング
を実行する方法であって、 前記金属層は銅である、方法。 - 【請求項９】 請求項8に記載の、リソグラフィックなダマシンエッチング
を実行する方法であって、 前記銅は約−５０℃の温度で堆積される、方法。 - 【請求項１０】 請求項1に記載の、リソグラフィックなダマシンエッチン
グを実行する方法であって、 前記誘電材料は低誘電率低誘電率誘電材料である、方法。 - 【請求項１１】 請求項１０に記載の、リソグラフィックなダマシンエッチ
ングを実行する方法であって、 前記低誘電率誘電材料は低誘電率の有機誘電材料である、方法。 - 【請求項１２】 請求項１０に記載の、リソグラフィックなダマシンエッチ
ングを実行する方法であって、 前記低誘電率誘電材料は低誘電率のエーロゲル誘電材料である、方法。 - 【請求項１３】 請求項１２に記載の、リソグラフィックなダマシンエッチ
ングを実行する方法であって、 前記低誘電率のエーロゲル誘電材料はナノポーラスガラスである、方法。 - 【請求項１４】 請求項１に記載の、リソグラフィックなダマシンエッチン
グを実行する方法であって、さらに、 前記誘電材料の堆積に先立って、前記金属配線および前記積層体の上にキャッ
プ層を形成し、前記金属配線の周りの前記ギャップを埋め込むことを備える方法
。 - 【請求項１５】 請求項１４に記載の、リソグラフィックなダマシンエッチ
ングを実行する方法であって、 前記キャップ層は窒化シリコンである、方法。 - 【請求項１６】 請求項１に記載の、リソグラフィックなダマシンエッチン
グを実行する方法であって、 前記下地層は金属一層である、方法。 - 【請求項１７】 請求項1に記載の、リソグラフィックなダマシンエッチン
グを実行する方法であって、 前記誘電材料の堆積はスピンオン技術によって達成される、方法。 - 【請求項１８】 請求項1に記載の、リソグラフィックなダマシンエッチン
グを実行する方法であって、 前記金属層の平坦化は化学機械研磨技術によって達成される、方法。 - 【請求項１９】 請求項1に記載の、リソグラフィックなダマシンエッチン
グを実行する方法であって、 前記フォトレジスト層の前記残り領域の除去はウェットエッチング技術によっ
て達成される、方法。 - 【請求項２０】 請求項１に記載の、リソグラフィックなダマシンエッチン
グを実行する方法であって、 前記基板は集積回路の製造において利用される、方法。 - 【請求項２１】 請求項１に記載の、リソグラフィックなダマシンエッチン
グを実行する方法であって、 前記基板はダイナミックランダムアクセスメモリの製造において利用される、
方法。 - 【請求項２２】 基板の上に配置された積層体に対してリソグラフィックな
デュアルダマシンエッチングを実行する方法であって、前記積層体は１枚の下地
層を備え、前記方法は、 前記積層体の上に第１のフォトレジスト層を堆積させることと、 前記第１のフォトレジスト層の第１の残り領域を残して前記第１のフォトレジ
スト層の上面内に開口部を形成し、前記開口部を前記積層体の前記下地層上に位
置付けることと、 前記第１のフォトレジスト層の上に第２のフォトレジスト層を堆積させ、前記
開口部を埋め込むことと、 トレンチを、前記第２のフォトレジスト層の上面に形成し、前記開口部に合致
するビアを、前記第１のフォトレジスト層を貫いて前記トレンチの下に形成し、
前記トレンチと前記ビアを通じさせることと、 前記フォトレジスト層の前記上面の上に金属層を堆積させて、前記トレンチお
よび前記ビアを埋め込むことと、 前記金属層を、前記第２のフォトレジスト層の前記上面とほぼ同じ高さに至る
まで平坦化し、金属配線の上面を規定することと、 前記金属配線およびその下に設けられた金属プラグの周りのギャップを残して
前記第１のフォトレジスト層および前記第２のフォトレジスト層を除去すること
と、 誘電材料を堆積させ、前記金属配線およびその下に設けられた前記プラグの周
りのギャップを、前記金属配線の前記上面とほぼ同じ高さまで埋め込むことと を備える方法。 - 【請求項２３】 請求項２２に記載の、リソグラフィックなデュアルダマシ
ンエッチングを実行する方法であって、 前記第１のフォトレジスト層はポジ型フォトレジストであり、前記第２のフォ
トレジスト層はネガ型フォトレジストである、方法。 - 【請求項２４】 請求項２２に記載の、リソグラフィックなデュアルダマシ
ンエッチングを実行する方法であって、 前記第１のフォトレジスト層はネガ型フォトレジストであり、前記第２のフォ
トレジスト層はポジ型フォトレジストである、方法。 - 【請求項２５】 請求項２２に記載の、リソグラフィックなデュアルダマシ
ンエッチングを実行する方法であって、 前記金属層はアルミニウムである、方法。 - 【請求項２６】 請求項２２に記載の、リソグラフィックなデュアルダマシ
ンエッチングを実行する方法であって、 前記金属層は銅である、方法。 - 【請求項２７】 請求項２６に記載の、リソグラフィックなデュアルダマシ
ンエッチングを実行する方法であって、 前記銅は約−５０℃の温度で堆積される、方法。 - 【請求項２８】 請求項２２に記載の、リソグラフィックなデュアルダマシ
ンエッチングを実行する方法であって、 前記誘電材料は低誘電率誘電材料である、方法。 - 【請求項２９】 請求項２８に記載の、リソグラフィックなデュアルダマシ
ンエッチングを実行する方法であって、 前記低誘電率誘電材料は低誘電率の有機誘電材料である、方法。 - 【請求項３０】 請求項２８に記載の、リソグラフィックなデュアルダマシ
ンエッチングを実行する方法であって、 前記低誘電率誘電材料は低誘電率のエーロゲル誘電材料である、方法。 - 【請求項３１】 請求項３０に記載の、リソグラフィックなデュアルダマシ
ンエッチングを実行する方法であって、 前記低誘電率のエーロゲル誘電材料はナノポーラスガラスである、方法。 - 【請求項３２】 請求項２２に記載の、リソグラフィックなデュアルダマシ
ンエッチングを実行する方法であって、さらに、 前記誘電材料の堆積に先立って、前記金属配線の上にキャップ層を形成し、前
記金属配線およびその下に設けられた前記金属プラグの周りの前記ギャップを埋
め込むことを備える方法。 - 【請求項３３】 請求項３２に記載の、リソグラフィックなデュアルダマシ
ンエッチングを実行する方法であって、 前記キャップ層は窒化シリコンである、方法。 - 【請求項３４】 請求項２２に記載の、リソグラフィックなダマシンエッチ
ングを実行する方法であって、 前記下地層は金属一層である、方法。 - 【請求項３５】 請求項２２に記載の、リソグラフィックなデュアルダマシ
ンエッチングを実行する方法であって、 前記誘電材料の堆積はスピンオン技術によって達成される、方法。 - 【請求項３６】 請求項２２に記載の、リソグラフィックなデュアルダマシ
ンエッチングを実行する方法であって、 前記金属層の平坦化は化学機械研磨技術によって達成される、方法。 - 【請求項３７】 請求項２２に記載の、リソグラフィックなデュアルダマシ
ンエッチングを実行する方法であって、 前記基板は集積回路の製造において利用される、方法。 - 【請求項３８】 請求項２２に記載の、リソグラフィックなデュアルダマシ
ンエッチングを実行する方法であって、 前記基板はダイナミックランダムアクセスメモリの製造において利用される、
方法。 - 【請求項３９】 請求項２２に記載の、リソグラフィックなダマシンエッチ
ングを実行する方法であって、さらに、 拡散バリア層を堆積させ、該拡散バリア層によって、前記フォトレジスト層の
前記上面と前記トレンチの内壁とを覆うコーティングを形成することを備える方
法。 - 【請求項４０】 請求項３９に記載の、リソグラフィックなダマシンエッチ
ングを実行する方法であって、 前記拡散バリア層はタンタルである、方法。 - 【請求項４１】 請求項３９に記載の、リソグラフィックなダマシンエッチ
ングを実行する方法であって、 前記拡散バリア層は窒化タンタルである、方法。 - 【請求項４２】 請求項３９に記載の、リソグラフィックなダマシンエッチ
ングを実行する方法であって、 前記拡散バリア層は約２００℃未満の温度で堆積される、方法。 - 【請求項４３】 請求項３９に記載の、リソグラフィックなダマシンエッチ
ングを実行する方法であって、 前記拡散バリア層は約１２０℃未満の温度で堆積される、方法。 - 【請求項４４】 基板の上に配置された積層体に対してリソグラフィックな
デュアルダマシンエッチングを実行する方法であって、前記積層体は１枚の下地
層を備え、前記方法は、 前記積層体の上に、上面を有したフォトレジスト層を堆積させることと、 前記フォトレジスト層のうち、マスキングされていない第１の部分を第１の光
度の光に露光させることによって、前記フォトレジスト層内に、該フォトレジス
ト層を貫いて延びるビアを形成し、前記ビアを、前記積層体の前記下地層上に位
置付けることと、 前記フォトレジスト層のうちマスキングされていない第２の部分を、前記第１
の光度より小さい第２の光度の光に露光させることによって、前記フォトレジス
ト層内に、前記フォトレジスト層の厚さに満たない深さのトレンチを形成し、前
記トレンチと前記ビアを通じさせることと、 前記フォトレジスト層の前記上面の上に金属層を堆積させて、前記トレンチお
よび前記ビアを埋め込むことと、 前記金属層を、前記フォトレジスト層の前記上面とほぼ同じ高さに至るまで平
坦化し、金属配線の上面を規定することと、 前記金属配線およびその下に設けられた金属プラグの周りのギャップを残して
前記フォトレジスト層を除去することと、 誘電材料を堆積させ、前記金属配線およびその下に設けられた前記プラグの周
りのギャップを、前記金属配線の前記上面とほぼ同じ高さまで埋め込むことと を備える方法。 - 【請求項４５】 請求項４４に記載の、リソグラフィックなデュアルダマシ
ンエッチングを実行する方法であって、さらに、 前記誘電材料の堆積に先立って、前記金属配線の上にキャップ層を形成し、前
記金属配線およびその下に設けられた前記金属プラグの周りの前記ギャップを埋
め込むことを備える方法。 - 【請求項４６】 請求項４４に記載の、リソグラフィックなダマシンエッチ
ングを実行する方法であって、さらに、 拡散バリア層を堆積させ、該拡散バリア層によって、前記フォトレジスト層の
前記上面と前記トレンチの内壁とを覆うコーティングを形成することを備える方
法。 - 【請求項４７】 請求項４６に記載の、リソグラフィックなダマシンエッチ
ングを実行する方法であって、 前記拡散バリア層はタンタルである、方法。 - 【請求項４８】 請求項４６に記載の、リソグラフィックなダマシンエッチ
ングを実行する方法であって、 前記拡散バリア層は窒化タンタルである、方法。 - 【請求項４９】 請求項４６に記載の、リソグラフィックなダマシンエッチ
ングを実行する方法であって、 前記拡散バリア層は約２００℃未満の温度で堆積される、方法。 - 【請求項５０】 請求項４６に記載の、リソグラフィックなダマシンエッチ
ングを実行する方法であって、 前記拡散バリア層は約１２０℃未満の温度で堆積される、方法。 - 【請求項５１】 請求項４４に記載の、リソグラフィックなダマシンエッチ
ングを実行する方法であって、 前記金属層は銅である、方法。 - 【請求項５２】請求項５１に記載の、リソグラフィックなダマシンエッチン
グを実行する方法であって、 前記銅は約−５０℃の温度で堆積される、方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/227,222 | 1999-01-08 | ||
| US09/227,222 US6146986A (en) | 1999-01-08 | 1999-01-08 | Lithographic method for creating damascene metallization layers |
| PCT/US2000/000235 WO2000041224A2 (en) | 1999-01-08 | 2000-01-06 | Lithographic method for creating damascene metallization layers |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003518325A true JP2003518325A (ja) | 2003-06-03 |
Family
ID=22852257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000592868A Pending JP2003518325A (ja) | 1999-01-08 | 2000-01-06 | ダマシンによるメタリゼーション層を形成するためのリソグラフィックな方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6146986A (ja) |
| JP (1) | JP2003518325A (ja) |
| KR (1) | KR100706380B1 (ja) |
| TW (1) | TW469502B (ja) |
| WO (1) | WO2000041224A2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003521124A (ja) * | 2000-01-28 | 2003-07-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 犠牲誘電体層を用いて銅相互接続を形成する方法 |
| JP2003521123A (ja) * | 2000-01-28 | 2003-07-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体素子に銅相互接続を形成する方法 |
| JP2006253504A (ja) * | 2005-03-11 | 2006-09-21 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2006261440A (ja) * | 2005-03-17 | 2006-09-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541371B1 (en) * | 1999-02-08 | 2003-04-01 | Novellus Systems, Inc. | Apparatus and method for depositing superior Ta(N)/copper thin films for barrier and seed applications in semiconductor processing |
| US6259160B1 (en) * | 1999-04-21 | 2001-07-10 | Advanced Micro Devices, Inc. | Apparatus and method of encapsulated copper (Cu) Interconnect formation |
| US6413854B1 (en) * | 1999-08-24 | 2002-07-02 | International Business Machines Corp. | Method to build multi level structure |
| US6734559B1 (en) * | 1999-09-17 | 2004-05-11 | Advanced Micro Devices, Inc. | Self-aligned semiconductor interconnect barrier and manufacturing method therefor |
| US6372632B1 (en) * | 2000-01-24 | 2002-04-16 | Taiwan Semiconductor Manufacturing Company | Method to eliminate dishing of copper interconnects by the use of a sacrificial oxide layer |
| JP4342075B2 (ja) * | 2000-03-28 | 2009-10-14 | 株式会社東芝 | 半導体装置およびその製造方法 |
| TW447021B (en) * | 2000-06-19 | 2001-07-21 | United Microelectronics Corp | Method for preventing photoresist residue in a dual damascene process |
| US6531407B1 (en) * | 2000-08-31 | 2003-03-11 | Micron Technology, Inc. | Method, structure and process flow to reduce line-line capacitance with low-K material |
| US6803314B2 (en) * | 2001-04-30 | 2004-10-12 | Chartered Semiconductor Manufacturing Ltd. | Double-layered low dielectric constant dielectric dual damascene method |
| US6583043B2 (en) | 2001-07-27 | 2003-06-24 | Motorola, Inc. | Dielectric between metal structures and method therefor |
| US6899857B2 (en) * | 2001-11-13 | 2005-05-31 | Chartered Semiconductors Manufactured Limited | Method for forming a region of low dielectric constant nanoporous material using a microemulsion technique |
| US7023093B2 (en) * | 2002-10-24 | 2006-04-04 | International Business Machines Corporation | Very low effective dielectric constant interconnect Structures and methods for fabricating the same |
| US7132306B1 (en) * | 2003-12-08 | 2006-11-07 | Advanced Micro Devices, Inc. | Method of forming an interlevel dielectric layer employing dielectric etch-back process without extra mask set |
| US20060115981A1 (en) * | 2004-12-01 | 2006-06-01 | Jyu-Horng Shieh | Forming a dual damascene structure without ashing-damaged ultra-low-k intermetal dielectric |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS588579B2 (ja) * | 1975-08-20 | 1983-02-16 | 松下電器産業株式会社 | ハンドウタイソウチノセイゾウホウホウ |
| JPS5626450A (en) * | 1979-08-13 | 1981-03-14 | Hitachi Ltd | Manufacture of semiconductor device |
| US4702792A (en) * | 1985-10-28 | 1987-10-27 | International Business Machines Corporation | Method of forming fine conductive lines, patterns and connectors |
| GB2233820A (en) * | 1989-06-26 | 1991-01-16 | Philips Nv | Providing an electrode on a semiconductor device |
| US5149615A (en) * | 1991-01-08 | 1992-09-22 | The Boeing Company | Method for producing a planar surface on which a conductive layer can be applied |
| JP2555825B2 (ja) * | 1991-11-26 | 1996-11-20 | 株式会社ノーリツ | 風呂運転装置 |
| US5516625A (en) * | 1993-09-08 | 1996-05-14 | Harris Corporation | Fill and etchback process using dual photoresist sacrificial layer and two-step etching process for planarizing oxide-filled shallow trench structure |
| US5503961A (en) * | 1994-11-02 | 1996-04-02 | International Business Machines Corporation | Process for forming multilayer lift-off structures |
| US5736457A (en) * | 1994-12-09 | 1998-04-07 | Sematech | Method of making a damascene metallization |
| US5963818A (en) * | 1997-09-17 | 1999-10-05 | Motorola, Inc | Combined trench isolation and inlaid process for integrated circuit formation |
| US5945707A (en) * | 1998-04-07 | 1999-08-31 | International Business Machines Corporation | DRAM cell with grooved transfer device |
-
1999
- 1999-01-08 US US09/227,222 patent/US6146986A/en not_active Expired - Lifetime
- 1999-12-29 TW TW088123225A patent/TW469502B/zh not_active IP Right Cessation
-
2000
- 2000-01-06 WO PCT/US2000/000235 patent/WO2000041224A2/en active IP Right Grant
- 2000-01-06 KR KR1020017008620A patent/KR100706380B1/ko active IP Right Grant
- 2000-01-06 JP JP2000592868A patent/JP2003518325A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003521124A (ja) * | 2000-01-28 | 2003-07-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 犠牲誘電体層を用いて銅相互接続を形成する方法 |
| JP2003521123A (ja) * | 2000-01-28 | 2003-07-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体素子に銅相互接続を形成する方法 |
| JP2006253504A (ja) * | 2005-03-11 | 2006-09-21 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2006261440A (ja) * | 2005-03-17 | 2006-09-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010110334A (ko) | 2001-12-13 |
| WO2000041224A2 (en) | 2000-07-13 |
| KR100706380B1 (ko) | 2007-04-10 |
| WO2000041224A3 (en) | 2002-09-26 |
| TW469502B (en) | 2001-12-21 |
| US6146986A (en) | 2000-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6037258A (en) | Method of forming a smooth copper seed layer for a copper damascene structure | |
| US7166922B1 (en) | Continuous metal interconnects | |
| JP3870031B2 (ja) | キャパシタ構造およびその製造方法 | |
| US6743711B2 (en) | Method for forming dual damascene line structure | |
| JP3427934B2 (ja) | 選択めっきプロセス | |
| US7666781B2 (en) | Interconnect structures with improved electromigration resistance and methods for forming such interconnect structures | |
| JP2003518325A (ja) | ダマシンによるメタリゼーション層を形成するためのリソグラフィックな方法 | |
| US6265313B1 (en) | Method of manufacturing copper interconnect | |
| US7056823B2 (en) | Backend metallization method and device obtained therefrom | |
| JPH10189733A (ja) | 多孔性誘電体の金属被覆法 | |
| US6258713B1 (en) | Method for forming dual damascene structure | |
| US6051880A (en) | Base layer structure covering a hole of decreasing diameter in an insulation layer in a semiconductor device | |
| KR20010105172A (ko) | 레벨간 비어를 위한 이중 에칭 정지층 | |
| JP2009135518A (ja) | 相互接続の製造方法 | |
| US7714440B2 (en) | Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same | |
| JP2003179136A (ja) | デュアルダマシン半導体製造のためのマスク層及び相互接続構造 | |
| US7485574B2 (en) | Methods of forming a metal line in a semiconductor device | |
| US6541372B2 (en) | Method for manufacturing a conductor structure for an integrated circuit | |
| US20020142582A1 (en) | Method for forming copper lines for semiconductor devices | |
| KR100364260B1 (ko) | 반도체 집적 회로의 제조 방법 | |
| WO2005076346A1 (en) | In-situ liner formation during reactive ion etch | |
| US7341940B2 (en) | Method for forming metal wirings of semiconductor device | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| US20040192023A1 (en) | Methods of forming conductive patterns using barrier layers | |
| US7326632B2 (en) | Method for fabricating metal wirings of semiconductor device |