JP2009135518A - 相互接続の製造方法 - Google Patents
相互接続の製造方法 Download PDFInfo
- Publication number
- JP2009135518A JP2009135518A JP2009038940A JP2009038940A JP2009135518A JP 2009135518 A JP2009135518 A JP 2009135518A JP 2009038940 A JP2009038940 A JP 2009038940A JP 2009038940 A JP2009038940 A JP 2009038940A JP 2009135518 A JP2009135518 A JP 2009135518A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- layers
- forming
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】余分な工程を削減し二重ダマシン構造を形成できる製造工程を提供する。
【解決手段】二重ダマシン構造を製造する工程である。この工程は、スタックの上方に2
個のマスクが形成される絶縁体層とストップ層を含むスタックを形成するものである。マスクのうちの1個は、絶縁体層にビアあるいはコンタクト開口を形成するのに用いられ、第2のマスクは絶縁体層の相互接続のための凹部を形成するのに用いられる。より好ましくは、凹部はビアあるいはコンタクト開口に先行して形成される。
【選択図】図7
【解決手段】二重ダマシン構造を製造する工程である。この工程は、スタックの上方に2
個のマスクが形成される絶縁体層とストップ層を含むスタックを形成するものである。マスクのうちの1個は、絶縁体層にビアあるいはコンタクト開口を形成するのに用いられ、第2のマスクは絶縁体層の相互接続のための凹部を形成するのに用いられる。より好ましくは、凹部はビアあるいはコンタクト開口に先行して形成される。
【選択図】図7
Description
本発明は集積回路およびその製造工程に係わり、特に集積回路の二重ダマシン構造を有する集積回路およびその製造工程に関する。
単一ダマシンは集積回路絶縁体層に凹部を形成し、この凹部に導電性材料
を充填して相互接続を形成し、その凹部に集積回路用の相互接続を製造する
工程である。
二重ダマシンは多重レベル相互接続工程であり、単一ダマシンでの凹部形成ステップに加えて、その工程中で導電性コンタクト(または、ビア)開口を絶縁体層に形成するものである。
導電性材料が凹部および導電性コンタクト(または、ビア)開口に形成される。一つの標準的二重ダマシン工程では、導電性構造に第一の酸化層を堆積することである。
ハードマスクが第一の酸化膜上に形成され、さらに第一のパターン化されたフォトレジスト層がハードマスク上に形成される。パターンとして第一のフォトレジスト層を用い、ハードマスクはパターン化される。第一のフォトレジスト層は除去され、その後、第一の酸化層がハードマスクの上に形成される。
第二のパターン化されたフォトレジスト層は第二の酸化層上に形成される。
第一のフォトレジスト層および第二のフォトレジスト層はエッチングされ、二重ダマシン開口が形成される。第一のフォトレジスト層はパターンとしてハードマスクが用いられ、エッチストップ層として下層導電性構造が用いられてエッチングされる。
第二の酸化層はパターンとして第二のフォトレジスト層を用い、エッチストップ層としてハードマスクが用いられてエッチングされる。その後、第二のフォトレジスト層は除去される。
を充填して相互接続を形成し、その凹部に集積回路用の相互接続を製造する
工程である。
二重ダマシンは多重レベル相互接続工程であり、単一ダマシンでの凹部形成ステップに加えて、その工程中で導電性コンタクト(または、ビア)開口を絶縁体層に形成するものである。
導電性材料が凹部および導電性コンタクト(または、ビア)開口に形成される。一つの標準的二重ダマシン工程では、導電性構造に第一の酸化層を堆積することである。
ハードマスクが第一の酸化膜上に形成され、さらに第一のパターン化されたフォトレジスト層がハードマスク上に形成される。パターンとして第一のフォトレジスト層を用い、ハードマスクはパターン化される。第一のフォトレジスト層は除去され、その後、第一の酸化層がハードマスクの上に形成される。
第二のパターン化されたフォトレジスト層は第二の酸化層上に形成される。
第一のフォトレジスト層および第二のフォトレジスト層はエッチングされ、二重ダマシン開口が形成される。第一のフォトレジスト層はパターンとしてハードマスクが用いられ、エッチストップ層として下層導電性構造が用いられてエッチングされる。
第二の酸化層はパターンとして第二のフォトレジスト層を用い、エッチストップ層としてハードマスクが用いられてエッチングされる。その後、第二のフォトレジスト層は除去される。
本発明に係わる製造工程は、組合わされた異なる工程を有し、二重ダマシン構造を形成するものである。
例えば、ハードマスクは、第二に誘電体層を形成するのに先行してパターン化される。これにより、部分的に製造された集積回路は、異なる堆積層を形成する異なる工程システムとパターン化ステップ間に運ばれる。
他の二重ダマシン工程において、誘電体は形成され、さらに、第一のフォトレジストを用いてパターン化される。第一のフォトレジストは除去され、誘電体は第二のフォトレジストを用い再びパターン化される。
ビアと凹部は異なるパターンステップを用いて形成される。この工程は、時間エッチングが用いられ、凹部の深さが制御される。この工程は制御が難しい。このため、余分な工程を削減し二重ダマシン構造を形成できる製造工程が要望されている。
例えば、ハードマスクは、第二に誘電体層を形成するのに先行してパターン化される。これにより、部分的に製造された集積回路は、異なる堆積層を形成する異なる工程システムとパターン化ステップ間に運ばれる。
他の二重ダマシン工程において、誘電体は形成され、さらに、第一のフォトレジストを用いてパターン化される。第一のフォトレジストは除去され、誘電体は第二のフォトレジストを用い再びパターン化される。
ビアと凹部は異なるパターンステップを用いて形成される。この工程は、時間エッチングが用いられ、凹部の深さが制御される。この工程は制御が難しい。このため、余分な工程を削減し二重ダマシン構造を形成できる製造工程が要望されている。
本発明は二重ダマシン構造を形成する工程に関するものである。
本工程は2個のマスクがスタックの上方に形成される絶縁体層とエッチストップ層を有するスタック形成工程を含む。この第一のマスクは絶縁体層にビアまたはコンタクト開口を形成するのに用いられ、第二のマスクは絶縁体層に相互接続用の凹部を形成するのに用いられる。より好まし実施形態では、凹部はビアあるいはコンタクト開口に先行して形成される。
スタックが形成された後に2個のマスク層を用いることで、幾つかの工程と部分的に製造された集積回路のシステム間での搬送を減らすことができる。
換言すれば、絶縁体層とエッチストップ層が形成され、続いてパターン化され、二重ダマシン構造が形成される。
さらに、絶縁体層とエッチストップ層は同じチャンバあるいはチャンバのクラスタ内に形成される。さらに、少なくとも一レジスト除去工程が省略される。
本工程は2個のマスクがスタックの上方に形成される絶縁体層とエッチストップ層を有するスタック形成工程を含む。この第一のマスクは絶縁体層にビアまたはコンタクト開口を形成するのに用いられ、第二のマスクは絶縁体層に相互接続用の凹部を形成するのに用いられる。より好まし実施形態では、凹部はビアあるいはコンタクト開口に先行して形成される。
スタックが形成された後に2個のマスク層を用いることで、幾つかの工程と部分的に製造された集積回路のシステム間での搬送を減らすことができる。
換言すれば、絶縁体層とエッチストップ層が形成され、続いてパターン化され、二重ダマシン構造が形成される。
さらに、絶縁体層とエッチストップ層は同じチャンバあるいはチャンバのクラスタ内に形成される。さらに、少なくとも一レジスト除去工程が省略される。
本発明の実施形態に係わる二重ダマシン構造を形成する工程を説明するものである。
本工程は2個のマスクがスタックの上方に形成される絶縁体層とエッチストップ層を有するスタック形成工程とを含む。
第一のマスクは絶縁体層のビアあるいはコンタクト開口を形成するために用いられ、第二のマスクは絶縁体層に相互接続用の凹部を形成するために用いられる。より好まし実施形態は、凹部がビアあるいはコンタクト開口の形成に先行して形成されることである。
スタックが形成された後に2個のマスク層を用いることで、幾つかの工程と部分的に製造された集積回路のシステム間での搬送を減らすことができる。
換言すれば、絶縁体層とエッチストップ層が形成され、続いてパターン化され、二重ダマシン構造が形成される。さらに、絶縁体層とエッチストップ層は同じチャンバあるいはチャンバのクラスタ内に形成される。さらに、少なくとも一レジスト除去工程が省略される。
本工程は2個のマスクがスタックの上方に形成される絶縁体層とエッチストップ層を有するスタック形成工程とを含む。
第一のマスクは絶縁体層のビアあるいはコンタクト開口を形成するために用いられ、第二のマスクは絶縁体層に相互接続用の凹部を形成するために用いられる。より好まし実施形態は、凹部がビアあるいはコンタクト開口の形成に先行して形成されることである。
スタックが形成された後に2個のマスク層を用いることで、幾つかの工程と部分的に製造された集積回路のシステム間での搬送を減らすことができる。
換言すれば、絶縁体層とエッチストップ層が形成され、続いてパターン化され、二重ダマシン構造が形成される。さらに、絶縁体層とエッチストップ層は同じチャンバあるいはチャンバのクラスタ内に形成される。さらに、少なくとも一レジスト除去工程が省略される。
以下図面を参照して説明する。なお、同一部分には同一符号を付して説明する。
図1は本発明の実施形態に用いられる集積回路の製造工程を説明するフローチャートである。
図2−図7は図1に示す工程を用いた連続する製造段階での集積回路の概略図である。
図1は本発明の実施形態に用いられる集積回路の製造工程を説明するフローチャートである。
図2−図7は図1に示す工程を用いた連続する製造段階での集積回路の概略図である。
ステップ10では、第一の絶縁体層105は基板100上に形成される。この第一の絶縁体層105は、例えば高密度堆積シリコン酸化物(例えばSiO2)のような誘電体である。より好ましくは、第一の絶縁体層は、ホウ燐珪酸塩ガラス、燐珪酸塩ガラス、燐および/またはボロンドープテトラエチルオルト珪素酸ガラスス、塗布ガラス膜(Spin on Glass)、キセロゲル、エローゲル、ポリマ、フッカ処理された酸化物、水素含有塗布ガラス膜(Hydrogen SilsesQuioxane)のようなその他低誘電率フィルムから製造されるガラスである。
基板100は、例えば、シリコンのような半導体、あるいはGaAsまた
はSiGeのような化合物半導体である。より好ましくは、基板100は誘
電体、導電体あるいはその他の材料からなる集積回路の中間層である。さら
に、基板100の上表面101は、平坦ではない。
基板100は、例えば、シリコンのような半導体、あるいはGaAsまた
はSiGeのような化合物半導体である。より好ましくは、基板100は誘
電体、導電体あるいはその他の材料からなる集積回路の中間層である。さら
に、基板100の上表面101は、平坦ではない。
この例の場合、第一の絶縁体層105は、例えば周知の化学機械研磨(CMP)を用いて平坦化される。
ステップ15では、エッチストップ層110が第一の絶縁体層105の上方あるいは第一の絶縁体層105と直接接して形成される。より好ましい実施形態として、一層あるいは多層がエッチストップ層110と第一の絶縁体層105間に形成される。エッチストップ層に用いられる材料は、選択エッチングに対して第二の絶縁体層115より大きい耐エッチング性を有する材料から選択される。換言すれば、エッチストップ層110は選択エッチング液に晒されたとき、第二の絶縁体層115よりもエッチングされる割合が小さい。
ステップ15では、エッチストップ層110が第一の絶縁体層105の上方あるいは第一の絶縁体層105と直接接して形成される。より好ましい実施形態として、一層あるいは多層がエッチストップ層110と第一の絶縁体層105間に形成される。エッチストップ層に用いられる材料は、選択エッチングに対して第二の絶縁体層115より大きい耐エッチング性を有する材料から選択される。換言すれば、エッチストップ層110は選択エッチング液に晒されたとき、第二の絶縁体層115よりもエッチングされる割合が小さい。
例えば、エッチストップ層は第二の絶縁体層がSiO2である場合にはTiNである。さらに、エッチストップ層はTa、TaN、Si3N4、シリコンリッチ酸化物、多層SiO2誘電体層である。
ステップ20では、第二の絶縁体層105がエッチストップ層110の上方あるいは直接接して形成される。第二の絶縁体層115は、第一の絶縁体層105を形成するのに用いたと同様の材料と工程を用いて形成される。
ステップ20では、第二の絶縁体層105がエッチストップ層110の上方あるいは直接接して形成される。第二の絶縁体層115は、第一の絶縁体層105を形成するのに用いたと同様の材料と工程を用いて形成される。
ステップ25では、第一のパターン120が絶縁体層115の上方あるいは直接接して形成される。第一のパターンマスク120は、形成されるランナに対応する開口を有している。
ステップ30では、凹部は第二の絶縁体層115で開口される。凹部135は従来のエッチング技術を用いて形成される。エッチングステップ中、エッチストップ110が用いられ、このエッチングステップの終点を画定する。
例えば、凹部135は、1)第二の絶縁体層115上にレジスト材料層(第一のパターンマスク)を付着するステップ、2)レチクルを通して通過するエネルギー源にレジスト材料を曝すステップ、3)レジストの曝された領域を除去し、レジストにパターンを形成するステップ、4)凹部135をエッチングするステップにより形成される。エネルギー源は電子ビーム、光源、あるいはその他のこれに適するエネルギー源である。
ステップ30では、凹部は第二の絶縁体層115で開口される。凹部135は従来のエッチング技術を用いて形成される。エッチングステップ中、エッチストップ110が用いられ、このエッチングステップの終点を画定する。
例えば、凹部135は、1)第二の絶縁体層115上にレジスト材料層(第一のパターンマスク)を付着するステップ、2)レチクルを通して通過するエネルギー源にレジスト材料を曝すステップ、3)レジストの曝された領域を除去し、レジストにパターンを形成するステップ、4)凹部135をエッチングするステップにより形成される。エネルギー源は電子ビーム、光源、あるいはその他のこれに適するエネルギー源である。
引き続いて、ステップ35では、第二のパターンマスク130が第一のパターンマスク120の上方または上に形成される。
第二のパターンマスクの開口が形成されるビアまたはコンタクト開口(以下開口という)に対応するように、第二のパターンマスクが形成される。パターンマスクの一部が凹部135の壁面150、151上に形成される。結果として、壁面150、151は開口形成中、さらにエッチングされることはない。
第二のパターンマスクの開口が形成されるビアまたはコンタクト開口(以下開口という)に対応するように、第二のパターンマスクが形成される。パターンマスクの一部が凹部135の壁面150、151上に形成される。結果として、壁面150、151は開口形成中、さらにエッチングされることはない。
例えば、第二のパターンマスク130は、1)凹部135内および第一のパターンマスク120上にレジスト材料層を付着するステップ、2)レチクルを通して通過するエネルギー源にレジスト材料を曝すステップ、3)レジストの曝された領域を除去し、レジストにパターンを形成するステップで形成される。エネルギー源は電子ビーム、光源、あるいはその他のこれに適するエネルギー源である。
ステップ40では、エッチストップ層110と第一の絶縁体層105がパターン化され、形成される層間に相互接続に対応する開口125を形成する。開口125は従来のエッチング技術あるいはその組合わせを用いてパターン化され、少なくとも異なる二層を貫いてエッチングする。
開口125は凹部135の境界150、151により画定される境界内に入っており、あるいは少なくとも部分的に入っている。
ステップ40では、エッチストップ層110と第一の絶縁体層105がパターン化され、形成される層間に相互接続に対応する開口125を形成する。開口125は従来のエッチング技術あるいはその組合わせを用いてパターン化され、少なくとも異なる二層を貫いてエッチングする。
開口125は凹部135の境界150、151により画定される境界内に入っており、あるいは少なくとも部分的に入っている。
その後、ステップ45では、マスク層120、130の残余部分は周知の技術を用いて剥ぎ取られ、ステップ47で、部分的に完成した集積回路は従来工程を用いて洗浄される。
ステップ50では、導電体層145は第二の絶縁体層115の上方に、さらに開口および凹部内に被覆堆積される。その後、凹部135の外側および第二の絶縁体層上または上方部分の導電体層は除去され、完全な相互接続が完成する。これは従来の化学機械研磨工程を用いて行なわれる。
導電体層145は、タングステン、アルミニウム、銅、ニッケル、ポリシリコン、あるいは当業者が導線として用いるのに適したその他周知の導電性材料である。
より好ましい例として、一つの多層が導電性層145の堆積に先行して形成される。これらの層は導電性層と周囲の層間の水分と不純物の移動を防止するバリヤ層である。具体例としてのバリヤ層147を図17に示す。
ステップ50では、導電体層145は第二の絶縁体層115の上方に、さらに開口および凹部内に被覆堆積される。その後、凹部135の外側および第二の絶縁体層上または上方部分の導電体層は除去され、完全な相互接続が完成する。これは従来の化学機械研磨工程を用いて行なわれる。
導電体層145は、タングステン、アルミニウム、銅、ニッケル、ポリシリコン、あるいは当業者が導線として用いるのに適したその他周知の導電性材料である。
より好ましい例として、一つの多層が導電性層145の堆積に先行して形成される。これらの層は導電性層と周囲の層間の水分と不純物の移動を防止するバリヤ層である。具体例としてのバリヤ層147を図17に示す。
例えば、導電性層145が銅であるなら、TaおよびTaNを含むバリヤ層147が導電体層の堆積に先行して、第二の絶縁体層120上および開口と凹部内に堆積される。
導電性層がアルミニウムを含むなら、(1)TaとTaN、(2)TiとTiNとTiが用いられる。
さらに、Si3N4、TaN、TiN、あるいはTiWのようなキャップ層が導電体層の上表面に形成される。
バリヤ層に用いられる他の材料は、WSi、TiW、Ta、TaN、Ti、TiN、Cr、Cu、Au、WN、TaSiN、WSiNを含む。
バリヤ層147は導電体層が実質的に形成されるめに接着層および/または核の役目をする。
導電性層がアルミニウムを含むなら、(1)TaとTaN、(2)TiとTiNとTiが用いられる。
さらに、Si3N4、TaN、TiN、あるいはTiWのようなキャップ層が導電体層の上表面に形成される。
バリヤ層に用いられる他の材料は、WSi、TiW、Ta、TaN、Ti、TiN、Cr、Cu、Au、WN、TaSiN、WSiNを含む。
バリヤ層147は導電体層が実質的に形成されるめに接着層および/または核の役目をする。
その後、集積回路は、もし必要ならば、上述した工程および従来の工程を用いて形成された相互接続を含ませて、集積回路を完成させる追加の金属レベルを付加して完成される。この集積回路は、またトランジスタと特殊な集積回路設計に必要な他の要素を含む。これらの構造を含む集積回路の製造工程は、参考としてここに織り込まれれた1−3Wolf,Silicon Processing for the VLSIEra、(1986)に記述されている。
〔発明の効果〕
スタックが形成された後に2個のマスク層を用いることで、幾つかの工程
と部分的に製造された集積回路のシステム間での搬送を減らすことができる。
スタックが形成された後に2個のマスク層を用いることで、幾つかの工程
と部分的に製造された集積回路のシステム間での搬送を減らすことができる。
100 基板
101 上表面
105 第一の絶縁体層
110 エッチストップ層
115 第二の絶縁体層
120 第一のパターンマスク層
125 開口
130 第ニのパターンマスク層
135 凹部
145 導電体層
147 バリヤ層
150 壁面
151 壁面
101 上表面
105 第一の絶縁体層
110 エッチストップ層
115 第二の絶縁体層
120 第一のパターンマスク層
125 開口
130 第ニのパターンマスク層
135 凹部
145 導電体層
147 バリヤ層
150 壁面
151 壁面
Claims (4)
- (a)第一の誘電層、ストップ層及び第二の誘電層をこの順で積み重ねた構成を含むスタック層を設けるステップ、
(b)前記スタック層上に第1のマスク層をパターン形成するステップ、
(c)前記第1のマスク層を用いて、前記スタック層の複数の層の内の少なくとも一つに第1の開口をエッチング形成するステップ、
(d)前記第1のマスク層を完全に除去する前であって、前記複数の層の少なくとも一つをエッチングした後に、前記複数の層上に第2のマスク層を形成するステップ、
(e)前記第1及び第2のマスク層を用いて、前記複数の層の残りの少なくともの一つの層をエッチングして、ビア及び凹部を含む二重ダマシン構造を形成するステップ、
(f)前記二重ダマシン構造に導電材料を形成して相互接続を形成するステップ
とを含むことを特徴とする集積回路の製造方法。 - 前記ステップ(e)における前記残りの複数の層は、前記ストップ層及び前記第1の誘電層を含むことを特徴とする請求項1記載の製造方法。
- 前記ステップ(c)の前記複数の層の少なくとも一つは前記第2の誘電層を含むことを特徴とする請求項2記載の製造方法。
- (a)第1の誘電層、前記第1の誘電層上に位置するストップ層及び前記ストップ層上に位置する第2の誘電層を含むスタック層を形成するステップ、
(b)前記スタック層上に第1のマスク層をパターン形成するステップ、
(c)前記第1のマスク層を用いて、前記スタック層に延伸するが貫通しない凹部を形成するステップ、
(d)前記パターン形成された第1のマスク層上に第2のマスク層をパターン形成するステップ、前記パターン形成された第2のマスク層は前記凹部の少なくとも一部を露出し、
(e)前記パターン形成された第2のマスク層を用いて、前記スタック層を貫通して延伸するビアを形成するステップ、
(f)前記第1及び第2のマスク層を除去するステップ、及び
(g)前記ビア及び前記凹部に導電材料を形成して二重ダマシン構造を形成するステップ
とを含むことを特徴とする集積回路の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/385,165 US6313025B1 (en) | 1999-08-30 | 1999-08-30 | Process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000245498A Division JP2001085523A (ja) | 1999-08-30 | 2000-08-14 | 二重ダマシン構造を有する集積回路およびその製造工程 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009135518A true JP2009135518A (ja) | 2009-06-18 |
Family
ID=23520289
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000245498A Pending JP2001085523A (ja) | 1999-08-30 | 2000-08-14 | 二重ダマシン構造を有する集積回路およびその製造工程 |
JP2009038940A Pending JP2009135518A (ja) | 1999-08-30 | 2009-02-23 | 相互接続の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000245498A Pending JP2001085523A (ja) | 1999-08-30 | 2000-08-14 | 二重ダマシン構造を有する集積回路およびその製造工程 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6313025B1 (ja) |
JP (2) | JP2001085523A (ja) |
KR (1) | KR20010030171A (ja) |
GB (1) | GB2356974A (ja) |
TW (1) | TW502423B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013102161A (ja) * | 2011-11-07 | 2013-05-23 | Voltafield Technology Corp | 磁気抵抗素子構造の製造方法 |
JP2016149546A (ja) * | 2015-02-06 | 2016-08-18 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JP2016173392A (ja) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | 光反射型リソグラフィマスク、その製造方法、マスクデータの生成方法、およびマスクブランク |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2368721A (en) * | 2000-06-16 | 2002-05-08 | Agere Syst Guardian Corp | Integrated circuit with damascene structure and capacitor |
US6762087B1 (en) * | 2000-06-16 | 2004-07-13 | Agere Systems Inc. | Process for manufacturing an integrated circuit including a dual-damascene structure and a capacitor |
US7183222B2 (en) * | 2000-09-01 | 2007-02-27 | Cypress Semiconductor Corporation | Dual damascene structure and method of making |
US6879046B2 (en) * | 2001-06-28 | 2005-04-12 | Agere Systems Inc. | Split barrier layer including nitrogen-containing portion and oxygen-containing portion |
DE10201448A1 (de) * | 2002-01-16 | 2003-07-24 | Infineon Technologies Ag | Durchgangskontakt und Verfahren zum Herstellen desselben |
US7217649B2 (en) * | 2003-03-14 | 2007-05-15 | Lam Research Corporation | System and method for stress free conductor removal |
US7078344B2 (en) * | 2003-03-14 | 2006-07-18 | Lam Research Corporation | Stress free etch processing in combination with a dynamic liquid meniscus |
US7232766B2 (en) * | 2003-03-14 | 2007-06-19 | Lam Research Corporation | System and method for surface reduction, passivation, corrosion prevention and activation of copper surface |
US7009281B2 (en) * | 2003-03-14 | 2006-03-07 | Lam Corporation | Small volume process chamber with hot inner surfaces |
JP2005197602A (ja) * | 2004-01-09 | 2005-07-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006332123A (ja) * | 2005-05-23 | 2006-12-07 | Toshiba Corp | 半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03108359A (ja) * | 1989-09-21 | 1991-05-08 | Sony Corp | 配線構造及びその形成方法 |
JPH08316309A (ja) * | 1995-05-12 | 1996-11-29 | Sony Corp | 半導体装置の製造方法 |
JPH11162982A (ja) * | 1997-11-27 | 1999-06-18 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5091289A (en) * | 1990-04-30 | 1992-02-25 | International Business Machines Corporation | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions |
US5635423A (en) * | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
US5741626A (en) * | 1996-04-15 | 1998-04-21 | Motorola, Inc. | Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC) |
GB2325083B (en) * | 1997-05-09 | 1999-04-14 | United Microelectronics Corp | A dual damascene process |
US5877076A (en) * | 1997-10-14 | 1999-03-02 | Industrial Technology Research Institute | Opposed two-layered photoresist process for dual damascene patterning |
US5935762A (en) * | 1997-10-14 | 1999-08-10 | Industrial Technology Research Institute | Two-layered TSI process for dual damascene patterning |
US6291334B1 (en) * | 1997-12-19 | 2001-09-18 | Applied Materials, Inc. | Etch stop layer for dual damascene process |
FR2777697B1 (fr) * | 1998-04-16 | 2000-06-09 | St Microelectronics Sa | Circuit integre avec couche d'arret et procede de fabrication associe |
GB2340302B (en) * | 1998-07-29 | 2000-07-26 | United Microelectronics Corp | Method of manufacture using dual damascene process |
US6346454B1 (en) * | 1999-01-12 | 2002-02-12 | Agere Systems Guardian Corp. | Method of making dual damascene interconnect structure and metal electrode capacitor |
-
1999
- 1999-08-30 US US09/385,165 patent/US6313025B1/en not_active Expired - Lifetime
-
2000
- 2000-06-15 TW TW089111675A patent/TW502423B/zh not_active IP Right Cessation
- 2000-08-08 GB GB0019489A patent/GB2356974A/en not_active Withdrawn
- 2000-08-14 JP JP2000245498A patent/JP2001085523A/ja active Pending
- 2000-08-30 KR KR1020000050747A patent/KR20010030171A/ko not_active Application Discontinuation
-
2009
- 2009-02-23 JP JP2009038940A patent/JP2009135518A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03108359A (ja) * | 1989-09-21 | 1991-05-08 | Sony Corp | 配線構造及びその形成方法 |
JPH08316309A (ja) * | 1995-05-12 | 1996-11-29 | Sony Corp | 半導体装置の製造方法 |
JPH11162982A (ja) * | 1997-11-27 | 1999-06-18 | Nec Corp | 半導体装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013102161A (ja) * | 2011-11-07 | 2013-05-23 | Voltafield Technology Corp | 磁気抵抗素子構造の製造方法 |
JP2016149546A (ja) * | 2015-02-06 | 2016-08-18 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JP2016173392A (ja) * | 2015-03-16 | 2016-09-29 | 株式会社東芝 | 光反射型リソグラフィマスク、その製造方法、マスクデータの生成方法、およびマスクブランク |
US9946150B2 (en) | 2015-03-16 | 2018-04-17 | Toshiba Memory Corporation | Light reflection type lithography mask, its manufacturing method, mask data generation method and mask blank |
Also Published As
Publication number | Publication date |
---|---|
KR20010030171A (ko) | 2001-04-16 |
TW502423B (en) | 2002-09-11 |
GB0019489D0 (en) | 2000-09-27 |
US6313025B1 (en) | 2001-11-06 |
GB2356974A (en) | 2001-06-06 |
JP2001085523A (ja) | 2001-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5334616B2 (ja) | 相互接続を作製するための方法 | |
JP2009135518A (ja) | 相互接続の製造方法 | |
JP3763517B2 (ja) | 相互接続構造を形成するための方法 | |
US6268283B1 (en) | Method for forming dual damascene structure | |
US6573572B2 (en) | Damascene structure and method of making | |
US20020155693A1 (en) | Method to form self-aligned anti-via interconnects | |
JPH1092925A (ja) | 半導体構成要素および製造方法 | |
KR20010072034A (ko) | 집적회로에 있어서 배선구조 형성방법 | |
KR19990030228A (ko) | 금속층과 유기체 금속간 유전체층을 제공하기 위한 이중 다마스크식 가공 방법 | |
US6278147B1 (en) | On-chip decoupling capacitor with bottom hardmask | |
JP2003179136A (ja) | デュアルダマシン半導体製造のためのマスク層及び相互接続構造 | |
US6221759B1 (en) | Method for forming aligned vias under trenches in a dual damascene process | |
US8158520B2 (en) | Method of forming a via structure dual damascene structure for the manufacture of semiconductor integrated circuit devices | |
US6350695B1 (en) | Pillar process for copper interconnect scheme | |
KR20230019054A (ko) | 서브트랙티브 금속 에칭을 이용한 2차원 자기-정렬 방식 | |
JP2001168192A (ja) | 半導体装置の製造方法 | |
US6927160B1 (en) | Fabrication of copper-containing region such as electrical interconnect | |
US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
US6762087B1 (en) | Process for manufacturing an integrated circuit including a dual-damascene structure and a capacitor | |
US6352919B1 (en) | Method of fabricating a borderless via | |
KR100458594B1 (ko) | 반도체 소자 제조 방법 | |
KR100548548B1 (ko) | 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법 | |
US7381638B1 (en) | Fabrication technique using sputter etch and vacuum transfer | |
JP2001267417A (ja) | 半導体装置の製造方法 | |
JP2002033394A (ja) | 二重ダマシーン構造およびコンデンサを備えた集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120416 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120925 |