JP2006332123A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006332123A
JP2006332123A JP2005149741A JP2005149741A JP2006332123A JP 2006332123 A JP2006332123 A JP 2006332123A JP 2005149741 A JP2005149741 A JP 2005149741A JP 2005149741 A JP2005149741 A JP 2005149741A JP 2006332123 A JP2006332123 A JP 2006332123A
Authority
JP
Japan
Prior art keywords
mask
pattern
mask material
gate electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005149741A
Other languages
English (en)
Inventor
Toshiaki Komukai
向 敏 章 小
Hideaki Harakawa
川 秀 明 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005149741A priority Critical patent/JP2006332123A/ja
Priority to US11/418,071 priority patent/US7479433B2/en
Publication of JP2006332123A publication Critical patent/JP2006332123A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

【課題】 パターンの密度に関係なく、エッチングによる反応生成物がマスク材料の側壁に付着することを抑制可能な半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、所望の目標パターンにパターニングされるべきマスク材料７０、８０を下地材料１０上に堆積し、目標パターンを含みかつそれよりも広い予備パターンにマスク材料をパターニングし、目標パターンにマスク材料をパターニングし、マスク材料をマスクとして用いて下地材料を処理することを具備する。
【選択図】 図６

Description

本発明は半導体装置の製造方法に関する。
半導体装置の製造工程には、マスク材料を所望のパターンに成形する（以下、パターニングともいう）工程がある。この工程では、フォトリソグラフィ技術およびエッチングを用いてマスク材料をパターニングする。通常、マスク材料のエッチングには、ＲＩＥ（Reactive Ion Etching）法を用いた異方性のエッチングが用いられる。
しかし、パターンの密度の粗密に依存して、エッチングによる反応生成物がパターニング後のマスク材料の裾部分に付着する。例えば、ゲート電極のパターニングのためにマスク材料としてシリコン窒化膜を異方性エッチングすると、ゲート電極のパターン密度が低い領域において反応生成物がシリコン窒化膜の側壁下部に多く付着する。それにより、ゲート電極の幅が、そのパターンの密度に依存して異なるという問題を引き起こす。これは、半導体装置の特性のばらつきの原因となる。
特開２００２−１６４３５５号公報
パターンの密度に関係なく、エッチングによる反応生成物がマスク材料の側壁に付着することを抑制可能な半導体装置の製造方法を提供する。
本発明に係る実施形態に従った半導体装置の製造方法は、所望の目標パターンにパターニングされるべきマスク材料を下地材料上に堆積し、前記目標パターンを含みかつそれよりも広い予備パターンに前記マスク材料をパターニングし、前記目標パターンに前記マスク材料をパターニングし、前記マスク材料をマスクとして用いて前記下地材料を処理する。
本発明による半導体装置の製造方法は、パターンの密度に関係なくエッチングによる反応生成物がマスク材料の側壁に付着することを抑制することができる。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１の実施形態）
図１から図６は、本発明に係る第１の実施形態に従った半導体装置の製造方法の流れを示す断面図である。第１の実施形態では、ゲート電極の側面にオフセットスペーサ（以下、スペーサという）を形成し、このスペーサをマスクとしてソース・ドレイン層を形成する。
まず、半導体基板としてシリコン基板１０を準備する。次に、図１に示すように、素子分離領域ＩＡとしてＳＴＩ（Shallow Trench Isolation）２０をシリコン基板１０に形成する。これにより、ＳＴＩ２０によって互いに素子分離されたアクティブエリアＡＡが素子形成領域として形成される。
次に、アクティブエリアＡＡの表面上にゲート絶縁膜３０を形成するとともに、ゲート絶縁膜３０上にゲート電極４０を形成する。より詳細には、シリコン酸化膜をゲート絶縁膜３０の材料としてアクティブエリアＡＡ上に形成し、さらに、シリコン酸化膜上にポリシリコン層をゲート電極４０の材料として堆積する。次に、ポリシリコン層およびシリコン酸化膜をフォトリソグラフィ技術およびＲＩＥを用いてゲート電極４０のパターンにエッチングする。これにより、ゲート絶縁膜３０およびゲート電極４０が形成される。ここで、アクティブエリアＡＡには、ゲート電極３０が高密度のパターンで形成されている。一方、素子分離領域ＩＡには、ゲート電極３０が低密度のパターンで形成されている。図面では、アクティブエリアＡＡに３つのゲート電極３０が示されている。しかし、実際には、多数のゲート電極がアクティブエリアＡＡ上に形成される。
次に、ゲート電極４０の側壁に薄いシリコン酸化膜５０を形成する。ゲート電極４０の両側のシリコン基板１０の表面にシリコン酸化膜５０をマスクとして用いて不純物をイオン注入する。これにより、エクステンション層６０が形成される。
次に、図３に示すように、ゲート電極４０の上面、ゲート電極４０の側面およびシリコン基板１０上にマスク材料としてのシリコン酸化膜７０およびシリコン窒化膜８０を堆積する。
次に、フォトレジスト膜９０をシリコン基板１０上に塗布する。さらに、図４に示すように、ＳＴＩ２０上のフォトレジスト膜９０のみを除去し、アクティブエリアＡＡ上のフォトレジスト膜９０を残存させるようにフォトリソグラフィ技術を用いてフォトレジスト膜９０をパターニングする。
パターニング後のフォトレジスト膜９０をマスクとして用いてＲＩＥでＳＴＩ２０上にあるシリコン窒化膜８０を異方的にエッチングする。これにより、シリコン窒化膜８０がパターニングされる。さらに、シリコン窒化膜８０をマスクとして用いてＲＩＥでＳＴＩ２０上にあるシリコン酸化膜７０をエッチングする。これにより、シリコン酸化膜７０がパターニングされる。その結果、図５に示すように、マスク材料としてのシリコン酸化膜７０およびシリコン窒化膜８０は、ＳＴＩ２０を露出し、アクティブエリアＡＡのシリコン基板１０を被覆している。このときのシリコン酸化膜７０およびシリコン窒化膜８０のパターンを予備パターンとする。予備パターンは、目標パターンとしてのゲート電極４０のパターンを含み、かつそれよりも広い領域を被覆している。
予備パターンの形成工程では、素子分離領域ＩＡ（ＳＴＩ２０）上のシリコン酸化膜７０およびシリコン窒化膜８０が除去されている。これは、シリコン基板１０上のシリコン酸化膜７０およびシリコン窒化膜８０を除去すると、エクステンション層６０が過剰にエッチングされる虞があるからである。また、予備パターンの形成工程において、ＳＴＩ２０の形成工程で用いられるフォトマスクをそのまま援用することができる。そのため、製造コストの増加を低く抑えることができる。
次に、ＲＩＥでシリコン酸化膜７０およびシリコン窒化膜８０を異方的にエッチングする。それによって、図６に示すように、シリコン酸化膜７０およびシリコン窒化膜８０から成るスペーサ８５がゲート電極４０の側壁に形成される。このときのスペーサ８５（シリコン酸化膜７０およびシリコン窒化膜８０）のパターンが目標パターンである。さらに、スペーサ８５をマスクとして用いて不純物をシリコン基板１０にイオン注入する。これにより、ソース・ドレイン層６５が形成される。その後、公知の方法を用いて、保護膜およびコンタクト（いずれも図示せず）を形成し、半導体装置が完成する。
従来では、シリコン酸化膜７０およびシリコン窒化膜８０をシリコン基板１０の全面に堆積した後（図３参照）、スペーサ８５を形成するためにシリコン酸化膜７０およびシリコン窒化膜８０を１回でエッチングしていた。このようにすると、ＲＩＥのエッチングガスとシリコン窒化膜との反応生成物（図示せず）がアクティブエリアＡＡ内のスペーサ８５の下端（裾の部分）に付着する。反応生成物としては、例えば、ＣＨＦ３−Ｏ２やＣ４Ｆ８−Ｏ２等である。パターンの密度が低い素子分離領域ＩＡでは、エッチングされるマスク材料の量が多いため、これらの反応生成物が大量に発生する。このため、スペーサ８５の下端に反応生成物が付着し、ソース・ドレイン層６０の領域が所望の位置からずれる。その結果、アクティブエリアＡＡ内の半導体装置の特性がずれてしまう。
第１の実施形態では、スペーサ８５の形成前に、予め、素子分離領域ＩＡ（ＳＴＩ２０）のシリコン酸化膜７０およびシリコン窒化膜８０を除去し、次に、スペーサ８５を形成するためにシリコン酸化膜７０およびシリコン窒化膜８０をエッチングしている。このように、マスク材料を２回に分けてエッチングすることにより、スペーサ８５を形成する際に、反応生成物の発生量が低減する。従って、パターンの粗密に関係なく、スペーサ８５の下端に反応生成物が付着しない。これにより均一なスペーサ８５がゲート電極４０の側面に形成され得る。その結果、ソース・ドレイン層６０が所望の位置に形成され、半導体装置の特性が安定化する。
（第２の実施形態）
図７から図１２は、本発明に係る第２の実施形態に従った半導体装置の製造方法の流れを示す断面図である。第２の実施形態では、シリコン窒化膜からなるマスクを用いてゲート電極を形成する。
まず、第１の実施形態と同様に、シリコン基板１０にＳＴＩ２０を形成する。次に、ゲート絶縁膜としてシリコン酸化膜２０をシリコン基板１０上に形成する。次に、ポリシリコン層４２、シリコン窒化膜５２およびアモルファス・シリコン膜６２をこの順番でシリコン基板１０上に堆積する。ポリシリコン層４２はゲート電極材料として用いられる。シリコン窒化膜５２およびアモルファス・シリコン膜６２は、マスク材料として用いられる。さらに、フォトリソグラフィ技術を用いて、フォトレジストマスク９２をゲート電極のパターンに形成する。
次に、図８に示すように、フォトレジストマスク９２を用いて、アモルファス・シリコン膜６２をエッチングする。アモルファス・シリコンは、ＲＩＥのエッチングガスとの反応によって生成物が発生しにくい。従って、アモルファス・シリコン膜６２は、１回のエッチングでゲート電極のパターンに成形してよい。
次に、フォトレジスト膜をシリコン窒化膜５２上に塗布する。さらに、フォトレジスト膜をパターニングすることによって、図９に示すように、予備パターンを有するフォトレジストマスク９３が形成される。ここで、予備パターンは、ゲート電極のパターンを含み、かつそれよりも広い領域のパターンである。例えば、予備パターンは、アクティブエリア全体を被覆するパターンであってもよい。この場合、フォトレジストマスク９３の形成工程では、ＳＴＩ２０の形成工程におけるフォトマスクを援用することができる。また、例えば、予備パターンは、ゲート電極のパターンの周縁から一定の間隔だけ広げた領域のパターンであってもよい。
次に、フォトレジストマスク９３をマスクとして用いてＲＩＥでシリコン窒化膜５２を予備パターンに異方的にエッチングする。これにより、シリコン窒化膜５２が予備パターンにパターニングされる。その後、フォトレジストマスク９３を除去することによって図１０に示す構造が得られる。
次に、アモルファス・シリコン膜６２をマスクとして用いてＲＩＥでシリコン窒化膜５２をゲート電極のパターンに異方的にエッチングする。これにより、シリコン窒化膜５２がゲート電極のパターンにパターニングされる。その結果、図１１に示す構造が得られる。
さらに、シリコン窒化膜５２をマスクとして用いてＲＩＥでゲート電極材料４２を異方的にエッチングする。これにより、ゲート電極が形成される。その後、公知の製造工程を経て半導体装置が完成する。
従来では、シリコン窒化膜５２およびアモルファス・シリコン膜６２をゲート電極材料４２の全面に堆積した後、ゲート電極用のマスクを形成するためにシリコン窒化膜５２およびアモルファス・シリコン膜６２を１回でエッチングしていた。このようにすると、ＲＩＥのエッチングガスとシリコン窒化膜５２との反応生成物（図示せず）がシリコン窒化膜５２の側壁に付着する。パターンの密度が低い領域では、エッチング量が多いため、これらの反応生成物が大量に発生する。このため、パターンの密度が低い領域内のシリコン窒化膜５２の側壁に反応生成物が付着し易く、ゲート電極４２の幅が所望の幅よりも広くなってしまう。その結果、半導体装置の特性が所定値からずれてしまう。
第２の実施形態では、シリコン窒化膜５２を２回に分けてエッチングしている。これにより、シリコン窒化膜５２をゲート電極のパターンにパターニングする際に、反応生成物の発生量が低減する。特に、予備パターンとして、ゲート電極のパターンの周縁から一定の間隔だけ広げたパターンを用いた場合、パターンの密度が低い領域において、反応生成物が劇的に減少する。従って、パターンの粗密に関係なく、シリコン窒化膜５２の側壁に反応生成物が付着することを抑制することができる。その結果、所望の幅を有するゲート電極を形成することができる。
（第３の実施形態）
図１３から図１９は、本発明に係る第３の実施形態に従った半導体装置の製造方法の流れを示す断面図である。第３の実施形態では、シリコン窒化膜からなるマスクを用いてＳＴＩ用のトレンチを形成する。
まず、図１３に示すように、シリコン窒化膜５３、シリコン酸化膜６３およびアモルファス・シリコン膜７３をこの順番でシリコン基板１０上に堆積する。シリコン窒化膜５３は、トレンチを形成するときのマスク材料として用いられる。
次に、図１４に示すように、フォトリソグラフィ技術およびＲＩＥを用いてアモルファス・シリコン膜７３をＳＴＩ用のトレンチのパターンにパターニングする。次に、図１５に示すように、パターニング後のアモルファス・シリコン膜７３をマスクとして用いてシリコン酸化膜６３をＲＩＥで異方的にエッチングする。アモルファス・シリコンは、ＲＩＥのエッチングガスとの反応によって生成物が発生しにくい。従って、アモルファス・シリコン膜６３は、１回のエッチングでゲート電極のパターンに成形してよい。
次に、フォトレジスト膜をシリコン窒化膜５３上に塗布する。さらに、フォトレジスト膜をパターニングすることによって、図１６に示すように、予備パターンを有するフォトレジストマスク９４が形成される。ここで、予備パターンは、ＳＴＩ用のトレンチのパターンを含み、かつそれよりも広い領域のパターンである。例えば、予備パターンは、トレンチのパターンの周縁から一定の間隔だけ広げた領域のパターンであってよい。
次に、フォトレジストマスク９４をマスクとして用いてＲＩＥでシリコン窒化膜５３を予備パターンに異方的にエッチングする。その後、フォトレジストマスク９４を除去することによって図１７に示す構造が得られる。
次に、アモルファス・シリコン膜６３をマスクとして用いてＲＩＥでシリコン窒化膜５３をＳＴＩ用のトレンチのパターンに異方的にエッチングする。これにより、図１８に示す構造が得られる。本実施形態では、このトレンチのパターンが目標パターンである。
さらに、シリコン窒化膜５２をマスクとして用いてＲＩＥでシリコン基板１０を異方的にエッチングする。これにより、図１９に示すように、ＳＴＩ用のトレンチ９９が形成される。その後、トレンチ９９内に絶縁材料１０１を充填することによって素子分離領域（ＳＴＩ）２０が完成する。さらに、公知の製造工程を経て半導体装置が完成する。
従来では、シリコン窒化膜５３およびアモルファス・シリコン膜６３をシリコン基板１０の全面に堆積した後、シリコン窒化膜５３およびアモルファス・シリコン膜６３を１回でエッチングしていた。このようにすると、ＲＩＥのエッチングガスとシリコン窒化膜５３との反応生成物（図示せず）がシリコン窒化膜５３の側壁に付着する。特に、上述のように、パターンの密度が低い領域内のシリコン窒化膜５３の側壁には反応生成物が付着し易い。そのため、トレンチの幅が所望の幅よりも狭くなってしまう。
第３の実施形態では、シリコン窒化膜５３を２回に分けてエッチングしている。これにより、シリコン窒化膜５３をトレンチのパターンにパターニングする際に、反応生成物の発生量が低減する。特に、予備パターンとして、トレンチのパターンの周縁から一定の間隔だけ広げたパターンを用いているので、パターンの密度が低い領域において、反応生成物が劇的に減少する。従って、パターンの粗密に関係なく、シリコン窒化膜５２の側壁に反応生成物が付着することを抑制することができる。その結果、所望の幅を有するＳＴＩを形成することができる。
本発明に係る第１の実施形態に従った半導体装置の製造方法を示す断面図。 図１に続く、半導体装置の製造方法を示す断面図。 図２に続く、半導体装置の製造方法を示す断面図。 図３に続く、半導体装置の製造方法を示す断面図。 図４に続く、半導体装置の製造方法を示す断面図。 図５に続く、半導体装置の製造方法を示す断面図。 本発明に係る第２の実施形態に従った半導体装置の製造方法を示す断面図。 図７に続く、半導体装置の製造方法を示す断面図。 図８に続く、半導体装置の製造方法を示す断面図。 図９に続く、半導体装置の製造方法を示す断面図。 図１０に続く、半導体装置の製造方法を示す断面図。 図１１に続く、半導体装置の製造方法を示す断面図。 本発明に係る第３の実施形態に従った半導体装置の製造方法を示す断面図。 図１３に続く、半導体装置の製造方法を示す断面図。 図１４に続く、半導体装置の製造方法を示す断面図。 図１５に続く、半導体装置の製造方法を示す断面図。 図１６に続く、半導体装置の製造方法を示す断面図。 図１７に続く、半導体装置の製造方法を示す断面図。 図１８に続く、半導体装置の製造方法を示す断面図。
符号の説明
ＡＡ アクティブエリア
ＩＡ 素子分離領域
１０ シリコン基板
２０ ＳＴＩ
３０ ゲート絶縁膜
４０ ゲート電極
５０ シリコン酸化膜
６０ エクステンション層
６５ ソース・ドレイン層
７０ シリコン酸化膜
８０ シリコン窒化膜
８５ スペーサ
９０ フォトレジスト膜

Claims (5)

  1. 所望の目標パターンにパターニングされるべきマスク材料を下地材料上に堆積し、
    前記目標パターンを含みかつそれよりも広い予備パターンに前記マスク材料をパターニングし、
    前記目標パターンに前記マスク材料をパターニングし、
    前記マスク材料をマスクとして用いて前記下地材料を処理することを具備する半導体装置の製造方法。
  2. 前記予備パターンにパターニングされた前記マスク材料は、前記目標パターンのうち密度の比較的低い領域においては前記下地材料を露出し、前記目標パターンのうち密度の比較的高い領域においては前記下地材料を被覆していることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記下地材料は半導体基板であり、
    該半導体基板に素子分離領域および素子形成領域を形成し、
    前記半導体基板の素子形成領域の表面上にゲート絶縁膜を形成するとともに、該ゲート絶縁膜上にゲート電極を形成し、
    前記ゲート電極の上面、前記ゲート電極の側面および前記半導体基板上に前記マスク材料を堆積し、
    前記素子分離領域上の前記マスク材料を除去することによって、前記マスク材料を前記予備パターンにパターニングし、
    前記ゲート電極の側面に前記マスク材料を残存させるように前記マスク材料を異方的にエッチングすることによって、前記マスク材料を前記目標パターンにパターニングし、
    前記マスク材料をマスクとして用いて、前記半導体基板へ不純物を注入し、ソース層およびドレイン層を形成することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記下地材料はゲート電極材料であり、
    半導体基板に素子分離領域および素子形成領域を形成し、
    前記半導体基板の素子形成領域上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極材料を堆積し、
    前記ゲート電極材料上に前記マスク材料を堆積し、
    ゲート電極の前記目標パターンを含み、かつそれよりも広い予備パターンに前記マスク材料をパターニングし、
    前記目標パターンに前記マスク材料をパターニングし、
    前記マスク材料をマスクとして用いて前記ゲート電極材料をエッチングすることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  5. 前記下地材料は半導体基板であり、
    前記半導体基板上に前記マスク材料を堆積し、
    素子形成領域の前記目標パターンを含みかつそれよりも広い前記予備パターンに前記マスク材料をパターニングし、
    前記目標パターンに前記マスク材料をパターニングし、
    前記マスク材料をマスクとして用いて前記半導体基板をエッチングすることによってトレンチを形成し、
    前記トレンチ内に絶縁材料を充填することによって素子分離領域を形成することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
JP2005149741A 2005-05-23 2005-05-23 半導体装置の製造方法 Pending JP2006332123A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005149741A JP2006332123A (ja) 2005-05-23 2005-05-23 半導体装置の製造方法
US11/418,071 US7479433B2 (en) 2005-05-23 2006-05-05 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005149741A JP2006332123A (ja) 2005-05-23 2005-05-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006332123A true JP2006332123A (ja) 2006-12-07

Family

ID=37463973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005149741A Pending JP2006332123A (ja) 2005-05-23 2005-05-23 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7479433B2 (ja)
JP (1) JP2006332123A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140075875A (ko) * 2012-12-10 2014-06-20 삼성전자주식회사 반도체 소자

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63226055A (ja) * 1987-03-16 1988-09-20 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH02139965A (ja) * 1988-11-18 1990-05-29 Seiko Instr Inc 半導体装置の製造方法
JPH09260590A (ja) * 1996-03-19 1997-10-03 Sony Corp 半導体装置及び半導体装置の製造方法
JP2000227652A (ja) * 1999-02-05 2000-08-15 Nec Corp 半導体装置の製造方法
JP2002217170A (ja) * 2001-01-16 2002-08-02 Semiconductor Leading Edge Technologies Inc 微細パターンの形成方法、半導体装置の製造方法および半導体装置
JP2002289594A (ja) * 2001-03-28 2002-10-04 Nec Corp 半導体装置およびその製造方法
JP2002319573A (ja) * 2001-04-20 2002-10-31 Toshiba Corp 半導体装置の製造方法
JP2003318128A (ja) * 2002-04-23 2003-11-07 Fujitsu Ltd 半導体装置の製造方法
JP2004235297A (ja) * 2003-01-29 2004-08-19 Renesas Technology Corp 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313025B1 (en) * 1999-08-30 2001-11-06 Agere Systems Guardian Corp. Process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit
JP3544535B2 (ja) 2000-09-18 2004-07-21 松下電器産業株式会社 半導体装置及びその製造方法
KR100442867B1 (ko) * 2001-12-07 2004-08-02 삼성전자주식회사 반도체 소자의 듀얼 다마신 구조 형성방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63226055A (ja) * 1987-03-16 1988-09-20 Hitachi Ltd 半導体集積回路装置及びその製造方法
JPH02139965A (ja) * 1988-11-18 1990-05-29 Seiko Instr Inc 半導体装置の製造方法
JPH09260590A (ja) * 1996-03-19 1997-10-03 Sony Corp 半導体装置及び半導体装置の製造方法
JP2000227652A (ja) * 1999-02-05 2000-08-15 Nec Corp 半導体装置の製造方法
JP2002217170A (ja) * 2001-01-16 2002-08-02 Semiconductor Leading Edge Technologies Inc 微細パターンの形成方法、半導体装置の製造方法および半導体装置
JP2002289594A (ja) * 2001-03-28 2002-10-04 Nec Corp 半導体装置およびその製造方法
JP2002319573A (ja) * 2001-04-20 2002-10-31 Toshiba Corp 半導体装置の製造方法
JP2003318128A (ja) * 2002-04-23 2003-11-07 Fujitsu Ltd 半導体装置の製造方法
JP2004235297A (ja) * 2003-01-29 2004-08-19 Renesas Technology Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140075875A (ko) * 2012-12-10 2014-06-20 삼성전자주식회사 반도체 소자
KR102036345B1 (ko) 2012-12-10 2019-10-24 삼성전자 주식회사 반도체 소자

Also Published As

Publication number Publication date
US7479433B2 (en) 2009-01-20
US20060270131A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
US11355642B2 (en) Method for manufacturing semiconductor structure
JP5105824B2 (ja) マスク構造物の形成方法及びこれを利用した微細パターン形成方法
US7588985B2 (en) Method for fabricating fin transistor
KR100739658B1 (ko) 반도체 장치의 제조 방법.
US7638384B2 (en) Method of fabricating a semiconductor device
JP2013058688A (ja) 半導体装置の製造方法
JP2007184518A (ja) フィン構造の半導体素子の形成方法
US10319597B2 (en) Semiconductor device with particular fin-shaped structures and fabrication method thereof
US7585727B2 (en) Method for fabricating semiconductor device having bulb-shaped recess gate
EP2933829B1 (en) Method for reducing defects in shallow trench isolation
US10043675B2 (en) Semiconductor device and method for fabricating the same
JP2000031262A (ja) 半導体装置及びシャロ―・トレンチ・アイソレ―ションの形成方法
US6953973B2 (en) Self-aligned trench isolation method and semiconductor device fabricated using the same
US20040241949A1 (en) Method for manufacturing semiconductor device
JP2008305832A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2006332123A (ja) 半導体装置の製造方法
US9466528B2 (en) Method of making a structure
US20100197110A1 (en) Method for manufacturing semiconductor device with seg film active region
US7989279B2 (en) Method of fabricating semiconductor device
US6949795B2 (en) Structure and method of fabricating a transistor having a trench gate
US20230377889A1 (en) Method for manufacturing semiconductor device
US8178418B1 (en) Method for fabricating intra-device isolation structure
JP2008028398A (ja) 半導体素子及びその製造方法
CN107958868B (zh) 隔离结构的制造方法
KR100955920B1 (ko) 반도체소자의 살리사이드 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101210