JP2000031262A - 半導体装置及びシャロ―・トレンチ・アイソレ―ションの形成方法 - Google Patents

半導体装置及びシャロ―・トレンチ・アイソレ―ションの形成方法

Info

Publication number
JP2000031262A
JP2000031262A JP11178811A JP17881199A JP2000031262A JP 2000031262 A JP2000031262 A JP 2000031262A JP 11178811 A JP11178811 A JP 11178811A JP 17881199 A JP17881199 A JP 17881199A JP 2000031262 A JP2000031262 A JP 2000031262A
Authority
JP
Japan
Prior art keywords
forming
trench
pads
region
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11178811A
Other languages
English (en)
Other versions
JP3703069B2 (ja
Inventor
Sun Yuu
ユー・スン
T Hugh Angela
アンジェラ・ティ・ヒュー
Son Ha Yui
ユィ・ソン・ハ
Tatsuya Kajita
達也 鍛治田
S Chang Mark
マーク・エス・チャン
Chan Chi
チィ・チャン
Shan Chen Hon
ホン・シャン・チェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Advanced Micro Devices Inc
Original Assignee
Fujitsu Ltd
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Advanced Micro Devices Inc filed Critical Fujitsu Ltd
Publication of JP2000031262A publication Critical patent/JP2000031262A/ja
Application granted granted Critical
Publication of JP3703069B2 publication Critical patent/JP3703069B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 素子分離用トレンチを形成するのに用いるエ
ッチングプロセスが行われている間に半導体基板の活性
領域を保護している各層の当該トレンチに隣り合ってい
る部分が削り取られるのを防止することを目的とする。 【解決手段】 半導体基板１０上のバリヤ酸化物層１１
上で素子分離用トレンチを形成するために画定された領
域において第１のＵ字状のくぼみを有し、且つ、隣り合
って対向するシリコン窒化物パッド１４に対してシリコ
ン酸化物層１２と共にバッファ領域を提供するポリシリ
コン層１３を形成し、さらに第１のＵ字状のくぼみより
広い第２のＵ字状のくぼみを、酸化物１２及びポリシリ
コン１３からなるスペーサＳを形成するバッファ領域を
構成する傾斜の付いた対向する側壁部を有するように、
形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路等
の半導体装置及び集積回路基板上にフィールド酸化物
（ＦＯＸ）領域を形成するための製造技術に関し、より
詳細には、集積回路基板上にシャロー・トレンチ・アイ
ソレーション（ＳＴＩ）領域を形成するための製造技術
に関する。
【０００２】
【従来の技術】半導体装置を製造するプロセスは、基板
上に形成された電子集積回路の適正な機能を保証するた
めに必要な回路保護を提供する誘電材料からなるアイソ
レーション領域を設けるプロセスを含んでいる。このプ
ロセスは、シリコン表面を局所的に酸化する手法（ＬＯ
ＣＯＳ）を含んでいる。このプロセスは、典型的には、
シリコン酸化物層（バリヤ酸化物層）上にシリコン窒化
物層を０．０５μｍ〜０．１０μｍの範囲の厚さに堆積
することから始まる。シリコン窒化物は、典型的には、
低圧化学気相成長（ＬＰＣＶＤ）法を用いて堆積され
る。次いで、このシリコン窒化物層上に、工業的に知ら
れている適当な市販のフォトレジスト材料からなるフォ
トレジストマスク層が堆積される。次に、素子分離用の
トレンチを形成するためにフォトレジストマスク層がパ
ターニングされる。更にエッチングを行うことで、素子
分離用のトレンチが、シリコン酸化物層及びシリコン窒
化物層とフォトレジストマスク層の一部に隣り合って形
成される。このトレンチを形成するために、典型的に
は、基板の表層部分が僅かに、約０．２５μｍ程度エッ
チング除去される。次に、シリコン酸化物堆積用のソー
スとしてのテトラエチルオルトシリケート（ＴＥＯＳ）
を用いて、アイソレーション領域に厚いシリコン酸化物
のパッドを堆積することにより酸化物層が形成される。
この酸化物パッドはフィールド酸化物（ＦＯＸ）パッド
とも称され、その厚さは１．２μｍ〜１．５μｍの範囲
にある。
【０００３】上記のプロセスは更に、アイソレーション
領域に形成された酸化物パッドをシリコン窒化物層の表
面レベルと実質的に同じ表面レベルの厚さまで研磨する
工程を含んでいる。このようにして酸化物パッドを形成
した後、ウエットエッチングによりシリコン窒化物層及
びシリコン酸化物層が除去され、その部分に、種々の集
積回路素子を形成するのに用いられる活性領域が露出す
る。ウエットエッチングは、典型的には、先ず熱リン酸
を用いてシリコン窒化物層をエッチングし、次いで基板
をフッ酸（ＨＦ）に浸してシリコン酸化物層をエッチン
グすることで、行われる。
【０００４】
【発明が解決しようとする課題】上述したように、従来
技術に係るトレンチ形成方法では、トレンチの形成の際
に、活性領域を保護しているバリヤ酸化物層及びシリコ
ン窒化物層の当該トレンチに隣り合っている部分が削り
取られるという課題があった。これに鑑み、半導体基板
の活性領域を覆っているバリヤ酸化物層及びシリコン窒
化物層において素子分離用トレンチに隣り合っている部
分を削り取ることなく当該トレンチを形成する方法が求
められている。
【０００５】従って、本発明の目的は、素子分離用トレ
ンチを形成するのに用いるエッチングプロセスが行われ
ている間に半導体基板の活性領域を保護している各層の
当該トレンチに隣り合っている部分が削り取られるのを
防止することができるシャロー・トレンチ・アイソレー
ションの形成方法及び半導体装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】上述した従来技術の課題
を解決するため、本発明の一形態によれば、シャロー・
トレンチ・アイソレーションを形成する方法であって、
第１のシリコン酸化物層としてのバリヤ酸化物層を有す
るように形成された半導体基板を準備する工程と、前記
バリヤ酸化物層の上に互いに間隔をおいて複数のシリコ
ン窒化物パッドを形成する工程と、前記複数のシリコン
窒化物パッドの表面と各シリコン窒化物パッド間の領域
における前記バリヤ酸化物層の上に第２のシリコン酸化
物層を形成する工程であって、前記各シリコン窒化物パ
ッド間の領域が素子分離用のシャロー・トレンチを形成
するための領域を画定している、前記第２のシリコン酸
化物層を形成する工程と、前記第２のシリコン酸化物層
の上にポリシリコン層を形成する工程であって、前記ポ
リシリコン層が、前記素子分離用のシャロー・トレンチ
を形成するために画定された領域において第１のＵ字状
のくぼみを有し、隣り合って対向するシリコン窒化物パ
ッドに対して前記第２のシリコン酸化物層と共にバッフ
ァ領域を提供している、前記ポリシリコン層を形成する
工程と、エッチング処理により、前記素子分離用のシャ
ロー・トレンチを形成するために画定された領域におい
てより広い第２のＵ字状のくぼみを形成する工程であっ
て、前記第２のＵ字状のくぼみが傾斜の付いた対向する
側壁部を有し、該側壁部が酸化物及びポリシリコンから
なるスペーサを形成するバッファ領域を構成している、
前記第２のＵ字状のくぼみを形成する工程と、前記第２
のＵ字状のくぼみの側壁部を構成するポリシリコンの部
分をエッチングし、前記バリヤ酸化物層を通して前記半
導体基板内に所定の深さエッチングを行うことにより、
前記半導体基板内に素子分離用のＶ字状のトレンチを形
成する工程とを含むことを特徴とするシャロー・トレン
チ・アイソレーションの形成方法が提供される。
【０００７】本発明に係る形成方法によれば、素子分離
用のトレンチを形成するために画定された領域において
第１のＵ字状のくぼみを有するように形成されたポリシ
リコン層は、第２のシリコン酸化物層と共に、隣り合っ
て対向するシリコン窒化物パッドに対してバッファ領域
を提供しているので、かかるバッファ領域の介在によ
り、トレンチの形成に際してエッチングが行われている
間、半導体基板の活性領域を保護しているバリヤ酸化物
層及びシリコン窒化物パッドの当該トレンチに隣り合っ
ている部分が削り取られるのを防止することができる。
【０００８】また、第１のＵ字状のくぼみより広い第２
のＵ字状のくぼみを形成する際に、傾斜の付いた対向す
る側壁部を有するように第２のＵ字状のくぼみを形成し
ているので、該側壁部をスペーサとして利用することが
できる。従って、このスペーサの介在により、シリコン
窒化物パッドを削り取ることなく、Ｖ字状のトレンチを
半導体基板内に所定の深さで形成することが可能とな
る。
【０００９】本発明の他の形態によれば、半導体基板
と、該半導体基板の上に互いに間隔をおいて形成された
第１の誘電材料からなる少なくとも１対のパッドであっ
て、各パッド間の領域が素子分離用トレンチを形成する
ための半導体領域を画定している、前記少なくとも１対
のパッドと、前記各パッドに隣接して形成された第２の
誘電材料からなる傾斜付きスペーサと、前記各パッドに
それぞれ隣接する各傾斜付きスペーサ間の領域において
前記半導体基板内に形成された素子分離用のＶ字状のト
レンチであって、前記各傾斜付きスペーサの厚さに応じ
て変化する距離だけ前記各パッドから離隔された上端部
分と、前記半導体基板内に所定距離だけ延びている底端
部分とを有するＶ字状のトレンチ構造を備えた前記Ｖ字
状のトレンチとを具備することを特徴とする半導体装置
が提供される。
【００１０】本発明の他の特徴は、以下に記述する発明
の実施の形態に開示され、またその記載から明らかとな
るであろう。
【００１１】
【発明の実施の形態】本発明をより十分に理解するため
に、以下、その一実施形態について添付図面を参照しな
がら説明する。なお、各図を通して、同じ構成要素には
同じ参照符号が付されている。図１〜図５は、本発明に
係るシャロー・トレンチ・アイソレーション構造を形成
する際に用いる一実施形態としてのトレンチ・アイソレ
ーション形成工程を示すものである。
【００１２】図１に示されるように、半導体基板（本実
施形態ではシリコン基板）１０は、第１のシリコン酸化
物層としてのバリヤ酸化物層１１が当該基板１０を覆う
ように形成された状態に加工されている。また、バリヤ
酸化物層１１の上に部分的に複数のシリコン窒化物パッ
ド１４が互いに間隔をおいて形成されている。これらシ
リコン窒化物パッド１４を形成した後、第２のシリコン
酸化物層として例えば熱酸化物層１２が、シリコン窒化
物パッド１４の側壁部分を含めてその表面に、且つ各シ
リコン窒化物パッド１４間の領域においてバリヤ酸化物
層１１の上に部分的に成長される。ここに、各シリコン
窒化物パッド１４間の領域は、素子分離用のシャロー・
トレンチを形成するための領域を画定する。熱酸化物層
１２を形成した後、ポリシリコン層１３が熱酸化物層１
２の上に形成される。このポリシリコン層１３は、上記
素子分離用のシャロー・トレンチを形成するために画定
された領域において第１のＵ字状のくぼみを有するよう
に形成される。ポリシリコン層１３と熱酸化物層１２
は、この後のエッチング処理の期間中、素子分離用のト
レンチを成形し且つシリコン窒化物パッド１４の隅部を
保護するためのバッファ領域を提供する。
【００１３】図２は第１のエッチング工程を示してお
り、ここでは、第１のＵ字状のくぼみを成形すること
で、より広い第２のＵ字状のくぼみが形成される。この
第２のＵ字状のくぼみはスペーサＳが形成されるように
形成されており、このスペーサＳは、酸化物（１２）と
ポリシリコン（１３）からなるバッファ領域を構成し、
変化する幅Ｗｓを有している。
【００１４】図３に最良に見られるように、上記スペー
サＳの存在により半導体基板１０内に素子分離用のＶ字
状のトレンチＴを形成するのが容易になる。第２のエッ
チング処理によって素子分離用のトレンチＴが形成され
ている間、そのエッチング処理によりスペーサＳの幅Ｗ
ｓは小さくなる。トレンチＴを形成している間、基本的
には、スペーサＳのうちポリシリコン（１３）の部分が
全てエッチング除去され、酸化物（１２）の部分のみが
スペーサＳｘとして残存する。素子分離用のＶ字状のト
レンチ構造は、例えば０．２μｍの幅Ｗｔをもつ開口部
を形成している上端部分と、０．２μｍより小さい幅Ｗ
ｂをもつ底端部分を有している。また、Ｖ字状のトレン
チＴは、５００Å〜２０００Åの範囲内で所定の深さｄ
ｔをもって半導体基板１０内に形成される。
【００１５】トレンチＴを形成した後、図４に示される
ように、素子分離用の材料（領域１５）がトレンチＴの
対向するシリコン側壁部から成長される。素子分離用の
材料は、例えば熱酸化物（ＨＴＯ）形成プロセスを用い
て成長される。この場合、そのプロセスの間、トレンチ
Ｔの上の方の部分における酸化物層１１，１２の膜厚は
厚くなる。トレンチＴが微小寸法で形成されていること
により、当該トレンチ内を充填するよう成長されるべき
酸化物のピンチ効果を容易に引き出すことができる。こ
のように図４は、Ｖ字状のトレンチＴの実質部分内を充
填する酸化物の領域１５を示している。また、図４に示
されるように、スペーサＳｘに隣り合っているＶ字状の
トレンチＴの上の方の部分は、この段階では未だ酸化物
の無い状態となっている。
【００１６】図５は、トレンチＴを完全に充填するため
に酸化物の領域１５上に堆積された追加的な酸化物の領
域１６を示している。この追加的な酸化物の領域１６
は、工業的に知られている化学気相成長（ＣＶＤ）法に
よって堆積される。この後、出来上がった構造の表面の
凹凸を化学機械研磨（ＣＭＰ）法によって研磨し、平坦
化を行う。
【００１７】以上説明したように、本実施形態に係るト
レンチ・アイソレーションの形成方法によれば、Ｖ字状
のトレンチＴを形成するために画定された領域において
第１のＵ字状のくぼみを有するように形成されたポリシ
リコン層１３は、熱酸化物層１２と共に、隣り合って対
向するシリコン窒化物パッド１４に対してバッファ領域
を提供しているので、かかるバッファ領域の介在によ
り、トレンチの形成に際してエッチングが行われている
間、半導体基板１０の活性領域を保護しているバリヤ酸
化物層１１及びシリコン窒化物パッド１４の当該トレン
チに隣り合っている部分が削り取られるのを防止するこ
とができる。
【００１８】また、第１のＵ字状のくぼみより広い第２
のＵ字状のくぼみを形成する際に、傾斜の付いた対向す
る側壁部を有するように第２のＵ字状のくぼみを形成し
ており、該側壁部をスペーサＳとして利用することがで
きるので、このスペーサの介在により、シリコン窒化物
パッド１４を削り取ることなく、Ｖ字状のトレンチＴを
半導体基板１０内に所定の深さで形成することができ
る。
【００１９】上述したように、本発明は好適な一実施形
態について特定的に図示し記述しているが、特許請求の
範囲に記載されているような本発明の要旨から逸脱する
ことなく形状や半導体材料或いはその導電型（Ｎ型又は
Ｐ型）において種々の変更もしくは変形が可能であるこ
とは、当業者にとって明らかであろう。なお、ここに例
示的に開示した発明は、ここに特定的に開示されていな
い何らかの要素が無くても実施し得ることはもちろんで
ある。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る素子分離用のシャロ
ー・トレンチを形成するために画定された領域における
第１のＵ字状のくぼみを示す断面図である。
【図２】傾斜の付いた対向する側壁部を有し、該側壁部
が、シリコン窒化物パッドが削り取られるのを防止する
ための、酸化物及びポリシリコンからなるスペーサを形
成している第２のＵ字状のくぼみを示す断面図である。
【図３】本発明の方法に従って半導体基板内に形成され
た素子分離用のＶ字状のトレンチを示す断面図である。
【図４】図３に示されるように形成されたＶ字状のトレ
ンチと共に、該トレンチの実質部分内に成長された素子
分離用のシリコン酸化物の領域を示す断面図である。
【図５】図４に示されるように形成されたＶ字状のトレ
ンチと共に、該トレンチの上の方の部分に堆積された追
加的なシリコン酸化物の領域を示す断面図である。
【符号の説明】
１０…半導体基板（シリコン基板） １１…バリヤ酸化物層（第１のシリコン酸化物層） １２…熱酸化物層（第２のシリコン酸化物層） １３…ポリシリコン層 １４…シリコン窒化物パッド １５，１６…素子分離用の材料の領域（第１，第２のシ
リコン酸化物の領域） Ｓ，Ｓｘ…スペーサ Ｔ…Ｖ字状のトレンチ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 000005223 富士通株式会社 神奈川県川崎市中原区上小田中４丁目１番 １号 (72)発明者 ユー・スン アメリカ合衆国、95070 カリフォルニア 州、サラトガ、グラスゴー・ドライブ 20395 (72)発明者 アンジェラ・ティ・ヒュー アメリカ合衆国、94539 カリフォルニア 州、フレモント、ピルグリム・ループ 362 (72)発明者 ユィ・ソン・ハ アメリカ合衆国、95129 カリフォルニア 州、サン・ホセ、ヘックマン・ウェイ 1381 (72)発明者 鍛治田 達也 福島県会津若松市白虎町34 アクール ソ メヤ405 (72)発明者 マーク・エス・チャン アメリカ合衆国、94024 カリフォルニア 州、ロス・アルトス、ファーンダン・アベ ニュー 1881 (72)発明者 チィ・チャン アメリカ合衆国、94062 カリフォルニア 州、レッドウッド・シティ、レイクビュ ウ・ウェイ 342 (72)発明者 ホン・シャン・チェン アメリカ合衆国、95129 カリフォルニア 州、サン・ホセ、ウエストムーア・ウェイ 6829

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 該半導体基板の上に互いに間隔をおいて形成された第１
    の誘電材料からなる少なくとも１対のパッドであって、
    各パッド間の領域が素子分離用トレンチを形成するため
    の半導体領域を画定している、前記少なくとも１対のパ
    ッドと、 前記各パッドに隣接して形成された第２の誘電材料から
    なる傾斜付きスペーサと、 前記各パッドにそれぞれ隣接する各傾斜付きスペーサ間
    の領域において前記半導体基板内に形成された素子分離
    用のＶ字状のトレンチであって、前記各傾斜付きスペー
    サの厚さに応じて変化する距離だけ前記各パッドから離
    隔された上端部分と、前記半導体基板内に所定距離だけ
    延びている底端部分とを有するＶ字状のトレンチ構造を
    備えた前記Ｖ字状のトレンチとを具備することを特徴と
    する半導体装置。
  2. 【請求項２】 前記第１の誘電材料からなる少なくとも
    １対のパッドはシリコン窒化物から形成され、前記第２
    の誘電材料からなる傾斜付きスペーサは熱酸化物形成プ
    ロセスによって成長されたシリコン酸化物から形成され
    ていることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記上端部分は大きさが０．２μｍの開
    口部を有し、前記底端部分の大きさは実質上０．２μｍ
    より小さいことを特徴とする請求項１に記載の半導体装
    置。
  4. 【請求項４】 前記半導体基板はシリコンからなってお
    り、前記Ｖ字状のトレンチの実質部分内に熱酸化物形成
    プロセスによって成長された第１のシリコン酸化物の領
    域を更に具備することを特徴とする請求項３に記載の半
    導体装置。
  5. 【請求項５】 前記Ｖ字状のトレンチの前記上端部分に
    堆積された第２のシリコン酸化物の領域を更に具備する
    ことを特徴とする請求項４に記載の半導体装置。
  6. 【請求項６】 半導体基板と、 該半導体基板の上に互いに間隔をおいて形成されたシリ
    コン窒化物からなる少なくとも１対のパッドであって、
    各パッド間の領域が素子分離用トレンチを形成するため
    の半導体領域を画定している、前記少なくとも１対のパ
    ッドと、 前記各パッドに隣接して形成されたシリコン酸化物から
    なる傾斜付きスペーサと、 前記各パッドにそれぞれ隣接する各傾斜付きスペーサ間
    の領域において前記半導体基板内に形成された素子分離
    用のＶ字状のトレンチであって、前記各傾斜付きスペー
    サの厚さに応じて変化する距離だけ前記各パッドから離
    隔された上端部分と、前記半導体基板内に所定距離だけ
    延びている底端部分とを有するＶ字状のトレンチ構造を
    備えた前記Ｖ字状のトレンチと、 該Ｖ字状のトレンチの実質部分内に成長された第１のシ
    リコン酸化物の領域とを具備することを特徴とする半導
    体装置。
  7. 【請求項７】 前記上端部分は大きさが０．２μｍの開
    口部を有し、前記底端部分の大きさは実質上０．２μｍ
    より小さくされており、前記第１のシリコン酸化物領域
    は、前記Ｖ字状のトレンチの対向する側壁部から成長さ
    れて当該トレンチ内を充填していることを特徴とする請
    求項６に記載の半導体装置。
  8. 【請求項８】 前記Ｖ字状のトレンチの前記上端部分に
    ＣＶＤ法によって堆積された第２のシリコン酸化物の領
    域を更に具備することを特徴とする請求項６に記載の半
    導体装置。
  9. 【請求項９】 シャロー・トレンチ・アイソレーション
    を形成する方法であって、 （ａ）第１のシリコン酸化物層としてのバリヤ酸化物層
    を有するように形成された半導体基板を準備する工程
    と、 （ｂ）前記バリヤ酸化物層の上に互いに間隔をおいて複
    数のシリコン窒化物パッドを形成する工程と、 （ｃ）前記複数のシリコン窒化物パッドの表面と各シリ
    コン窒化物パッド間の領域における前記バリヤ酸化物層
    の上に第２のシリコン酸化物層を形成する工程であっ
    て、前記各シリコン窒化物パッド間の領域が素子分離用
    のシャロー・トレンチを形成するための領域を画定して
    いる、前記第２のシリコン酸化物層を形成する工程と、 （ｄ）前記第２のシリコン酸化物層の上にポリシリコン
    層を形成する工程であって、前記ポリシリコン層が、前
    記素子分離用のシャロー・トレンチを形成するために画
    定された領域において第１のＵ字状のくぼみを有し、隣
    り合って対向するシリコン窒化物パッドに対して前記第
    ２のシリコン酸化物層と共にバッファ領域を提供してい
    る、前記ポリシリコン層を形成する工程と、 （ｅ）エッチング処理により、前記素子分離用のシャロ
    ー・トレンチを形成するために画定された領域において
    より広い第２のＵ字状のくぼみを形成する工程であっ
    て、前記第２のＵ字状のくぼみが傾斜の付いた対向する
    側壁部を有し、該側壁部が酸化物及びポリシリコンから
    なるスペーサを形成するバッファ領域を構成している、
    前記第２のＵ字状のくぼみを形成する工程と、 （ｆ）前記第２のＵ字状のくぼみの側壁部を構成するポ
    リシリコンの部分をエッチングし、前記バリヤ酸化物層
    を通して前記半導体基板内に所定の深さエッチングを行
    うことにより、前記半導体基板内に素子分離用のＶ字状
    のトレンチを形成する工程とを含むことを特徴とするシ
    ャロー・トレンチ・アイソレーションの形成方法。
  10. 【請求項１０】 前記（ｆ）の工程は、前記隣り合って
    対向するシリコン窒化物パッドに対し変化する厚さをも
    つ対向するスペーサを形成する工程を含み、前記スペー
    サが前記素子分離用のＶ字状のトレンチの上端の側壁部
    分を構成していることを特徴とする請求項９に記載のシ
    ャロー・トレンチ・アイソレーションの形成方法。
  11. 【請求項１１】 前記Ｖ字状のトレンチの実質部分内に
    素子分離用のシリコン酸化物を成長させる工程を更に含
    むことを特徴とする請求項９に記載のシャロー・トレン
    チ・アイソレーションの形成方法。
  12. 【請求項１２】 ＣＶＤ法により、前記Ｖ字状のトレン
    チの上端部分にシリコン酸化物を堆積させる工程を更に
    含むことを特徴とする請求項１１に記載のシャロー・ト
    レンチ・アイソレーションの形成方法。
  13. 【請求項１３】 シャロー・トレンチ・アイソレーショ
    ンを形成する方法であって、 （ａ）第１のシリコン酸化物層としてのバリヤ酸化物層
    を有するように形成された半導体基板を準備する工程
    と、 （ｂ）前記バリヤ酸化物層の上に互いに間隔をおいて複
    数のシリコン窒化物パッドを形成する工程と、 （ｃ）前記複数のシリコン窒化物パッドの表面と各シリ
    コン窒化物パッド間の領域における前記バリヤ酸化物層
    の上に第２のシリコン酸化物層を形成する工程であっ
    て、前記各シリコン窒化物パッド間の領域が素子分離用
    のシャロー・トレンチを形成するための領域を画定して
    いる、前記第２のシリコン酸化物層を形成する工程と、 （ｄ）前記第２のシリコン酸化物層の上にポリシリコン
    層を形成する工程であって、前記ポリシリコン層が、前
    記素子分離用のシャロー・トレンチを形成するために画
    定された領域において第１のＵ字状のくぼみを有し、隣
    り合って対向するシリコン窒化物パッドに対して前記第
    ２のシリコン酸化物層と共にバッファ領域を提供してい
    る、前記ポリシリコン層を形成する工程と、 （ｅ）エッチング処理により、前記素子分離用のシャロ
    ー・トレンチを形成するために画定された領域において
    より広い第２のＵ字状のくぼみを形成する工程であっ
    て、前記第２のＵ字状のくぼみが傾斜の付いた対向する
    側壁部を有し、該側壁部が酸化物及びポリシリコンから
    なるスペーサを形成するバッファ領域を構成している、
    前記第２のＵ字状のくぼみを形成する工程と、 （ｆ）前記第２のＵ字状のくぼみの側壁部を構成するポ
    リシリコンの部分をエッチングし、前記バリヤ酸化物層
    を通して前記半導体基板内に所定の深さエッチングを行
    うことにより、前記半導体基板内に素子分離用のＶ字状
    のトレンチを形成する工程と、 （ｇ）前記Ｖ字状のトレンチの実質部分内に素子分離用
    のシリコン酸化物を成長させる工程とを含むことを特徴
    とするシャロー・トレンチ・アイソレーションの形成方
    法。
  14. 【請求項１４】 ＣＶＤ法により、前記Ｖ字状のトレン
    チの上端部分にシリコン酸化物を堆積させる工程を更に
    含むことを特徴とする請求項１３に記載のシャロー・ト
    レンチ・アイソレーションの形成方法。
JP17881199A 1998-05-20 1999-05-20 シャロー・トレンチ・アイソレーションの形成方法 Expired - Fee Related JP3703069B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/082,607 1998-05-20
US09/082,607 US6232646B1 (en) 1998-05-20 1998-05-20 Shallow trench isolation filled with thermal oxide

Publications (2)

Publication Number Publication Date
JP2000031262A true JP2000031262A (ja) 2000-01-28
JP3703069B2 JP3703069B2 (ja) 2005-10-05

Family

ID=22172223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17881199A Expired - Fee Related JP3703069B2 (ja) 1998-05-20 1999-05-20 シャロー・トレンチ・アイソレーションの形成方法

Country Status (4)

Country Link
US (1) US6232646B1 (ja)
JP (1) JP3703069B2 (ja)
KR (1) KR100675962B1 (ja)
TW (1) TW520548B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009512219A (ja) * 2005-10-14 2009-03-19 サンディスク コーポレイション 狭小ギャップ絶縁領域用の自己整合溝の充填

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323104B1 (en) * 2000-03-01 2001-11-27 Micron Technology, Inc. Method of forming an integrated circuitry isolation trench, method of forming integrated circuitry, and integrated circuitry
KR100421046B1 (ko) * 2001-07-13 2004-03-04 삼성전자주식회사 반도체 장치 및 그 제조방법
KR100458767B1 (ko) * 2002-07-04 2004-12-03 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
US6727150B2 (en) 2002-07-26 2004-04-27 Micron Technology, Inc. Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers
US7381615B2 (en) * 2004-11-23 2008-06-03 Sandisk Corporation Methods for self-aligned trench filling with grown dielectric for high coupling ratio in semiconductor devices
US20060240660A1 (en) * 2005-04-20 2006-10-26 Jin-Sheng Yang Semiconductor stucture and method of manufacturing the same
US20080157169A1 (en) * 2006-12-28 2008-07-03 Yuan Jack H Shield plates for reduced field coupling in nonvolatile memory
US20080160680A1 (en) * 2006-12-28 2008-07-03 Yuan Jack H Methods of fabricating shield plates for reduced field coupling in nonvolatile memory
CN102117762B (zh) * 2010-01-05 2012-11-07 上海华虹Nec电子有限公司 浅沟隔离槽
CN110416089B (zh) * 2019-07-31 2023-02-03 上海华虹宏力半导体制造有限公司 一种ldmos的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5433794A (en) * 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
JPH07122627A (ja) * 1993-10-22 1995-05-12 Sony Corp 半導体装置の製造方法
US5643822A (en) * 1995-01-10 1997-07-01 International Business Machines Corporation Method for forming trench-isolated FET devices
JPH08316224A (ja) * 1995-05-18 1996-11-29 Sony Corp 素子分離法及び半導体装置の製造方法
US5679599A (en) * 1995-06-22 1997-10-21 Advanced Micro Devices, Inc. Isolation using self-aligned trench formation and conventional LOCOS
US5643823A (en) * 1995-09-21 1997-07-01 Siemens Aktiengesellschaft Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures
US6064104A (en) * 1996-01-31 2000-05-16 Advanced Micro Devices, Inc. Trench isolation structures with oxidized silicon regions and method for making the same
KR980012278A (ko) * 1996-07-12 1998-04-30 원본미기재 반도체 소자분리공정
US5910018A (en) * 1997-02-24 1999-06-08 Winbond Electronics Corporation Trench edge rounding method and structure for trench isolation
US5895253A (en) * 1997-08-22 1999-04-20 Micron Technology, Inc. Trench isolation for CMOS devices
US5945724A (en) * 1998-04-09 1999-08-31 Micron Technology, Inc. Trench isolation region for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009512219A (ja) * 2005-10-14 2009-03-19 サンディスク コーポレイション 狭小ギャップ絶縁領域用の自己整合溝の充填

Also Published As

Publication number Publication date
JP3703069B2 (ja) 2005-10-05
KR19990088449A (ko) 1999-12-27
KR100675962B1 (ko) 2007-02-01
TW520548B (en) 2003-02-11
US6232646B1 (en) 2001-05-15

Similar Documents

Publication Publication Date Title
JPH03155151A (ja) 半導体構造の製法
US5880006A (en) Method for fabrication of a semiconductor device
JP2000012676A (ja) 半導体装置のトレンチ素子分離方法
US7951686B2 (en) Method of manufacturing semiconductor device having device characteristics improved by straining surface of active region
US6020622A (en) Trench isolation for semiconductor device with lateral projections above substrate
US20050247994A1 (en) Shallow trench isolation structure and method
US8647949B2 (en) Structure and method of fabricating a transistor having a trench gate
JP2000031262A (ja) 半導体装置及びシャロ―・トレンチ・アイソレ―ションの形成方法
KR19990006860A (ko) 반도체 장치의 제조방법
KR100234416B1 (ko) 반도체장치의 소자분리방법
CN108091611B (zh) 半导体装置及其制造方法
US20040245596A1 (en) Semiconductor device having trench isolation
US7595252B2 (en) Method of manufacturing a semiconductor memory device
US6180492B1 (en) Method of forming a liner for shallow trench isolation
US7015114B2 (en) Trench in semiconductor device and formation method thereof
US6444539B1 (en) Method for producing a shallow trench isolation filled with thermal oxide
JPH05849B2 (ja)
KR100620707B1 (ko) 반도체 소자의 ｓｔｉ 형성 방법
KR19990066454A (ko) 반도체 장치의 트렌치 격리 형성 방법
JP5288814B2 (ja) 半導体装置の製造方法
KR100478488B1 (ko) 반도체 소자 및 그 제조 방법
JPH11260911A (ja) 半導体デバイスの素子隔離層形成方法
KR100291417B1 (ko) 반도체 소자의 아이솔레이션 제조방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR20040056961A (ko) 얕은 트렌치 아이솔레이션 코너의 모우트 개선방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010327

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040625

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041027

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041104

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20041201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050112

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050714

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100729

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130729

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130729

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130729

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees