JP5288814B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5288814B2 JP5288814B2 JP2008016207A JP2008016207A JP5288814B2 JP 5288814 B2 JP5288814 B2 JP 5288814B2 JP 2008016207 A JP2008016207 A JP 2008016207A JP 2008016207 A JP2008016207 A JP 2008016207A JP 5288814 B2 JP5288814 B2 JP 5288814B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- sti
- film
- etching
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000005530 etching Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 31
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 19
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 15
- 239000010410 layer Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 3
- 229910017855 NH 4 F Inorganic materials 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Description
本発明は、例えば素子分離にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）を用いた半導体装置の製造方法に関する。
近年、電子機器などの小型化、高機能化の要求に伴い、微細化、高性能化などデバイス性能の向上を図るための素子分離技術としてＳＴＩが用いられている。
一般に、ＳＴＩは、以下のようにして形成される。先ず、半導体基板にＳｉＮ膜などのマスク材を用いて、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法などにより、浅いトレンチを形成する。このトレンチ内にＨＤＰ−ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などにより絶縁物を埋め込んだ後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などにより平坦化する。そして、熱リン酸（Ｈ３ＰＯ４）溶液などを用いてマスク材を選択的に除去することにより、ＳＴＩが形成される。このとき、形成されるＳＴＩ表面と半導体基板表面には、マスク材分の段差が形成されている。
その後、ＳＴＩ上を含む半導体基板上に、ポリシリコンなどのゲート電極材料や、ＴＥＯＳ膜（Ｔｅｔｒａ ＥｔｈＯｘｙ Ｓｉｌａｎｅ）、ＢＳＧ膜（ボロンドープ酸化膜）、ＳｉＮ膜などのゲート側壁材料などが堆積され、パターニングされてゲート電極が形成される。このとき、段差部分のＳＴＩ側面に、これらの材料がエッチング残渣として残り、発塵などにより歩留低下を引き起こすという問題が生じている。
そこで、ゲート電極およびゲート側壁加工時のエッチング残渣を抑えるために、突出したＳＴＩの側面（段差）を、順テーパ形状に加工するという手法が用いられている（例えば特許文献１など参照）。しかしながら、マスク材を除去した後にＳＴＩを加工することにより、半導体基板へのダメージが生じ、結晶欠陥によるゲートリークの問題が発生する。
また、単にＳＴＩ側面の面取り加工を行っただけでは、残渣物除去に十分な効果が得られない。十分な残渣物除去の効果を得るためには、ＳＴＩ側面のテーパ角を９０°が以上となるように制御する必要がある。また、テーパ形状になっても側面にくびれが発生すると、残渣物が除去できず発塵の原因となる。
特開２０００−２１９６７号公報（[請求項1]、[００１９]など）
本発明は、ＳＴＩ側面の形状を制御し、エッチング残渣を抑えることにより、歩留の低下を抑制することが可能な半導体装置の製造方法を提供することを目的とするものである。
本発明の一態様によれば、半導体基板上にパターニングされた第１の絶縁膜をマスクとして、前記半導体基板にトレンチを形成し、前記トレンチ内に第２の絶縁膜を埋め込み、平坦化し、前記第１の絶縁膜をエッチングすることにより前記第１の絶縁膜の上部を選択的に除去し、前記半導体基板上に残される前記第１の絶縁膜の下部の上面から前記第２の絶縁膜の側面の一部を露出させ、前記第１の絶縁膜の下部の上面から露出する前記第２の絶縁膜の側面を含む前記第２の絶縁膜の一部を等方的に除去し、前記第１の絶縁膜の下部を選択的に除去したのちに、前記第２の絶縁膜の上面が前記半導体基板表面から所定の高さとなり、少なくとも前記半導体基板表面から突出する前記第２の絶縁膜の側面の全面に最小テーパ角が９０°以上のテーパが形成されるように、残された前記第２の絶縁膜の一部を、さらに等方的に除去することを特徴とする半導体装置の製造方法が提供される。
本発明の一実施態様によれば、ＳＴＩ側面の形状を制御し、エッチング残渣を抑えることにより、歩留の低下を抑制することが可能となる。
以下本発明の実施形態について、図を参照して説明する。
図１に、本実施形態の半導体装置の製造方法により形成されるＭＯＳＦＥＴセルの断面図を示す。図に示すように、例えば半導体基板として、バルクＳｉ基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などの基板ｗを用い、基板ｗは、ＳＴＩ１１により素子分離されている。
ＳＴＩ１１は、例えば熱酸化膜１１ａ／ＴＥＯＳ膜１１ｂから構成されている。ＴＥＯＳ膜１１ｂの上層部は、基板ｗより突出しており、この側面にはテーパ１１ｃが形成されている。このテーパ１１ｃは、図２に示すように、ＳＴＩ１１の断面において、ＳＴＩ１１の側面の任意の点における接線と、基板ｗ表面との角度をテーパ角θとしたとき、このテーパ角θが９０°以上となるように、すなわち、最小テーパ角が９０°以上となるように形状加工されている。
ＳＴＩ１１により素子分離された領域には、ウェル中にチャネル領域を挟むように形成されるソース・ドレイン領域およびＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を有するアクティブエリア１２が形成されている。アクティブエリア１２上には、ゲート絶縁膜１３ａを介して形成されたポリシリコン層１３ｂおよび表面に形成されたシリサイド層（図示せず）からなるゲート電極１３が形成されている。ゲート電極１３には、例えばＴＥＯＳ膜１４ａ／ＳｉＮ膜１４ｂからなるゲート側壁が形成されている。
これらの上層には、層間膜１５が形成され、これを貫通するように形成されるコンタクト１６により、上層配線１７、電極（図示せず）などに接続され、ＭＯＳＦＥＴが構成されている。
このような半導体装置は、以下のようにして形成される。
先ず、図３（ａ）にＳＴＩ形成領域の部分断面図を示すように、基板ｗ上に、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ＳｉＮ膜２１を例えば１５０ｎｍ形成する。ＳｉＮ膜２１上にレジスト膜を塗布し、リソグラフィ法によりレジストパターンを形成する。そして、レジストパターンをマスクとして、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によりＳｉＮ膜２１をエッチングする。さらに、基板ｗを例えば３００ｎｍエッチングし、レジストパターンを剥離して、ＳＴＩトレンチ２２を形成する。このとき、ＳＴＩトレンチ２２は、ＲＩＥの加工性に起因する若干の傾斜すなわち９０°未満のテーパを有している。
次いで、図３（ｂ）に示すように、ＳＴＩトレンチ２２内に熱酸化膜１１ａを形成し、ＴＥＯＳ膜２３を全面に堆積させ、ＳＴＩトレンチ２２を埋め込む。そして、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、ＳｉＮ膜２１をストッパーとして、平坦化を行う。このとき、ＳｉＮ膜２１とＴＥＯＳ膜２３の界面も９０°未満のテーパを有している。
次いで、図３（ｃ）に示すように、ＳｉＮ膜２１の上部を、熱リン酸溶液により選択的にエッチング（ハーフエッチング）する。ＳＴＩの高さを例えば３０ｎｍに制御するためには、３０ｎｍ以上を除去し（ＳｉＮ膜２１’が残存）、ＴＥＯＳ膜２３の側面の一部を露出させる。このとき、エッチング時間を制御することで、ハーフエッチング量を制御することができる。
さらに、図３（ｄ）に示すように、ＴＥＯＳ膜２３をフッ酸（ＨＦ）とフッ化アンモニウム（ＮＨ４Ｆ）を混合したバッファードフッ酸（ＢＦＨ）溶液により、例えば３０ｎｍ程度等方的にウェットエッチングする（ＴＥＯＳ膜２３’）。そして、残ったＳｉＮ膜２１の下部２１’を、熱リン酸溶液により選択的にエッチングして全剥離する。
その後、図３（ｅ）に示すように、フッ酸（ＨＦ）とフッ化アンモニウム（ＮＨ４Ｆ）を混合したバッファードフッ酸（ＢＦＨ）溶液により、例えば１５ｎｍ程度等方的にウェットエッチングする。このようにウェットエッチングすることにより、ＴＥＯＳ膜２３”の上面を基板ｗの表面から例えば３０ｎｍの高さとするとともに、側面のテーパ角θが９０°以上となるように形状加工されたＳＴＩ１１が形成される。
このとき、図４に示すように、形状加工によりＳＴＩの肩の部分１１ｄは面取りされて、形状加工しない場合（点線Ａ）と比較して、平均的にはなだらかになっていても（点線Ｂ）、テーパ角９０°未満の部分（くびれ１１ｅ）がある場合、その部分がＲＩＥ時に影となり、ゲート電極およびゲート側壁加工時のエッチング残渣が残ってしまう。しかしながら、ＳｉＮ膜２１のハーフエッチング量を適宜調整することで、テーパ角が９０°以上となるように制御される。
その後、基板ｗ中に不純物注入を行い、基板ｗの表面側にＰ型あるいはＮ型のウェル・チャネル領域となる不純物拡散領域を形成する。そして、基板ｗ表面を前処理した後、基板ｗ上にゲート絶縁膜１３ａとなる絶縁膜を、例えば１．３ｎｍ形成する。さらに、ＬＰＣＶＤ法により、ゲート電極１３を構成するポリシリコン層１３ｂとなるポリシリコン膜を例えば１５０ｎｍ形成する。そして、ポリシリコン膜上にレジスト膜を塗布し、リソグラフィ法によりレジストパターンを形成する。さらに、レジストパターンをマスクとして、ＲＩＥ法によりポリシリコン膜をエッチングし、レジストパターンを剥離して、ゲート電極１３を構成するポリシリコン層１３ｂを形成する。そして、露出した絶縁膜を、ウェットエッチングにより全剥離してゲート電極１３を形成する。
次いで、ウェル中に、不純物注入を行い、浅い不純物拡散領域を形成する。そして、ＬＰＣＶＤ法により、全面にＴＥＯＳ膜を例えば２０ｎｍ形成した後、ＬＰＣＶＤ法により、全面にＳｉＮ膜を例えば２０ｎｍ形成する。そして、ＲＩＥ法によりポリシリコン層１３ｂが露出するまでエッチバックすることにより、ゲート電極１３にＴＥＯＳ膜１４ａ／ＳｉＮ膜１４ｂからなるゲート側壁を形成する。そして、さらにウェル中に不純物注入を行い、ソース・ドレイン領域、ＬＤＤ領域を有するアクティブエリア１２が形成される。次いで、ソース・ドレイン領域およびポリシリコン層１３ｂ表面をサリサイド化した後、層間膜１５を形成し、これを貫通するようにコンタクト１６を形成する。さらに、上層配線１７、電極（図示せず）などを形成して、図１に示すようなＭＯＳＦＥＴセルが構成される。
このようにして、形成されたＭＯＳＦＥＴセルにおいて、ＳｉＮ膜２１をハーフエッチングすることにより、ＳＴＩ側面へのゲート電極およびゲート側壁加工時のエッチング残渣が発生することがなく、エッチング残渣に起因する発塵などによる歩留低下を抑制することが可能となる。また、テーパ加工時の基板ｗへのダメージを抑え、良好な素子特性を得ることが可能となる。
さらに、後工程のＳｉＮ膜除去に用いられる熱リン酸を用いてハーフエッチングを行うことができるため、工程の追加が容易である。
尚、上述したように、単にＳＴＩの側面をエッチングするだけでは、良好な側面形状を得ることはできず、くびれが発生するなどの問題を生じる。図５に、ＳｉＮ膜のテーパ角を変動させたときのＳＴＩ高さと、くびれを生じないための必要ハーフエッチング量との関係を示す。図に示すように、くびれの発生は、ＳｉＮ膜のハーフエッチング量と、形成されるＳＴＩの高さ（基板面とのギャップ）、ＳｉＮ膜のテーパ角に依存する。すなわち、ＳｉＮ膜のテーパ角が小さくなり、ＳＴＩの高さが高くなるほど、くびれが発生しやすくなり、必要ハーフエッチング量が増大する。例えば、ＳｉＮ膜のテーパ角が７８°で、ＳＴＩの高さが３５ｎｍのとき、必要ハーフエッチング量は約４０ｎｍとなるが、ＳＴＩの高さが２２ｎｍ未満であれば、ハーフエッチングを行うことなく、くびれ（テーパ角９０°未満の部分）の発生を抑えることが可能である。一方、テーパ角によらず、ハーフエッチング量が３０ｎｍ未満であると、くびれ発生のハーフエッチング量依存性は抑えられる。
従って、予め設計されるＳＴＩの高さと、プロセスにより変動するＳｉＮ膜のテーパ角により、ＳｉＮ膜のハーフエッチング量を適宜調整することで、良好なＳＴＩ側面形状に制御することが可能となる。例えば、デバイス特性上必要とされるＳＴＩの高さが２２ｎｍ以上、より好ましくは３０ｎｍ以上で、ＳｉＮのテーパ角が通常のＲＩＥにおいて加工される角度である７４°〜９０°であれば、ハーフエッチング量は３０ｎｍ以上で適宜制御すればよい。
但し、テーパ加工を等方エッチングにより行うため、ＳＴＩの高さは、マスクとなるＳｉＮ膜厚以下となる。従って、さらにハーフエッチング量を考慮した膜厚となるように、ＳｉＮ膜を形成する必要がある。反対に、ＳｉＮ膜厚が、通常のプロセスにおけるマスク膜厚である１５０ｎｍ程度であれば、形状制御性を向上させるため、十分なハーフエッチング量を確保するために、ＳＴＩの高さは５０ｎｍ以下とすることが好ましい。
本実施形態において、熱リン酸を用いてＳｉＮ膜のハーフエッチングを行っているが、ＳｉＮ膜とＳＴＩに充填されるＴＥＯＳ膜などの絶縁膜との選択比が取れるものであれば、特に限定されるものではない。例えば、ＣＦ４、Ｎ２、Ｏ２を用いたＣＤＥ（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ）などを用いることが可能である。
この場合、ＳｉＮとＴＥＯＳ（ＳｉＯ２）とのエッチング選択比は、２：１程度であり、ＳｉＮ膜のハーフエッチングと同時にＴＥＯＳ膜もエッチングされるが、後工程のＢＨＦによるウェットエッチングにおいて、ＴＥＯＳ膜のエッチング量を調整すればよい。ＣＤＥを用いた場合、熱リン酸を用いたときとエッチングの進行速度、選択比が変わるため、ＳＴＩの肩の部分が若干よりエッチングされ、本実施形態よりもＳＴＩ形状のテーパ角が大きくなる。また、ＣＤＥを用いた場合、ドライプロセスであるため、ハーフエッチング終点の制御がより容易になる。
また、本実施形態においては、残ったＳｉＮ膜２１の下部２１’を、熱リン酸溶液により全剥離した後に、フッ酸（ＨＦ）とフッ化アンモニウム（ＮＨ４Ｆ）を混合したバッファードフッ酸（ＢＦＨ）溶液を使用して形状制御をしているが、後工程であるＧａｔｅ絶縁膜形成する際のフッ素系前処理等でもＳＴＩの側面の形状制御を行うことができる。
また、本実施形態において、マスク材として、ＳｉＮ膜を用いているが、特に限定されるものではなく、例えば炭化ケイ素などの材料を用いることができる。その場合も同様に、マスク材の材料と、ＳＴＩの構成材料との選択比が取れる条件でエッチングを行うことにより、ＳＴＩの側面の形状制御を行うことができる。
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
ｗ…基板、１１…ＳＴＩ、１１ａ…熱酸化膜、１１ｂ…ＴＥＯＳ膜、１２…アクティブエリア、１３…ゲート電極、１３ａ…ゲート絶縁膜、１３ｂ…ポリシリコン層、１４ａ…ＴＥＯＳ膜、１４ｂ…ＳｉＮ膜、１５…層間膜、１６…コンタクト、１７…上層配線、２１…ＳｉＮ膜、２２…ＳＴＩトレンチ、２３、２３’、２３”…ＴＥＯＳ膜。
Claims (4)
- 半導体基板上にパターニングされた第１の絶縁膜をマスクとして、前記半導体基板にトレンチを形成し、
前記トレンチ内に第２の絶縁膜を埋め込み、平坦化し、
前記第１の絶縁膜をエッチングすることにより前記第１の絶縁膜の上部を選択的に除去し、前記半導体基板上に残される前記第１の絶縁膜の下部の上面から前記第２の絶縁膜の側面の一部を露出させ、
前記第１の絶縁膜の下部の上面から露出する前記第２の絶縁膜の側面を含む前記第２の絶縁膜の一部を等方的に除去し、
前記第１の絶縁膜の下部を選択的に除去したのちに、
前記第２の絶縁膜の上面が前記半導体基板表面から所定の高さとなり、少なくとも前記半導体基板表面から突出する前記第２の絶縁膜の側面の全面に最小テーパ角が９０°以上のテーパが形成されるように、残された前記第２の絶縁膜の一部を、さらに等方的に除去することを特徴とする半導体装置の製造方法。 - 選択的に除去される前記第１の絶縁膜の上部は、３０ｎｍ以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記所定の高さは、２２ｎｍ以上であることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
- 熱リン酸を用いたウェットエッチング、またはケミカルドライエッチングにより、前記第１の絶縁膜の上部を選択的に除去することを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008016207A JP5288814B2 (ja) | 2008-01-28 | 2008-01-28 | 半導体装置の製造方法 |
| US12/359,635 US7875527B2 (en) | 2008-01-28 | 2009-01-26 | Manufacturing method for semiconductor device and semiconductor device |
| US12/926,905 US20110089525A1 (en) | 2008-01-28 | 2010-12-16 | Manufacturing method for semiconductor device and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008016207A JP5288814B2 (ja) | 2008-01-28 | 2008-01-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009177063A JP2009177063A (ja) | 2009-08-06 |
| JP5288814B2 true JP5288814B2 (ja) | 2013-09-11 |
Family
ID=40997482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008016207A Active JP5288814B2 (ja) | 2008-01-28 | 2008-01-28 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7875527B2 (ja) |
| JP (1) | JP5288814B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104392955A (zh) * | 2014-11-19 | 2015-03-04 | 上海华力微电子有限公司 | 改善浅沟槽隔离边缘SiC应力性能的方法 |
| JP2019169581A (ja) * | 2018-03-23 | 2019-10-03 | 株式会社東芝 | 半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5981356A (en) * | 1997-07-28 | 1999-11-09 | Integrated Device Technology, Inc. | Isolation trenches with protected corners |
| JP2000021967A (ja) | 1998-06-30 | 2000-01-21 | Sony Corp | 半導体装置およびその製造方法 |
| JP2002124563A (ja) * | 2001-09-03 | 2002-04-26 | Toshiba Corp | 半導体装置 |
| KR100461330B1 (ko) * | 2002-07-19 | 2004-12-14 | 주식회사 하이닉스반도체 | 반도체 소자의 ｓｔｉ 형성공정 |
| US6828212B2 (en) * | 2002-10-22 | 2004-12-07 | Atmel Corporation | Method of forming shallow trench isolation structure in a semiconductor device |
| US7091105B2 (en) * | 2002-10-28 | 2006-08-15 | Hynix Semiconductor Inc. | Method of forming isolation films in semiconductor devices |
| US6750117B1 (en) * | 2002-12-23 | 2004-06-15 | Macronix International Co., Ltd. | Shallow trench isolation process |
| JP2004363486A (ja) * | 2003-06-06 | 2004-12-24 | Renesas Technology Corp | トレンチ分離を有する半導体装置およびその製造方法 |
| US20070066074A1 (en) * | 2005-09-19 | 2007-03-22 | Nace Rossi | Shallow trench isolation structures and a method for forming shallow trench isolation structures |
-
2008
- 2008-01-28 JP JP2008016207A patent/JP5288814B2/ja active Active
-
2009
- 2009-01-26 US US12/359,635 patent/US7875527B2/en active Active
-
2010
- 2010-12-16 US US12/926,905 patent/US20110089525A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20090212387A1 (en) | 2009-08-27 |
| JP2009177063A (ja) | 2009-08-06 |
| US7875527B2 (en) | 2011-01-25 |
| US20110089525A1 (en) | 2011-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3923214B2 (ja) | 半導体装置のトレンチ素子分離方法 | |
| US7705417B2 (en) | Semiconductor device and method of fabricating isolation region | |
| JP2005252268A (ja) | ベリード酸化膜を具備する半導体装置の製造方法及びこれを具備する半導体装置 | |
| JP2003273206A (ja) | 半導体装置とその製造方法 | |
| US20070232019A1 (en) | Method for forming isolation structure in nonvolatile memory device | |
| US20080081433A1 (en) | Method for Forming a Shallow Trench Isolation Structure | |
| US6696348B1 (en) | Wide neck shallow trench isolation region to prevent strain relaxation at shallow trench isolation region edges | |
| JP2008010724A (ja) | 半導体装置及びその製造方法 | |
| US7851328B2 (en) | STI stress modulation with additional implantation and natural pad sin mask | |
| JP5288814B2 (ja) | 半導体装置の製造方法 | |
| US8269307B2 (en) | Shallow trench isolation structure and method for forming the same | |
| JP2005353892A (ja) | 半導体基板、半導体装置及びその製造方法 | |
| KR100949269B1 (ko) | 반도체 소자의 제조방법 | |
| US7223698B1 (en) | Method of forming a semiconductor arrangement with reduced field-to active step height | |
| KR20080084256A (ko) | 반도체 소자의 ｓｔｉ 형성공정 | |
| JP2004152851A (ja) | 半導体装置の製造方法 | |
| JP3053009B2 (ja) | 半導体装置の製造方法 | |
| JP2002118253A (ja) | 半導体装置およびその製造方法 | |
| KR20090070710A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| US20080237778A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH11251318A (ja) | 半導体装置及びその製造方法 | |
| JP4942951B2 (ja) | Ｍｏｓ型トランジスタの製造方法及びｍｏｓ型トランジスタ | |
| KR100663609B1 (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| KR100291417B1 (ko) | 반도체 소자의 아이솔레이션 제조방법 | |
| CN116960149A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130604 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5288814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |