CN116960149A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN116960149A
CN116960149A CN202210393515.7A CN202210393515A CN116960149A CN 116960149 A CN116960149 A CN 116960149A CN 202210393515 A CN202210393515 A CN 202210393515A CN 116960149 A CN116960149 A CN 116960149A
Authority
CN
China
Prior art keywords
active region
layer
liner
insulating material
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210393515.7A
Other languages
English (en)
Inventor
邱永汉
李书铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN202210393515.7A priority Critical patent/CN116960149A/zh
Publication of CN116960149A publication Critical patent/CN116960149A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

一种半导体结构及其形成方法，其中半导体结构包含半导体衬底的主动区、设置于主动区之上的栅极电极层、围绕主动区和栅极电极层的隔离结构、以及栅极介电层。栅极介电层包含插入栅极电极层的底面与主动区的顶面之间的第一部分、以及插入隔离结构与主动区的侧壁之间的第二部分。通过凹蚀隔离结构的衬层，减缓主动区与隔离结构交会处的应力集中。如此，栅极介电层在主动区的边缘处与主动区的中央处可保持一致的厚度。因此，改善了半导体装置的可靠性。

Description

半导体结构及其形成方法
技术领域
本发明有关于一种半导体结构，且特别是有关于快闪存储器。
背景技术
近年来，由于快闪存储器(flash memory)兼具高密度、低成本、可重复写入及电可抹除性等优点，已然成为非挥发性存储器元件的主流，并被广泛的应用于各式可携式电子产品中，例如笔记本电脑、数字随身听、数字相机、手机、游戏主机等相关可携式电子产品。一般而言，随着半导体制造工艺的微缩，快闪存储器的工艺会面临一些新的挑战。因此，如何提供一种快闪存储器的形成方法，将成为重要的一门课题。
发明内容
本发明实施例提供半导体结构。此半导体结构包含半导体衬底的主动区、设置于主动区之上的栅极电极层、围绕主动区和栅极电极层的隔离结构、以及栅极介电层。栅极介电层包含插入栅极电极层的底面与主动区的顶面之间的第一部分、以及插入隔离结构与主动区的侧壁之间的第二部分。
本发明实施例提供半导体结构的制造方法。此方法包含使用牺牲图案刻蚀半导体衬底，以定义出半导体衬底的主动区、形成第一衬层沿着主动区的侧壁、形成第一绝缘材料围绕主动区、移除牺牲图案、刻蚀第一衬层，以形成凹陷于第一绝缘层与主动区之间、形成栅极介电层于主动区之上且填充凹陷、以及形成栅极电极层于栅极介电层之上。
本发明实施例提供半导体结构的形成方法。通过凹蚀隔离结构的衬层，减缓主动区与隔离结构交会处的应力集中。如此，栅极介电层在主动区的边缘处与主动区的中央处可保持一致的厚度。因此，改善了半导体装置的可靠性。
附图说明
图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I、图1J是根据本发明的一些实施例，绘示形成半导体结构在不同阶段的剖面示意图。
图1J-1是根据本发明的一些实施例，绘示图1J的区域A的剖面示意图，以说明额外的一些细节。
图2是根据本发明的一些实施例，绘示图1J-1的剖面示意图的修改。
附图标号
100:半导体结构
102:半导体衬底
102A:主动区
104:垫氧化物层
106:牺牲层
106’:牺牲图案
108,110:硬遮罩层
108’:硬遮罩图案
112:抗反射层
114:光阻图案
120,122:沟槽
130,132:衬层
134,136:绝缘材料
138:隔离结构
140:开口
142:凹陷
144:栅极介电层
144A:栅极介电层的第一部分
144B:栅极介电层的第二部分
144C:栅极介电层的第三部分
146:导电材料
147:栅极电极层
A:区域
D1,D2,D3:厚度
具体实施方式
以下参照本发明实施例的图式以更全面地阐述本发明。然而，本发明亦可以各种不同的实施方式实现，而不应限于本文中所述的实施例。图式中的层与区域的厚度可能会为了清楚起见而放大，并且在各图式中相同或相似的参考号码表示相同或相似的元件。
图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I、图1J是根据本发明的一些实施例，绘示形成半导体结构在不同阶段的剖面示意图。提供半导体结构100，如图1A所示。半导体结构100包含半导体衬底102。半导体衬底102可以是元素半导体衬底，例如硅衬底、或锗衬底；或化合物半导体衬底，例如碳化硅衬底、或砷化镓衬底。在一些实施例中，半导体衬底102可以是绝缘体上的半导体衬底。
在半导体衬底102之上依序形成垫氧化物(pad oxide)层104、牺牲层106、硬遮罩层108、硬遮罩层110、以及抗反射层112。牺牲层106和硬遮罩层110可由富碳(carbon-rich)材料形成，例如碳、非晶碳、旋转涂布碳或其组合。硬遮罩层108和抗反射层112可由富硅材料形成，例如富含硅抗反射层(Si-BARC)、氮氧化硅或前述的组合。在一些实施例中，牺牲层106是碳层，硬遮罩层108是氮氧化硅层，硬遮罩层110是旋转涂布碳层，且抗反射层112是富含硅抗反射层。
对半导体结构100进行图案化工艺。图案化工艺包含通过光刻工艺形成光阻图案114在抗反射层112之上，如图1A所示。图案化工艺还包含使用光阻图案114对半导体结构100进行刻蚀工艺。刻蚀工艺可包含针对不同材料层的多道刻蚀步骤。举例而言，如图1B所示，对半导体结构100进行第一刻蚀步骤依序刻蚀移除抗反射层112、硬遮罩层110、硬遮罩层108、以及牺牲层106未被光阻图案114覆盖的部分。第一刻蚀步骤将光阻图案114依序转移至抗反射层112、硬遮罩层110、硬遮罩层108、以及牺牲层106。在第一刻蚀工艺期间，光阻图案114、抗反射层112大致上被完全消耗。图案化的硬遮罩层108标示为硬遮罩图案108’。
接着，对半导体结构100进行刻蚀工艺的第二刻蚀步骤依序刻蚀移除垫氧化物层104以及半导体衬底102未被硬遮罩图案108’覆盖的部分，以形成沟槽120，并界定出半导体衬底102的主动区102A。在第二刻蚀步骤期间，硬遮罩层110大致上被完全消耗。图案化的牺牲层106标示为牺牲图案106’。由于刻蚀工艺的特性，牺牲图案106’具有向上减缩的轮廓。也就是说，牺牲图案106’的上表面比牺牲图案106’的下表面窄。
可选择地，对半导体结构100进行刻蚀工艺的第三刻蚀步骤以修整牺牲图案106’，如图1C所示。在第三刻蚀步骤期间，牺牲图案106’被横向刻蚀。在牺牲图案106’下表面处的横向刻蚀量可大于在牺牲图案106’上表面处的横向刻蚀量，使得修整的牺牲图案106’具有向下渐缩的轮廓。也就是说，图案化牺牲层106的上表面比其下表面宽。
依序形成衬层130、衬层132、以及绝缘材料134于半导体结构100之上，如图1D所示。衬层130和衬层132可部分填充沟槽120，并且绝缘材料134过量填充沟槽120的剩余部分。衬层130可由氧化物形成，例如氧化硅。衬层132可由氮化物层形成，例如氮化硅。可使用化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺、或其他适合技术，形成衬层130和衬层132。
绝缘材料134可由氧化硅、氮化硅、氮氧化硅或前述的组合形成。在一些实施例中，绝缘材料134为旋涂玻璃，并通过旋转涂布工艺形成。可通过退火工艺将旋涂玻璃平坦化。之后，并通过例如化学机械磨片移除绝缘材料134在衬层132的上表面之上的部分，直到暴露出衬层132。使用例如干刻蚀或湿刻蚀，凹蚀绝缘材料134，以形成沟槽122，如图1D所示。绝缘材料134的顶面可低于主动区102A的顶面。
形成绝缘材料136于半导体结构100之上，且填充沟槽122，如图1E所示。绝缘材料136可由氧化硅、氮化硅、氮氧化硅或前述的组合形成。在一些实施例中，绝缘材料136为由高密度电浆化学气相沉积工艺所形成。之后，并通过例如化学机械磨片移除绝缘材料136在衬层132的上表面之上的部分，直到暴露出衬层132。
之后，对半导体结构100进行回刻蚀工艺。回刻蚀工艺移除在牺牲图案106’之上的衬层132、衬层130和硬遮罩图案108’，直到暴露出牺牲图案106’，如图1E所示。衬层130、衬层132、绝缘材料134、以及绝缘材料136’的组合形成隔离结构138，隔离结构138围绕主动区102A、垫氧化物层104以及牺牲图案106’。
移除牺牲图案106’，以形成开口140，如图1F所示。开口140暴露出垫氧化物层104、以及隔离结构138的衬层130。移除工艺可包含灰化工艺或刻蚀工艺。
在移除牺牲图案106’之后，对半导体结构100进行清洁工艺，移除垫氧化物层104并且暴露出主动区102A的上表面，如图1G所示。清洁工艺可使用稀释的氢氟酸。
接着，对半导体结构100进行刻蚀工艺，以凹蚀隔离结构138的衬层130和衬层132，以形成凹陷142于主动区102A与绝缘材料136之间，如图1G所示。凹陷142暴露出主动区102A的侧壁以及隔离结构138的绝缘材料136的侧壁。在一些实施例中，刻蚀工艺可使用热磷酸(H3PO4)。在一些实施例中，凹陷142的底面不低于绝缘材料136与绝缘材料134之间的界面。
形成栅极介电层144于半导体结构100之上，以填充凹陷142且沿着主动区102A的上表面、以及绝缘材料136的侧壁和上表面延伸，如图1H所示。栅极介电层144可由氧化硅、氮氧化硅、氮化硅、或其他适合介电材料形成，并且可通过化学气相沉积、原子层沉积、或其他适合技术形成。
形成导电材料146于栅极介电层144之上，并且过量填充开口140，如图1I所示。导电材料146由多晶硅、金属、或金属氮化物形成。多晶硅可以是掺杂的，例如以p型或n型掺杂物。在一些实施例中，金属可以是钨(W)、钛(Ti)、铝(Al)、铜(Cu)、钼(Mo)、镍(Ni)、铂(Pt)、或其他适合材料。在一些实施例中，通过化学气相沉积工艺或物理气相沉积工艺，形成导电材料146。形成具有向下渐缩轮廓的牺牲图案106’可有助于降低空隙(void)形成于导电材料146中的可能性。
对导电材料146进行平坦化工艺，移除导电材料146在隔离结构138之上的部分，直到暴露出隔离结构138，如图1J所示。平坦化工艺可以是化学机械磨片或回刻蚀制成。导电材料146在开口140中的剩余部分作为栅极电极层147。栅极电极层147与形成于栅极介电层144的组合形成半导体装置的栅极结构。栅极电极层147具有向下渐缩的轮廓。也就是说，栅极电极层147的上表面比其下表面宽。此外，栅极电极层147的底面与侧壁相交于钝角。
在一些实施例中，可形成额外的部件于半导体结构100之上，以制得半导体存储器装置，例如快闪存储器装置。在一些实施例中，栅极介电层144可作用为快闪存储器装置的穿隧氧化物层，并且栅极电极层147可作用为快闪存储器装置的浮置栅极。
图1J-1是根据本发明的一些实施例，绘示图1J的区域A的剖面示意图，以说明额外的一些细节。栅极介电层144包含插入栅极电极层147的底面与主动区102A的顶面之间的第一部分144A、插入隔离结构138的绝缘材料136与主动区102A的侧壁之间的第二部分144B、以及插入隔离结构138的绝缘材料136与该栅极电极层147的侧壁之间的第三部分144C。栅极介电层144的第一部分144A在垂直方向上具有厚度D1，栅极介电层144的第二部分144B在垂直方向上具有厚度D2，厚度D2大于厚度D1。此外，栅极介电层144的第二部分144B在横向方向上具有宽度D3，宽度D3大于可厚度D1。
根据本发明实施例，通过形成凹陷142(图1I)，可减缓主动区102A的顶面与隔离结构138的侧壁交会处所产生的应力。在没有形成凹陷142的情况下，应力集中于主动区102A的顶面与隔离结构138的侧壁交会处，这可能会导致栅极介电层144在主动区102A的边缘处具有较薄的厚度。如此，劣化了半导体装置的可靠性。因此，本发明实施例利用形成凹陷142来降低应力的集中，从而改善栅极介电层144在主动区102A的边缘处偏薄的问题。如此，改善了半导体装置的可靠性。
图2是根据本发明的一些实施例，绘示图1J-1的剖面示意图的修改。根据一些实施例，在前面图1G所述的刻蚀工艺中，衬层130和衬层132之间可存在刻蚀选择性。因此，可凹蚀衬层132，而衬层130保持大致未刻蚀。凹陷142形成于衬层130与隔离结构138的绝缘材料136之间，并且栅极介电层144的第二部分144B形成于凹陷142中。
根据上述，本发明实施例提供半导体结构的形成方法。通过凹蚀隔离结构的衬层，减缓主动区与隔离结构交会处的应力集中。如此，栅极介电层在主动区的边缘处与主动区的中央处可保持一致的厚度。因此，改善了半导体装置的可靠性。
虽然本发明以前述的实施例揭露如上，然其并非用以限定本发明。本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰。因此本发明的保护范围当视前附的权利要求范围所界定者为准。

Claims (13)

1.一种半导体结构，其特征在于，包括：
一半导体衬底的一主动区；
一栅极电极层，设置于该主动区之上；
一隔离结构，围绕该主动区和该栅极电极层；
一栅极介电层，包括插入该栅极电极层的一底面与该主动区的一顶面之间的一第一部分、以及插入该隔离结构与该主动区的一侧壁之间的一第二部分。
2.如权利要求1所述的半导体结构，其特征在于，该栅极介电层更包括插入该隔离结构与该栅极电极层的一侧壁之间的一第三部分。
3.如权利要求1所述的半导体结构，其特征在于，隔离结构包括一第一绝缘材料、以及内衬于该第一绝缘材料与该主动区的该侧壁之间的一第一衬层，且该第一衬层的顶面低于该主动区的该顶面。
4.如权利要求3所述的半导体结构，其特征在于，该栅极介电层的该第二部分抵接该隔离结构的该第一衬层。
5.如权利要求3所述的半导体结构，其特征在于，该隔离结构的该第一衬层延伸于该栅极介电层的该第二部分与该主动区的该侧壁之间。
6.如权利要求3所述的半导体结构，其特征在于，该隔离结构更包括内衬于该第一绝缘材料与该第一衬层之间的一第二衬层，该第二衬层和该第一衬层由不同材料形成，且该栅极介电层的该第二部分抵接该隔离结构的该第二衬层。
7.如权利要求3所述的半导体结构，其特征在于，该隔离结构更包括设置于该第一绝缘材料之上的一第二绝缘材料，其中该栅极介电层的该第二部分的底面不低于该第二绝缘材料与该第一绝缘材料之间的界面。
8.一种半导体结构的形成方法，其特征在于，包括：
使用一牺牲图案刻蚀一半导体衬底，以定义出该半导体衬底的一主动区；
形成一第一衬层沿着该主动区的一侧壁；
形成一第一绝缘材料围绕该主动区；
移除该牺牲图案；
刻蚀该第一衬层，以形成一凹陷于该第一绝缘层与该主动区之间；
形成一栅极介电层于该主动区之上且填充该凹陷；以及
形成一栅极电极层于该栅极介电层之上。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，更包括：
形成一垫氧化物层于该半导体衬底之上，其中该牺牲图案形成于该垫氧化物层之上；以及
在刻蚀该第一衬层之前，移除该垫氧化物层，以暴露出该主动区的一顶面。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，更包括：
在形成该第一衬层之后且在形成该第一绝缘材料之前，形成一第二衬层沿着该主动区的该侧壁，其中该第一衬层由一氧化物形成，且该第二衬层由一氮化物形成。
11.如权利要求8所述的半导体结构的形成方法，其特征在于，更包括：
形成一第二绝缘材料于该第一绝缘材料之上且围绕该牺牲图案，其中该栅极介电层更形成于该第二绝缘材料的一侧壁和一顶面。
12.如权利要求8所述的半导体结构的形成方法，其特征在于，更包括：
形成一牺牲层于该半导体衬底之上；
使用一光阻图案刻蚀该牺牲层，以形成该牺牲图案，其中该牺牲图案的一上表面的比该牺牲图案的一下表面窄。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，更包括修整该牺牲图案，使得该牺牲图案的一上表面的比该牺牲图案的一下表面宽。
CN202210393515.7A 2022-04-15 2022-04-15 半导体结构及其形成方法 Pending CN116960149A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210393515.7A CN116960149A (zh) 2022-04-15 2022-04-15 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210393515.7A CN116960149A (zh) 2022-04-15 2022-04-15 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN116960149A true CN116960149A (zh) 2023-10-27

Family

ID=88455173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210393515.7A Pending CN116960149A (zh) 2022-04-15 2022-04-15 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN116960149A (zh)

Similar Documents

Publication Publication Date Title
US20060017093A1 (en) Semiconductor devices with overlapping gate electrodes and methods of fabricating the same
US7220640B2 (en) Method of fabricating recess transistor in integrated circuit device and recess transistor in integrated circuit device fabricated by the same
US20220359206A1 (en) Cut metal gate refill with void
US6617662B2 (en) Semiconductor device having a trench isolation structure
CN111106010B (zh) 具有堆叠半导体层作为沟道的晶体管
KR102588490B1 (ko) 반도체 디바이스 및 방법
CN113314609A (zh) 半导体器件及方法
US20230268417A1 (en) Method for forming a semiconductor structure
CN111199880B (zh) 一种半导体器件的制造方法和半导体器件
KR20070069405A (ko) 반도체소자의 제조방법
US20060223277A1 (en) Method of manufacturing a semiconductor memory device
CN116960149A (zh) 半导体结构及其形成方法
TWI796974B (zh) 半導體結構及其形成方法
US11145760B2 (en) Structure having improved fin critical dimension control
US6969673B2 (en) Semiconductor device with gate space of positive slope and fabrication method thereof
KR100538882B1 (ko) 반도체 소자의 제조 방법
JP5288814B2 (ja) 半導体装置の製造方法
US6403492B1 (en) Method of manufacturing semiconductor devices with trench isolation
US6835641B1 (en) Method of forming single sided conductor and semiconductor device having the same
KR100508535B1 (ko) 반도체 소자의 게이트 전극 형성 방법
CN112635470B (zh) 半导体结构及其形成方法
JP2002299479A (ja) フラッシュｅ２ｐｒｏｍセルの活性領域に自己整合型フローティングゲートポリーを形成する方法
CN113972257B (zh) 半导体结构及其形成方法
KR100249023B1 (ko) 반도체장치의 소자격리방법
US20220384270A1 (en) Semiconductor Device and Method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination